DE19549155C2

DE19549155C2 - Verfahren zum Isolieren von Halbleitereinrichtungen in einem Siliziumsubstrat

Info

Publication number: DE19549155C2
Application number: DE19549155A
Authority: DE
Inventors: Sang-Hoon Park
Original assignee: Hyundai Electronics Industries Co Ltd
Current assignee: MagnaChip Semiconductor Ltd
Priority date: 1994-12-30
Filing date: 1995-12-29
Publication date: 2001-09-13
Anticipated expiration: 2015-12-30
Also published as: CN1132411A; JPH08236611A; TW290713B; DE19549155A1; US5786229A; JP2686735B2; CN1052113C

Description

Die vorliegende Erfindung betrifft allgemein ein Verfahren zum Isolieren von Halbleitereinrichtungen in einem Silizium substrat gemäß dem Patentanspruch 1. Insbesondere ist die vorliegende Erfindung auf ein Verfahren zum Isolieren von Halbleitereinrichtungen gerichtet, das die Erhöhung bzw. Ma ximierung von aktiven Bereichen in Halbleitereinrichtungen ermöglicht.

Bei der Herstellung einer Halbleitereinrichtung, z. B. in ei ner Speicherzelle, wie etwa einem DRAM, SRAM usw., wird die Trennung zwischen den Einrichtungen typischerweise durch die Oxidation ausgewählter Bereiche erzielt.

Die Fig. 2 stellt eine teilweise querschnittliche Ansicht einer Feldoxidschicht mit den umgebenden aktiven Bereichen dar, die durch übliche selektive Oxidationsverfahren der lo kalen bzw. örtlichen Oxidation von Silizium ausgebildet wird (auf die hiernach als "LOCOS"-Verfahren Bezug genommen wird). Das Verfahren geht wie folgt.

Bezugnehmend auf Fig. 2 wird eine Schicht 2 aus thermischem Oxid auf einem Halbleitersubstrat 1 aus Silizium durch ther mische Oxidation ausgebildet. Danach wird eine Schicht 3 aus Siliziumnitrid auf der vorhandenen Oxidschicht 2 ausgebildet. Danach wird ein Photoresist- bzw. Photolackfilm (nicht darge stellt) auf der Schicht 3 aus Siliziumnitrid abgeschieden und durch Aussetzen gegenüber Licht bzw. Strahlung mit einem Muster versehen und geätzt, um so vorbestimmte Abschnitte auszusetzen, die Feldoxidschichten zum Trennen bzw. Isolieren zwischen den Einrichtungen sein sollen. Die ausgesetzten Abschnitte werden durch eine Lösung weggeätzt, die selektiv nur das Nitridmaterial ätzt, wobei der mit einem Muster ver sehene Photoresistfilm als eine Ätzbarriere gegen die Lösung wirkt. Danach wird die mit einem Muster versehene Photore sistschicht durch eine Lösung zum Entfernen entfernt bzw. gestrippt oder abgelöst.

Die Scheibe bzw. der Wafer, auf dem die Oxidschicht bzw. die mit einem Muster versehene Nitridschicht angeordnet ist, wird über eine vorbestimmte Zeit in einen thermischen Ofen bzw. Verbrennungs- oder Erhitzungsofen gestellt. Als nächstes wird eine Implantation in den Feldbereichen durchgeführt, um eine Dotierschicht als Kanalbegrenzung unter dem Feldoxid zu er zeugen.

Danach wird das Oxid in den freigelegten Abschnitten ther misch mittels einer Feucht- bzw. Wasserdampfoxidation bei Temperaturen von näherungsweise 1000°C für 2 bis 4 Stunden thermisch aufgewachsen bzw. gezüchtet. Das Oxid wächst dort, wo kein maskierendes Nitrid ist. Als Ergebnis des obigen Verfahrens wird das Feldoxid 4 ausgebildet, wie in Fig. 2 gezeigt wird.

Wenn jedoch die Feldoxidschicht durch die obige übliche LOCOS-Trenn- bzw. -Isolations methode ausgebildet wird, diffundiert etwas Oxidationsmittel auch seitlich bzw. lateral an den Kanten des Nitrids. Dies bewirkt, dass das Oxid unter die Nitridkanten wächst und die se hebt. Da die Gestalt des Oxids an den Nitridkanten die eines leicht zulaufenden bzw. sich verjüngenden Oxidkeils ist, der in das Oxid des Kontaktfleckens übergeht, hat sie den Na men Vogelschnabel ("bird's beak") erhalten. Der Vogelschnabel ist eine seitliche Erstre ckung des Feldoxids in den aktiven Bereich der Einrichtungen und verursacht deshalb das Problem, den aktiven Bereich zu verringern.

Aus US 4,758,531 ist ein Verfahren zur Herstellung defektfreier Siliziuminseln bekannt. Dabei wird ein Siliziumsubstrat bereitgestellt, auf dem ein epitaxiales Siliziumkristall ge wachsen wird. Die äußere Oberflächenschicht des gewachsenen Siliziumkristalls enthält fehlerhaftes Material, das durch Oxidation der äußeren Schicht zu Siliziumdioxid entfernt wird. Dies entfernt die Fehler enthaltende äußere Schicht, wobei eine neue äußere Schicht erzeugt wird, die im wesentlichen fehlerfrei ist.

Aus US 5,087,586 ist ein Verfahren zur Erzeugung voll mit Vertiefungen versehener Feld isolationsbereiche bekannt, indem eine selektiv gewachsene epitaxiale Siliziumschicht oxi diert wird.

Die Feldisolationsbereiche, die keine Vogelschnabel-Übergangsbereiche an ihren Kanten aufweisen, werden durch Oxidieren einer epitaxial gewachsenen Siliziumschicht erzeugt, deren Ecken von Silizium eines aktiven Bereichs durch eine Siliziumnitrid-Abstandshalter isoliert sind.

Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Isolieren zwischen den Halbleitereinrichtungen zur Verfügung zu stellen, das dazu in der Lage ist, die aktiven Bereiche in einer Speicherzelle ohne die Erzeugung von Vogel schnäbeln zu maximieren.

Diese Aufgabe wird durch das Verfahren gemäß dem Patentanspruch 1 gelöst. Vorteilhafte Ausgestaltungsformen gehen aus den Unteransprüchen hervor.

Nachfolgend wird die vorlegende Erfindung unter Bezugnahme auf die beigefügten Figuren naher erläutert, wobei

Fig. 1(A) bis (F) querschnittliche Ansichten sind, um ein Verfahren zur Isolierung zwischen den Halblei tereinrichtungen in Übereinstimmung mit einer der Ausfüh rungsformen dieser Erfindung zu erläutern.

Fig. 2 eine teilweise querschnittliche Ansicht eines Feldoxids mit darum herum angeordneten aktiven Be reichen ist, das durch ein übliches selektives O xidationsverfahren nach dem Stand der Technik der örtlichen bzw. lokalen Oxidation von Silizium aus gebildet worden ist.

Die Fig. 1(A) bis (F) sind querschnittliche Ansichten, um ein Verfahren zum Isolieren zwischen den Halb leitereinrichtungen in Übereinstimmung mit der einen Ausführungsform dieser Erfindung zu erklä ren.

Wie in Fig. 1(A) gezeigt wird, wird ein erster Oxidfilm 12 insbesondere von 10 nm bis 30 nm Dicke auf bzw. über einem Halbleitersubstrat 11 aus Silizium ausgebildet. Danach wird eine Siliziumnitridschicht 13 insbesondere von 100 nm bis 200 nm Dicke auf der ersten Oxid schicht 12 ausgebildet. Daraufhin wird ein erster Photolack- bzw. Photoresistfilm auf der Siliziumnitridschicht 12 ausgebildet, gefolgt von einem Verfahren zur Ausbildung eines Mus ters, bei dem eine Belichtung stattfindet, und einem Ätzschritt. Das erste Photoresist- bzw. Photolackmuster wird auf bzw. über der Nitridschicht 13 ausgebildet, wo das Feldoxid zur Trennung bzw. Isolierung zwischen den Halbleitereinrichtungen nicht auszubilden ist. Die freigelegten Nitridabschnitte, auf bzw. über denen das Photoresistmuster nicht existiert, wer den weggeätzt und danach werden die darunter liegende Oxidschicht und die Siliziumschicht bis zu einer vorbestimmten Tiefe weggeätzt. Folglich werden die herausstehenden Abschnitte bzw. erstreckten Abschnitte 14 bei den maskierenden Bereichen ausgebildet. Die Dicke der Siliziumschicht, die in dem obigen Schritt geätzt wird, liegt ungefähr im Bereich von 0,5 bis 1,2 µm. Das erste Photoresistmuster wird mittels einer Lösung entfernt bzw. gestrippt.

Wie in Fig. 1B gezeigt, wird die sich ergebende Scheibe bzw. der Wafer nach Schritt (D) durch eine Ofenerhitzung bzw. -glühung thermisch oxidiert, bis ein zweites Oxid von der seitlichen Wand des freigelegten Substrats durch Oxidieren des vorliegenden Schrittes ge wachsen ist und sich selbst von dem Bereich des mit einem Muster versehenen Nitrids und der ersten Oxidschicht 13 und 12 freimacht. Die Dicke der zweiten aufgewachsenen Oxidschicht 15 reicht bevorzugt von etwa 300 nm bis etwa 800 nm und umfasst auch die dazwischenlie genden Werte, was auch für die ansonsten angegebenen Wertebereiche gilt.

Wie in Fig. 1C gezeigt, wird eine zweite Photoresistschicht 16 an den Abschnitten, ausge nommen der Oberfläche der Nitridschicht, in der sich ergebenden Struktur des thermischen Oxidationsschritts gefüllt, und wird bis auf die gleiche Höhe wie die Oberfläche der Nitrid schicht eingeebnet bzw. planarisiert. Der erstreckte bzw. hervorstehende Abschnitt 14 be zeichnet dabei eine gratartige Struktur die bevorzugt Teil des Siliziumsubstrats ist. Dieser Abschnitt 14 kann nach dem Ätzen der Substratoberfläche eine Höhe von 0,5 bis 1,2 µm aufweisen. Mit anderen Worten, das Substrat ist an nicht markierten Stellen, um die späteren Abschnitte 14 herum um etwa 0,5 bis 1,2 µm tief weggeätzt worden.

Wie in Fig. 1D gezeigt, werden die Nitridschicht 13, die erste Oxidschicht 12 und ein Ab schnitt der zweiten Oxidschicht, der an der vertikal nach unten ausgerichteten Richtung unter dem ersten Oxid 12 positioniert ist, mittels eines anisotropen Ätzverfahrens weggeätzt.

Danach wird die zweite Photoresistschicht bzw. Photolackschicht 16 mittels einer Lösung gemäß einem im Stand der Technik üblichen Verfahren entfernt bzw. gestrippt.

Wie in Fig. 1E gezeigt, wird der freigelegte Abschnitt des Si-Substrats in diesem Schritt durch epitaktisches Aufwachsen eines Einkristalls gewachsen und eine epitaktische Schicht 17 wird daraufhin darauf ausgebildet. Die epitaktische Schicht 17 wirkt als ein aktiver Bereich in der Halbleitereinrichtung, die in dem nachfolgenden Verfahren hergestellt wird.

Danach wird eine Isolierschicht 18 bevorzugt von 300 nm bis 1000 nm Dicke auf bzw. über der epitaktischen Schicht 17 und der zweiten Oxidschicht 15 ausgebildet. Als ein Beispiel der isolierenden Schicht 18 kann TEOS (Tetraethylorthosilikat) verwendet werden. Die isolierende Schicht 18 ist in ihrer Höhe wegen des Siliziumätzschrittes in dem vorangehenden Verfahren unterschiedlich.

Nachfolgend wird, wie in Fig. 1F gezeigt, die isolierende Schicht 18 poliert bzw. teilweise entfernt und wird einge ebnet bzw. planarisiert mittels des üblichen chemisch-mecha nischen Verfahrens (CMP), bis die epitaktische Silizium schicht aus Einkristall vollständig freigelegt ist. Folglich ist der Feldoxidbereich 20, der die Isolierschicht 18 und die zweite Oxidschicht 15 umfaßt bzw. daraus besteht, ausge bildet.

Wie zuvor beschrieben, kann das Verfahren zum Isolieren zwischen Halbleitereinrichtungen gemäß der vor liegenden Erfindung die Erzeugung von Vogelschnäbeln, ver glichen mit üblichen Isolationsverfahren zwi schen Halbleitereinrichtungen, beseitigen.

Claims

1. Verfahren zum Isolieren von Halbleitereinrichtungen in einem Siliziumsubstrat, mit den folgenden Schritten:

A) der Reihe nach werden eine erste Oxidschicht (12) und eine Nitridschicht (13) auf einem Siliziumsubstrat (11) ausgebildet;
B) ein Muster aus einer ersten Photoresistschicht wird auf der Nitridschicht (13) ausge bildet, wo ein Feldoxid zum Isolieren der Halbleitereinrichtungen ausgebildet wer den soll;
C) die freigelegte Nitridschicht (13), die erste Oxidschicht (12) und darunter die Silizi umschicht werden bis zu einer vorgegebenen Tiefe geätzt;
D) die erste Photoresistschicht wird entfernt;
E) das sich aus Schritt (D) ergebende Siliziumsubstrat (11) wird oxidiert, bis die seitli che Wand der zweiten Oxidschicht (15) von dem Bereich der mit einem Muster ver sehenen Nitridschicht (13) und der ersten Oxidschicht (12) eine vorbestimmte nach außen gerichtete Entfernung beabstandet ist;
F) eine zweite Photoresistschicht (16) wird an den Abschnitten mit Ausnahme der Ober fläche der Nitridschicht (13) in der sich ergebenden Struktur nach Schritt (E) ausge bildet und eine Einebnung der gesamten Oberfläche auf die gleiche Höhe wie die O berfläche der Nitridschicht (13) wird durchgeführt;
G) die Nitridschicht (13), die erste Oxidschicht (12) und ein Abschnitt der zweiten O xidschicht (15) werden durch ein anisotropes Ätzverfahren bis zur Oberfläche des Siliziumsubstrats (11) geätzt;
H) die zweite Photoresistschicht (16) wird entfernt;
I) der freigelegte Abschnitt des Siliziumsubstrats (11) nach Schritt (G) wird mit einer epitaktischen Schicht (17) überzogen;
J) eine Isolierschicht (18) wird auf der sich ergebenden Struktur nach Schritt (I) abge schieden; und
K) die abgeschiedene Isolierschicht (18) wird gedünnt, bis die epitaktische Schicht (17) freigelegt ist.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Ätzen des Silizium substrats (11) nach Schritt (C) in dem Bereich von 0,5 bis 1,2 µm durchgeführt wird.

3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das Ätzen der Nitridschicht (13), der ersten Oxidschicht (12) und des Siliziumsubstrats (11) gemäß Schritt (C) mittels eines anisotropen Ätzverfahrens durchgeführt wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Ätzen der Nitridschicht (13), der ersten Oxidschicht (12) und der zweiten Oxidschicht (15) gemäß Schritt (G) durch ein anisotropes Ätzverfahren durchgeführt wird.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Dicke der zweiten Oxidschicht (15) in einem Bereich insbesondere von 300 bis 800 nm liegt.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Höhe der zweiten Photoresistschicht (16) gemäß Schritt (F) gleich oder geringer ist als die Höhe der Nitridschicht (13).

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die epitaktische Schicht (17) die gleiche Höhe aufweist, wie sie die zweite Oxidschicht (15) hat.

8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Dicke der Isolierschicht (18) nach Schritt (J) in einem Bereich bevorzugt von 300 bis 1000 nm liegt.

9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Isolierschicht (18) gemäß Schritt (J) TEOS ist.