DE19549155A1 - Verfahren zur Herstellung einer Trennung bzw. Isolierung zwischen Halbleitereinrichtungen - Google Patents
Verfahren zur Herstellung einer Trennung bzw. Isolierung zwischen HalbleitereinrichtungenInfo
- Publication number
- DE19549155A1 DE19549155A1 DE19549155A DE19549155A DE19549155A1 DE 19549155 A1 DE19549155 A1 DE 19549155A1 DE 19549155 A DE19549155 A DE 19549155A DE 19549155 A DE19549155 A DE 19549155A DE 19549155 A1 DE19549155 A1 DE 19549155A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- oxide
- nitride
- photoresist
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/05—Etch and refill
Description
Die vorliegende Erfindung betrifft allgemein ein Verfahren
zum Trennen bzw. Isolieren zwischen Halbleitereinrichtungen
gemäß dem Patentanspruch 1. Insbesondere ist die vorliegende
Erfindung auf ein Verfahren zum Trennen bzw. Isolieren zwi
schen Halbleitereinrichtungen gerichtet, das die Erhöhung
bzw. Maximierung von aktiven Bereichen in Halbleitereinrich
tungen ermöglicht.
Bei der Herstellung einer Halbleitereinrichtung, z. B. in
einer Speicherzelle, wie etwa einem DRAM, SRAM usw., wird die
Trennung zwischen den Einrichtungen typischerweise durch die
Oxidation ausgewählter Bereiche erzielt.
Die Fig. 2 stellt eine teilweise querschnittliche Ansicht
einer Feldoxidschicht mit den umgebenden aktiven Bereichen
dar, die durch übliche selektive Oxidationsverfahren der
lokalen bzw. örtlichen Oxidation von Silizium ausgebildet
wird (auf die hiernach als "LOCOS"-Verfahren Bezug genommen
wird). Das Verfahren geht wie folgt.
Bezugnehmend auf Fig. 2 wird eine Schicht 2 aus thermischem
Oxid auf einem Halbleitersubstrat 1 aus Silizium durch ther
mische Oxidation ausgebildet. Danach wird eine Schicht 3 aus
Siliziumnitrid auf der vorhandenen Oxidschicht 2 ausgebildet.
Danach wird ein Photoresist- bzw. Photolackfilm (nicht darge
stellt) auf der Schicht 3 aus Siliziumnitrid abgeschieden und
durch Aussetzen gegenüber Licht bzw. Strahlung mit einem
Muster versehen und geätzt, um so vorbestimmte Abschnitte
auszusetzen, die Feldoxidschichten zum Trennen bzw. Isolieren
zwischen den Einrichtungen sein sollen. Die ausgesetzten
Abschnitte werden durch eine Lösung weggeätzt, die selektiv
nur das Nitridmaterial ätzt, wobei der mit einem Muster ver
sehene Photoresistfilm als eine Ätzbarriere gegen die Lösung
wirkt. Danach wird die mit einem Muster versehene Photore
sistschicht durch eine Lösung zum Entfernen entfernt bzw.
gestrippt oder abgelöst.
Die Scheibe bzw. der Wafer, auf dem die Oxidschicht bzw. die
mit einem Muster versehene Nitridschicht angeordnet ist, wird
über eine vorbestimmte Zeit in einen thermischen Ofen bzw.
Verbrennungs- oder Erhitzungsofen gestellt. Als nächstes wird
eine Implantation in den Feldbereichen durchgeführt, um eine
Dotierschicht als Kanalbegrenzung unter dem Feldoxid zu er
zeugen.
Danach wird das Oxid in den freigelegten Abschnitten ther
misch mittels einer Feucht- bzw. Wasserdampfoxidation bei
Temperaturen von näherungsweise 1000°C für 2 bis 4 Stunden
thermisch aufgewachsen bzw. gezüchtet. Das Oxid wächst dort,
wo kein maskierendes Nitrid ist. Als Ergebnis des obigen
Verfahrens wird das Feldoxid 4 ausgebildet, wie in Fig. 2
gezeigt wird.
Wenn jedoch die Feldoxidschicht durch die obige übliche LO
COS-Trenn- bzw. -Isolationsmethode ausgebildet wird, diffun
diert etwas Oxidationsmittel auch seitlich bzw. lateral an
den Kanten des Nitrids. Dies bewirkt, daß das Oxid unter die
Nitridkanten wächst und diese hebt. Da die Gestalt des Oxids
an den Nitridkanten die eines leicht zulaufenden bzw. sich
verjüngenden Oxidkeils ist, der in das Oxid des Kontakt
fleckens übergeht, hat sie den Namen Vogelschnabel ("bird′s
beak") erhalten. Der Vogelschnabel ist eine seitliche Er
streckung des Feldoxids in den aktiven Bereich der Einrich
tungen und verursacht deshalb das Problem, den aktiven Be
reich zu verringern.
Es ist eine vorrangige Aufgabe der vorliegenden Erfindung,
ein Verfahren zum Trennen bzw. Isolieren zwischen den Halb
leitereinrichtungen zur Verfügung zu stellen, das dazu in der
Lage ist, die aktiven Bereiche in einer Speicherzelle ohne
die Erzeugung von Vogelschnäbeln zu maximieren.
Diese Aufgabe wird durch das Verfahren gemäß der vorliegenden
Erfindung, wie es insbesondere im Patentanspruch 1 definiert
ist, gelöst. Vorteilhafte Ausgestaltungsformen gehen aus den
Unteransprüchen hervor.
Ferner ist es ein Ziel der vorliegenden Erfindung, allgemein
die vorgenannten Nachteile des Standes der Technik soweit wie
möglich auszuräumen.
Die gemäß der vorliegenden Erfindung zu erzielenden Vorteile
beruhen insbesondere darauf, daß die Trennung bzw. Isolierung
zwischen den Halbleitereinrichtungen durch ein Verfahren
ermöglicht wird, das die folgenden Schritte umfaßt:
- (A) der Reihe nach werden eine erste Oxidschicht und eine Siliziumnitridschicht über bzw. auf einem Halbleitersub strat aus Silizium ausgebildet;
- (B) ein erstes Muster aus einem Photoresist wird auf bzw. über der Nitridschicht ausgebildet, wo das Feldoxid zum Trennen von bzw. Isolieren zwischen Halbleitereinrich tungen nicht auszubilden ist;
- (C) das freigelegte Nitrid ohne die Photoresistschicht und darunter die Siliziumschicht wird bis zu einer vorgege benen Tiefe geätzt;
- (D) die erste Photoresistschicht wird entfernt;
- (E) der sich aus Schritt (D) ergebende Wafer bzw. die sich ergebende Scheibe wird oxidiert, bis ein zweites Oxid auf bzw. über dem geätzten Siliziumsubstrat wächst, und die seitliche Wand des zweiten wachsenden bzw. gewachse nen Oxids macht sich selbst von dem Bereich des mit einem Muster versehenen Nitrids und der ersten Oxid schicht bis auf eine vorbestimmte nach außen gerichtete Entfernung bzw. Abstand frei;
- (F) eine zweite Photoresistschicht wird an den Abschnitten mit Ausnahme der Oberfläche der Nitridschicht in der sich ergebenden Struktur nach Schritt (E) ausgebildet und eine Einebnung der gesamten Oberfläche auf die glei che Höhe wie die Oberfläche der Nitridschicht wird durchgeführt;
- (G) die Nitridschicht, die erste Oxidschicht und ein Ab schnitt der zweiten Oxidschicht werden bei bzw. an der vertikal abwärts ausgerichteten Richtung unter dem er sten Oxid durch ein anisotropes Ätzverfahren geätzt;
- (H) die zweite Photoresistschicht wird entfernt bzw. ge strippt;
- (I) der freigelegte Abschnitt des Si-Substrats nach Schritt (G) wird epitaktisch bewachsen bzw. überzogen;
- (J) eine Isolierschicht wird auf der sich ergebenden Struk tur nach Schritt (I) abgeschieden; und
- (K) die abgeschiedene Isolier- bzw. Trennschicht wird ge dünnt bzw. poliert, bis die epitaktische Schicht freige legt ist.
Nachfolgend wird die vorliegende Erfindung unter Bezugnahme
auf die beigefügten Figuren näher erläutert. Dabei werden
weitere Vorteile, Merkmale und Aufgaben gemäß der vorliegen
den Erfindung offenbart, wobei
Fig. 1(A) bis (F) querschnittliche Ansichten sind, um ein
Verfahren zur Trennung bzw. Isolierung zwischen den
Halbleitereinrichtungen in Übereinstimmung mit
einer der Ausführungsformen dieser Erfindung zu
erläutern.
Fig. 2 eine teilweise querschnittliche Ansicht eines Feld
oxids mit darum herum angeordneten aktiven Berei
chen ist, das durch ein übliches selektives Oxida
tionsverfahren nach dem Stand der Technik der ört
lichen bzw. lokalen Oxidation von Silizium ausge
bildet worden ist.
Die obigen und andere Aufgaben und Merkmale der Erfindung
werden hiernach in der folgenden Beschreibung vollständig in
Verbindung mit den beigefügten Darstellungen erläutert, in
denen beispielhaft ein Exempel statuiert wird.
Die Fig. 1(A) bis (F) sind querschnittliche Ansichten, um ein
Verfahren zum Isolieren bzw. Trennen zwischen den Halbleiter
einrichtungen in Übereinstimmung mit der einen Ausführungs
form dieser Erfindung zu erklären.
Wie in Fig. 1(A) gezeigt wird, wird ein erster Oxidfilm 12
insbesondere von 100 bis 300 Å Dicke auf bzw. über einem
Halbleitersubstrat 11 aus Silizium ausgebildet. Danach wird
eine Siliziumnitridschicht 13 insbesondere von 1000 bis 2000 Å
Dicke auf der ersten Oxidschicht 12 ausgebildet. Daraufhin
wird ein erster Photolack- bzw. Photoresistfilm auf der Sili
ziumnitridschicht 12 ausgebildet, gefolgt von einem Verfahren
zur Ausbildung eines Musters, bei dem eine Belichtung statt
findet, und einem Ätzschritt. Das erste Photoresist- bzw.
Photolackmuster wird auf bzw. über der Nitridschicht 13 aus
gebildet, wo das Feldoxid zur Trennung bzw. Isolierung zwi
schen den Halbleitereinrichtungen nicht auszubilden ist. Die
freigelegten Nitridabschnitte, auf bzw. über denen das Photo
resistmuster nicht existiert, werden weggeätzt und danach
werden die darunterliegende Oxidschicht und die Silizium
schicht bis zu einer vorbestimmten Tiefe weggeätzt. Folglich
werden die herausstehenden Abschnitte bzw. erstreckten Ab
schnitte 14 bei den maskierenden Bereichen ausgebildet. Die
Dicke der Siliziumschicht, die in dem obigen Schritt geätzt
wird, liegt ungefähr im Bereich von 0,5 bis 1,2 µm. Das erste
Photoresistmuster wird mittels einer Lösung entfernt bzw.
gestrippt.
Wie in Fig. 1B gezeigt, wird die sich ergebende Scheibe bzw.
der Wafer nach Schritt (D) durch eine Ofenerhitzung bzw.
-glühung thermisch oxidiert, bis ein zweites Oxid von der
seitlichen Wand des freigelegten Substrats durch Oxidieren
des vorliegenden Schrittes gewachsen ist und sich selbst von
dem Bereich des mit einem Muster versehenen Nitrids und der
ersten Oxidschicht 13 und 12 freimacht. Die Dicke der zweiten
aufgewachsenen Oxidschicht 15 reicht bevorzugt von etwa 3000
bis etwa 8000 Å und umfaßt auch die dazwischenliegenden Wer
te, was auch für die ansonsten angegebenen Wertebereiche gilt.
Wie in Fig. 1C gezeigt, wird eine zweite Photoresistschicht
16 an den Abschnitten, ausgenommen der Oberfläche der Nitrid
schicht, in der sich ergebenden Struktur des thermischen Oxi
dationsschritts gefüllt, und wird bis auf die gleiche Höhe
wie die Oberfläche der Nitridschicht eingeebnet bzw. planari
siert. Der erstreckte bzw. hervorstehende Abschnitt 14 be
zeichnet dabei eine gratartige Struktur die bevorzugt Teil
des Siliziumsubstrats ist. Dieser Abschnitt 14 kann nach dem
Ätzen der Substratoberfläche eine Höhe von 0,5 bis 1,2 µm
aufweisen. Mit anderen Worten, das Substrat ist an nicht
markierten Stellen, um die späteren Abschnitte 14 herum um
etwa 0,5 bis 1,2 µm tief weggeätzt worden.
Wie in Fig. 1D gezeigt, werden die Nitridschicht 13, die
erste Oxidschicht 12 und ein Abschnitt der zweiten Oxid
schicht, der an der vertikal nach unten ausgerichteten Rich
tung unter dem ersten Oxid 12 positioniert ist, mittels eines
anisotropen Ätzverfahrens weggeätzt.
Danach wird die zweite Photoresistschicht bzw. Photolack
schicht 16 mittels einer Lösung gemäß einem im Stand der
Technik üblichen Verfahren entfernt bzw. gestrippt.
Wie in Fig. 1E gezeigt, wird der freigelegte Abschnitt des
Si-Substrats in diesem Schritt durch epitaktisches Aufwachsen
eines Einkristalls gewachsen und eine epitaktische Schicht 17
wird daraufhin darauf ausgebildet. Die epitaktische Schicht
17 wirkt als ein aktiver Bereich in der Halbleitereinrich
tung, die in dem nachfolgenden Verfahren hergestellt wird.
Danach wird eine Isolierschicht 18 bevorzugt von 3000 bis
10 000 Å Dicke auf bzw. über der epitaktischen Schicht 17 und
der zweiten Oxidschicht 15 ausgebildet. Als ein Beispiel der
isolierenden Schicht 18 kann TEOS (Tetraethylorthosilikat)
verwendet werden. Die isolierende Schicht 18 ist in ihrer
Höhe wegen des Siliziumätzschrittes in dem vorangehenden
Verfahren unterschiedlich.
Nachfolgend wird, wie in Fig. 1F gezeigt, die isolierende
Schicht 18 poliert bzw. teilweise entfernt und wird einge
ebnet bzw. planarisiert mittels des üblichen chemisch-mecha
nischen Verfahrens (CMP), bis die epitaktische Silizium
schicht aus Einkristall vollständig freigelegt ist. Folglich
ist der Feldoxidbereich 20, der die Isolierschicht 18 und die
zweite Oxidschicht 15 umfaßt bzw. daraus besteht, ausgebil
det.
Wie zuvor beschrieben, kann das Verfahren zum Trennen bzw.
Isolieren zwischen Halbleitereinrichtungen gemäß der vorlie
genden Erfindung die Erzeugung von Vogelschnäbeln, verglichen
mit üblichen Isolations- bzw. Trennverfahren zwischen Halb
leitereinrichtungen, beseitigen. Folglich stellt die vorlie
gende Erfindung ein Merkmal zur Verfügung, das dazu in der
Lage ist, einen ausreichenden aktiven Bereich der Halbleiter
einrichtung sicherzustellen.
Andere Merkmale, Vorteile und Ausführungsformen nach der
Erfindung, die hierin offenbart sind, werden den Fachleuten
nach dem Studium der voranstehenden Offenbarung leicht vor
Augen geführt werden. In dieser Hinsicht können Abänderungen
und Modifikationen dieser Ausführungsformen vorgenommen wer
den, ohne den Geist und den Bereich der Erfindung, wie be
schrieben und beansprucht, zu verlassen, während bestimmte
Ausführungsformen nach der Erfindung in bemerkenswerter Ein
zelheit beschrieben worden sind.
Ein Verfahren zur Trennung bzw. Isolierung zwischen Halblei
tereinrichtungen wird offenbart. Dieses Verfahren umfaßt, daß
aufeinanderfolgend eine erste Oxidschicht und eine Silizium
nitridschicht auf einem Siliziumsubstrat ausgebildet werden;
daß ein erstes Photoresistmuster bzw. Photolackmuster auf der
Nitridschicht ausgebildet wird, wo Feldoxid nicht zu erzeugen
ist; daß das freigelegte Nitrid auf eine vorbestimmte Tiefe
geätzt wird; daß der erste Photoresist- bzw. Photolackfilm
entfernt bzw. gestrippt wird; daß der sich ergebende Wafer
bzw. die Scheibe gemäß dem obigen Schritt oxidiert wird, bis
ein zweites Oxid auf dem geätzten Siliziumsubstrat wächst und
sich selbst von dem Bereich des mit einem Muster versehenen
Nitrids und der ersten Oxidschicht zu einer vorbestimmten
auswärts gerichteten Entfernung bzw. Abstand freimacht; daß
ein zweiter Photoresistfilm an den Abschnitten, ausgenommen
der Oberfläche der Nitridschicht, ausgebildet wird; daß die
Nitridschicht, die erste Oxidschicht und ein Abschnitt des
zweiten Oxids, die bzw. der an der vertikal abwärts gerichte
ten Richtung unter dem ersten Oxid belegen bzw. positioniert
ist oder sind, geätzt wird/werden; daß der zweite Photore
sistfilm entfernt bzw. gestrippt wird, wobei der freigelegte
Abschnitt des geätzten Si-Substrats epitaktisch bewachsen
wird; daß eine isolierende bzw. trennende Schicht auf der
sich ergebenden Struktur gemäß dem obigen Schritt abgeschie
den wird und die abgeschiedene Trenn- bzw. Isolierschicht
gedünnt bzw. poliert wird, bis die epitaktische Schicht frei
gelegt wird.
Claims (9)
1. Verfahren zum Trennen von bzw. Isolieren zwischen Halb
leitereinrichtungen, mit den folgenden Schritten:
- (A) der Reihe nach werden eine erste Oxidschicht und eine Siliziumnitridschicht über bzw. auf einem Halbleitersub strat aus Silizium ausgebildet;
- (B) ein erstes Muster aus einem Photoresist wird auf bzw. über der Nitridschicht ausgebildet, wo das Feldoxid zum Trennen von bzw. Isolieren zwischen Halbleitereinrich tungen nicht ausgebildet ist;
- (C) das freigelegte Nitrid wird ohne die Photoresistschicht und darunter die Siliziumschicht bis zu einer vorgege benen Tiefe geätzt;
- (D) die erste Photoresistschicht wird entfernt;
- (E) der sich aus Schritt (D) ergebende Wafer bzw. die sich ergebende Scheibe wird oxidiert, bis ein zweites Oxid auf bzw. über dem geätzten Siliziumsubstrat wächst, und die seitliche Wand des zweiten wachsenden bzw. gewachse nen Oxids macht sich selbst von dem Bereich des mit einem Muster versehenen Nitrids und der ersten Oxid schicht bis auf eine vorbestimmte nach außen gerichtete Entfernung bzw. Abstand frei;
- (F) eine zweite Photoresistschicht wird an den Abschnitten mit Ausnahme der Oberfläche der Nitridschicht in der sich ergebenden Struktur nach Schritt (E) ausgebildet und eine Einebnung der gesamten Oberfläche auf die glei che Höhe wie die Oberfläche der Nitridschicht wird durchgeführt;
- (G) die Nitridschicht, die erste Oxidschicht und ein Ab schnitt der zweiten Oxidschicht werden bei bzw. an der vertikal abwärts ausgerichteten Richtung unter das bzw. dem ersten Oxid durch ein anisotropes Ätzverfahren ge ätzt;
- (H) die zweite Photoresistschicht wird entfernt bzw. ge strippt;
- (I) der freigelegte Abschnitt des Si-Substrats nach Schritt (G) wird epitaktisch bewachsen bzw. überzogen;
- (J) eine Isolierschicht wird auf der sich ergebenden Struk tur nach Schritt (I) abgeschieden; und
- (K) die abgeschiedene Isolier- bzw. Trennschicht wird ge dünnt bzw. poliert, bis die epitaktische Schicht freige legt ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das Ätzen des Siliziumsubstrats nach Schritt (C) in dem Be
reich von 0,5 bis 1,2 µm durchgeführt wird.
3. Verfahren nach einem der Ansprüche 1 oder 2, dadurch
gekennzeichnet, daß das Ätzen des Siliziumnitrids, des Oxids
und des Siliziumsubstrats gemäß Schritt (C) mittels eines
anisotropen Ätzverfahrens durchgeführt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch
gekennzeichnet, daß das Ätzen des Siliziumnitrids, des ersten
Oxids und des zweiten Oxids gemäß Schritt (G) durch ein ani
sotropes Ätzverfahren durchgeführt wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Dicke des zweiten Oxidfilms in einem Bereich insbesondere
von 3000 bis 8000 Å liegt.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch
gekennzeichnet, daß die Höhe des zweiten Photoresist- bzw.
Photolackfilms gemäß Schritt (F) gleich oder geringer ist als
die Höhe des Siliziumnitridfilms.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch
gekennzeichnet, daß die gewachsene Epitaxieschicht die glei
che Höhe aufweist wie sie die zweite Oxidschicht hat.
8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch
gekennzeichnet, daß die Dicke der isolierenden Schicht nach
Schritt (J) in einem Bereich bevorzugt von 3000 bis 10 000 Å
liegt.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch
gekennzeichnet, daß die isolierende bzw. trennende Schicht
gemäß Schritt (J) TEOS ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940039093A KR0167599B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 장치의 소자 분리방법 |
KR1019940039095A KR0140655B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 장치의 소자 분리방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19549155A1 true DE19549155A1 (de) | 1996-07-04 |
DE19549155C2 DE19549155C2 (de) | 2001-09-13 |
Family
ID=26630827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19549155A Expired - Fee Related DE19549155C2 (de) | 1994-12-30 | 1995-12-29 | Verfahren zum Isolieren von Halbleitereinrichtungen in einem Siliziumsubstrat |
Country Status (5)
Country | Link |
---|---|
US (1) | US5786229A (de) |
JP (1) | JP2686735B2 (de) |
CN (1) | CN1052113C (de) |
DE (1) | DE19549155C2 (de) |
TW (1) | TW290713B (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100261170B1 (ko) * | 1998-05-06 | 2000-07-01 | 김영환 | 반도체소자 및 그 제조방법 |
US6071783A (en) * | 1998-08-13 | 2000-06-06 | Taiwan Semiconductor Manufacturing Company | Pseudo silicon on insulator MOSFET device |
US6881645B2 (en) * | 2000-08-17 | 2005-04-19 | Samsung Electronics Co., Ltd. | Method of preventing semiconductor layers from bending and semiconductor device formed thereby |
US6649460B2 (en) | 2001-10-25 | 2003-11-18 | International Business Machines Corporation | Fabricating a substantially self-aligned MOSFET |
US8673706B2 (en) * | 2004-09-01 | 2014-03-18 | Micron Technology, Inc. | Methods of forming layers comprising epitaxial silicon |
US7132355B2 (en) * | 2004-09-01 | 2006-11-07 | Micron Technology, Inc. | Method of forming a layer comprising epitaxial silicon and a field effect transistor |
KR101097469B1 (ko) * | 2009-07-31 | 2011-12-23 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4758531A (en) * | 1987-10-23 | 1988-07-19 | International Business Machines Corporation | Method of making defect free silicon islands using SEG |
US5108946A (en) * | 1989-05-19 | 1992-04-28 | Motorola, Inc. | Method of forming planar isolation regions |
US4948456A (en) * | 1989-06-09 | 1990-08-14 | Delco Electronics Corporation | Confined lateral selective epitaxial growth |
US5135884A (en) * | 1991-03-28 | 1992-08-04 | Sgs-Thomson Microelectronics, Inc. | Method of producing isoplanar isolated active regions |
US5087586A (en) * | 1991-07-03 | 1992-02-11 | Micron Technology, Inc. | Process for creating fully-recessed field isolation regions by oxidizing a selectively-grown epitaxial silicon layer |
-
1995
- 1995-12-20 JP JP7349078A patent/JP2686735B2/ja not_active Expired - Fee Related
- 1995-12-23 TW TW084113796A patent/TW290713B/zh active
- 1995-12-28 US US08/579,880 patent/US5786229A/en not_active Expired - Lifetime
- 1995-12-29 DE DE19549155A patent/DE19549155C2/de not_active Expired - Fee Related
- 1995-12-30 CN CN95118829A patent/CN1052113C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TW290713B (de) | 1996-11-11 |
JP2686735B2 (ja) | 1997-12-08 |
CN1132411A (zh) | 1996-10-02 |
JPH08236611A (ja) | 1996-09-13 |
US5786229A (en) | 1998-07-28 |
CN1052113C (zh) | 2000-05-03 |
DE19549155C2 (de) | 2001-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4212503C2 (de) | Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung | |
DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
DE60127148T2 (de) | Herstellungsverfahren für SOI Scheibe durch Wärmebehandlung und Oxidation von vergrabenen Kanälen | |
DE69634675T2 (de) | Verfahren zur Isolierung einer Halbleiteranordnung | |
DE19836164A1 (de) | Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen | |
DE19911977B4 (de) | Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat | |
DE4422957A1 (de) | Isolierverfahren für eine Halbleitervorrichtung | |
DE19654301B4 (de) | Verfahren zur Herstellung eines Substrates mit Silizium auf einem Isolator | |
DE19840385C2 (de) | Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis | |
DE19549155A1 (de) | Verfahren zur Herstellung einer Trennung bzw. Isolierung zwischen Halbleitereinrichtungen | |
DE19716687B4 (de) | Verfahren zur Bildung eines Elementisolierfilms einer Halbleitervorrichtung | |
DE2511773A1 (de) | Verfahren und anordnung zum ausbilden von ansteigenden kontaktgebieten zwischen polykristallinem silizium und einkristall-silizium. | |
DE19719272A1 (de) | Verfahren zum Bilden von Feldisolationsregionen | |
DE19606682A1 (de) | Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung | |
DE4320062A1 (de) | Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip | |
DE19653632A1 (de) | Substrat mit Silizium auf einem Isolator und Verfahren zur Herstellung desselben | |
DE4447148C2 (de) | Verfahren zur Bildung eines Elementisolationsfilms einer Halbleitervorrichtung | |
DE2140023A1 (de) | Halbleiteranordnung auf einem Halbleiterträger und Verfahren zu deren Herstellung | |
DE19512148C2 (de) | Verfahren zur Herstellung einer Feldoxidschicht in einer Halbleitervorrichtung | |
DE3736531C2 (de) | ||
DE4118471C2 (de) | Verfahren zur Herstellung einer Grabentrennstruktur | |
DE2651423A1 (de) | Verfahren zum herstellen dielektrisch isolierter, integrierter halbleiteranordnungen | |
DE4444609C2 (de) | Verfahren zur Herstellung einer Halbleiterschaltung mit Grabenbereichen und Feldoxidbereichen | |
DE19843160A1 (de) | Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung | |
DE3903512A1 (de) | Verfahren zur herstellung von halbleitervorrichtungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
|
8339 | Ceased/non-payment of the annual fee |