DE19843160A1 - Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung

Info

Publication number
DE19843160A1
DE19843160A1 DE19843160A DE19843160A DE19843160A1 DE 19843160 A1 DE19843160 A1 DE 19843160A1 DE 19843160 A DE19843160 A DE 19843160A DE 19843160 A DE19843160 A DE 19843160A DE 19843160 A1 DE19843160 A1 DE 19843160A1
Authority
DE
Germany
Prior art keywords
film
resist
dielectric
hard mask
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19843160A
Other languages
English (en)
Other versions
DE19843160B4 (de
Inventor
Katsuyuki Horita
Takashi Kuroi
Maiko Sakai
Hiromichi Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19843160A1 publication Critical patent/DE19843160A1/de
Application granted granted Critical
Publication of DE19843160B4 publication Critical patent/DE19843160B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/05Etch and refill

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfahren ei­ ner Halbleitervorrichtung und eine Halbleitervorrichtung.
Spezieller betrifft sie eine Technik des Ebenens eines Filmes auf einem Halbleitersubstrat mit einer Vorrichtungstrennstruktur des Grabentyps.
Zum Steuern von Vorrichtung in einer vollständig unabhängigen Art während eines Betriebes in einer integrierten Halbleiter­ schaltung ist es notwendig, die elektrischen Einflüsse zwischen den Vorrichtungen zu beseitigen. Aus diesem Grund ist eine Vor­ richtungstrennstruktur mit einem Vorrichtungstrennbereich in der integrierten Halbleiterschaltung vorgesehen und ein Grabentrenn­ verfahren ist allgemein bekannt als ein Herstellungsverfahren der Vorrichtungstrennstruktur und eine Anzahl von Verbesserungen in diesem Bereich wird vorgeschlagen.
Bei dem Grabentrennverfahren wird ein Graben derart gebildet, daß er sich von einer Oberfläche des Substrates nach innen er­ streckt, und der Graben wird mit einem Dielektrikum gefüllt. Da dieses Vorrichtungstrennverfahren einen kleinen Vogelschnabel im Vergleich zu dem, der in einer Vorrichtungstrennstruktur wäre, die durch das LOCOS gebildet ist, verursacht und eine kleinere Fläche als das LOCOS auf der Oberfläche des Substrates zum Bil­ den der Vorrichtungstrennstruktur benötigt, ist dieses Verfahren bevorzugt zur Reduzierung der Größe der integrierten Halbleiter­ schaltung und ist unerläßlich in dem Feld der integrierten Halb­ leiterschaltung, dessen Größe in Zukunft weiter reduziert werden soll.
Zum Erreichen der Vorrichtungstrennung bei dem Grabentrennver­ fahren ist es notwendig, das Dielektrikum innerhalb eines Gra­ bens mit einer kleinen Öffnung ohne Erzeugen einer Naht bzw. ei­ nes Spaltes (Hohlraum mit einem schlüsselförmigen Querschnitt) zu vergraben. Von guten Verfahren, die diese Bedingung erfüllen, gibt es ein Filmbildungsverfahren, wie zum Beispiel HDP-CVD (Chemisches Abscheiden aus der Gasphase mit einem Plasma hoher Dichte), bei dem ein Ätzen und ein Abscheiden gleichzeitig durchgeführt werden. Die folgende Diskussion wird mit dem HDP- CVD als Beispiel durchgeführt.
Verglichen mit herkömmlichen Verfahren, wie zum Beispiel CVD mit niedrigem Druck, weist das Verfahren, das HDP-CVD zum Vergraben des Dielektrikums in dem Graben verwendet, die folgenden charak­ teristischen Merkmale auf: (a) ein in dem Vorrichtungstrennbe­ reich zu bildender Film kann derart fast eben vergraben werden, daß er die gleiche Filmdicke unabhängig von der Trennbreite, d. h. einer Öffnungsbreite des Grabens, aufweist; (b) anderer­ seits hängt ein Querschnitt eines auf einem aktiven Bereich, wo die Vorrichtungen zu bilden sind, abzuscheidenden Filmes von ei­ ner Breite des aktiven Bereiches ab und ein Vorsprung mit einem dreieckigen Querschnitt oder einem trapezförmigen Querschnitt wird in dem aktiven Bereich gebildet. Geneigte Ebenen des Vor­ sprungs werden mit einem Neigungswinkel von 45° bezüglich der Oberfläche des Substrates von einem Endabschnitt des aktiven Be­ reiches gebildet. Daher ist der Vorsprung trapezförmig, wenn der aktive Bereich eine Breite aufweist, die doppelt so groß ist oder größer ist als die Dicke des zu bildenden Filmes.
Bei einem Herstellungsverfahren einer integrierten Mehrschicht­ schaltung mit reduzierter Größe, das den Schritt des Bildens der oben erwähnten Vorrichtungstrennstruktur enthält, ist es mit der Reduzierung des Fokussierspielraumes in einem photolithographi­ schen Verfahren und der Reduzierung der Menge des überzuätzenden Filmes in einem Ätzprozeß wichtig, die Ebenheit der auf dem Substrat gebildeten Schichten sicherzustellen. Daher wird das CMP (Chemisches/Mechanisches Polieren) weit verbreitet verwen­ det, wenn der oben erwähnte Vorsprung entfernt wird und eine oberste Oberfläche des Substrates nach dem Bilden der Graben­ trennstruktur geebnet wird.
Nun wird mit Bezug zu den Querschnittsansichten von Fig. 22-26 das der Anmelderin bekannte Herstellungsverfahren einer Halblei­ tervorrichtung, wie oben erwähnt, diskutiert.
Zuerst werden ein Siliziumoxidfilm 102 und ein Siliziumnitrid­ film 103 in dieser Reihenfolge auf einer Oberfläche eines Halb­ leitersubstrates 101 gebildet.
Mit einem Photolithographiemuster als Maske wird ein Graben 121 durch Trockenätzen derart gebildet, daß er sich von einer Ober­ fläche des Siliziumnitridfilmes 103 nach innen bis zu einer vor­ bestimmten Tiefe des Substrates 101 erstreckt, wie in Fig. 22 gezeigt ist.
Danach wird ein Siliziumoxidfilm 111 durch das HDP-CVD in dem Graben 121, der als Vorrichtungstrennbereich 120 dient, und auf einem aktiven Bereich 130, der ein anderer Bereich als der Gra­ ben 121 ist, derart abgeschieden, daß er in dem Graben 121 ver­ graben ist, wie in Fig. 23 gezeigt ist. Wie in Fig. 22 gezeigt ist, sollten einige Bereiche des Vorrichtungstrennbereiches 120 und einige Bereiche des aktiven Bereiches 130 individuell unter­ scheidbar sein, wobei diese Bereiche durch ein Bezugszeichen aus einer Zahl und einem Buchstaben dargestellt sind. Es sind spezi­ ell die Vorrichtungstrennbereiche 120A, 120C und 120E und die aktiven Bereiche 130B, 130D und 130F. Elemente in dem Vorrich­ tungstrennbereich 120 und dem aktiven Bereich 130 sind ebenfalls durch Bezugszeichen aus einer Zahl und einem entsprechenden Buchstaben derart dargestellt, daß eine Unterscheidung der Zuge­ hörigkeit gemacht wird. Dasselbe trifft auf Fig. 23 und die fol­ genden Figuren zu.
Als nächstes wird der Siliziumoxidfilm 111 auf den Siliziumni­ tridfilm 103 durch CMP mit dem Siliziumnitridfilm 103 als Stopp­ film (Hartmaskenschicht) für das Polieren entfernt, und danach ist ein vergrabenes Oxid 111, das aus dem Siliziumoxidfilm 111 gebildet ist, in dem Graben 121 gebildet, wie in Fig. 24 gezeigt ist.
Der Siliziumnitridfilm 103 wird mit thermischer bzw. erwärmter Phosphorsäure entfernt, wie in Fig. 25 gezeigt ist, und danach wird der Siliziumoxidfilm 102 mit Flußsäure derart entfernt, daß eine Vorrichtungstrennstruktur des Grabentyps, die in Fig. 26 gezeigt ist, erhalten wird.
Das der Anmelderin bekannte Verfahren des Bildens der Vorrich­ tungstrennstruktur des Grabentyps weist die folgenden Schwierig­ keiten auf. Schwierigkeit 1: da das CMP ein Verfahren zum gleichmäßigen Polieren der gesamten zu polierenden Oberfläche ist, wird, wenn eine Oberflächenschicht mit großer Unebenheit, wie zum Beispiel der Siliziumoxidfilm 111 von Fig. 23, durch das CMP poliert wird, der Siliziumnitridfilm 103, der ursprünglich als Stoppfilm dient, ebenfalls unnötigerweise an dem dünnsten Abschnitt des Siliziumoxids 111 auf dem Siliziumnitridfilm 103, z. B. der Siliziumoxidfilm 111B von Fig. 23, poliert, wie in Fig. 24 gezeigt ist, wenn die Menge des zu polierenden Oxidfilmes entsprechend dem dicksten Abschnitt des Siliziumoxidfilmes 111 auf dem Siliziumnitridfilm 103, z. B. der Siliziumoxidfilm 111F von Fig. 23, bestimmt wird. Daher hängt bei dem Glättungs- bzw. Abflachungsverfahren, das CMP verwendet, eine Form des polierten vergrabenen Oxids 111 von dem oben erwähnten Muster ab, wie in Fig. 24 gezeigt ist, und eine Höhe des vergrabenen Oxids 111 (eine Länge von einem Boden des Grabens 121 zu der obersten Oberfläche des vergrabenen Oxides 111) ist nachteilhaft nicht gleichmäßig in der Oberfläche des Substrates 111, wie in Fig. 26 gezeigt ist.
Auf jeden Fall ist, wie vorher erwähnt wurde, das Bildungsver­ fahren, wie zum Beispiel HDP-CVD, in dem das Ätzen und Abschei­ den gleichzeitig durchgeführt wird, im Bereich der Herstellung einer Halbleitervorrichtung unerläßlich, dessen Größe in Zukunft mehr reduziert werden soll, da das Verfahren ermöglicht, daß der Siliziumoxidfilm 111 fast eben mit gleichmäßiger Dicke und ohne Erzeugen einer Naht innerhalb eines Grabens vergraben wird, so­ gar wenn der Graben eine kleine Öffnung aufweist. Daher ist es wünschenswert, daß der vergrabene Oxidfilm 111, der durch HDP- CVD gebildet ist, ohne die oben erwähnte Schwierigkeit abge­ flacht wird.
Als eine Lösung der obigen Schwierigkeit beschreibt das US- Patent US 5 498 565 ein Verfahren, das Ätzen und CMP zusammen zum Abflachen eines Siliziumoxidfilmes, der durch HDP-CVD gebil­ det ist, verwendet. Bei diesem Abflachungsverfahren wird eine zu polierende Unebenheit durch Photolithographie und Ätzen vor dem Polieren durch CMP derart abgeflacht, daß die Oberfläche durch CMP poliert werden kann. Dieses Verfahren enthält die zwei Schritte des Ätzens und CMP. Es weist jedoch eine Schwierigkeit auf, daß der Abflachungsprozeß schwieriger wird als das herkömm­ liche Abflachungsverfahren, das nur CMP verwendet.
Schwierigkeit 2: das herkömmliche Verfahren des Bildens einer Vorrichtungstrennung des Grabentyps weist einen Nachteil auf, daß der Einheitspreis der Vorrichtung ansteigt, da sie CMP ver­ wendet, das hohe Kosten verursacht.
Es ist wünschenswert, ein Verfahren zum Abflachen eines vergra­ benen Oxidfilmes, der durch HDP-CVD gebildet ist, zum Lösen der Schwierigkeiten 1 und 2 vorzusehen, das nicht CMP verwendet.
Es ist Aufgabe der vorliegenden Erfindung, ein Herstellungsver­ fahren einer Halbleitervorrichtung vorzusehen, das zum Abflachen eines durch HDP-CVD gebildeten Filmes wenig kostet, und dadurch ein Herstellungsverfahren einer Vorrichtungstrennstruktur des Grabentyps mit gleicher Höhe auf der gesamten Oberfläche eines Wafers (Substrats) vorzusehen, und eine Halbleitervorrichtung mit einer neuen Grabenstruktur vorzusehen.
Die Aufgabe wird durch das Herstellungsverfahren einer Halblei­ tervorrichtung des Anspruches 1 oder durch die Halbleitervor­ richtung des Anspruches 8 gelöst.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange­ geben.
Das Verfahren stellt die Halbleitervorrichtung mit der Vorrich­ tungstrennstruktur des Grabentyps mit hoher Ausbeute zur Verfü­ gung.
Eine in der Größe reduzierte und hoch integrierte Halbleitervor­ richtung mit der Vorrichtungstrennstruktur des Grabentyps wird vorgesehen, die einen stabilen Betrieb erreicht.
Entsprechend einem ersten Aspekt der vorliegenden Erfindung ent­ hält das Verfahren einen ersten Schritt des Bildens einer Hart­ maskenschicht, die zumindest eine Schicht enthält, auf einer Oberfläche eines Halbleitersubstrates, einen zweiten Schritt des Bildens eines Grabens, der als Vorrichtungstrennbereich dient, und eines aktiven Bereiches, der ein anderer Bereich ist als der Vorrichtungstrennbereich, innerhalb des Halbleitersubstrates durch Ätzen eines Teiles des Halbleitersubstrates von einem vor­ bestimmten Bereich in einer Oberfläche der Hartmaskenschicht, einen dritten Schritt des Bildens eines Dielektrikums durch ein Filmbildungsverfahren, bei dem gleichzeitig ein Ätzen und ein Abscheiden auf der Oberfläche der Hartmaskenschicht und in dem Graben derart durchgeführt wird, daß das Dielektrikum in dem Graben bis zu dem gleichen Niveau wie die Oberfläche der Hart­ maskenschicht vergraben wird, einen vierten Schritt des Bildens eines Resists auf einer Oberfläche des Dielektrikums zumindest in dem Vorrichtungstrennbereich, einen fünften Schritt des Ent­ fernens des Dielektrikums in dem aktiven Bereich mit dem Resist als Maske, wobei das Dielektrikum nicht mit dem Resist bedeckt ist, und einen sechsten Schritt des Entfernens des Resists und der Hartmaskenschicht in dieser Reihenfolge.
Entsprechend einem zweiten Aspekt der vorliegenden Erfindung ist bei dem Verfahren des ersten Aspektes zumindest eine Schicht, die in der Hartmaskenschicht ist, bei dem Trockenätzen des Die­ lektrikums schwierig zu ätzen, und der fünfte Schritt enthält den Schritt des Entfernens des Dielektrikums durch Trockenätzen.
Entsprechend einem dritten Aspekt der vorliegenden Erfindung ist bei dem Verfahren des zweiten Aspektes zumindest eine Schicht, die in der Hartmaskenschicht enthalten ist, eine nicht­ einkristalliner Siliziumfilm.
Entsprechend einem vierten Aspekt der vorliegenden Erfindung enthält bei dem Verfahren des ersten Aspektes der vierte Schritt den Schritt des Bildens des Resists auf dem Dielektrikum in dem aktiven Bereich derart, daß sich das Resist um eine Länge ent­ sprechend einem Ausrichtungsspielraum von einem Endabschnitt des Vorrichtungstrennbereiches zu dem aktiven Bereich erstreckt, und der sechste Schritt enthält den Schritt des Atzens des Dielek­ trikums unter Verwendung von Flußsäure vor dem Entfernen der Hartmaskenschicht und nach dem Entfernen des Resists.
Entsprechend einem fünften Aspekt der vorliegenden Erfindung wird bei dem Verfahren des vierten Aspektes die Hartmasken­ schicht derart gebildet, daß sie eine Filmdicke aufweist, die größer ist als das Zweifache des Ausrichtungsspielraumes.
Entsprechend einem sechsten Aspekt der vorliegenden Erfindung enthält bei dem Verfahren des vierten Aspektes der vierte Schritt den Schritt des Bildens eines anderen Resists auf der Oberfläche des Dielektrikums in einem Bereich zwischen dem Re­ sist, der sich zu dem aktiven Bereich erstreckt, und einem be­ nachbarten Resist davon, wenn der Bereich eine Länge aufweist, die nicht größer ist als eine minimale Entwurfsgröße der Halb­ leitervorrichtung.
Entsprechend einem siebten Aspekt der vorliegenden Erfindung wird bei dem Verfahren des sechsten Aspektes die Hartmasken­ schicht derart gebildet, daß sie eine Filmdicke aufweist, die größer ist als das Größere von einerseits dem Zweifachen des Ausrichtungsspielraums und andererseits einer Summe des Ausrich­ tungsspielraums und der Hälfte der minimalen Entwurfsgröße.
Die vorliegende Erfindung ist ebenfalls auf eine Halbleitervor­ richtung gerichtet. Entsprechend einem achten Aspekt der vorlie­ genden Erfindung enthält die Halbleitervorrichtung ein Halblei­ tersubstrat, eine Mehrzahl von Gräben, die jeweils in dem Halb­ leitersubstrat vorgesehen sind und sich von einer Oberfläche des Halbleitersubstrat bis zu einer vorbestimmten Tiefe derart nach innen erstrecken, daß ein Vorrichtungstrennbereich in dem Halb­ leitersubstrat gebildet wird, und eine Mehrzahl von Dielektrika, die in der Mehrzahl von Gräben ohne bzw. ohne keinen Spalt bis zumindest dem Niveaus der einen Oberfläche des Halbleiter­ substrates vergraben sind. In der Halbleitervorrichtung des ach­ ten Aspektes weisen die Mehrzahl von Dielektrika flache obere Abschnitte auf und die oberen Abschnitte der Mehrzahl von Die­ lektrika sind auf dem gleichen Niveau.
Entsprechend einem neunten Aspekt der vorliegenden Erfindung ist bei der Halbleitervorrichtung des achten Aspektes die Halblei­ tervorrichtung durch das Verfahren des ersten Aspektes herge­ stellt.
  • (1) Da die Halbleitervorrichtung mit der Vorrichtungstrennung des Grabentyps, dessen Vorrichtungstrennbereich aus dem Dielek­ trikum gebildet ist, hergestellt werden kann, kann das Verfahren des ersten Aspektes einen Effekt des Bereitstellens einer Halb­ leitervorrichtung erzeugen, die keine elektrische Störung zwi­ schen den aktiven Bereichen verursacht und einen stabilen Be­ trieb durchführt.
Da das Dielektrikum durch das Filmbildungsverfahren gebildet wird, bei dem das Ätzen und das Abscheiden gleichzeitig ausge­ führt werden, ist es weiterhin möglich durch das Verfahren des ersten Aspektes, die Dielektrika der gleichen Filmdicke in allen Gräben unabhängig von der Breite der Öffnungen der Gräben mit keiner Naht, sogar wenn die Öffnungen eine kleine Breite aufwei­ sen, fast eben zu vergraben.
Da das Dielektrikum auf der Oberfläche der Hartmaskenschicht durch Photolithographie entfernt wird, kann weiterhin das Ver­ fahren des ersten Aspektes einen bemerkenswerten Effekt des Be­ reitstellens einer Halbleitervorrichtung der Vorrichtungstren­ nung des Grabentyps, dessen Höhe (Länge von der Oberfläche des Halbleitersubstrates oder eines Bodens des Grabens zu dem oberen Abschnitt (obere Oberfläche) der Vorrichtungstrennung) gleichmä­ ßig über der gesamten Oberfläche des Halbleitersubstrates ver­ glichen mit der Vorrichtungstrennung des Grabentyps, die durch Abflachen der Oberfläche des Substrates durch das herkömmliche CMP gebildet ist, ist, erzeugen.
Weiterhin ist es für den Prozeß entsprechend dem Verfahren des ersten Aspektes nicht notwendig das CMP, das hohe Kosten verur­ sacht, zu verwenden und daher ist es möglich, die Kosten für den Herstellungsprozeß zu reduzieren. Da es möglich ist, eine Un­ gleichmäßigkeit und Instabilität der Ebenheit, die durch das CMP verursacht sind, zu verhindern, kann weiterhin die Halbleiter­ vorrichtung eine noch höhere Ausbeute erreichen. Verglichen mit der bekannten Technik (US 5 498 565) zum Abflachen des Siliziu­ moxidfilmes unter Verwendung des Ätzens und des CMP zusammen kann weiterhin das Verfahren des ersten Aspektes den Prozeß ver­ einfachen und erlaubt eine Reduzierung der Kosten für die Pro­ duktionssteuerung. Dadurch kann die vorliegende Erfindung eine Halbleitervorrichtung bereitstellen, die günstig ist.
  • (2) Da zumindest eine Schicht, die in der Hartmaskenschicht ent­ halten ist, beim Trockenätzen des Dielektrikums schwierig zu ät­ zen ist und das Dielektrikum durch Trockenätzen (der fünfte Schritt) bei dem Verfahren des zweiten Aspektes entfernt wird, dient die Hartmaskenschicht sicher als Stoppfilm für das Troc­ kenätzen und daher wird der Fall, bei dem der Stoppfilm (Hartmaskenschicht) ebenfalls unnötig poliert wird, wie bei dem Polieren des Dielektrikums durch das herkömmliche CMP, verhin­ dert. Somit kann das Verfahren des zweiten Aspektes einen Effekt des sicheren Ätzens der notwendigen und ausreichenden Größen des Dielektrikums erzeugen, ohne die Hartmaskenschicht zu verlieren oder ein Teil des Substrates zu ätzen, während der Effekt (1) erreicht wird.
  • (3) Das Verfahren des dritten Aspektes kann den gleichen Effekt wie den Effekt (2) erreichen.
  • (4) Da das Resist, das die vorbestimmte Filmdicke aufweist, ebenfalls in dem Bereich auf dem Dielektrikum in dem aktiven Be­ reich mit einer Länge entsprechend dem Ausrichtungsspielraum von dem Endabschnitt des Vorrichtungstrennbereiches zu dem aktiven Bereich gebildet wird, kann das Verfahren des vierten Aspektes neben den Effekten (1)-(3) einen Effekt erreichen, daß verhin­ dert wird, daß das Dielektrikum auf dem Vorrichtungstrennbereich in dem fünften Schritt geätzt wird, sogar wenn eine Fehlausrich­ tung auftritt.
Da die Höhe des aus dem Dielektrikum gebildeten Vorsprungs, der auf der Oberfläche der Hartmaskenschicht gebildet ist, nicht größer ist als das größere von einerseits dem Zweifachen des Ausrichtungsspielraumes der Vorrichtung und andererseits der Summe des Ausrichtungsspielraumes und einer Hälfte der minimalen Entwurfsgröße ist, kann weiterhin das Verfahren des vierten Aspektes ebenfalls einen Effekt des kompletten Entfernens des Vorsprungs im Schritt des Entfernens des Dielektrikums mit Fluß­ säure erreichen.
  • (5) Da die Filmdicke der Hartmaskenschicht ausreichend größer ist als das Zweifache des Ausrichtungsspielraums, kann das Ver­ fahren des fünften Aspektes neben den Effekten (1)-(4) einen Ef­ fekt erzeugen, daß verhindert wird, daß das Dielektrikum in dem Graben, d. h. die oberste Oberfläche der Vorrichtungstrennung, in dem Schritt des Entfernens des Dielektrikums mit Flußsäure nied­ riger wird als das Niveau der Oberfläche des Substrates.
  • (6) Da bei dem Verfahren des sechsten Aspektes ein anderes Re­ sist auf der Oberfläche des Bereiches zwischen zwei benachbarten Resists gebildet wird, wenn der Bereich eine Länge aufweist, die nicht größer ist als die minimale Entwurfsgröße der Halbleiter­ vorrichtung, erzeugt der vorliegende Herstellungsprozeß der Halbleitervorrichtung kein Muster, das nicht größer ist als die minimale Entwurfsgröße. Daher kann der sechste Aspekt einen Ef­ fekt des Beseitigens der Notwendigkeit des Reduzierens der Ent­ wurfsregel neben den Effekten (1)-(5) erzeugen.
  • (7) Das Verfahren des siebten Aspektes kann den gleichen Effekt wie die Effekte (bzw. Aspekte) (1)-(6) erzeugen.
  • (8) Da alle oberen Abschnitte der in der Mehrzahl von Gräben vergrabenen Dielektrika eben sind und die gleiche Höhe aufwei­ sen, ist es bei der Halbleitervorrichtung des achten Aspektes möglich, einen Zwischenschichtisolierfilm, eine Elektrodenver­ bindungsschicht und ähnliches auf der Oberfläche des Halbleiter­ substrates und dem oberen Abschnitt des Dielektrikums mit ausge­ zeichneter Ebenheit zu bilden. Weiterhin ist es mit dem Dielek­ trikum möglich, eine Halbleitervorrichtung, die sehr stark in der Größe reduziert ist und sehr hoch integriert ist zu reali­ sieren, die keine elektrische Störung während des Betriebes zwi­ schen den Vorrichtungen auf einer Oberfläche des Halbleiter­ substrates verursacht und einen stabilen Betrieb durchführt.
  • (9) Die Vorrichtung des neunten Aspektes kann den gleichen Ef­ fekt wie den Effekt (1) erzeugen.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aufgrund der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1-7 Querschnittsansichten, die Prozeßschritte der Her­ stellung einer Halbleitervorrichtung entsprechend einem ersten bevorzugten Ausführungsbeispiel zei­ gen,
Fig. 8-14 Querschnitte, die Prozeßschritte einer Herstellung einer Halbleitervorrichtung entsprechend einem zweiten bevorzugten Ausführungsbeispiel zeigen,
Fig. 15-17 Darstellungen zum Erklären eines Herstellungspro­ zesses einer Halbleitervorrichtung entsprechend dem zweiten bevorzugten Ausführungsbeispiel,
Fig. 18-21 Querschnitte, die Prozeßschritte der Herstellung einer Halbleitervorrichtung entsprechend einer An­ wendung des ersten und zweiten bevorzugten Ausfüh­ rungsbeispieles zeigen, und
Fig. 22-26 Querschnitte, die Prozeßschritte der Herstellung einer der Anmelderin bekannten Halbleitervorrich­ tung zeigen.
Neben der bekannten Technik [1], die nur CMP zum Abflachen des durch das Filmbildungsverfahren, wie zum Beispiel HDP-CVD, in dem Ätzen und Abscheiden gleichzeitig durchgeführt werden, abge­ schiedenen Filmes verwendet, gibt es ein anderes Verfahren [2], das Ätzen und CMP zusammen zum Ablachen des Filmes verwendet. Diese Technik [2] ist in dem US-Patent US 5 498 565 beschrieben. In dem bekannten Verfahren [2] wird eine Unebenheit einer zu po­ lierenden Fläche vor dem Polieren durch CMP durch Photolithogra­ phie und Ätzen derart abgeflacht, daß die Oberfläche mit CMP po­ liert werden kann. Somit basiert das technische Konzept der be­ kannten Technik [2] in einer Teilverbesserung basierend auf den Poliereigenschaften des CMP. Weiterhin wird das Verfahren, das Trockenätzen und CMP zusammen verwendet, ebenfalls beim Polieren eines Siliziumoxidfilmes verwendet, der durch ein anderes Film­ bildungsverfahren als HDP-CVD, wie zum Beispiel ein herkömmli­ ches CVD mit niedrigem Druck, gebildet ist (siehe Japanische Pa­ tentanmeldung JP 3-148155A (US 5 006 482)).
Im Gegensatz wurde ein Herstellungsverfahren einer Halbleiter­ vorrichtung entsprechend der vorliegenden Erfindung als Ergebnis der Studie der vorliegenden Erfinder zum Vorsehen einer Vorrich­ tungstrennstruktur, die flacher und gleichmäßiger ist als die, die durch die Abflachungstechnik [1], die nur das herkömmliche CMP verwendet, oder durch die oben erwähnte Abflachungstechnik [2], die das Ätzen und das CMP zusammen verwendet, erzielt wird, erreicht. Ausgehend von einer Idee des nicht Verwendens des CMP wird eine vorteilhaftere Abflachungstechnik anstatt des CMP durch die vorliegenden Erfinder verwirklicht. Daher weist die vorliegende Erfindung, die im folgenden diskutiert wird, ein technisches Konzept auf, das sich von dem der bekannten Technik [1] und [2] unterscheidet. Obwohl es so scheint, als ob die vor­ liegende Erfindung gegen den technischen Trend des Verwendens des CMP zum Abflachen ist, wird aus dem ersten und zweiten be­ vorzugten Ausführungsbeispiel, die im folgenden diskutiert wer­ den, klar, daß das Herstellungsverfahren einer Halbleitervor­ richtung der vorliegenden Erfindung eine Vorrichtungstrennstruk­ tur vorsehen kann, die flacher und gleichmäßiger bei niedrigeren Kosten verglichen mit der bekannten Technik [1] oder [2] ist.
Erstes bevorzugtes Ausführungsbeispiel
Fig. 1-7 sind Querschnittsansichten, die Prozeßschritte der Her­ stellung einer Halbleitervorrichtung entsprechend dem ersten be­ vorzugten Ausführungsbeispiel zeigen. Mit Bezug zu diesen Figu­ ren wird eine detaillierte Diskussion einer Struktur der Halb­ leitervorrichtung und eines Herstellungsverfahrens der Halblei­ tervorrichtung entsprechend dem ersten bevorzugten Ausführungs­ beispiel angegeben.
Der erste Schritt
Zuerst wird ein Siliziumoxidfilm 2 (im folgenden ebenfalls als unterliegender Oxidfilm 2 bezeichnet) durch thermische Oxidation auf einer Oberfläche 1S eines Halbleitersubstrates 1, dessen Ba­ sismaterial beispielsweise Silizium ist, derart gebildet, daß er eine Dicke von 10-50 nm aufweist, und ein polykristalliner Sili­ ziumfilm 5 wird auf einer Oberfläche des Siliziumoxidfilmes 2 derart gebildet, daß er eine Dicke von 50-300 nm aufweist.
In der folgenden Diskussion wird eine Einheit des unterliegenden Oxidfilmes 2 und des polykristallinen Siliziumfilmes 5 als Hart­ maskenschicht 6 bezeichnet, da der unterliegende Oxidfilm 2 und der polykristalline Siliziumfilm 5 jeweils als ein Stoppfilm (Hartmaske) für das Trockenätzen, das später diskutiert wird, dient.
Der zweite Schritt
Als nächstes wird ein Abschnitt des polykristallinen Silizium­ filmes 5 und des unterliegenden Oxidfilmes 2, der als ein Vor­ richtungstrennbereich 20 (20A, 20C und 20E) dient, durch an­ isotropes Ätzen mit einem Photolithographiemuster als Maske, wie in Fig. 1 gezeigt ist, derart geöffnet, daß ein Graben 21 (21A, 21C und 21E), der sich von der Oberfläche 1S des Halbleiter­ substrates 1 bis zu einer Tiefe von 100-500 nm nach innen er­ streckt, gebildet wird.
Somit werden, wie in Fig. 1 gezeigt ist, ein Vorrichtungstrenn­ bereich 20, der eine Mehrzahl von Bereichen 20A, 20C und 20E enthält, und ein aktiver Bereich 30, der eine Mehrzahl von Be­ reichen 30B, 30D und 30F enthält, in dem Halbleitersubstrat 1 gebildet.
Der Vorrichtungstrennbereich 20 und der aktive Bereich 30 sind jeweils ein dreidimensionaler Bereich, der einen zweidimensiona­ len Bereich auf der Oberfläche 15 des Halbleitersubstrates 1 und einen Bereich in einer Tiefenrichtung des Halbleitersubstrates 1 von der Oberfläche 15 aufweist. Da das Halbleitersubstrat 1 in die zwei Bereiche, d. h. den Vorrichtungstrennbereich 20 und den aktiven Bereich 30 getrennt ist, ist daher jeder andere Bereich als der Vorrichtungstrennbereich 20 ein aktiver Bereich 30.
Wenn die Bereiche, die in dem Vorrichtungstrennbereich 20 und dem aktiven Bereich 30 enthalten sind, einzeln unterscheidbar sein sollen, wird jeder dieser Bereiche durch ein Bezugszeichen aus einer Zahl und einem Buchstaben dargestellt. Speziell sind dies die Vorrichtungstrennbereiche 20A, 20C und 20E und die ak­ tiven Bereiche 30B, 30E und 30F. Elemente in dem Vorrich­ tungstrennbereich 20 und dem aktiven Bereich 30 sind ebenfalls durch Bezugszeichen aus Zahlen und entsprechenden Buchstaben derart bezeichnet, daß eine Unterscheidung der Zugehörigkeit ge­ macht wird. Dasselbe trifft auf Fig. 2 und die folgenden Figuren zu.
Der dritte Schritt
Ein Siliziumoxidfilm 11 wird auf einer Oberfläche des polykri­ stallinen Siliziumfilmes 5 und in dem Graben 21 durch ein Film­ bildungsverfahren, wie zum Beispiel HDP-CVD (Chemisches Abschei­ den aus der Gasphase mit einem Plasma hoher Dichte), in dem das Ätzen und die Abscheidung gleichzeitig durchgeführt werden, der­ art abgeschieden, daß er in dem Graben 21 vergraben wird (als vergrabene Oxidfilme 11A, 11C und 11E). Speziell werden die Grä­ ben 21 mit den Siliziumoxidfilmen 11B, 11D und 11E bis zu einem Niveau der Oberfläche des polykristallinen Siliziumfilmes 5 ge­ füllt. Zu dieser Zeit entspricht der Maximalwert der Filmdicke des Siliziumoxidfilmes 11, der auf dem polykristallinen Silizi­ umfilm 5 gebildet ist, einer Summe der Filmdicke des polykri­ stallinen Siliziumfilmes 5 und des Siliziumoxidfilmes 2 und ei­ ner Tiefe (Höhe) des Grabens 21 von der Oberfläche 15 des Halb­ leitersubstrates (die Summe liegt in einem Bereich von ungefähr 160-850 nm). Die folgende Diskussion wird mit Bezug zu einem Fall angegeben, bei dem der Siliziumoxidfilm 11 durch das HDP-CVD ge­ bildet wird.
Der in dem Graben 21 vergrabene Siliziumoxidfilm 11 wird spezi­ ell im folgenden auch als vergrabenes Oxid 11 bezeichnet.
Der vergrabene Oxidfilm (vergrabene Siliziumoxidfilm) 11 führt eine Funktion der Vorrichtungstrennung durch, d. h. der Beseiti­ gung einer elektrischen Störung zwischen Vorrichtungen, die in benachbarten aktiven Bereichen gebildet sind. Vom Standpunkt der Funktion kann jedes Dielektrikum zum Füllen des Grabens 21 ver­ wendet werden, und speziell kann beispielsweise ein Siliziumoxi­ nitridfilm (SiON-Film), ein Siliziumnitridfilm oder ähnliches, das durch HDP-CVD gebildet ist, anstatt des Siliziumoxidfilmes verwendet werden.
Eine kurze Diskussion wird nun von dem HDP-CVD gemacht, das ei­ nes der Filmbildungsverfahren ist, bei dem das Ätzen und das Ab­ scheiden gleichzeitig durchgeführt werden. Bei diesem Filmbil­ dungsverfahren werden das Ätzen und das Abscheiden gleichzeitig unter Verwendung eines Plasmas hoher Dichte durchgeführt. Wie schon erwähnt wurde, erlaubt das HDP-CVD, daß das Siliziumoxid in einem Graben mit hohem Aspektverhältnis vergraben wird, ohne eine Naht zu erzeugen. Das HDP-CVD ist im Detail beispielsweise in "Solid State Technology", April 1996, S. 63-73 beschrieben.
Der vierte Schritt
Ein Resist 41S wird auf der gesamten Oberfläche des Silizium­ oxidfilmes 11, wie in Fig. 3 gezeigt ist, gebildet und durch Photolithographie derart bemustert, daß ein Resist 41 (41A, 41C und 41E) nur auf der Oberfläche des vergrabenen Oxidfilmes 11 (11A, 11C und 11E), der als Vorrichtungstrennbereich des Graben­ typs verwendet wird, gebildet wird, wie in Fig. 4 gezeigt ist.
Der fünfte Schritt
Mit dem Resist 41 als Maske wird der Siliziumoxidfilm 11, der nicht mit dem Resist 41 bedeckt ist, durch Trockenätzen unter Verwendung von beispielsweise CF4-Gas entfernt (siehe Fig. 5). In diesem Fall weist der polykristalline Siliziumfilm 5 ein Ätz­ selektivitätsverhältnis auf, das ausreichend höher ist als das des Siliziumoxidfilmes 11, und daher wird er wenig geätzt. Somit dient der polykristalline Siliziumfilm 5 als Hartmaske (Stoppfilm) bei dem Trockenätzen für den Siliziumoxidfilm 11 und ist eine der Schichten, die in der Hartmaskenschicht 6 enthalten ist, die hart bzw. schwierig in dem Trockenätzen für den Silizi­ umoxidfilm 11 zu ätzen ist. Weiterhin kann ein nicht­ einkristalliner Siliziumfilm, z. B. ein amorpher Siliziumfilm, anstatt des polykristallinen Siliziumfilmes 5 verwendet werden.
Der sechste Schritt
Nach dem Entfernen des Resists 41 von Fig. 5 wird nur der poly­ kristalline Siliziumfilm 5 durch Trockenätzen unter Verwendung von beispielsweise CF4-Gas entfernt (siehe Fig. 6). In diesem Fall dient im Gegensatz zu dem fünften Schritt des Siliziumoxid­ films 2, d. h. der unterliegende Oxidfilm 2, als Hartmaske (Stoppfilm) bei dem Trockenätzen für den polykristallinen Sili­ ziumfilm 5. Somit dienen der polykristalline Siliziumfilm 5 und der unterliegende Oxidfilm 2 in dem fünften bzw. sechsten Schritt als Hartmaske (Stoppfilm) Daher wird der erste Schritt als ein Schritt zum Bilden der Hartmaskenschicht 6, die Schich­ ten enthält, die als Hartmaske bei dem selektiven Entfernen des Siliziumoxidfilmes 11 in dem aktiven Bereich 30 dient, betrach­ tet (siehe Fig. 1).
Der Siliziumoxidfilm 2, der der unterliegende Oxidfilm von Fig. 6 ist, wird durch Naßätzen unter Verwendung von Flußsäure derart entfernt, daß ein keilförmiges Vorrichtungstrenndielektrikum, das aus dem Siliziumoxidfilm 11 gebildet ist, in dem Graben 21 gebildet wird, wie in Fig. 7 gezeigt ist. Im folgenden wird der vergrabene Oxidfilm 11 ebenfalls als keilförmiges Vorrich­ tungstrenndielektrikum 11 bezeichnet.
Bei der Halbleitervorrichtung mit der Vorrichtungstrennstruktur, die durch die obigen Schritte erhalten wird, weisen ein oberer Abschnitt des Vorrichtungstrenndielektrikums, das aus dem Sili­ ziumoxidfilm 11 gebildet ist, und die Oberfläche 1S des Halblei­ tersubstrates 1 jeweils eine exzellentere Flachheit auf, als die, die durch das herkömmliche CMP abgeflacht sind. Bezüglich einer Mehrzahl von Vorrichtungstrenndielektrika sind ihre Höhen von der Oberfläche 1S des Halbleitersubstrates 1 zu den oberen Abschnitten der Vorrichtungstrenndielektrika (die Siliziumoxid­ filme 11) gleichmäßiger als die der Vorrichtungtrennung, die durch das herkömmliche CMP abgeflacht ist.
Effekt des ersten bevorzugten Ausführungsbeispiel
Das Herstellungsverfahren der Halbleitervorrichtung des ersten bevorzugten Ausführungsbeispieles verhindert somit einen schwie­ rigen Fall der bekannten Technik, bei dem der Stoppfilm (der Si­ liziumnitridfilm 103 von Fig. 24) unnötig beim Polieren des Si­ liziumoxidfilmes 111 (siehe Fig. 2), der durch das herkömmliche CMP gebildet ist, poliert wird, wie in Fig. 24 gezeigt ist, da die Oberfläche des Siliziumoxidfilmes 11 in dem Vorrich­ tungstrennbereich 20 mit dem Resist 41 bedeckt ist und nur der freigelegte Siliziumoxidfilm 11 in dem aktiven Bereich 30 troc­ kengeätzt wird und weiterhin der polykristalline Siliziumfilm 5 als Stoppfilm beim Trockenätzen dient. Daher ist es möglich, notwendige und ausreichende Größen des Siliziumoxidfilmes 11 zu ätzen, ohne den polykristallinen Siliziumfilm 5 zu verlieren oder Teile des Halbleitersubstrates 1 zu ätzen ([1]).
Andererseits hängt die Filmdicke des vergrabenen Oxidfilmes 11 nicht mehr von dem zweidimensionalen Muster des aktiven Berei­ ches 30 und des Vorrichtungtrennbereiches 20 ab, die auf der Oberfläche 15 des Halbleitersubstrates 1 gebildet sind, da es von den Filmbildungseigenschaften des Filmbildungsverfahrens, wie zum Beispiel HDP-CVD, bei dem das Ätzen und das Abscheiden gleichzeitig durchgeführt werden, möglich ist, das Siliziumoxid 11 in dem Graben 21 fast eben mit der gleichen Filmdicke ohne Abhängigkeit von der Breite des Grabens 21 in dem Vorrich­ tungstrennbereich 20 und ohne Erzeugens einer Naht zu vergraben. Daher wird die Variation der Höhe des vergrabenen Oxides 11, das in dem Halbleitersubstrat 1 vergraben ist (die Höhe geht von der Oberfläche 15 des Halbleiters 1 zu dem oberen Abschnitt (die oberste Oberfläche) des vergrabenen Oxidfilmes 11 oder von dem Bodenabschnitt des Grabens 21 zu dem oberen Abschnitt (die ober­ ste Oberfläche) des vergrabenen Oxidfilmes 11), ausreichend kleiner als die des vergrabenen Oxides 111 (siehe Fig. 26), das durch Polieren unter Verwendung des herkömmlichen CMP gebildet ist, so daß die Ebenheit des Vorrichtungstrennbereiches 20 sehr gut wird ([2]).
Da weiterhin das CMP nicht in dem Prozeß des Abflachen des akti­ ven Bereiches 30 und des Vorrichtungstrennbereiches 20 verwendet wird, ist es möglich, jede vorhandene Schwierigkeit, die durch den Abflachungsprozeß unter Verwendung des CMP verursacht wird, zu verhindern. Daher kann die Oberfläche 1S des Halbleiter­ substrates 1 in dem aktiven Bereich 30 eine sehr gute Ebenheit aufweisen ([3]).
Mit den obigen Effekten [2] und [3] können ein Zwischenschicht­ isolierfilm, eine Elektrodenverbindungsschicht und ähnliches, die auf der Oberfläche 15 des Halbleitersubstrates 1 in dem ak­ tiven Bereich 30 oder auf dem vergrabenen Oxid 11, das als das Vorrichtungstrenndielektrikum dient, gebildet sind, eine ausge­ zeichnete Ebenheit aufweisen, und daher ist das Herstellungsver­ fahren der Halbleitervorrichtung des ersten bevorzugten Ausfüh­ rungsbeispieles bevorzugt zum Herstellen einer Halbleitervor­ richtung mit Mehrschichtverbindungsstruktur.
Da es möglich ist, die Ungleichmäßigkeit und die Instabilität der Ebenheit, die durch CMP verursacht ist, zu verhindern, kann die Halbleitervorrichtung eine noch höhere Ausbeute erreichen ([4]). Da es weiterhin nicht notwendig ist, CMP zu verwenden, das hohe Kosten verursacht, ist es möglich, die Kosten des Her­ stellungsprozeß zu reduzieren ([5]). Verglichen mit der bekann­ ten Technik (US 5 498 565) zum Abflachen des Siliziumoxidfilmes 11 unter Verwendung von Ätzen und CMP zusammen, vereinfacht das Verfahren des ersten bevorzugten Ausführungsbeispiels den Prozeß und ermöglicht die Reduzierung der Kosten für die Herstellungs­ steuerung ([6]).
Mit den obigen Effekten [1] bis [6] wird eine hoch integrierte Halbleitervorrichtung mit stark reduzierter Größe, die einen stabilen Betrieb durchführen kann, durch das Herstellungsverfah­ ren der Halbleitervorrichtung des bevorzugten Ausführungsbei­ spieles erzielt.
Zweites bevorzugtes Ausführungsbeispiel
Das Herstellungsverfahren der Halbleitervorrichtung des zweiten bevorzugten Ausführungsbeispieles, das im folgenden diskutiert wird, basiert auf dem gleichen technischen Konzept wie das Ver­ fahren des ersten bevorzugten Ausführungsbeispieles, und das Verfahren des zweiten bevorzugten Ausführungsbeispiel ist bevor­ zugt darin, daß es auf eine Ausrichtungsgenauigkeit in der Pho­ tolithographie des Resistes reagieren kann.
Nun wird mit Bezug zu den Querschnitten von Fig. 8-14, die die Herstellungsschritte zeigen, die Diskussion einer Struktur der Halbleitervorrichtung und eines Herstellungsverfahrens der Halb­ leitervorrichtung entsprechend dem zweiten bevorzugten Ausfüh­ rungsbeispiel angegeben, wobei sich auf den Unterschied von de­ nen des ersten Ausführungsbeispieles konzentriert wird.
Wie in dem ersten bevorzugten Ausführungsbeispiel wird der Vor­ richtungstrennbereich 20 von Fig. 8 unterscheidbar unter Verwen­ dung der Bezugszeichen 20A, 20C und 20E dargestellt und wird der aktive Bereich 30 von Fig. 8 unterscheidbar unter Verwenden der Bezugszeichen 30B, 30D und 30F dargestellt. Elemente in dem Vor­ richtungstrennbereich 20 und dem aktiven Bereich 30 sind eben­ falls unterscheidbar dargestellt und das gleiche trifft auf Fig. 9 und die folgenden Figuren zu.
Der erste Schritt
Zuerst wird der Siliziumoxidfilm 2 (im folgenden als auch unter­ liegender Oxidfilm 2 bezeichnet) durch thermische Oxidation auf der Oberfläche 1S des Halbleitersubstrat 1, dessen Basismaterial beispielsweise Silizium ist, derart gebildet, daß er eine Dicke von 10-50 nm aufweist, und ein polykristalliner Siliziumfilm 15 wird derart auf der Oberfläche des Siliziumoxidfilmes 2 gebil­ det, daß er eine Dicke aufweist, die größer ist als ein vorbe­ stimmter Wert. Der vorbestimmte Wert der Filmdicke ist der größte Wert von dem Zweifachen eines Ausrichtungsspielraumes (2a) (der Ausrichtungsspielraum ist ein denkbarer maximaler Wert einer Fehlausrichtung und durch "a" dargestellt) oder einer Summe des Ausrichtungsspielraumes a und einer Hälfte der minimalen Ent­ wurfsgröße (durch r dargestellt) (a+r/2). Der Grund und Effekt zum Festlegen der Filmdicke des polykristallinen Siliziumfilmes 15, wie oben angegeben, wird später diskutiert.
Der zweite Schritt
Als nächstes werden Abschnitte des polykristallinen Siliziumfil­ mes 15 und des unterliegenden Oxidfilmes 2, die der Vorrich­ tungstrennbereich 20 werden sollen, durch anisotropes Ätzen mit einem Photolithographiemuster als Maske, wie in Fig. 8 gezeigt ist, derart geöffnet, daß Gräben 21 gebildet werden, die sich von der Oberfläche 1S des Halbleitersubstrates 1 bis zu einer Tiefe von ungefähr 100-500 nm erstrecken.
In dem Herstellungsverfahren der Halbleitervorrichtung des er­ sten und zweiten bevorzugten Ausführungsbeispieles kann der Si­ liziumoxidfilm, der durch thermische Oxidation oder CVD auf dem polykristallinen Siliziumfilm 5 oder 15 gebildet ist, als Maske für das anisotrope Ätzen zum Bilden der Gräben verwendet werden. In diesem Fall sollten die folgenden Punkte angemerkt werden. Zuerst wird eine andere Photolithographie zum Bemustern des als Maske zu verwendenden Siliziumoxidfilmes benötigt. Als zweites sind in dem Verfahren des zweiten bevorzugten Ausführungsbei­ spieles dieser Siliziumoxidfilm und ein Siliziumoxidfilm 11F, der durch HDP-CVD (siehe Fig. 9) gebildet ist, vereint und wer­ den als vereinter Oxidfilm in dem Naßätzschritt, der später dis­ kutiert wird, entfernt. In diesem Fall ist es notwendig, eine Definition der Menge der in dem Naßätzen, was später diskutiert wird, zu ätzenden Filme zu ändern, da eine Form eines Vorsprungs (die einem Vorsprung 11T von Fig. 11 entspricht) unterschiedlich ist.
Der dritte Schritt
Der Siliziumoxidfilm 11 wird beispielsweise durch HDP-CVD auf einer Oberfläche des polykristallinen Siliziumfilmes 15 und in dem Graben 21 abgeschieden, und dadurch wird der Siliziumoxid­ film 11 (vergrabene Oxidfilme 11A, 11C und 11E) in dem Graben 21 vergraben. Speziell wird der Graben 21 mit dem Siliziumoxidfilm 11 auf ein Niveau der Oberfläche des polykristallinen Silizium­ filmes 15 gefüllt. In diesem Fall entspricht der Maximalwert der Filmdicke der Siliziumoxidfilme 11B, 11D und 11F, die auf dem polykristallinen Siliziumfilm 15 gebildet sind, einer Summe der Filmdicke des polykristallinen Siliziumfilmes 15 und des Silizi­ umoxidfilmes 2 und einer Tiefe (Höhe) des Grabens von der Ober­ fläche 15 des Halbleitersubstrates 1. Die folgende Diskussion wird mit einem Fall angegeben, bei dem der Siliziumoxidfilm 11 durch HDP-CVD gebildet wird.
Der vierte Schritt
Das Resist 41S wird auf der gesamten Oberfläche des Silizium­ oxidfilmes (siehe Fig. 3) gebildet, und das Resist 41S wird durch Photolithographie derart bemustert, daß das Resist 41 ei­ ner vorbestimmten Form gebildet wird, wie in Fig. 10 gezeigt ist. In diesem Fall wird das Bemustern derart gemacht, daß die vorbestimmte Form des Resistes 41 sich von einem Endabschnitt des Vorrichtungstrennbereiches 20 zu der Seite des aktiven Be­ reiches 30 um nur eine Länge des Ausrichtungsspielraumes a er­ strecken kann. Im folgenden wird der Abschnitt des Resists 41, der sich von dem Endabschnitt des Vorrichtungstrennbereiches 20 zu der Seite des aktiven Bereiches 30 erstreckt, als der zweite Resistabschnitt 42 (siehe Fig. 10) bezeichnet, wenn eine Unter­ scheidung benötigt wird.
In einem zu kleinen Bereich, der in dem aktiven Bereich 30 ent­ halten ist, z. B. der aktive Bereich 30B von Fig. 10, wird der Resist 41 auf der gesamten Oberfläche des Bereiches gebildet, wenn sich der Resist 41 von den Enden der benachbarten Vorrich­ tungstrennbereiche 20A und 20C zu den Seiten des aktiven Berei­ ches 30B derart erstreckt, daß die zweiten Resistabschnitte 42 in dem aktiven Bereich 30B gebildet werden, und wenn die Breite t eines Bereiches des aktiven Bereiches 30B, in dem der zweite Resistabschnitt 42 nicht vorhanden ist, nicht größer ist als die minimale Entwurfsgröße r der Halbleitervorrichtung. In diesem Fall wird der Abschnitt des aktiven Bereiches 30B, dessen Breite t nicht größer ist als die minimale Entwurfsgröße r als Ergebnis des Bildens des zweiten Resistabschnittes 42 in dem aktiven Be­ reich 30B als der dritte Resistabschnitt 43 (siehe Fig. 10) be­ zeichnet, wenn eine Unterscheidung benötigt wird. Der Grund und der Effekt des Bildens des zweiten und dritten Resistabschnittes wird später beschrieben.
Der fünfte Schritt
Mit dem Resist 41 von Fig. 10 als Maske wird der Siliziumoxid­ film 11, der nicht mit dem Resist 41 bedeckt ist, durch Troc­ kenätzen mit beispielsweise CF4-Gas derart entfernt, daß die Oberfläche des polykristallinen Siliziumfilmes 15 freigelegt wird, wie in Fig. 11 gezeigt ist. Bei diesem Entfernen dient der polykristalline Siliziumfilm 15, der etwas geätzt wird, als die Hartmaske (Stoppfilm) bei dem Trockenätzen des Siliziumoxidfil­ mes 11 und ist eine der Schichten, die eine Hartmaskenschicht 16 bilden, die bei dem Trockenätzen für den Siliziumoxidfilm 11 schwierig zu ätzen ist, ähnlich wie in dem ersten bevorzugten Ausführungsbeispiel.
Der sechste Schritt
Nach dem Entfernen des Resists 41 von Fig. 11 werden der Silizi­ umoxidfilm 11B und der aus dem Siliziumoxidfilm 11 gebildete Vorsprung 11T, der auf dem Endabschnitt des polykristallinen Si­ liziumfilmes 15 zurückgelassen ist, durch Naßätzen mit Flußsäure entfernt, wie in Fig. 12 gezeigt ist. Bei diesem Entfernen wird die Menge des zu ätzenden Siliziumoxidfilmes derart bestimmt, daß der Siliziumoxidfilm mit einer Filmdicke von dem größeren von dem Zweifachen des Ausrichtungsspielraumes a (2a) der Halb­ leitervorrichtung und einer Summe des Ausrichtungsspielraumes a und einer Hälfte der minimalen Entwurfsgröße r (a+r/2) der Halb­ leitervorrichtung ausreichend entfernt werden kann.
Danach wird der polykristalline Siliziumfilm 15 durch Trockenät­ zen mit beispielsweise Cl2-Gas entfernt, wie in Fig. 13 gezeigt ist. Bei diesem Entfernen dient der unterliegende Oxidfilm 2 als die Hartmaske (Stoppfilm) bei dem Trockenätzen des polykri­ stallinen Siliziumfilmes 15, ähnlich wie in dem ersten Ausfüh­ rungsbeispiel. Daher wird ähnlich wie in dem ersten bevorzugten Ausführungsbeispiel der erste Schritt als ein Schritt des Bil­ dens der Hartmaskenschicht 16 betrachtet, die Schichten enthält, die als Hartmaske beim selektiven Entfernen des Siliziumoxidfil­ mes 11 in dem aktiven Bereich 30 dienen.
Weiterhin wird der unterliegende Oxidfilm 2 durch Naßätzen mit Flußsäure derart entfernt, daß das keilförmige Vorrich­ tungstrenndielektrikum, das aus dem Siliziumoxidfilm 11 gebildet ist, in dem Graben 21 gebildet wird.
Wesentliche Punkte des zweiten bevorzugten Ausführungsbeispiels
Nun wird eine detaillierte Diskussion des Herstellungsverfahrens der Halbleitervorrichtung entsprechend dem zweiten bevorzugten Ausführungsbeispiel weiter mit Bezug zu Fig. 15-17 angegeben.
Wenn der Siliziumoxidfilm, wie in Fig. 9 gezeigt ist, zuerst durch das HDP-CVD abgeschieden wird, weist beispielsweise der Siliziumoxidfilm 11 auf der Oberfläche des polykristallinen Si­ liziumfilmes 15 (d. h. in dem aktiven Bereich 30 von Fig. 8) ei­ nen Querschnitt eines Dreiecks auf, wie schon erwähnt wurde. Ei­ ne geneigte Ebene von jedem Dreieck der Vorsprünge 11B und 11D weist einen Neigungswinkel von ungefähr 45° bezüglich der Ober­ fläche 1S des Halbleitersubstrates 1 von einem Endpunkt der Oberfläche des aktiven Bereiches, d. h. der Hartmaskenschicht 16 (d. h. der Oberfläche des polykristallinen Siliziumfilmes 15), auf. In Fig. 15, die jeweils den Vorsprung 11B und 11D zeigt, beträgt unter der Annahme, daß die Breite des aktiven Bereiches x beträgt, die Höhe davon x/2. Wenn die Breite des aktiven Be­ reiches größer ist als das Zweifache der Filmdicke des Siliziu­ moxidfilmes 11, der zu bilden ist, weist der Vorsprung einen trapezförmigen Querschnitt auf, ähnlich wie der Siliziumoxidfilm 11F von Fig. 9 als Beispiel.
Fig. 16 ist ein Querschnitt, der die Halbleitervorrichtung nach dem fünften Schritt des zweiten bevorzugten Ausführungsbeispie­ les zeigt, und unterscheidet sich von Fig. 11, das den fünften Schritt des zweiten bevorzugten Ausführungsbeispieles zeigt, in der Breite des polykristallinen Siliziumfilmes 15 (d. h. die Breite des aktiven Bereiches). In Fig. 16 ist die Breite des ak­ tiven Bereiches 30D eine Summe des Zweifachen des Ausrichtungs­ spielraumes a (2a) und der minimalen Entwurfsgröße r (2a+r) und die des aktiven Bereiches 30F ist nicht kleiner als die obige Breite (2a+r).
Die Höhen der Vorsprünge 11B und 11D, die in dem aktiven Bereich 30 gebildet sind, betragen entsprechend r/2 und (a+r/2). Daher ist der Vorsprung 11D, der der Höchste von den Vorsprüngen 11 ist, in dem aktiven Bereich 30D vorhanden, dessen Breite eine Summe des Zweifachen des Ausrichtungsspielraumes a (2a) und der minimalen Entwurfsgröße r (2a+r) ist.
Wie in Fig. 16 gezeigt ist, werden in diesem Fall die Vorsprünge 11B und 11D nicht durch das Trockenätzen in dem fünften Schritt entfernt, da das Resist 41, das aus dem zweiten und dritten Re­ sistabschnitt 42 und 43 besteht, derart gebildet wird, daß es die gesamte Oberfläche der aktiven Bereiche 30B und 30D entspre­ chend dem vierten Schritt bedeckt, wie oben beschrieben wurde.
Andererseits ist kein Vorsprung des Siliziumoxidfilmes auf der Oberfläche des freigelegten polykristallinen Siliziumfilmes 15F vorhanden, da der Siliziumoxidfilm 11F (siehe Fig. 9), der in dem aktiven Bereich 30 mit einer Breite von nicht weniger als (2a+r), z. B. der aktive Bereich 30F von Fig. 16, durch Troc­ kenätzen in dem fünften Schritt entfernt wird. An einem Endab­ schnitt (ein Bereich mit einer Breite a von jeder Peripherie) der Oberfläche des polykristallinen Siliziumfilmes 15F wird je­ doch der Vorsprung 11T (mit einer Höhe a), der durch den zweiten Resistabschnitt 42 maskiert ist, zurückgelassen.
Daher ist der höchste Vorsprung der Vorsprünge, die nach dem Trockenätzen zurückgelassen sind, der Vorsprung 11D (mit einer Höhe a+r/2), der in dem aktiven Bereich 30D (mit einer Breite 2a+r) gebildet ist, wenn das Resist 41 von Fig. 16 als Maske verwendet werden. Daher wird ein Prozeßparameter, wie zum Bei­ spiel eine Zeit zum Ätzen, derart bestimmt, daß der Vorsprung 11D beim Naßätzen des sechsten Schrittes nach dem Entfernen des Resists 41 entfernt werden kann.
Ein Fall von Fig. 17, bei dem eine Fehljustierung mit maximaler Größe (Ausrichtungsspielraum a) in der Photolithographie (der vierte Schritt) auftritt, wird nun untersucht. Fig. 17 zeigt die Mißjustierung des Bemusterns des Resists 41 zu der rechten Seite bezüglich Fig. 16.
Die Vorsprünge 11B (mit einer Höhe r/2) und 11D (mit einer Höhe a+r/2) werden in dem fünften Schritt nicht geätzt, ähnlich dem Fall von Fig. 16. Da ein Siliziumoxidfilm (mit einer Breite 2a) an einem Endabschnitt des Siliziumoxidfilmes 11F (siehe Fig. 9), der auf der Oberfläche des polykristallinen Siliziumfilmes 15F an der Seite des Vorrichtungstrennbereiches 20E gebildet ist, mit dem zweiten Resistabschnitt 42 bedeckt ist, wird er im Ge­ gensatz dazu nicht geätzt, und wird als der Vorsprung 11T (mit einer Höhe 2a) zurückgelassen.
In diesem Fall wird ein Ätzparameter (wie zum Beispiel eine Ätz­ zeit) für das Naßätzen mit Flußsäure in dem sechsten Schritt derart bestimmt, daß der höhere Vorsprung der Vorsprünge 11D (mit einer Höhe a+r/2) und 11T (mit einer Höhe 2a) entfernt wer­ den kann.
Sogar wenn das HDP-CVD unter einer Filmbildungsbedingung durch­ geführt wird, daß eine geneigte Ebene des Vorsprungs einen Nei­ gungswinkel von nicht 45° aufweist, kann ein Parameter für das Naßätzen entsprechend einer ähnlichen geometrischen Untersuchung festgelegt werden.
Andererseits ist es, da ein oberer Abschnitt des vergrabenen Oxides 11, das als Vorrichtungstrenndielektrikum dient, eben­ falls auch die beiden Naßätzen, die Flußsäure verwenden, in dem sechsten Schritt geätzt wird, notwendig, einen Parameter derart zu bestimmen, daß der obere Abschnitt des vergrabenen Oxides 11 höher sein kann als die Oberfläche 1S des Halbleitersubstrates 1 nach den beiden Naßätzen. Daher wird in dem ersten Schritt des Herstellungsverfahrens der Halbleitervorrichtung entsprechend dem zweiten bevorzugten Ausführungsbeispiel die Filmdicke des polykristallinen Siliziumfilmes 15 derart bestimmt, daß sie nicht kleiner ist als die Größe des zu ätzenden Filmes in dem ersten Ätzen des sechsten Schrittes, d. h. nicht niedriger als die Höhe des höchsten Vorsprunges. Wenn die Filmdicke des poly­ kristallinen Siliziumfilmes 15 höher als die Höhe des höchsten Vorsprunges bestimmt wird, ist es, da das Aspektverhältnis des Grabens 21 höher wird, um ein sorgfältiges Bilden des Siliziu­ moxidfilmes 11 sicherzustellen, bevorzugt, die Filmdicke des po­ lykristallinen Siliziumfilmes 15 derart zu bestimmen, daß sie die Höhe des höchsten Vorsprungs ist.
Wenn der Siliziumoxidfilm 11 durch Trockenätzen unter Verwendung eines Resists mit dem zweiten Resistabschnitt 42 anstatt des Re­ sists 41 und nicht mit dem dritten Resistabschnitt 43 als Maske entfernt wird, soll die Filmdicke des polykristallinen Silizium­ filmes 15 nicht kleiner als das Zweifache des Ausrichtungsspiel­ raumes a sein (2a) (die beste Dicke des polykristallinen Silizi­ umfilmes 15 ist das Zweifache des Ausrichtungsspielraumes a (2a)).
Effekte des zweiten bevorzugten Ausführungsbeispieles
Das Herstellungsverfahren der Halbleitervorrichtung des zweiten bevorzugten Ausführungsbeispieles erzeugt die gleichen Effekte [1]-[6] wie das erste bevorzugte Ausführungsbeispiel und erzeugt weiterhin die folgenden hervorragenden Effekte.
  • (i) Erstens ist entsprechend dem Herstellungsverfahren der Halb­ leitervorrichtung des zweiten bevorzugten Ausführungsbeispieles der maximale Wert der Mißjustierung a, wenn eine Mißjustierung vorliegt, und das vergrabene Oxid 11 ist immer mit dem Resist 41 bedeckt, wie in Fig. 17 gezeigt ist, da das Resist 41 den zwei­ ten Resistabschnitt 42 aufweist. Das vergrabene Oxid 11 wird da­ her nicht durch das Trockenätzen in dem fünften Schritt ent­ fernt. Das erzeugt einen Effekt des Erhaltens des Siliziumoxides 11, das als Vorrichtungstrenndielektrikum dient, dessen obere Abschnitte sicher eben auf dem gleichen Niveau in der gesamten Oberfläche des Halbleitersubstrates 1 sind.
Die Breite des zweiten Resistabschnittes 42 ist der Ausrich­ tungsspielraum a und wenn die Breite kleiner ist, kann der obige Effekt (i) nicht erreicht werden. Wenn sie größer ist, wird der obige Effekt (i) erreicht, aber die Höhe des Vorsprunges 11T von Fig. 17 wird höher. Das erhöht die Menge des zu ätzenden Silizi­ umoxidfilmes 11 durch Trockenätzen, wenn der Vorsprung 11T der Höchste ist, und der obere Abschnitt des vergrabenen Oxides 11 wird dadurch um Größen geätzt, die größer sind als der vorbe­ stimmte Wert. Ein Erhöhen der Filmdicke des polykristallinen Si­ liziumfilmes 15 zum Verhindern dieser Situation macht das Aspektverhältnis des Grabens 21 größer. Daher sollte die Breite des zweiten Resistabschnittes 42 der Justierspielraum a sein.
  • (ii) Sogar wenn der Resist 41 den zweiten und dritten Resistab­ schnitt aufweist, werden, da die Höhe des nach dem Trockenätzen des Siliziumoxidfilmes 11 zurückgelassenen Vorsprunges (wie zum Beispiel die Vorsprünge 11B, 11D und 11T von Fig. 17) entweder nicht das Zweifache des Justierspielraumes a (2a) der Vorrich­ tung oder die Summe des Justierspielraumes a und die Hälfte der minimalen Entwurfsgröße r (a+r/2) übersteigt, alle diese Vor­ sprünge entsprechend dem Parameter für das Naßätzen, der wie oben bestimmt ist, entfernt und sie werden nicht in den folgen­ den Schritten zurückgelassen.
  • (iii) Da die Filmdicke des polykristallinen Siliziumfilmes 15 von Fig. 8 derart bestimmt ist, daß sie das größere des Zweifa­ chen des Justierspielraumes a (2a) der Halbleitervorrichtung und einer Summe des Justierspielraumes a und der Hälfte der minima­ len Entwurfsgröße r (a+r/2) der Halbleitervorrichtung ist, wird der obere Abschnitt des vergrabenen Oxides 11, das als Vorrich­ tungstrenndielektrikum dient, nicht niedriger als die Höhe der Oberfläche 1S des Halbleitersubstrates 1 nach dem Naßätzen mit Flußsäure beim Entfernen des Vorsprunges und des unterliegenden Oxidfilmes 2, und somit wird der gleiche Effekt wie in (i) er­ reicht.
  • (iv) Weiterhin weist entsprechend dem Herstellungsverfahren des zweiten bevorzugten Ausführungsbeispieles das Resist den zweiten Resistabschnitt 42 auf, der auf dem zu kleinen aktiven Bereich 30 vorhanden ist, und das Resist 41 wird auf der gesamten Ober­ fläche eines Bereiches des aktiven Bereiches 30, dessen Breite nicht größer ist als die minimale Entwurfsgröße, gebildet. Daher erzeugt das Herstellungsverfahren des zweiten bevorzugten Aus­ führungsbeispiel kein Muster, das nicht größer als die minimale Entwurfsgröße ist, und erzeugt nicht die Notwendigkeit zum Redu­ zieren der Entwurfsregel. Somit erzeugt das Verfahren des zwei­ ten bevorzugten Ausführungsbeispiel den gleichen Effekt wie (i) in einer einfachen Art.
Anwendung des ersten und zweiten bevorzugten Ausführungsbeispie­ les
Fig. 18-21 sind Querschnitte, die einen Herstellungsprozeß von beispielsweise einer DRAM-Speicherzelle in dem aktiven Bereich, der durch den Vorrichtungstrennbereich, der durch das Verfahren des ersten oder zweiten bevorzugten Ausführungsbeispiels gebil­ det ist, getrennt ist, zeigen. Eine detaillierte Diskussion wird im folgenden von einem Herstellungsprozeß der DRAM-Speicherzelle mit Bezug zu Fig. 18-21 angegeben, um die Vorteile der Vorrich­ tungstrennstruktur des Grabentyps, die durch den vorliegenden Prozeß erhalten wurde, zu zeigen, die für die Halbleitervorrich­ tung vorgesehen werden.
Zuerst wird durch das Verfahren des ersten oder zweiten bevor­ zugten Ausführungsbeispieles ein keilförmiges Vorrichtungstrenn­ dielektrikum 51 in einem p-Siliziumsubstrat 1 derart gebildet, daß ein Vorrichtungstrennbereich 80 und ein aktiver Bereich 90 in dem Siliziumsubstrat 1 vorgesehen werden.
Danach wird, wie in Fig. 18 gezeigt ist, eine p-Wanne (nicht ge­ zeigt) gebildet und ein Siliziumoxidfilm, der als Gateoxidfilm dienen soll, wird durch thermische Oxidation auf einer Oberflä­ che des aktiven Bereiches 90 in dem Siliziumsubstrat 1 derart gebildet, daß er eine Filmdicke von ungefähr 10,0 nm (100Å) auf­ weist. Danach wird ein polykristalliner Siliziumfilm, der ein Gateelektrodenmaterial ist bzw. aufweist, durch CVD auf einer Oberfläche des Siliziumoxidfilmes derart gebildet, daß eine Filmdicke von ungefähr 100,0 nm (1000Å) aufweist.
Mit einem Resist als Maske (nicht gezeigt), das in einem vorbe­ stimmten Bereich durch Photolithographie gebildet ist, wird der polykristalline Siliziumfilm durch anisotropes Ätzen derart be­ mustert, daß eine aus dem polykristallinen Siliziumfilm gebilde­ te Gateelektrode 62 und ein aus dem Siliziumoxidfilm gebildeter Gateoxidfilm 60 gebildet werden, wie in Fig. 18 gezeigt ist. Der Resist wird danach entfernt.
Mit dem Vorrichtungstrenndielektrikum 51 des Grabentyps, der Ga­ teelektrode 62 und dem Gateoxidfilm 60 als Maske werden As-Ionen mit einer Dosis von 5 × 1013/cm2 und eine Energie von 50 keV derart implantiert, daß eine n-Schicht 61, die als Sourcebereich oder Drainbereich dienen soll, gebildet wird.
Ein Siliziumoxidfilm (nicht gezeigt) wird derart durch CVD abge­ schieden, daß er eine Dicke von ungefähr 100,0 nm (1000Å) auf­ weist und daß der Film die gesamte Oberfläche des Silizium­ substrates 1 bedecken kann. Der Siliziumoxidfilm wird, wie in Fig. 18 gezeigt ist, derart anisotrop geätzt, daß ein Seiten­ wandisolierfilm 63 gebildet wird.
Ein Siliziumoxidfilm, der als ein Zwischenschichtisolierfilm 71 dienen soll, wird durch CVD auf der gesamten Oberfläche des Si­ liziumsubstrates 1 derart abgeschieden, daß er eine Dicke von ungefähr 700,0 nm (7000Å) aufweist. Ein polykristallines Silizium von ungefähr 100,0 nm (1000Å), das eine Dotierung enthält, und ein Wolframsilizid (WSi) von ungefähr 100,0 nm (1000Å), die als Bitleitungsdraht dienen sollen, werden in einem Bitleitungskon­ taktloch und auf der gesamten Oberfläche des Zwischenschichtiso­ lierfilmes abgeschieden. Das polykristalline Silizium und das Wolframsilizid (WSi) werden, wie in Fig. 19 gezeigt ist, derart bemustert, daß ein Bitleitungsdraht 72 gebildet wird.
Ein Siliziumoxidfilm, der als Zwischenschichtisolierfilm dienen soll, wird wieder durch CVD derart abgeschieden, daß er eine Dicke von ungefähr 700,0 nm (7000Å) aufweist und daß der Film die gesamte Oberfläche des Zwischenschichtisolierfilmes 71 und des Drahtes 72 bedecken kann. Dieser Siliziumoxidfilm und der Sili­ ziumoxidfilm 71 werden derart vereint, daß ein Zwischenschicht­ isolierfilm 91 gebildet wird. Es wird ein Speicherknotenkontakt­ loch an einem vorbestimmten Abschnitt in dem Zwischenschichtiso­ lierfilm 91 vorgesehen, und ein polykristallines Silizium (das als Bodenelektrode des Kondensators dienen soll), das eine Do­ tierung enthält, von ungefähr 800,0 nm (8000Å) wird auf dem Zwi­ schenschichtisolierfilm 91 und innerhalb des Speicherknotenkon­ taktloches abgeschieden. Das polykristalline Silizium wird, wie in Fig. 20 gezeigt ist, derart bemustert, daß ein Speicherknoten 81 nur in dem vorbestimmten Bereich gebildet wird.
Ein Siliziumoxinitridfilm (SiON-Film) 82, der als dielektrischer Film des Kondensators dienen soll, wird durch CVD derart abge­ schieden, daß er eine Dicke von ungefähr 7,0 nm (70Å) aufweist und daß der Film die gesamte Oberfläche des Zwischenschichtiso­ lierfilmes 91 und des Speicherknotens 81 bedecken kann, wie in Fig. 21 gezeigt ist. Danach wird ein eine Dotierung enthaltender polykristalliner Siliziumfilm, der als eine obere Elektrode des Kondensators dienen soll, durch CVD derart abgeschieden, daß er eine Dicke von ungefähr 50,0 nm (500Å) aufweist, wie in Fig. 21 gezeigt ist. Der polykristalline Siliziumfilm wird derart bemu­ stert, daß eine Zellplatte 83 nur in einem vorbestimmten Bereich gebildet wird.
Durch den obigen Prozeß wird eine Zelle der DRAM-Vorrichtung fertiggestellt. Danach wird die DRAM-Vorrichtung mit peripheren Schaltungen mit Drähten verbunden, aber keine Diskussion über diese Verbindung, die nicht wesentlich in diesem Anwendungsbei­ spiel ist, wird angegeben.
Die durch den obigen Prozeß hergestellte DRAM-Vorrichtung weist die folgende Vorteile auf. Das keilförmige Vorrichtungstrenndie­ lektrikum 51, das durch das Verfahren des ersten oder zweiten bevorzugten Ausführungsbeispieles hergestellt wird, weist keine Naht in dem Graben auf und weist einen oberen Abschnitt mit aus­ gezeichneter Ebenheit und eine gleichmäßige Höhe in dem Substrat 1 auf. Das Siliziumsubstrat 1 in dem aktiven Bereich 90 weist ebenfalls eine Oberfläche mit ausgezeichneter Ebenheit auf. Da­ her tritt keine elektrische Überlagerung zwischen den aktiven Bereichen auf und jede Vorrichtung kann unabhängig arbeiten, wo­ durch die DRAM-Vorrichtung einen stabilen Betrieb erreicht.
Weiterhin wird durch das Verfahren des ersten oder zweiten be­ vorzugten Ausführungsbeispieles die DRAM-Vorrichtung vorteilhaft mit niedrigen Kosten und höherer Ausbeute als die bekannte DRAM- Vorrichtung mit der Trennung des Grabentyps, die durch das Troc­ kenätzen und das CMP zusammen gebildet ist, hergestellt. Da der Prozeß der vorliegenden Erfindung einfacher und leichter ist als der bekannte Prozeß, der das Trockenätzen und CMP zusammen ver­ wendet, ist es speziell möglich, eine DRAM-Vorrichtung vorzuse­ hen, die günstiger ist.

Claims (9)

1. Herstellungsverfahren einer Halbleitervorrichtung mit einem ersten Schritt des Bildens einer Hartmaskenschicht (6, 16), die zumindest eine Schicht (2, 5, 15) enthält, auf einer Oberfläche (1S) eines Halbleitersubstrates (1),
einem zweiten Schritt des Bildens eines als Vorrichtungstrennbe­ reich (20) dienenden Grabens (21) und eines aktiven Bereiches (30), der ein anderer Bereich als der Vorrichtungstrennbereich (20) in dem Halbleitersubstrat (1) ist, durch Ätzen eines Teiles des Halbleitersubstrates (1) von einem vorbestimmten Bereich in einer Oberfläche der Hartmaskenschicht (6, 16),
einem dritten Schritt des Bildens eines Dielektrikums (11) durch ein Filmbildungsverfahren, bei dem ein Ätzen und ein Abscheiden gleichzeitig durchgeführt werden, auf der Oberfläche der Hart­ maskenschicht (6, 16) und in dem Graben (21) derart, daß das Dielektrikum (11) in dem Graben (21) bis zu dem gleichen Niveau wie die Oberfläche der Hartmaskenschicht (6, 16) vergraben wird, einem vierten Schritt des Bildens eines Resists (41, 42, 43) auf einer Oberfläche des Dielektrikums (11) zumindest in dem Vor­ richtungstrennbereich (20),
einem fünften Schritt des Entfernens des Dielektrikums (11) auf dem aktiven Bereich (30) mit dem Resist (41, 42, 43) als Maske, wobei das Dielektrikum (11) nicht mit dem Resist (41, 42, 43) bedeckt ist, und
einem sechsten Schritt des Entfernens des Resists (41, 42, 43) und der Hartmaskenschicht (6, 16) in dieser Reihenfolge.
2. Verfahren nach Anspruch 1, bei dem
zumindest eine Schicht (5, 15), die in der Hartmaskenschicht (6, 16) enthalten ist, schwierig bei dem Trockenätzen für das Die­ lektrikum (11) zu ätzen ist, und
der fünfte Schritt den Schritt des Entfernens des Dielektrikums (11) durch Trockenätzen enthält.
3. Verfahren nach Anspruch 2, bei dem zumindest eine Schicht, die in der Hartmaskenschicht (6, 16) enthalten ist, ein nicht-einkristalliner Siliziumfilm (5, 15) ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem
der vierte Schritt den Schritt des Bildens des Resists (41, 42, 43) auf dem Dielektrikum (11) in dem aktiven Bereich (30) der­ art, daß sich das Resist (41, 42, 43) um eine Länge entsprechend einem Ausrichtungsspielraum (a) von einem Endabschnitt des Vor­ richtungstrennbereiches (20) zu dem aktiven Bereich (30) er­ streckt, enthält und
der sechste Schritt den Schritt des Ätzens des Dielektrikums (11) mit Flußsäure vor dem Entfernen der Hartmaskenschicht (6, 16) und nach dem Entfernen des Resists (41, 42, 43) aufweist.
5. Verfahren nach Anspruch 4, bei dem die Hartmaskenschicht (6, 16) derart gebildet wird, daß sie eine Filmdicke aufweist, die größer ist als das Zweifache des Ju­ stierspielraumes (2a).
6. Verfahren nach Anspruch 4, bei dem der vierte Schritt den Schritt des Bildens eines anderen Resists auf der Oberfläche des Dielektrikums (11) in einem Bereich zwi­ schen dem Resist, der sich zu dem aktiven Bereich (30) er­ streckt, und einem benachbarten Resist davon, wenn der Bereich eine Länge aufweist, die nicht größer ist als eine minimale Ent­ wurfsgröße der Halbleitervorrichtung, enthält.
7. Verfahren nach Anspruch 6, bei dem die Hartmaskenschicht (6, 16) derart gebildet wird, daß sie eine Filmdicke aufweist, die größer ist als das Größere von einer­ seits dem Zweifachen des Justierspielraumes (2a) und anderer­ seits einer Summe (a+r/2) des Justierspielraumes (a) und einer Hälfte der minimalen Entwurfsgröße (r).
8. Halbleitervorrichtung mit einem Halbleitersubstrat (1),
einer Mehrzahl von Gräben (21), die jeweils in dem Halbleiter­ substrat (1) vorgesehen sind und sich von einer Oberfläche (1S) des Halbleitersubstrates (1) bis zu einer vorbestimmten Tiefe derart erstrecken, daß ein Vorrichtungstrennbereich (20) in dem Halbleitersubstrat (1) gebildet ist, und
einer Mehrzahl von Dielektrika (11), die in der Mehrzahl von Gräben (21) ohne Spalt bis zumindest dem Niveau der einen Ober­ fläche des Halbleitersubstrates (1) vergraben sind,
wobei die Mehrzahl von Dielektrika (11) flache obere Abschnitte aufweisen und
die oberen Abschnitte der Mehrzahl von Dielektrika (11) in der gleichen Höhe sind.
9. Halbleitervorrichtung nach Anspruch 8, wobei die Halbleitervorrichtung durch das Verfahren des Anspru­ ches 1 hergestellt ist.
DE19843160A 1998-02-13 1998-09-21 Halbleitervorrichtung mit Grabentrennung und Verfahren zu dessen Herstellung mittels Vorplanarisierung Expired - Fee Related DE19843160B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10031468A JPH11233609A (ja) 1998-02-13 1998-02-13 半導体装置及びその製造方法
JPP10-31468 1998-02-13

Publications (2)

Publication Number Publication Date
DE19843160A1 true DE19843160A1 (de) 1999-08-26
DE19843160B4 DE19843160B4 (de) 2005-05-12

Family

ID=12332104

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843160A Expired - Fee Related DE19843160B4 (de) 1998-02-13 1998-09-21 Halbleitervorrichtung mit Grabentrennung und Verfahren zu dessen Herstellung mittels Vorplanarisierung

Country Status (5)

Country Link
US (1) US6150233A (de)
JP (1) JPH11233609A (de)
KR (1) KR100295387B1 (de)
DE (1) DE19843160B4 (de)
TW (1) TW421846B (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100319185B1 (ko) * 1998-07-31 2002-01-04 윤종용 반도체 장치의 절연막 형성 방법
US6667223B2 (en) * 2001-07-13 2003-12-23 Infineon Technologies Ag High aspect ratio high density plasma (HDP) oxide gapfill method in a lines and space pattern
KR100487532B1 (ko) * 2002-07-29 2005-05-03 삼성전자주식회사 얕은 트렌치 소자분리구조를 가지는 플래시 메모리 소자및 그제조방법
WO2004112139A1 (ja) 2003-06-10 2004-12-23 Fujitsu Limited 半導体装置とその製造方法
FR2876220B1 (fr) * 2004-10-06 2007-09-28 Commissariat Energie Atomique Procede d'elaboration de structures empilees mixtes, a zones isolantes diverses et/ou zones de conduction electrique verticale localisees.
JP4838026B2 (ja) * 2006-03-27 2011-12-14 富士通セミコンダクター株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0424608B1 (de) * 1989-10-25 1993-12-01 International Business Machines Corporation Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen
JP2870054B2 (ja) * 1989-10-25 1999-03-10 ソニー株式会社 半導体装置の製造方法
JP3123061B2 (ja) * 1990-06-13 2001-01-09 ソニー株式会社 バイアスecr―cvd法による埋め込み平坦化方法
EP0545263B1 (de) * 1991-11-29 2002-06-19 Sony Corporation Verfahren zur Herstellung einer Grabenisolation mittels eines Polierschritts und Herstellungsverfahren für eine Halbleitervorrichtung
KR970023978A (ko) * 1995-10-04 1997-05-30 김주용 반도체 소자의 평탄된 소자분리막 제조 방법
US5851899A (en) * 1996-08-08 1998-12-22 Siemens Aktiengesellschaft Gapfill and planarization process for shallow trench isolation
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation

Also Published As

Publication number Publication date
KR100295387B1 (ko) 2001-08-07
DE19843160B4 (de) 2005-05-12
JPH11233609A (ja) 1999-08-27
US6150233A (en) 2000-11-21
TW421846B (en) 2001-02-11
KR19990071384A (ko) 1999-09-27

Similar Documents

Publication Publication Date Title
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE10045019B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Halbleiterspeichervorrichtung
DE4220497B4 (de) Halbleiterspeicherbauelement und Verfahren zu dessen Herstellung
DE19860769C2 (de) Verfahren zur Ausbildung eines selbstpositionierenden Kontakts in einem Halbleiterbauelement
DE2502235C2 (de)
DE19935946B4 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE3834241A1 (de) Halbleitereinrichtung
EP0001100A2 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE19808168A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
WO2009016134A9 (de) Herstellung von isolationsgraeben mit unterschiedlichen seitenwanddotierungen
DE10206149C1 (de) Verfahren zur Herstellung von Kontakten
DE19911977B4 (de) Verfahren zum Einbringen von Isolationsbereichen in ein Substrat und Feldisolationsstruktur in einem Halbleitersubstrat
DE19921110A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE19615692C2 (de) Halbleitervorrichtung und Herstellungsverfahren einer Halbleitereinrichtung
DE10134444A1 (de) Halbleitervorrichtung zum Reduzieren des Übergangszonenleckstromes und des Schmalweiteneffektes und Verfahren zur Herstellung derselben
DE4232621C1 (de) Herstellverfahren für ein selbstjustiertes Kontaktloch und Halbleiterstruktur
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE19717880C2 (de) Verfahren zur Bildung eines Isolationsbereichs einer Halbleitereinrichtung
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE19843160A1 (de) Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee