DE19843160B4

DE19843160B4 - Halbleitervorrichtung mit Grabentrennung und Verfahren zu dessen Herstellung mittels Vorplanarisierung

Info

Publication number: DE19843160B4
Application number: DE19843160A
Authority: DE
Inventors: Katsuyuki Horita; Takashi Kuroi; Maiko Sakai; Hiromichi Kobayashi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1998-02-13
Filing date: 1998-09-21
Publication date: 2005-05-12
Anticipated expiration: 2018-09-22
Also published as: TW421846B; US6150233A; JPH11233609A; KR100295387B1; DE19843160A1; KR19990071384A

Abstract

Herstellungsverfahren einer Halbleitervorrichtung mit
einem ersten Schritt des Bildens einer Hartmaskenschicht (6, 16), die zumindest eine Schicht (2, 5, 15) enthält, auf einer Oberfläche (1S) eines Halbleitersubstrates (1),
einem zweiten Schritt des Bildens eines als Vorrichtungstrennbereich (20) dienenden Grabens (21) und eines aktiven Bereiches (30), der ein anderer Bereich als der Vorrichtungstrennbereich (20) in dem Halbleitersubstrat (1) ist, durch Ätzen eines Teiles des Halbleitersubstrates (1) von einem vorbestimmten Bereich in einer Oberfläche der Hartmaskenschicht (6, 16),
einem dritten Schritt des Bildens eines Dielektrikums (11) durch ein Filmbildungsverfahren, bei dem ein Ätzen und ein Abscheiden gleichzeitig durchgeführt werden, auf der Oberfläche der Hartmaskenschicht (6, 16) und in dem Graben (21) derart, daß das Dielektrikum (11) in dem Graben (21) bis zu dem gleichen Niveau wie die Oberfläche der Hartmaskenschicht (6, 16) vergraben wird,
einem vierten Schritt des Bildens eines Resists (41, 42, 43) auf einer Oberfläche des...

Description

Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit Grabentrennung und ein Verfahren zu dessen Herstellung mittels Vorplanarisierung.
Spezieller betrifft sie eine Technik des Ebenens eines Filmes auf einem Halbleitersubstrat mit einer Vorrichtungstrennstruktur des Grabentyps.

Zum Steuern von Vorrichtung in einer vollständig unabhängigen Art während eines Betriebes in einer integrierten Halbleiterschaltung ist es notwendig, die elektrischen Einflüsse zwischen den Vorrichtungen zu beseitigen. Aus diesem Grund ist eine Vorrichtungstrennstruktur mit einem Vorrichtungstrennbereich in der integrierten Halbleiterschaltung vorgesehen und ein Grabentrennverfahren ist allgemein bekannt als ein Herstellungsverfahren der Vorrichtungstrennstruktur und eine Anzahl von Verbesserungen in diesem Bereich wird vorgeschlagen.

Bei dem Grabentrennverfahren wird ein Graben derart gebildet, daß er sich von einer Oberfläche des Substrates nach innen erstreckt, und der Graben wird mit einem Dielektrikum gefüllt. Da dieses Vorrichtungstrennverfahren einen kleinen Vogelschnabel im Vergleich zu dem, der in einer Vorrichtungstrennstruktur wäre, die durch das LOCOS gebildet ist, verursacht und eine kleinere Fläche als das LOCOS auf der Oberfläche des Substrates zum Bilden der Vorrichtungstrennstruktur benötigt, ist dieses Verfahren bevorzugt zur Reduzierung der Größe der integrierten Halbleiterschaltung und ist unerläßlich in dem Feld der integrierten Halbleiterschaltung, dessen Größe in Zukunft weiter reduziert werden soll.

Zum Erreichen der Vorrichtungstrennung bei dem Grabentrennverfahren ist es notwendig, das Dielektrikum innerhalb eines Grabens mit einer kleinen Öffnung ohne Erzeugen einer Naht bzw. eines Spaltes (Hohlraum mit einem schlüsselförmigen Querschnitt) zu vergraben. Von guten Verfahren, die diese Bedingung erfüllen, gibt es ein Filmbildungsverfahren, wie zum Beispiel HDP-CVD (Chemisches Abscheiden aus der Gasphase mit einem Plasma hoher Dichte), bei dem ein Ätzen und ein Abscheiden gleichzeitig durchgeführt werden. Die folgende Diskussion wird mit dem HDP-CVD als Beispiel durchgeführt.

Verglichen mit herkömmlichen Verfahren, wie zum Beispiel CVD mit niedrigem Druck, weist das Verfahren, das HDP-CVD zum Vergraben des Dielektrikums in dem Graben verwendet, die folgenden charakteristischen Merkmale auf: (a) ein in dem Vorrichtungstrennbereich zu bildender Film kann derart fast eben vergraben werden, daß er die gleiche Filmdicke unabhängig von der Trennbreite, d.h. einer Öffnungsbreite des Grabens, aufweist; (b) andererseits hängt ein Querschnitt eines auf einem aktiven Bereich, wo die Vorrichtungen zu bilden sind, abzuscheidenden Filmes von einer Breite des aktiven Bereiches ab und ein Vorsprung mit einem dreieckigen Querschnitt oder einem trapezförmigen Querschnitt wird in dem aktiven Bereich gebildet. Geneigte Ebenen des Vorsprungs werden mit einem Neigungswinkel von 45° bezüglich der Oberfläche des Substrates von einem Endabschnitt des aktiven Bereiches gebildet. Daher ist der Vorsprung trapezförmig, wenn der aktive Bereich eine Breite aufweist, die doppelt so groß ist oder größer ist als die Dicke des zu bildenden Filmes.

Bei einem Herstellungsverfahren einer integrierten Mehrschichtschaltung mit reduzierter Größe, das den Schritt des Bildens der oben erwähnten Vorrichtungstrennstruktur enthält, ist es mit der Reduzierung des Fokussierspielraumes in einem photolithographischen Verfahren und der Reduzierung der Menge des überzuätzenden Filmes in einem Ätzprozeß wichtig, die Ebenheit der auf dem Substrat gebildeten Schichten sicherzustellen. Daher wird das CMP (Chemisches/Mechanisches Polieren) weit verbreitet verwendet, wenn der oben erwähnte Vorsprung entfernt wird und eine oberste Oberfläche des Substrates nach dem Bilden der Grabentrennstruktur geebnet wird.

Nun wird mit Bezug zu den Querschnittsansichten von 22-26 das der Anmelderin bekannte Herstellungsverfahren einer Halbleitervorrichtung, wie oben erwähnt, diskutiert.

Zuerst werden ein Siliziumoxidfilm 102 und ein Siliziumnitridfilm 103 in dieser Reihenfolge auf einer Oberfläche eines Halbleitersubstrates 101 gebildet.

Mit einem Photolithographiemuster als Maske wird ein Graben 121 durch Trockenätzen derart gebildet, daß er sich von einer Oberfläche des Siliziumnitridfilmes 103 nach innen bis zu einer vorbestimmten Tiefe des Substrates 101 erstreckt, wie in 22 gezeigt ist.

Danach wird ein Siliziumoxidfilm 111 durch das HDP-CVD in dem Graben 121, der als Vorrichtungstrennbereich 120 dient, und auf einem aktiven Bereich 130, der ein anderer Bereich als der Graben 121 ist, derart abgeschieden, daß er in dem Graben 121 vergraben ist, wie in 23 gezeigt ist. Wie in 22 gezeigt ist, sollten einige Bereiche des Vorrichtungstrennbereiches 120 und einige Bereiche des aktiven Bereiches 130 individuell unterscheidbar sein, wobei diese Bereiche durch ein Bezugszeichen aus einer Zahl und einem Buchstaben dargestellt sind. Es sind speziell die Vorrichtungstrennbereiche 120A, 120C und 120E und die aktiven Bereiche 130B, 130D und 130F. Elemente in dem Vorrichtungstrennbereich 120 und dem aktiven Bereich 130 sind ebenfalls durch Bezugszeichen aus einer Zahl und einem entsprechenden Buchstaben derart dargestellt, daß eine Unterscheidung der Zugehörigkeit gemacht wird. Dasselbe trifft auf 23 und die folgenden Figuren zu.

Als nächstes wird der Siliziumoxidfilm 111 auf den Siliziumnitridfilm 103 durch CMP mit dem Siliziumnitridfilm 103 als Stoppfilm (Hartmaskenschicht) für das Polieren entfernt, und danach ist ein vergrabenes Oxid 111, das aus dem Siliziumoxidfilm 111 gebildet ist, in dem Graben 121 gebildet, wie in 24 gezeigt ist.

Der Siliziumnitridfilm 103 wird mit thermischer bzw. erwärmter Phosphorsäure entfernt, wie in 25 gezeigt ist, und danach wird der Siliziumoxidfilm 102 mit Flußsäure derart entfernt, daß eine Vorrichtungstrennstruktur des Grabentyps, die in 26 gezeigt ist, erhalten wird.

Das der Anmelderin bekannte Verfahren des Bildens der Vorrichtungstrennstruktur des Grabentyps weist die folgenden Schwierigkeiten auf. Schwierigkeit 1: da das CMP ein Verfahren zum gleichmäßigen Polieren der gesamten zu polierenden Oberfläche ist, wird, wenn eine Oberflächenschicht mit großer Unebenheit, wie zum Beispiel der Siliziumoxidfilm 111 von 23, durch das CMP poliert wird, der Siliziumnitridfilm 103, der ursprünglich als Stoppfilm dient, ebenfalls unnötigerweise an dem dünnsten Abschnitt des Siliziumoxids 111 auf dem Siliziumnitridfilm 103, z.B. der Siliziumoxidfilm 111B von 23, poliert, wie in 24 gezeigt ist, wenn die Menge des zu polierenden Oxidfilmes entsprechend dem dicksten Abschnitt des Siliziumoxidfilmes 111 auf dem Siliziumnitridfilm 103, z.B. der Siliziumoxidfilm 111F von 23, bestimmt wird. Daher hängt bei dem Glättungs- bzw. Abflachungsverfahren, das CMP verwendet, eine Form des polierten vergrabenen Oxids 111 von dem oben erwähnten Muster ab, wie in 24 gezeigt ist, und eine Höhe des vergrabenen Oxids 111 (eine Länge von einem Boden des Grabens 121 zu der obersten Oberfläche des vergrabenen Oxides 111) ist nachteilhaft nicht gleichmäßig in der Oberfläche des Substrates 111, wie in 26 gezeigt ist.

Auf jeden Fall ist, wie vorher erwähnt wurde, das Bildungsverfahren, wie zum Beispiel HDP-CVD, in dem das Ätzen und Abscheiden gleichzeitig durchgeführt wird, im Bereich der Herstellung einer Halbleitervorrichtung unerläßlich, dessen Größe in Zukunft mehr reduziert werden soll, da das Verfahren ermöglicht, daß der Siliziumoxidfilm 111 fast eben mit gleichmäßiger Dicke und ohne Erzeugen einer Naht innerhalb eines Grabens vergraben wird, sogar wenn der Graben eine kleine Öffnung aufweist. Daher ist es wünschenswert, daß der vergrabene Oxidfilm 111, der durch HDP-CVD gebildet ist, ohne die oben erwähnte Schwierigkeit abgeflacht wird.

Als eine Lösung der obigen Schwierigkeit beschreibt das US-Patent US 5 498 565 ein Verfahren, das Ätzen und CMP zusammen zum Abflachen eines Siliziumoxidfilmes, der durch HDP-CVD gebildet ist, verwendet. Bei diesem Abflachungsverfahren wird eine zu polierende Unebenheit durch Photolithographie und Ätzen vor dem Polieren durch CMP derart abgeflacht, daß die Oberfläche durch CMP poliert werden kann. Dieses Verfahren enthält die zwei Schritte des Ätzens und CMP. Es weist jedoch eine Schwierigkeit auf, daß der Abflachungsprozeß schwieriger wird als das herkömmliche Abflachungsverfahren, das nur CMP verwendet.

Schwierigkeit 2: das herkömmliche Verfahren des Bildens einer Vorrichtungstrennung des Grabentyps weist einen Nachteil auf, daß der Einheitspreis der Vorrichtung ansteigt, da sie CMP verwendet, das hohe Kosten verursacht.

Es ist wünschenswert, ein Verfahren zum Abflachen eines vergrabenen Oxidfilmes, der durch HDP-CVD gebildet ist, zum Lösen der Schwierigkeiten 1 und 2 vorzusehen, das nicht CMP verwendet.

Aus der nachveröffentlichten EP 0 825 645 A1 ist ein Herstellungsverfahren einer Halbleitervorrichtung bekannt, mit einem ersten Schritt des Bildens einer Maskenschicht, die zumindest eine Schicht enthält, auf einer Oberfläche des Halbleitersubstrates, einem zweiten Schritt des Bildens eines als Vorrichtungstrennbereich dienenden Grabens und eines aktiven Bereiches, der ein anderer Bereich als der Vorrichtungstrennbereich in dem Halbleitersubstrat ist, durch Ätzen eines Teiles des Halbleitersubstrates von einem vorbestimmten Bereich in einer Oberfläche der Maskenschicht, einem dritten Schritt des Bildens eines Dielektrikums durch ein Filmbildungsverfahren, bei dem ein Ätzen und ein Abscheiden gleichzeitig durchgeführt wird, in dem Graben derart, daß das Dielektrikum in dem Graben bis zu dem gleichen Niveau wie die Oberfläche des Substrates vergraben wird, einem vierten Schritt des Bildens eines Resists auf einer Oberfläche des Dielektrikums zumindest in dem Vorrichtungstrennbereich, einem fünften Schritt des Entfernens eines Abschnitts des Dielektrikums auf dem aktiven Bereich mit dem Resist als Maske, wobei der Abschnitt des Dielektrikums nicht mit dem Resist bedeckt ist, und einem sechsten Schritt des Entfernens des Resists und der Maskenschicht in dieser Reihenfolge. Ferner wird eine Halbleitervorrichtung mit einem Halbleitersubstrat, einer Mehrzahl von Gräben, die jeweils in dem Halbleitersubstrat vorgesehen sind und sich von einer Oberfläche des Halbleitersubstrates bis zu einer vorbestimmten Tiefe derart erstrecken, daß ein Vorrichtungstrennbereich in dem Halbleitersubstrat gebildet ist, und einer Mehrzahl von Dielektrika, die in der Mehrzahl von Gräben ohne Spalt bis zu dem Niveau der einen Oberfläche des Halbleitersubstrates vergraben sind, beschrieben, wobei die Mehrzahl von Dielektrika flache obere Abschnitte aufweisen und die oberen Abschnitte der Mehrzahl von Dielektrika in der gleichen Höhe sind.

Es ist Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren einer Halbleitervorrichtung mit geringen Kosten zum Abflachen eines durch HDP-CVD gebildeten Filmes vorzusehen, und dadurch ein Herstellungsverfahren einer Vorrichtungstrennstruktur des Grabentyps mit gleicher Höhe auf der gesamten Oberfläche eines Wafers (Substrats) vorzusehen, und eine Halbleitervorrichtung mit einer neuen Grabenstruktur vorzusehen.

Die Aufgabe wird durch das Herstellungsverfahren einer Halbleitervorrichtung des Anspruches 1 oder durch die Halbleitervorrichtung des Anspruches 8 gelöst.

Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Das Verfahren stellt die Halbleitervorrichtung mit der Vorrichtungstrennstruktur des Grabentyps mit hoher Ausbeute zur Verfügung.

Eine in der Größe reduzierte und hoch integrierte Halbleitervorrichtung mit der Vorrichtungstrennstruktur des Grabentyps wird vorgesehen, die einen stabilen Betrieb erreicht.

Entsprechend einem ersten Aspekt der vorliegenden Erfindung enthält das Verfahren einen ersten Schritt des Bildens einer Hartmaskenschicht, die zumindest eine Schicht enthält, auf einer Oberfläche eines Halbleitersubstrates, einen zweiten Schritt des Bildens eines Grabens, der als Vorrichtungstrennbereich dient, und eines aktiven Bereiches, der ein anderer Bereich ist als der Vorrichtungstrennbereich, innerhalb des Halbleitersubstrates durch Ätzen eines Teiles des Halbleitersubstrates von einem vorbestimmten Bereich in einer Oberfläche der Hartmaskenschicht, einen dritten Schritt des Bildens eines Dielektrikums durch ein Filmbildungsverfahren, bei dem gleichzeitig ein Ätzen und ein Abscheiden auf der Oberfläche der Hartmaskenschicht und in dem Graben derart durchgeführt wird, daß das Dielektrikum in dem Graben bis zu dem gleichen Niveau wie die Oberfläche der Hartmaskenschicht vergraben wird, einen vierten Schritt des Bildens eines Resists auf einer Oberfläche des Dielektrikums zumindest in dem Vorrichtungstrennbereich, einen fünften Schritt des Entfernens eines Abschnittes des Dielektrikums in dem aktiven Bereich mit dem Resist als Maske, wobei der Abschnitt des Dielektrikums nicht mit dem Resist bedeckt ist, und einen sechsten Schritt des Entfernens des Resists und der Hartmaskenschicht in dieser Reihenfolge.

Entsprechend einem zweiten Aspekt der vorliegenden Erfindung ist bei dem Verfahren des ersten Aspektes zumindest eine Schicht, die in der Hartmaskenschicht ist, bei dem Trockenätzen des Dielektrikums schwierig zu ätzen, und der fünfte Schritt enthält den Schritt des Entfernens des Dielektrikums durch Trockenätzen.

Entsprechend einem dritten Aspekt der vorliegenden Erfindung ist bei dem Verfahren des zweiten Aspektes zumindest eine Schicht, die in der Hartmaskenschicht enthalten ist, eine nicht-einkri stalliner Siliziumfilm.

Entsprechend einem vierten Aspekt der vorliegenden Erfindung enthält bei dem Verfahren des ersten Aspektes der vierte Schritt den Schritt des Bildens des Resists auf dem Dielektrikum in dem aktiven Bereich derart, daß sich das Resist um eine Länge entsprechend einem Ausrichtungsspielraum von einem Endabschnitt des Vorrichtungstrennbereiches zu dem aktiven Bereich erstreckt, und der sechste Schritt enthält den Schritt des Ätzens des Dielektrikums unter Verwendung von Flußsäure vor dem Entfernen der Hartmaskenschicht und nach dem Entfernen des Resists.

Entsprechend einem fünften Aspekt der vorliegenden Erfindung wird bei dem Verfahren des vierten Aspektes die Hartmaskenschicht derart gebildet, daß sie eine Filmdicke aufweist, die größer ist als das Zweifache des Ausrichtungsspielraumes.

Entsprechend einem sechsten Aspekt der vorliegenden Erfindung enthält bei dem Verfahren des vierten Aspektes der vierte Schritt den Schritt des Bildens eines anderen Resists auf der Oberfläche des Dielektrikums in einem Bereich zwischen dem Resist, der sich zu dem aktiven Bereich erstreckt, und einem benachbarten Resist davon, wenn der Bereich eine Länge aufweist, die nicht größer ist als eine minimale Entwurfsgröße der Halbleitervorrichtung.

Entsprechend einem siebten Aspekt der vorliegenden Erfindung wird bei dem Verfahren des sechsten Aspektes die Hartmaskenschicht derart gebildet, daß sie eine Filmdicke aufweist, die größer ist als das Größere von einerseits dem Zweifachen des Ausrichtungsspielraums und andererseits einer Summe des Ausrichtungsspielraums und der Hälfte der minimalen Entwurfsgröße.

Die vorliegende Erfindung ist ebenfalls auf eine Halbleitervorrichtung gerichtet. Entsprechend einem achten Aspekt der vorliegenden Erfindung enthält die Halbleitervorrichtung ein Halbleitersubstrat, eine Mehrzahl von Gräben, die jeweils in dem Halbleitersubstrat vorgesehen sind und sich von einer Oberfläche des Halbleitersubstrat bis zu einer vorbestimmten Tiefe derart nach innen erstrecken, daß ein Vorrichtungstrennbereich in dem Halbleitersubstrat gebildet wird, und eine Mehrzahl von Dielektrika, die in der Mehrzahl von Gräben ohne Spalt bis zumindest dem Niveaus der einen Oberfläche des Halbleitersubstrates vergraben sind und von der einen Oberfläche vorstehen. In der Halbleitervorrichtung des achten Aspektes weisen die Mehrzahl von Dielektrika flache obere Abschnitte auf und die oberen Abschnitte der Mehrzahl von Dielektrika sind auf dem gleichen Niveau.

(1) Da die Halbleitervorrichtung mit der Vorrichtungstrennung des Grabentyps, dessen Vorrichtungstrennbereich aus dem Dielektrikum gebildet ist, hergestellt werden kann, kann das Verfahren des ersten Aspektes einen Effekt des Bereitstellens einer Halbleitervorrichtung erzeugen, die keine elektrische Störung zwischen den aktiven Bereichen verursacht und einen stabilen Betrieb durchführt. Da das Dielektrikum durch das Filmbildungsverfahren gebildet wird, bei dem das Ätzen und das Abscheiden gleichzeitig ausgeführt werden, ist es weiterhin möglich durch das Verfahren des ersten Aspektes, die Dielektrika der gleichen Filmdicke in allen Gräben unabhängig von der Breite der Öffnungen der Gräben mit keiner Naht, sogar wenn die Öffnungen eine kleine Breite aufweisen, fast eben zu vergraben. Da das Dielektrikum auf der Oberfläche der Hartmaskenschicht durch Photolithographie entfernt wird, kann weiterhin das Verfahren des ersten Aspektes einen bemerkenswerten Effekt des Bereitstellens einer Halbleitervorrichtung der Vorrichtungstrennung des Grabentyps, dessen Höhe (Länge von der Oberfläche des Halbleitersubstrates oder eines Bodens des Grabens zu dem oberen Abschnitt (obere Oberfläche) der Vorrichtungstrennung) gleichmäßig über der gesamten Oberfläche des Halbleitersubstrates verglichen mit der Vorrichtungstrennung des Grabentyps, die durch Abflachen der Oberfläche des Substrates durch das herkömmliche CMP gebildet ist, ist, erzeugen. Weiterhin ist es für den Prozeß entsprechend dem Verfahren des ersten Aspektes nicht notwendig das CMP, das hohe Kosten verursacht, zu verwenden und daher ist es möglich, die Kosten für den Herstellungsprozeß zu reduzieren. Da es möglich ist, eine Ungleichmäßigkeit und Instabilität der Ebenheit, die durch das CMP verursacht sind, zu verhindern, kann weiterhin die Halbleitervorrichtung eine noch höhere Ausbeute erreichen. Verglichen mit der bekannten Technik ( US 5 498 565 ) zum Abflachen des Siliziu moxidfilmes unter Verwendung des Ätzens und des CMP zusammen kann weiterhin das Verfahren des ersten Aspektes den Prozeß vereinfachen und erlaubt eine Reduzierung der Kosten für die Produktionssteuerung. Dadurch kann die vorliegende Erfindung eine Halbleitervorrichtung bereitstellen, die günstig ist.
(2) Da zumindest eine Schicht, die in der Hartmaskenschicht enthalten ist, beim Trockenätzen des Dielektrikums schwierig zu ätzen ist und das Dielektrikum durch Trockenätzen (der fünfte Schritt) bei dem Verfahren des zweiten Aspektes entfernt wird, dient die Hartmaskenschicht sicher als Stoppfilm für das Trockenätzen und daher wird der Fall, bei dem der Stoppfilm (Hartmaskenschicht) ebenfalls unnötig poliert wird, wie bei dem Polieren des Dielektrikums durch das herkömmliche CMP, verhindert. Somit kann das Verfahren des zweiten Aspektes einen Effekt des sicheren Ätzens der notwendigen und ausreichenden Größen des Dielektrikums erzeugen, ohne die Hartmaskenschicht zu verlieren oder ein Teil des Substrates zu ätzen, während der Effekt (1) erreicht wird.
(3) Das Verfahren des dritten Aspektes kann den gleichen Effekt wie den Effekt (2) erreichen.
(4) Da das Resist, das die vorbestimmte Filmdicke aufweist, ebenfalls in dem Bereich auf dem Dielektrikum in dem aktiven Bereich mit einer Länge entsprechend dem Ausrichtungsspielraum von dem Endabschnitt des Vorrichtungstrennbereiches zu dem aktiven Bereich gebildet wird, kann das Verfahren des vierten Aspektes neben den Effekten (1)–(3) einen Effekt erreichen, daß verhindert wird, daß das Dielektrikum auf dem Vorrichtungstrennbereich in dem fünften Schritt geätzt wird, sogar wenn eine Fehlausrichtung auftritt. Da die Höhe des aus dem Dielektrikum gebildeten Vorsprungs, der auf der Oberfläche der Hartmaskenschicht gebildet ist, nicht größer ist als das größere von einerseits dem Zweifachen des Ausrichtungsspielraumes der Vorrichtung und andererseits der Summe des Ausrichtungsspielraumes und einer Hälfte der minimalen Entwurfsgröße ist, kann weiterhin das Verfahren des vierten Aspektes ebenfalls einen Effekt des kompletten Entfernens des Vorsprungs im Schritt des Entfernens des Dielektrikums mit Flußsäure erreichen.
(5) Da die Filmdicke der Hartmaskenschicht ausreichend größer ist als das Zweifache des Ausrichtungsspielraums, kann das Verfahren des fünften Aspektes neben den Effekten (1)–(4) einen Effekt erzeugen, daß verhindert wird, daß das Dielektrikum in dem Graben, d.h. die oberste Oberfläche der Vorrichtungstrennung, in dem Schritt des Entfernens des Dielektrikums mit Flußsäure niedriger wird als das Niveau der Oberfläche des Substrates.
(6) Da bei dem Verfahren des sechsten Aspektes ein anderes Resist auf der Oberfläche des Bereiches zwischen zwei benachbarten Resists gebildet wird, wenn der Bereich eine Länge aufweist, die nicht größer ist als die minimale Entwurfsgröße der Halbleitervorrichtung, erzeugt der vorliegende Herstellungsprozeß der Halbleitervorrichtung kein Muster, das nicht größer ist als die minimale Entwurfsgröße. Daher kann der sechste Aspekt einen Effekt des Beseitigens der Notwendigkeit des Reduzierens der Entwurfsregel neben den Effekten (1)–(5) erzeugen.
(7) Das Verfahren des siebten Aspektes kann den gleichen Effekt wie die Effekte (bzw. Aspekte) (1)–(6) erzeugen.
(8) Da alle oberen Abschnitte der in der Mehrzahl von Gräben vergrabenen Dielektrika eben sind und die gleiche Höhe aufweisen, ist es bei der Halbleitervorrichtung des achten Aspektes möglich, einen Zwischenschichtisolierfilm, eine Elektrodenverbindungsschicht und ähnliches auf der Oberfläche des Halbleitersubstrates und dem oberen Abschnitt des Dielektrikums mit ausgezeichneter Ebenheit zu bilden. Weiterhin ist es mit dem Dielektrikum möglich, eine Halbleitervorrichtung, die sehr stark in der Größe reduziert ist und sehr hoch integriert ist zu realisieren, die keine elektrische Störung während des Betriebes zwischen den Vorrichtungen auf einer Oberfläche des Halbleitersubstrates verursacht und einen stabilen Betrieb durchführt.

Weitere Vorteile und Zweckmäßigkeiten ergeben sich aufgrund der folgenden Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
1 – 7 Querschnittsansichten, die Prozeßschritte der Herstellung einer Halbleitervorrichtung entsprechend einem ersten bevorzugten Ausführungsbeispiel zeigen,
8 – 14 Querschnitte, die Prozeßschritte einer Herstellung einer Halbleitervorrichtung entsprechend einem zweiten bevorzugten Ausführungsbeispiel zeigen,
15 – 17 Darstellungen zum Erklären eines Herstellungsprozesses einer Halbleitervorrichtung entsprechend dem zweiten bevorzugten Ausführungsbeispiel,
18 – 21 Querschnitte, die Prozeßschritte der Herstellung einer Halbleitervorrichtung entsprechend einer Anwendung des ersten und zweiten bevorzugten Ausführungsbeispieles zeigen, und
22 – 26 Querschnitte, die Prozeßschritte der Herstellung einer der Anmelderin bekannten Halbleitervorrichtung zeigen.
Neben der bekannten Technik [1], die nur CMP zum Abflachen des durch das Filmbildungsverfahren, wie zum Beispiel HDP-CVD, in dem Ätzen und Abscheiden gleichzeitig durchgeführt werden, abgeschiedenen Filmes verwendet, gibt es ein anderes Verfahren [2], das Ätzen und CMP zusammen zum Ablachen des Filmes verwendet. Diese Technik [2] ist in dem US-Patent US 5 498 565 beschrieben. In dem bekannten Verfahren [2] wird eine Unebenheit einer zu polierenden Fläche vor dem Polieren durch CMP durch Photolithographie und Ätzen derart abgeflacht, daß die Oberfläche mit CMP poliert werden kann. Somit basiert das technische Konzept der bekannten Technik [2] in einer Teilverbesserung basierend auf den Poliereigenschaften des CMP. Weiterhin wird das Verfahren, das Trockenätzen und CMP zusammen verwendet, ebenfalls beim Polieren eines Siliziumoxidfilmes verwendet, der durch ein anderes Filmbildungsverfahren als HDP-CVD, wie zum Beispiel ein herkömmliches CVD mit niedrigem Druck, gebildet ist (siehe Japanische Patentanmeldung JP 3-148155A ( US 5 006 482 )).
Im Gegensatz wurde ein Herstellungsverfahren einer Halbleitervorrichtung entsprechend der vorliegenden Erfindung als Ergebnis der Studie der vorliegenden Erfinder zum Vorsehen einer Vorrichtungstrennstruktur, die flacher und gleichmäßiger ist als die, die durch die Abflachungstechnik [1], die nur das herkömmliche CMP verwendet, oder durch die oben erwähnte Abflachungstechnik [2], die das Ätzen und das CMP zusammen verwendet, erzielt wird, erreicht. Ausgehend von einer Idee des nicht Verwendens des CMP wird eine vorteilhaftere Abflachungstechnik anstatt des CMP durch die vorliegenden Erfinder verwirklicht. Daher weist die vorliegende Erfindung, die im folgenden diskutiert wird, ein technisches Konzept auf, das sich von dem der bekannten Technik [1] und [2] unterscheidet. Obwohl es so scheint, als ob die vorliegende Erfindung gegen den technischen Trend des Verwendens des CMP zum Abflachen ist, wird aus dem ersten und zweiten bevorzugten Ausführungsbeispiel, die im folgenden diskutiert werden, klar, daß das Herstellungsverfahren einer Halbleitervorrichtung der vorliegenden Erfindung eine Vorrichtungstrennstruktur vorsehen kann, die flacher und gleichmäßiger bei niedrigeren Kosten verglichen mit der bekannten Technik [1] oder [2] ist.
Erstes bevorzugtes Ausführungsbeispiel
1-7 sind Querschnittsansichten, die Prozeßschritte der Herstellung einer Halbleitervorrichtung entsprechend dem ersten bevorzugten Ausführungsbeispiel zeigen. Mit Bezug zu diesen Figuren wird eine detaillierte Diskussion einer Struktur der Halbleitervorrichtung und eines Herstellungsverfahrens der Halbleitervorrichtung entsprechend dem ersten bevorzugten Ausführungsbeispiel angegeben.
Der erste Schritt
Zuerst wird ein Siliziumoxidfilm 2 (im folgenden ebenfalls als unterliegender Oxidfilm 2 bezeichnet) durch thermische Oxidation auf einer Oberfläche 1S eines Halbleitersubstrates 1, dessen Basismaterial beispielsweise Silizium ist, derart gebildet, daß er eine Dicke von 10–50nm aufweist, und ein polykristalliner Siliziumfilm 5 wird auf einer Oberfläche des Siliziumoxidfilmes 2 derart gebildet, daß er eine Dicke von 50–300nm aufweist.
In der folgenden Diskussion wird eine Einheit des unterliegenden Oxidfilmes 2 und des polykristallinen Siliziumfilmes 5 als Hartmaskenschicht 6 bezeichnet, da der unterliegende Oxidfilm 2 und der polykristalline Siliziumfilm 5 jeweils als ein Stoppfilm (Hartmaske) für das Trockenätzen, das später diskutiert wird, dient.
Der zweite Schritt
Als nächstes wird ein Abschnitt des polykristallinen Siliziumfilmes 5 und des unterliegenden Oxidfilmes 2, der als ein Vorrichtungstrennbereich 20 (20A, 20C und 20E) dient, durch anisotropes Ätzen mit einem Photolithographiemuster als Maske, wie in 1 gezeigt ist, derart geöffnet, daß ein Graben 21 (21A, 21C und 21E), der sich von der Oberfläche 1S des Halbleiter substrates 1 bis zu einer Tiefe von 100–500nm nach innen erstreckt, gebildet wird.
Somit werden, wie in 1 gezeigt ist, ein Vorrichtungstrennbereich 20, der eine Mehrzahl von Bereichen 20A, 20C und 20E enthält, und ein aktiver Bereich 30, der eine Mehrzahl von Bereichen 30B, 30D und 30F enthält, in dem Halbleitersubstrat 1 gebildet.
Der Vorrichtungstrennbereich 20 und der aktive Bereich 30 sind jeweils ein dreidimensionaler Bereich, der einen zweidimensionalen Bereich auf der Oberfläche 1S des Halbleitersubstrates 1 und einen Bereich in einer Tiefenrichtung des Halbleitersubstrates 1 von der Oberfläche 1S aufweist. Da das Halbleitersubstrat 1 in die zwei Bereiche, d.h. den Vorrichtungstrennbereich 20 und den aktiven Bereich 30 getrennt ist, ist daher jeder andere Bereich als der Vorrichtungstrennbereich 20 ein aktiver Bereich 30.
Wenn die Bereiche, die in dem Vorrichtungstrennbereich 20 und dem aktiven Bereich 30 enthalten sind, einzeln unterscheidbar sein sollen, wird jeder dieser Bereiche durch ein Bezugszeichen aus einer Zahl und einem Buchstaben dargestellt. Speziell sind dies die Vorrichtungstrennbereiche 20A, 20C und 20E und die aktiven Bereiche 30B, 30E und 30F. Elemente in dem Vorrichtungstrennbereich 20 und dem aktiven Bereich 30 sind ebenfalls durch Bezugszeichen aus Zahlen und entsprechenden Buchstaben derart bezeichnet, daß eine Unterscheidung der Zugehörigkeit gemacht wird. Dasselbe trifft auf 2 und die folgenden Figuren zu.
Der dritte Schritt
Ein Siliziumoxidfilm 11 wird auf einer Oberfläche des polykristallinen Siliziumfilmes 5 und in dem Graben 21 durch ein Filmbildungsverfahren, wie zum Beispiel HDP-CVD (Chemisches Abscheiden aus der Gasphase mit einem Plasma hoher Dichte), in dem das Ätzen und die Abscheidung gleichzeitig durchgeführt werden, derart abgeschieden, daß er in dem Graben 21 vergraben wird (als vergrabene Oxidfilme 11A, 11C und 11E). Speziell werden die Gräben 21 mit den Siliziumoxidfilmen 11B, 11D und 11E bis zu einem Niveau der Oberfläche des polykristallinen Siliziumfilmes 5 gefüllt. Zu dieser Zeit entspricht der Maximalwert der Filmdicke des Siliziumoxidfilmes 11, der auf dem polykristallinen Siliziumfilm 5 gebildet ist, einer Summe der Filmdicke des polykristallinen Siliziumfilmes 5 und des Siliziumoxidfilmes 2 und einer Tiefe (Höhe) des Grabens 21 von der Oberfläche 1S des Halbleitersubstrates (die Summe liegt in einem Bereich von ungefähr 160–850nm). Die folgende Diskussion wird mit Bezug zu einem Fall angegeben, bei dem der Siliziumoxidfilm 11 durch das HDP-CVD gebildet wird.
Der in dem Graben 21 vergrabene Siliziumoxidfilm 11 wird speziell im folgenden auch als vergrabenes Oxid 11 bezeichnet.
Der vergrabene Oxidfilm (vergrabene Siliziumoxidfilm) 11 führt eine Funktion der Vorrichtungstrennung durch, d.h. der Beseitigung einer elektrischen Störung zwischen Vorrichtungen, die in benachbarten aktiven Bereichen gebildet sind. Vom Standpunkt der Funktion kann jedes Dielektrikum zum Füllen des Grabens 21 verwendet werden, und speziell kann beispielsweise ein Siliziumoxinitridfilm (SiON-Film), ein Siliziumnitridfilm oder ähnliches, das durch HDP-CVD gebildet ist, anstatt des Siliziumoxidfilmes verwendet werden.
Eine kurze Diskussion wird nun von dem HDP-CVD gemacht, das eines der Filmbildungsverfahren ist, bei dem das Ätzen und das Abscheiden gleichzeitig durchgeführt werden. Bei diesem Filmbildungsverfahren werden das Ätzen und das Abscheiden gleichzeitig unter Verwendung eines Plasmas hoher Dichte durchgeführt. Wie schon erwähnt wurde, erlaubt das HDP-CVD, daß das Siliziumoxid in einem Graben mit hohem Aspektverhältnis vergraben wird, ohne eine Naht zu erzeugen. Das HDP-CVD ist im Detail beispielsweise in "Solid State Technology", April 1996, S. 63–73 beschrieben.
Der vierte Schritt
Ein Resist 41S wird auf der gesamten Oberfläche des Siliziumoxidfilmes 11, wie in 3 gezeigt ist, gebildet und durch Photolithographie derart bemustert, daß ein Resist 41 (41A, 41C und 41E) nur auf der Oberfläche des vergrabenen Oxidfilmes 11 (11A, 11C und 11E), der als Vorrichtungstrennbereich des Grabentyps verwendet wird, gebildet wird, wie in 4 gezeigt ist.
Der fünfte Schritt
Mit dem Resist 41 als Maske wird der Siliziumoxidfilm 11, der nicht mit dem Resist 41 bedeckt ist, durch Trockenätzen unter Verwendung von beispielsweise CF₄-Gas entfernt (siehe 5). In diesem Fall weist der polykristalline Siliziumfilm 5 ein Ätzselektivitätsverhältnis auf, das ausreichend höher ist als das des Siliziumoxidfilmes 11, und daher wird er wenig geätzt. Somit dient der polykristalline Siliziumfilm 5 als Hartmaske (Stoppfilm) bei dem Trockenätzen für den Siliziumoxidfilm 11 und ist eine der Schichten, die in der Hartmaskenschicht 6 enthalten ist, die hart bzw. schwierig in dem Trockenätzen für den Siliziumoxidfilm 11 zu ätzen ist. Weiterhin kann ein nichteinkristalliner Siliziumfilm, z.B. ein amorpher Siliziumfilm, anstatt des polykristallinen Siliziumfilmes 5 verwendet werden.
Der sechste Schritt
Nach dem Entfernen des Resists 41 von 5 wird nur der polykristalline Siliziumfilm 5 durch Trockenätzen unter Verwendung von beispielsweise CF₄-Gas entfernt (siehe 6). In diesem Fall dient im Gegensatz zu dem fünften Schritt des Siliziumoxidfilms 2, d.h. der unterliegende Oxidfilm 2, als Hartmaske (Stoppfilm) bei dem Trockenätzen für den polykristallinen Sili ziumfilm 5. Somit dienen der polykristalline Siliziumfilm 5 und der unterliegende Oxidfilm 2 in dem fünften bzw. sechsten Schritt als Hartmaske (Stoppfilm). Daher wird der erste Schritt als ein Schritt zum Bilden der Hartmaskenschicht 6, die Schichten enthält, die als Hartmaske bei dem selektiven Entfernen des Siliziumoxidfilmes 11 in dem aktiven Bereich 30 dient, betrachtet (siehe 1).
Der Siliziumoxidfilm 2, der der unterliegende Oxidfilm von 6 ist, wird durch Naßätzen unter Verwendung von Flußsäure derart entfernt, daß ein keilförmiges Vorrichtungstrenndielektrikum, das aus dem Siliziumoxidfilm 11 gebildet ist, in dem Graben 21 gebildet wird, wie in 7 gezeigt ist. Im folgenden wird der vergrabene Oxidfilm 11 ebenfalls als keilförmiges Vorrichtungstrenndielektrikum 11 bezeichnet.
Bei der Halbleitervorrichtung mit der Vorrichtungstrennstruktur, die durch die obigen Schritte erhalten wird, weisen ein oberer Abschnitt des Vorrichtungstrenndielektrikums, das aus dem Siliziumoxidfilm 11 gebildet ist, und die Oberfläche 1S des Halbleitersubstrates 1 jeweils eine exzellentere Flachheit auf, als die, die durch das herkömmliche CMP abgeflacht sind. Bezüglich einer Mehrzahl von Vorrichtungstrenndielektrika sind ihre Höhen von der Oberfläche 1S des Halbleitersubstrates 1 zu den oberen Abschnitten der Vorrichtungstrenndielektrika (die Siliziumoxidfilme 11) gleichmäßiger als die der Vorrichtungtrennung, die durch das herkömmliche CMP abgeflacht ist.
Effekt des ersten bevorzugten Ausführungsbeispiel
Das Herstellungsverfahren der Halbleitervorrichtung des ersten bevorzugten Ausführungsbeispieles verhindert somit einen schwierigen Fall der bekannten Technik, bei dem der Stoppfilm (der Siliziumnitridfilm 103 von 24) unnötig beim Polieren des Siliziumoxidfilmes 111 (siehe 2), der durch das herkömmliche CMP gebildet ist, poliert wird, wie in 24 gezeigt ist, da die Oberfläche des Siliziumoxidfilmes 11 in dem Vorrichtungstrennbereich 20 mit dem Resist 41 bedeckt ist und nur der freigelegte Siliziumoxidfilm 11 in dem aktiven Bereich 30 trockengeätzt wird und weiterhin der polykristalline Siliziumfilm 5 als Stoppfilm beim Trockenätzen dient. Daher ist es möglich, notwendige und ausreichende Größen des Siliziumoxidfilmes 11 zu ätzen, ohne den polykristallinen Siliziumfilm 5 zu verlieren oder Teile des Halbleitersubstrates 1 zu ätzen ([1]).
Andererseits hängt die Filmdicke des vergrabenen Oxidfilmes 11 nicht mehr von dem zweidimensionalen Muster des aktiven Bereiches 30 und des Vorrichtungtrennbereiches 20 ab, die auf der Oberfläche 1S des Halbleitersubstrates 1 gebildet sind, da es von den Filmbildungseigenschaften des Filmbildungsverfahrens, wie zum Beispiel HDP-CVD, bei dem das Ätzen und das Abscheiden gleichzeitig durchgeführt werden, möglich ist, das Siliziumoxid 11 in dem Graben 21 fast eben mit der gleichen Filmdicke ohne Abhängigkeit von der Breite des Grabens 21 in dem Vorrichtungstrennbereich 20 und ohne Erzeugens einer Naht zu vergraben. Daher wird die Variation der Höhe des vergrabenen Oxides 11, das in dem Halbleitersubstrat 1 vergraben ist (die Höhe geht von der Oberfläche 1S des Halbleiters 1 zu dem oberen Abschnitt (die oberste Oberfläche) des vergrabenen Oxidfilmes 11 oder von dem Bodenabschnitt des Grabens 21 zu dem oberen Abschnitt (die oberste Oberfläche) des vergrabenen Oxidfilmes 11), ausreichend kleiner als die des vergrabenen Oxides 111 (siehe 26), das durch Polieren unter Verwendung des herkömmlichen CMP gebildet ist, so daß die Ebenheit des Vorrichtungstrennbereiches 20 sehr gut wird ([2]).
Da weiterhin das CMP nicht in dem Prozeß des Abflachen des aktiven Bereiches 30 und des Vorrichtungstrennbereiches 20 verwendet wird, ist es möglich, jede vorhandene Schwierigkeit, die durch den Abflachungsprozeß unter Verwendung des CMP verursacht wird, zu verhindern. Daher kann die Oberfläche 1S des Halbleiter substrates 1 in dem aktiven Bereich 30 eine sehr gute Ebenheit aufweisen ([3]).
Mit den obigen Effekten [2] und [3] können ein Zwischenschichtisolierfilm, eine Elektrodenverbindungsschicht und ähnliches, die auf der Oberfläche 1S des Halbleitersubstrates 1 in dem aktiven Bereich 30 oder auf dem vergrabenen Oxid 11, das als das Vorrichtungstrenndielektrikum dient, gebildet sind, eine ausgezeichnete Ebenheit aufweisen, und daher ist das Herstellungsverfahren der Halbleitervorrichtung des ersten bevorzugten Ausführungsbeispieles bevorzugt zum Herstellen einer Halbleitervorrichtung mit Mehrschichtverbindungsstruktur.
Da es möglich ist, die Ungleichmäßigkeit und die Instabilität der Ebenheit, die durch CMP verursacht ist, zu verhindern, kann die Halbleitervorrichtung eine noch höhere Ausbeute erreichen ([4]). Da es weiterhin nicht notwendig ist, CMP zu verwenden, das hohe Kosten verursacht, ist es möglich, die Kosten des Herstellungsprozeß zu reduzieren ([5]). Verglichen mit der bekannten Technik ( US 5 498 565 ) zum Abflachen des Siliziumoxidfilmes 11 unter Verwendung von Ätzen und CMP zusammen, vereinfacht das Verfahren des ersten bevorzugten Ausführungsbeispiels den Prozeß und ermöglicht die Reduzierung der Kosten für die Herstellungssteuerung ([6]).
Mit den obigen Effekten [1] bis [6] wird eine hoch integrierte Halbleitervorrichtung mit stark reduzierter Größe, die einen stabilen Betrieb durchführen kann, durch das Herstellungsverfahren der Halbleitervorrichtung des bevorzugten Ausführungsbeispieles erzielt.
Zweites bevorzugtes Ausführungsbeispiel
Das Herstellungsverfahren der Halbleitervorrichtung des zweiten bevorzugten Ausführungsbeispieles, das im folgenden diskutiert wird, basiert auf dem gleichen technischen Konzept wie das Ver fahren des ersten bevorzugten Ausführungsbeispieles, und das Verfahren des zweiten bevorzugten Ausführungsbeispiel ist bevorzugt darin, daß es auf eine Ausrichtungsgenauigkeit in der Photolithographie des Resistes reagieren kann.
Nun wird mit Bezug zu den Querschnitten von 8-14, die die Herstellungsschritte zeigen, die Diskussion einer Struktur der Halbleitervorrichtung und eines Herstellungsverfahrens der Halbleitervorrichtung entsprechend dem zweiten bevorzugten Ausführungsbeispiel angegeben, wobei sich auf den Unterschied von denen des ersten Ausführungsbeispieles konzentriert wird.
Wie in dem ersten bevorzugten Ausführungsbeispiel wird der Vorrichtungstrennbereich 20 von 8 unterscheidbar unter Verwendung der Bezugszeichen 20A, 20C und 20E dargestellt und wird der aktive Bereich 30 von 8 unterscheidbar unter Verwenden der Bezugszeichen 30B, 30D und 30F dargestellt. Elemente in dem Vorrichtungstrennbereich 20 und dem aktiven Bereich 30 sind ebenfalls unterscheidbar dargestellt und das gleiche trifft auf 9 und die folgenden Figuren zu.
Der erste Schritt
Zuerst wird der Siliziumoxidfilm 2 (im folgenden als auch unterliegender Oxidfilm 2 bezeichnet) durch thermische Oxidation auf der Oberfläche 1S des Halbleitersubstrat 1, dessen Basismaterial beispielsweise Silizium ist, derart gebildet, daß er eine Dicke von 10–50nm aufweist, und ein polykristalliner Siliziumfilm 15 wird derart auf der Oberfläche des Siliziumoxidfilmes 2 gebildet, daß er eine Dicke aufweist, die größer ist als ein vorbestimmter Wert. Der vorbestimmte Wert der Filmdicke ist der größe Wert von dem Zweifachen eines Ausrichtungsspielraumes (2a) (der Ausrichtungsspielraum ist ein denkbarer maximaler Wert einer Fehlausrichtung und durch "a" dargestellt) oder einer Summe des Ausrichtungsspielraumes a und einer Hälfte der minimalen Entwurfsgröße (durch r dargestellt) (a+r/2). Der Grund und Effekt zum Festlegen der Filmdicke des polykristallinen Siliziumfilmes 15, wie oben angegeben, wird später diskutiert.
Der zweite Schritt
Als nächstes werden Abschnitte des polykristallinen Siliziumfilmes 15 und des unterliegenden Oxidfilmes 2, die der Vorrichtungstrennbereich 20 werden sollen, durch anisotropes Ätzen mit einem Photolithographiemuster als Maske, wie in 8 gezeigt ist, derart geöffnet, daß Gräben 21 gebildet werden, die sich von der Oberfläche 1S des Halbleitersubstrates 1 bis zu einer Tiefe von ungefähr 100–500nm erstrecken.
In dem Herstellungsverfahren der Halbleitervorrichtung des ersten und zweiten bevorzugten Ausführungsbeispieles kann der Siliziumoxidfilm, der durch thermische Oxidation oder CVD auf dem polykristallinen Siliziumfilm 5 oder 15 gebildet ist, als Maske für das anisotrope Ätzen zum Bilden der Gräben verwendet werden. In diesem Fall sollten die folgenden Punkte angemerkt werden. Zuerst wird eine andere Photolithographie zum Bemustern des als Maske zu verwendenden Siliziumoxidfilmes benötigt. Als zweites sind in dem Verfahren des zweiten bevorzugten Ausführungsbeispieles dieser Siliziumoxidfilm und ein Siliziumoxidfilm 11F, der durch HDP-CVD (siehe 9) gebildet ist, vereint und werden als vereinter Oxidfilm in dem Naßätzschritt, der später diskutiert wird, entfernt. In diesem Fall ist es notwendig, eine Definition der Menge der in dem Naßätzen, was später diskutiert wird, zu ätzenden Filme zu ändern, da eine Form eines Vorsprungs (die einem Vorsprung 11T von 11 entspricht) unterschiedlich ist.
Der dritte Schritt
Der Siliziumoxidfilm 11 wird beispielsweise durch HDP-CVD auf einer Oberfläche des polykristallinen Siliziumfilmes 15 und in dem Graben 21 abgeschieden, und dadurch wird der Siliziumoxid film 11 (vergrabene Oxidfilme 11A, 11C und 11E) in dem Graben 21 vergraben. Speziell wird der Graben 21 mit dem Siliziumoxidfilm 11 auf ein Niveau der Oberfläche des polykristallinen Siliziumfilmes l5 gefüllt. In diesem Fall entspricht der Maximalwert der Filmdicke der Siliziumoxidfilme 11B, 11D und 11F, die auf dem polykristallinen Siliziumfilm 15 gebildet sind, einer Summe der Filmdicke des polykristallinen Siliziumfilmes 15 und des Siliziumoxidfilmes 2 und einer Tiefe (Höhe) des Grabens von der Oberfläche 1S des Halbleitersubstrates 1. Die folgende Diskussion wird mit einem Fall angegeben, bei dem der Siliziumoxidfilm 11 durch HDP-CVD gebildet wird.
Der vierte Schritt
Das Resist 41S wird auf der gesamten Oberfläche des Siliziumoxidfilmes (siehe 3) gebildet, und das Resist 41S wird durch Photolithographie derart bemustert, daß das Resist 41 einer vorbestimmten Form gebildet wird, wie in 10 gezeigt ist. In diesem Fall wird das Bemustern derart gemacht, daß die vorbestimmte Form des Resistes 41 sich von einem Endabschnitt des Vorrichtungstrennbereiches 20 zu der Seite des aktiven Bereiches 30 um nur eine Länge des Ausrichtungsspielraumes a erstrecken kann. Im folgenden wird der Abschnitt des Resists 41, der sich von dem Endabschnitt des Vorrichtungstrennbereiches 20 zu der Seite des aktiven Bereiches 30 erstreckt, als der zweite Resistabschnitt 42 (siehe 10) bezeichnet, wenn eine Unterscheidung benötigt wird.
In einem zu kleinen Bereich, der in dem aktiven Bereich 30 enthalten ist, z.B. der aktive Bereich 30B von 10, wird der Resist 41 auf der gesamten Oberfläche des Bereiches gebildet, wenn sich der Resist 41 von den Enden der benachbarten Vorrichtungstrennbereiche 20A und 20C zu den Seiten des aktiven Bereiches 30B derart erstreckt, daß die zweiten Resistabschnitte 42 in dem aktiven Bereich 30B gebildet werden, und wenn die Breite t eines Bereiches des aktiven Bereiches 30B, in dem der zweite Resistabschnitt 42 nicht vorhanden ist, nicht größer ist als die minimale Entwurfsgröße r der Halbleitervorrichtung. In diesem Fall wird der Abschnitt des aktiven Bereiches 30B, dessen Breite t nicht größer ist als die minimale Entwurfsgröße r als Ergebnis des Bildens des zweiten Resistabschnittes 42 in dem aktiven Bereich 30B als der dritte Resistabschnitt 43 (siehe 10) bezeichnet, wenn eine Unterscheidung benötigt wird. Der Grund und der Effekt des Bildens des zweiten und dritten Resistabschnittes wird später beschrieben.
Der fünfte Schritt
Mit dem Resist 41 von 10 als Maske wird der Siliziumoxidfilm 11, der nicht mit dem Resist 41 bedeckt ist, durch Trockenätzen mit beispielsweise CF₄-Gas derart entfernt, daß die Oberfläche des polykristallinen Siliziumfilmes 15 freigelegt wird, wie in 11 gezeigt ist. Bei diesem Entfernen dient der polykristalline Siliziumfilm 15, der etwas geätzt wird, als die Hartmaske (Stoppfilm) bei dem Trockenätzen des Siliziumoxidfilmes 11 und ist eine der Schichten, die eine Hartmaskenschicht 16 bilden, die bei dem Trockenätzen für den Siliziumoxidfilm 11 schwierig zu ätzen ist, ähnlich wie in dem ersten bevorzugten Ausführungsbeispiel.
Der sechste Schritt
Nach dem Entfernen des Resists 41 von 11 werden der Siliziumoxidfilm 11B und der aus dem Siliziumoxidfilm 11 gebildete Vorsprung 11T, der auf dem Endabschnitt des polykristallinen Siliziumfilmes 15 zurückgelassen ist, durch Naßätzen mit Flußsäure entfernt, wie in 12 gezeigt ist. Bei diesem Entfernen wird die Menge des zu ätzenden Siliziumoxidfilmes derart bestimmt, daß der Siliziumoxidfilm mit einer Filmdicke von dem größeren von dem Zweifachen des Ausrichtungsspielraumes a (2a) der Halbleitervorrichtung und einer Summe des Ausrichtungsspielraumes a und einer Hälfte der minimalen Entwurfsgröße r (a+r/2) der Halbleitervorrichtung ausreichend entfernt werden kann.
Danach wird der polykristalline Siliziumfilm 15 durch Trockenätzen mit beispielsweise Cl₂-Gas entfernt, wie in 13 gezeigt ist. Bei diesem Entfernen dient der unterliegende Oxidfilm 2 als die Hartmaske (Stoppfilm) bei dem Trockenätzen des polykristallinen Siliziumfilmes 15, ähnlich wie in dem ersten Ausführungsbeispiel. Daher wird ähnlich wie in dem ersten bevorzugten Ausführungsbeispiel der erste Schritt als ein Schritt des Bildens der Hartmaskenschicht 16 betrachtet, die Schichten enthält, die als Hartmaske beim selektiven Entfernen des Siliziumoxidfilmes 11 in dem aktiven Bereich 30 dienen.
Weiterhin wird der unterliegende Oxidfilm 2 durch Naßätzen mit Flußsäure derart entfernt, daß das keilförmige Vorrichtungstrenndielektrikum, das aus dem Siliziumoxidfilm 11 gebildet ist, in dem Graben 21 gebildet wird.
Wesentliche Punkte des zweiten bevorzugten Ausführungsbeispiels
Nun wird eine detaillierte Diskussion des Herstellungsverfahrens der Halbleitervorrichtung entsprechend dem zweiten bevorzugten Ausführungsbeispiel weiter mit Bezug zu 15-17 angegeben.
Wenn der Siliziumoxidfilm, wie in 9 gezeigt ist, zuerst durch das HDP-CVD abgeschieden wird, weist beispielsweise der Siliziumoxidfilm 11 auf der Oberfläche des polykristallinen Siliziumfilmes 15 (d.h. in dem aktiven Bereich 30 von 8) einen Querschnitt eines Dreiecks auf, wie schon erwähnt wurde. Eine geneigte Ebene von jedem Dreieck der Vorsprünge 11B und 11D weist einen Neigungswinkel von ungefähr 45° bezüglich der Oberfläche 1S des Halbleitersubstrates 1 von einem Endpunkt der Oberfläche des aktiven Bereiches, d.h. der Hartmaskenschicht 16 (d.h. der Oberfläche des polykristallinen Siliziumfilmes 15), auf. In 15, die jeweils den Vorsprung 11B und 11D zeigt, beträgt unter der Annahme, daß die Breite des aktiven Bereiches x beträgt, die Höhe davon x/2. Wenn die Breite des aktiven Bereiches größer ist als das Zweifache der Filmdicke des Siliziumoxidfilmes 11, der zu bilden ist, weist der Vorsprung einen trapezförmigen Querschnitt auf, ähnlich wie der Siliziumoxidfilm 11F von 9 als Beispiel.
16 ist ein Querschnitt, der die Halbleitervorrichtung nach dem fünften Schritt des zweiten bevorzugten Ausführungsbeispieles zeigt, und unterscheidet sich von 11, das den fünften Schritt des zweiten bevorzugten Ausführungsbeispieles zeigt, in der Breite des polykristallinen Siliziumfilmes 15 (d.h. die Breite des aktiven Bereiches). In 16 ist die Breite des aktiven Bereiches 30D eine Summe des Zweifachen des Ausrichtungsspielraumes a (2a) und der minimalen Entwurfsgröße r (2a+r) und die des aktiven Bereiches 30F ist nicht kleiner als die obige Breite (2a+r) .
Die Höhen der Vorsprünge 11B und 11D, die in dem aktiven Bereich 30 gebildet sind, betragen entsprechend r/2 und (a+r/2). Daher ist der Vorsprung 11D, der der Höchste von den Vorsprüngen 11 ist, in dem aktiven Bereich 30D vorhanden, dessen Breite eine Summe des Zweifachen des Ausrichtungsspielraumes a (2a) und der minimalen Entwurfsgröße r (2a+r) ist.
Wie in 16 gezeigt ist, werden in diesem Fall die Vorsprünge 11B und 11D nicht durch das Trockenätzen in dem fünften Schritt entfernt, da das Resist 41, das aus dem zweiten und dritten Resistabschnitt 42 und 43 besteht, derart gebildet wird, daß es die gesamte Oberfläche der aktiven Bereiche 30B und 30D entsprechend dem vierten Schritt bedeckt, wie oben beschrieben wurde.
Andererseits ist kein Vorsprung des Siliziumoxidfilmes auf der Oberfläche des freigelegten polykristallinen Siliziumfilmes 15F vorhanden, da der Siliziumoxidfilm 11F (siehe 9), der in dem aktiven Bereich 30 mit einer Breite von nicht weniger als (2a+r), z.B. der aktive Bereich 30F von 16, durch Trockenätzen in dem fünften Schritt entfernt wird. An einem Endabschnitt (ein Bereich mit einer Breite a von jeder Peripherie) der Oberfläche des polykristallinen Siliziumfilmes 15F wird jedoch der Vorsprung 11T (mit einer Höhe a), der durch den zweiten Resistabschnitt 42 maskiert ist, zurückgelassen.
Daher ist der höchste Vorsprung der Vorsprünge, die nach dem Trockenätzen zurückgelassen sind, der Vorsprung 11D (mit einer Höhe a+r/2), der in dem aktiven Bereich 30D (mit einer Breite 2a+r) gebildet ist, wenn das Resist 41 von 16 als Maske verwendet werden. Daher wird ein Prozeßparameter, wie zum Beispiel eine Zeit zum Ätzen, derart bestimmt, daß der Vorsprung 11D beim Naßätzen des sechsten Schrittes nach dem Entfernen des Resists 41 entfernt werden kann.
Ein Fall von 17, bei dem eine Fehljustierung mit maximaler Größe (Ausrichtungsspielraum a) in der Photolithographie (der vierte Schritt) auftritt, wird nun untersucht. 17 zeigt die Mißjustierung des Bemusterns des Resists 41 zu der rechten Seite bezüglich 16.
Die Vorsprünge 11B (mit einer Höhe r/2) und 11D (mit einer Höhe a+r/2) werden in dem fünften Schritt nicht geätzt, ähnlich dem Fall von 16. Da ein Siliziumoxidfilm (mit einer Breite 2a) an einem Endabschnitt des Siliziumoxidfilmes 11F (siehe 9), der auf der Oberfläche des polykristallinen Siliziumfilmes 15F an der Seite des Vorrichtungstrennbereiches 20E gebildet ist, mit dem zweiten Resistabschnitt 42 bedeckt ist, wird er im Gegensatz dazu nicht geätzt, und wird als der Vorsprung 11T (mit einer Höhe 2a) zurückgelassen.
In diesem Fall wird ein Ätzparameter (wie zum Beispiel eine Ätzzeit) für das Naßätzen mit Flußsäure in dem sechsten Schritt derart bestimmt, daß der höhere Vorsprung der Vorsprünge 11D (mit einer Höhe a+r/2) und 11T (mit einer Höhe 2a) entfernt werden kann.
Sogar wenn das HDP-CVD unter einer Filmbildungsbedingung durchgeführt wird, daß eine geneigte Ebene des Vorsprungs einen Neigungswinkel von nicht 45° aufweist, kann ein Parameter für das Naßätzen entsprechend einer ähnlichen geometrischen Untersuchung festgelegt werden.
Andererseits ist es, da ein oberer Abschnitt des vergrabenen Oxides 11, das als Vorrichtungstrenndielektrikum dient, ebenfalls auch die beiden Naßätzen, die Flußsäure verwenden, in dem sechsten Schritt geätzt wird, notwendig, einen Parameter derart zu bestimmen, daß der obere Abschnitt des vergrabenen Oxides 11 höher sein kann als die Oberfläche 1S des Halbleitersubstrates 1 nach den beiden Naßätzen. Daher wird in dem ersten Schritt des Herstellungsverfahrens der Halbleitervorrichtung entsprechend dem zweiten bevorzugten Ausführungsbeispiel die Filmdicke des polykristallinen Siliziumfilmes 15 derart bestimmt, daß sie nicht kleiner ist als die Größe des zu ätzenden Filmes in dem ersten Ätzen des sechsten Schrittes, d.h. nicht niedriger als die Höhe des höchsten Vorsprunges. Wenn die Filmdicke des polykristallinen Siliziumfilmes 15 höher als die Höhe des höchsten Vorsprunges bestimmt wird, ist es, da das Aspektverhältnis des Grabens 21 höher wird, um ein sorgfältiges Bilden des Siliziumoxidfilmes 11 sicherzustellen, bevorzugt, die Filmdicke des polykristallinen Siliziumfilmes 15 derart zu bestimmen, daß sie die Höhe des höchsten Vorsprungs ist.
Wenn der Siliziumoxidfilm 11 durch Trockenätzen unter Verwendung eines Resists mit dem zweiten Resistabschnitt 42 anstatt des Resists 41 und nicht mit dem dritten Resistabschnitt 43 als Maske entfernt wird, soll die Filmdicke des polykristallinen Siliziumfilmes 15 nicht kleiner als das Zweifache des Ausrichtungsspielraumes a sein (2a) (die beste Dicke des polykristallinen Silizi umfilmes 15 ist das Zweifache des Ausrichtungsspielraumes a (2a)).
Effekte des zweiten bevorzugten Ausführungsbeispieles
Das Herstellungsverfahren der Halbleitervorrichtung des zweiten bevorzugten Ausführungsbeispieles erzeugt die gleichen Effekte [1]–[6] wie das erste bevorzugte Ausführungsbeispiel und erzeugt weiterhin die folgenden hervorragenden Effekte.

(i) Erstens ist entsprechend dem Herstellungsverfahren der Halbleitervorrichtung des zweiten bevorzugten Ausführungsbeispieles der maximale Wert der Mißjustierung a, wenn eine Mißjustierung vorliegt, und das vergrabene Oxid 11 ist immer mit dem Resist 41 bedeckt, wie in 17 gezeigt ist, da das Resist 41 den zweiten Resistabschnitt 42 aufweist. Das vergrabene Oxid 11 wird daher nicht durch das Trockenätzen in dem fünften Schritt entfernt. Das erzeugt einen Effekt des Erhaltens des Siliziumoxides 11, das als Vorrichtungstrenndielektrikum dient, dessen obere Abschnitte sicher eben auf dem gleichen Niveau in der gesamten Oberfläche des Halbleitersubstrates 1 sind. Die Breite des zweiten Resistabschnittes 42 ist der Ausrichtungsspielraum a und wenn die Breite kleiner ist, kann der obige Effekt (i) nicht erreicht werden. Wenn sie größer ist, wird der obige Effekt (i) erreicht, aber die Höhe des Vorsprunges 11T von 17 wird höher. Das erhöht die Menge des zu ätzenden Siliziumoxidfilmes 11 durch Trockenätzen, wenn der Vorsprung 11T der Höchste ist, und der obere Abschnitt des vergrabenen Oxides 11 wird dadurch um Größen geätzt, die größer sind als der vorbestimmte Wert. Ein Erhöhen der Filmdicke des polykristallinen Siliziumfilmes 15 zum Verhindern dieser Situation macht das Aspektverhältnis des Grabens 21 größer. Daher sollte die Breite des zweiten Resistabschnittes 42 der Justierspielraum a sein.
(ii) Sogar wenn der Resist 41 den zweiten und dritten Resistabschnitt aufweist, werden, da die Höhe des nach dem Trockenätzen des Siliziumoxidfilmes 11 zurückgelassenen Vorsprunges (wie zum Beispiel die Vorsprünge 11B, 11D und 11T von 17) entweder nicht das Zweifache des Justierspielraumes a (2a) der Vorrichtung oder die Summe des Justierspielraumes a und die Hälfte der minimalen Entwurfsgröße r (a+r/2) übersteigt, alle diese Vorsprünge entsprechend dem Parameter für das Naßätzen, der wie oben bestimmt ist, entfernt und sie werden nicht in den folgenden Schritten zurückgelassen.
(iii) Da die Filmdicke des polykristallinen Siliziumfilmes 15 von 8 derart bestimmt ist, daß sie das größere des Zweifachen des Justierspielraumes a (2a) der Halbleitervorrichtung und einer Summe des Justierspielraumes a und der Hälfte der minimalen Entwurfsgröße r (a+r/2) der Halbleitervorrichtung ist, wird der obere Abschnitt des vergrabenen Oxides 11, das als Vorrichtungstrenndielektrikum dient, nicht niedriger als die Höhe der Oberfläche 1S des Halbleitersubstrates 1 nach dem Naßätzen mit Flußsäure beim Entfernen des Vorsprunges und des unterliegenden Oxidfilmes 2, und somit wird der gleiche Effekt wie in (i) erreicht.
(iv) Weiterhin weist entsprechend dem Herstellungsverfahren des zweiten bevorzugten Ausführungsbeispieles das Resist den zweiten Resistabschnitt 42 auf, der auf dem zu kleinen aktiven Bereich 30 vorhanden ist, und das Resist 41 wird auf der gesamten Oberfläche eines Bereiches des aktiven Bereiches 30, dessen Breite nicht größer ist als die minimale Entwurfsgröße, gebildet. Daher erzeugt das Herstellungsverfahren des zweiten bevorzugten Ausführungsbeispiel kein Muster, das nicht größer als die minimale Entwurfsgröße ist, und erzeugt nicht die Notwendigkeit zum Reduzieren der Entwurfsregel. Somit erzeugt das Verfahren des zweiten bevorzugten Ausführungsbeispiel den gleichen Effekt wie (i) in einer einfachen Art.

Anwendung des ersten und zweiten bevorzugten Ausführungsbeispieles
18-21 sind Querschnitte, die einen Herstellungsprozeß von beispielsweise einer DRAM-Speicherzelle in dem aktiven Bereich, der durch den Vorrichtungstrennbereich, der durch das Verfahren des ersten oder zweiten bevorzugten Ausführungsbeispiels gebildet ist, getrennt ist, zeigen. Eine detaillierte Diskussion wird im folgenden von einem Herstellungsprozeß der DRAM-Speicherzelle mit Bezug zu 18-21 angegeben, um die Vorteile der Vorrichtungstrennstruktur des Grabentyps, die durch den vorliegenden Prozeß erhalten wurde, zu zeigen, die für die Halbleitervorrichtung vorgesehen werden.
Zuerst wird durch das Verfahren des ersten oder zweiten bevorzugten Ausführungsbeispieles ein keilförmiges Vorrichtungstrenndielektrikum 51 in einem p-Siliziumsubstrat 1 derart gebildet, daß ein Vorrichtungstrennbereich 80 und ein aktiver Bereich 90 in dem Siliziumsubstrat 1 vorgesehen werden.
Danach wird, wie in 18 gezeigt ist, eine p-Wanne (nicht gezeigt) gebildet und ein Siliziumoxidfilm, der als Gateoxidfilm dienen soll, wird durch thermische Oxidation auf einer Oberfläche des aktiven Bereiches 90 in dem Siliziumsubstrat 1 derart gebildet, daß er eine Filmdicke von ungefähr l0,0nm (100Å) aufweist. Danach wird ein polykristalliner Siliziumfilm, der ein Gateelektrodenmaterial ist bzw. aufweist, durch CVD auf einer Oberfläche des Siliziumoxidfilmes derart gebildet, daß eine Filmdicke von ungefähr 100,0nm (1000Å) aufweist.
Mit einem Resist als Maske (nicht gezeigt), das in einem vorbestimmten Bereich durch Photolithographie gebildet ist, wird der polykristalline Siliziumfilm durch anisotropes Ätzen derart bemustert, daß eine aus dem polykristallinen Siliziumfilm gebildete Gateelektrode 62 und ein aus dem Siliziumoxidfilm gebildeter Gateoxidfilm 60 gebildet werden, wie in 18 gezeigt ist. Der Resist wird danach entfernt.
Mit dem Vorrichtungstrenndielektrikum 51 des Grabentyps, der Gateelektrode 62 und dem Gateoxidfilm 60 als Maske werden As-Ionen mit einer Dosis von 5×10¹³/cm² und eine Energie von 50keV derart implantiert, daß eine n-Schicht 61, die als Sourcebereich oder Drainbereich dienen soll, gebildet wird.
Ein Siliziumoxidfilm (nicht gezeigt) wird derart durch CVD abgeschieden, daß er eine Dicke von ungefähr 100,0nm (1000Å) aufweist und daß der Film die gesamte Oberfläche des Siliziumsubstrates 1 bedecken kann. Der Siliziumoxidfilm wird, wie in 18 gezeigt ist, derart anisotrop geätzt, daß ein Seitenwandisolierfilm 63 gebildet wird.
Ein Siliziumoxidfilm, der als ein Zwischenschichtisolierfilm 71 dienen soll, wird durch CVD auf der gesamten Oberfläche des Siliziumsubstrates 1 derart abgeschieden, daß er eine Dicke von ungefähr 700,0nm (7000Å) aufweist. Ein polykristallines Silizium von ungefähr 100,0nm (1000Å), das eine Dotierung enthält, und ein Wolframsilizid (WSi) von ungefähr 100,0nm (1000Å), die als Bitleitungsdraht dienen sollen, werden in einem Bitleitungskontaktloch und auf der gesamten Oberfläche des Zwischenschichtisolierfilmes abgeschieden. Das polykristalline Silizium und das Wolframsilizid (WSi) werden, wie in 19 gezeigt ist, derart bemustert, daß ein Bitleitungsdraht 72 gebildet wird.
Ein Siliziumoxidfilm, der als Zwischenschichtisolierfilm dienen soll, wird wieder durch CVD derart abgeschieden, daß er eine Dicke von ungefähr 700,0nm (7000Å) aufweist und daß der Film die gesamte Oberfläche des Zwischenschichtisolierfilmes 71 und des Drahtes 72 bedecken kann. Dieser Siliziumoxidfilm und der Siliziumoxidfilm 71 werden derart vereint, daß ein Zwischenschichtisolierfilm 91 gebildet wird. Es wird ein Speicherknotenkontaktloch an einem vorbestimmten Abschnitt in dem Zwischenschichtiso lierfilm 91 vorgesehen, und ein polykristallines Silizium (das als Bodenelektrode des Kondensators dienen soll), das eine Dotierung enthält, von ungefähr 800,0nm (8000Å) wird auf dem Zwischenschichtisolierfilm 91 und innerhalb des Speicherknotenkontaktloches abgeschieden. Das polykristalline Silizium wird, wie in 20 gezeigt ist, derart bemustert, daß ein Speicherknoten 81 nur in dem vorbestimmten Bereich gebildet wird.
Ein Siliziumoxinitridfilm (SiON-Film) 82, der als dielektrischer Film des Kondensators dienen soll, wird durch CVD derart abgeschieden, daß er eine Dicke von ungefähr 7,0nm (70Å) aufweist und daß der Film die gesamte Oberfläche des Zwischenschichtisolierfilmes 91 und des Speicherknotens 81 bedecken kann, wie in 21 gezeigt ist. Danach wird ein eine Dotierung enthaltender polykristalliner Siliziumfilm, der als eine obere Elektrode des Kondensators dienen soll, durch CVD derart abgeschieden, daß er eine Dicke von ungefähr 50,0nm (500Å) aufweist, wie in 21 gezeigt ist. Der polykristalline Siliziumfilm wird derart bemustert, daß eine Zellplatte 83 nur in einem vorbestimmten Bereich gebildet wird.
Durch den obigen Prozeß wird eine Zelle der DRAM-Vorrichtung fertiggestellt. Danach wird die DRAM-Vorrichtung mit peripheren Schaltungen mit Drähten verbunden, aber keine Diskussion über diese Verbindung, die nicht wesentlich in diesem Anwendungsbeispiel ist, wird angegeben.
Die durch den obigen Prozeß hergestellte DRAM-Vorrichtung weist die folgende Vorteile auf. Das keilförmige Vorrichtungstrenndielektrikum 51, das durch das Verfahren des ersten oder zweiten bevorzugten Ausführungsbeispieles hergestellt wird, weist keine Naht in dem Graben auf und weist einen oberen Abschnitt mit ausgezeichneter Ebenheit und eine gleichmäßige Höhe in dem Substrat 1 auf. Das Siliziumsubstrat 1 in dem aktiven Bereich 90 weist ebenfalls eine Oberfläche mit ausgezeichneter Ebenheit auf. Daher tritt keine elektrische Überlagerung zwischen den aktiven Bereichen auf und jede Vorrichtung kann unabhängig arbeiten, wodurch die DRAM-Vorrichtung einen stabilen Betrieb erreicht.
Weiterhin wird durch das Verfahren des ersten oder zweiten bevorzugten Ausführungsbeispieles die DRAM-Vorrichtung vorteilhaft mit niedrigen Kosten und höherer Ausbeute als die bekannte DRAM-Vorrichtung mit der Trennung des Grabentyps, die durch das Trockenätzen und das CMP zusammen gebildet ist, hergestellt. Da der Prozeß der vorliegenden Erfindung einfacher und leichter ist als der bekannte Prozeß, der das Trockenätzen und CMP zusammen verwendet, ist es speziell möglich, eine DRAM-Vorrichtung vorzusehen, die günstiger ist.

Claims

Herstellungsverfahren einer Halbleitervorrichtung mit einem ersten Schritt des Bildens einer Hartmaskenschicht (6, 16), die zumindest eine Schicht (2, 5, 15) enthält, auf einer Oberfläche (1S) eines Halbleitersubstrates (1), einem zweiten Schritt des Bildens eines als Vorrichtungstrennbereich (20) dienenden Grabens (21) und eines aktiven Bereiches (30), der ein anderer Bereich als der Vorrichtungstrennbereich (20) in dem Halbleitersubstrat (1) ist, durch Ätzen eines Teiles des Halbleitersubstrates (1) von einem vorbestimmten Bereich in einer Oberfläche der Hartmaskenschicht (6, 16), einem dritten Schritt des Bildens eines Dielektrikums (11) durch ein Filmbildungsverfahren, bei dem ein Ätzen und ein Abscheiden gleichzeitig durchgeführt werden, auf der Oberfläche der Hartmaskenschicht (6, 16) und in dem Graben (21) derart, daß das Dielektrikum (11) in dem Graben (21) bis zu dem gleichen Niveau wie die Oberfläche der Hartmaskenschicht (6, 16) vergraben wird, einem vierten Schritt des Bildens eines Resists (41, 42, 43) auf einer Oberfläche des Dielektrikums (11) zumindest in dem Vorrichtungstrennbereich (20), einem fünften Schritt des Entfernens eines Abschnitts des Dielektrikums (11) auf dem aktiven Bereich (30) mit dem Resist (41, 42, 43) als Maske, wobei der Abschnitt des Dielektrikums (11) nicht mit dem Resist (41, 42, 43) bedeckt ist, und einem sechsten Schritt des Entfernens des Resists (41, 92, 43) und der Hartmaskenschicht (6, 16) in dieser Reihenfolge.
Verfahren nach Anspruch 1, bei dem zumindest eine Schicht (5, 15), die in der Hartmaskenschicht (6, 16) enthalten ist, schwierig bei dem Trockenätzen für das Dielektrikum (11) zu ätzen ist, und der fünfte Schritt den Schritt des Entfernens des Abschnitts des Dielektrikums (11) durch Trockenätzen enthält.
Verfahren nach Anspruch 2, bei dem zumindest eine Schicht, die in der Hartmaskenschicht (6, 16) enthalten ist, ein nicht-einkristalliner Siliziumfilm (5, 15) ist.
Verfahren nach einem der Ansprüche 1 bis 3, bei dem der vierte Schritt den Schritt des Bildens des Resists (41, 42, 43) auf dem Dielektrikum (11) in dem aktiven Bereich (30) derart, daß sich das Resist (41, 42, 43) um eine Länge entsprechend einem Ausrichtungsspielraum (a) von einem Endabschnitt des Vorrichtungstrennbereiches (20) zu dem aktiven Bereich (30) erstreckt, enthält und der sechste Schritt den Schritt des Ätzens des Dielektrikums (11) mit Flußsäure vor dem Entfernen der Hartmaskenschicht (6, 16) und nach dem Entfernen des Resists (41, 42, 43) aufweist.
Verfahren nach Anspruch 4, bei dem die Hartmaskenschicht (6, 16) derart gebildet wird, daß sie eine Filmdicke aufweist, die größer ist als das Zweifache des Justierspielraumes (2a).
Verfahren nach Anspruch 4, bei dem der vierte Schritt den Schritt des Bildens eines anderen Resists auf der Oberfläche des Dielektrikums (11) in einem Bereich zwischen dem Resist, der sich zu dem aktiven Bereich (30) erstreckt, und einem benachbarten Resist davon, wenn der Bereich eine Länge aufweist, die nicht größer ist als eine minimale Entwurfsgröße der Halbleitervorrichtung, enthält.
Verfahren nach Anspruch 6, bei dem die Hartmaskenschicht (6, 16) derart gebildet wird, daß sie eine Filmdicke aufweist, die größer ist als das Größere von einerseits dem Zweifachen des Justierspielraumes (2a) und andererseits einer Summe (a+r/2) des Justierspielraumes (a) und einer Hälfte der minimalen Entwurfsgröße (r).
Halbleitervorrichtung mit einem Halbleitersubstrat (1), einer Mehrzahl von Gräben (21), die jeweils in dem Halbleitersubstrat (1) vorgesehen sind und sich von einer Oberfläche (1S) des Halbleitersubstrates (1) bis zu einer vorbestimmten Tiefe derart erstrecken, daß ein Vorrichtungstrennbereich (20) in dem Halbleitersubstrat (1) gebildet ist, und einer Mehrzahl von Dielektrika (11), die in der Mehrzahl von Gräben (21) ohne Spalt bis zu dem Niveau der einen Oberfläche des Halbleitersubstrates (1) vergraben sind und von der einen Oberfläche (15) vorstehen, wobei die Mehrzahl von Dielektrika (11) flache obere Abschnitte aufweisen und die oberen Abschnitte der Mehrzahl von Dielektrika (11) in der gleichen Höhe sind.