DE10029036C1 - Verfahren zur Erhöhung der Trenchkapazität - Google Patents

Verfahren zur Erhöhung der Trenchkapazität

Info

Publication number
DE10029036C1
DE10029036C1 DE10029036A DE10029036A DE10029036C1 DE 10029036 C1 DE10029036 C1 DE 10029036C1 DE 10029036 A DE10029036 A DE 10029036A DE 10029036 A DE10029036 A DE 10029036A DE 10029036 C1 DE10029036 C1 DE 10029036C1
Authority
DE
Germany
Prior art keywords
trench
etching
arsenic glass
arsenic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10029036A
Other languages
English (en)
Inventor
Klaus-Dieter Morhard
Irene Sperl
Klaus Penner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10029036A priority Critical patent/DE10029036C1/de
Priority to EP01111880A priority patent/EP1164638A3/de
Priority to TW090114144A priority patent/TW535264B/zh
Priority to US09/880,180 priority patent/US6544856B2/en
Application granted granted Critical
Publication of DE10029036C1 publication Critical patent/DE10029036C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Erhöhung der Trenchkapazität bei Deep Trench Kondensatoren, bei dem beim Standardverfahren nach der Ätzung des Arsenglases zusätzlich eine nasschemische Ätzung vorgenommen wird, wobei das durch das Austreiben des Arsenglases entstandene n·+· dotierte Substrat im Trench selektiv sowohl zum niedrig dotierten Substrat als auch zur Oxid- und zur Nitridschicht um etwa 20 nm aufgeweitet wird.

Description

Die Erfindung betrifft ein Verfahren zur Erhöhung der Trenchkapazität bei Deep Trench Kondensatoren als Spei­ cherelemente in Halbleiterbauelementen, mit einer in die Tie­ fe des Wafers reichenden flaschenförmigen Aufweitung, wobei sich auf dem Siliziumsubstrat eine Oxidschicht und auf dieser eine Nitridschicht befinden und in denen durch vorgelagerte fotolithografische Schritte eine Hard Maske ausgebildet ist, deren Öffnungen die Position des auszubildenden Trenches be­ stimmen, wobei das Silizium anschließend bis in eine Tiefe von 8 µm geätzt wird, um einen Trench auszubilden und nach­ folgend eine konforme Arsenglas-Abscheidung im Trench vorge­ nommen wird und anschließend die Schritte des Füllens des Trenches mit Fotolack, des Ätzens des Fotolackes bis in eine Tiefe von 2 µm, des Ätzens des Arsenglases selektiv zum Foto­ lack, des Veraschens des verbliebenen Fotolackes im Trench, des Austreibens des Arsens aus dem Arsenglas in das umgebende Substrat, so dass ein n+ dotiertes Substrat entsteht, sowie der Ätzung des Arsenglases und der Abscheidung des Nodedie­ lektrikums im Trench und des Abscheidens des n+ Poly- Siliziums, ausgeführt werden.
Speicherelemente werden üblicherweise als Kondensatoren aus­ geführt, mit denen es möglich ist, besonders geringe Struk­ turgrößen zu realisieren. Solche Kondensatoren müssen jedoch verschiedene Anforderungen erfüllen. Dies sind neben einer ausreichenden Kapazität insbesondere auch die Fähigkeit der Langzeitspeicherung der Informationen, d. h die Retention Time soll möglichst groß sein. Es muß also sichergestellt sein, dass möglichst keine oder geringe Leckströme zu benachbarten Halbleiterstrukturen fließen. Aus neueren Veröffentlichungen ist bekannt geworden, solche Speicherzellen als Deep Trench Kondensatoren auszuführen. Derartige Kondensatoren besitzen eine relativ geringe Kapazität, die mit weiter sinkender Strukturbreite ebenfalls reduziert wird. Die geringere Kapa­ zität verschärft jedoch die bereits genannten Probleme, indem insbesondere die Retention Time, d. h. die Ladungserhaltungs­ zeit, geringer wird.
Es hat sich jedoch bei der DRAM Entwicklung gezeigt, dass je­ de Strukturverkleinerung (Shrink) auch zu einer Verschlechte­ rung der Rention Time führt. Die Anforderungen an das Produkt bleiben jedoch gleich. Die bisher einzige praktisch angewand­ te Möglichkeit zur Lösung dieses Problems besteht darin, die Trenchkapazität zu erhöhen. Hierzu wurde von der Möglichkeit der Verwendung eines dünneren Nodedielektrikums Gebrauch ge­ macht. Allerdings zeigen sich hier deutliche Grenzen, die durch den Leckstrom durch das Dielektrikum limitiert werden.
Bessere Ergebnisse sind erreichbar, wenn derartige Deep Trench Kondensatoren mit einer in die Tiefe des Wafers rei­ chenden flaschenförmigen Aufweitung versehen werden. Dadurch wird eine deutliche Vergrößerung der Kondensatorfläche und somit eine Erhöhung der Kapazität erreicht. Allerdings ist die Realisierung einer derartigen flaschenförmigen Aufweitung relativ kompliziert, zumal gleichzeitig sichergestellt werden muß, dass zu benachbarten Speicherzellen keine Kurzschlüsse entstehen können, bzw. dass die Isolation zu benachbarten Strukturen noch ausreichend ist, um die Leckströme in Grenzen zu halten.
Die Herstellung derartiger Bottle Deep Trench Kondensatoren kann entweder durch Trocken- oder Naßätzprozesse mit nachfolgendem Auffüllen der geätzten Vertiefung und Aufweitung mit einem Nodedielektrikum erfolgen.
Ein Beispiel eines solchen Kondensators geht aus der US 58 91 807 hervor. Hierbei wird zunächst eine Ätzmaske durch Belich­ ten und Entwickeln eines Resists erzeugt, deren Struktur an­ schließend durch Trockenätzen, wie reaktives Ionenätzen, Plasmaätzen usw., in eine TEOS und eine darunterliegende Ni­ tridschicht übertragen wird, wodurch eine Hard-Maske ent­ steht. Anschließend wird der flaschenförmige Trench durch anisotropes reaktives Ionenätzen in zwei Schritten herge­ stellt. D. h. zunächst wird ein oberer Bereich mit einer leicht abgeschrägten Wandung und im zweiten Schritt die fla­ schenförmige Aufweitung in die Tiefe realisiert. Dabei werden für beide Ätzschritte durch reaktives Ionenätzen unter­ schiedliche Rezepturen bzw. Ätzparameter eingesetzt. Bei­ spielsweise kann der zweite Ätzschritt mit den gleichen Ätz­ gasen, aber anderer Oberflächentemperatur des Wafers oder Verringerung des Druckes innerhalb der Ätzkammer ausgeführt werden.
Problematisch ist in jedem Fall die genaue Parameterbestim­ mung und insbesondere die Festlegung von Ätzstopparametern, um das Überschreiten der vorgegebenen Ätztiefen sicherzustel­ len. Auch ist es schwierig, den Zeitpunkt zu bestimmen wann die flaschenförmige Aufweitung beendet werden muß.
Wenn der zweite Ätzschritt zu früh gestoppt wird, wird keine ausreichende Kapazitätsvergrößerung erreicht. Wird der zweite Ätzschritt zu spät gestoppt, besteht die Gefahr, dass zu be­ nachbarten Trenches oder aktiven Gebieten keine ausreichende Isolation mehr vorhanden ist, so dass mit einer Vergrößerung der Leckströme gerechnet werden muß.
Außerdem hat sich gezeigt, dass bei der Anwendung von Troc­ kenätzprozessen mit einem erhöhten Ausfall einzelner Spei­ cherzellen gerechnet werden muß.
Der übliche Standardprozeß zur Herstellung eines Deep-Trench- Kondensators umfaßt nach der Herstellung der Hard-Maske die Arbeitsschritte, dass das Silizium bis in eine Tiefe von 8 µm geätzt wird, um einen Trench auszubilden und nachfolgend eine konforme Arsenglas-Abscheidung im Trench vorgenommen wird. Anschließend wird der Trench mit Fotolack gefüllt und der Fo­ tolack bis in eine Tiefe von 2 µm geätzt. Das Arsenglases wird anschließend selektiv zum Fotolack geätzt und der verbliebe­ nen Fotolackes im Trench Verascht. Zur Erzeugung eines n+ dotierten Substrates wird das Arsen aus dem Arsenglas in das umgebende Substrat ausgetrieben und das Arsenglas im Trench durch Ätzen entfernt. Zum Schluß wird der Deep-Trench- Kondensator durch Abscheidung des Nodedielektrikums im Trench und des Abscheidens des n+ Poly-Siliziums fertiggestellt.
Der Erfindung liegt nunmehr die Aufgabe zugrunde, ein Verfah­ ren zur Erhöhung der Trenchkapazität zu schaffen, welches si­ cher zu handhaben ist und mit dem mit geringem Aufwand eine Erhöhung der Trenchkapazität um wenigstens 15-20% erreicht werden kann.
Die der Erfindung zugrundeliegende Aufgabenstellung wird bei einem Verfahren der eingangs genannten Art dadurch gelöst, dass nach der Ätzung des Arsenglases eine nasschemische Ät­ zung vorgenommen wird, wobei das durch das Austreiben des Ar­ senglases entstandene n+ dotierte Substrat selektiv sowohl zum niedrig dotierten Substrat als auch zur Oxid- und zur Ni­ tridschicht um etwa 20 nm aufgeweitet wird.
Mit diesem Verfahren wird einerseits eine wesentlich erhöhte Verfahrenssicherheit erreicht, da durch das selektive Ätzen des n+ hochdotierten Bereiches Kurzschlüsse (Shorts) zu be­ nachbarten aktiven Bereichen oder Transistoren sicher vermie­ den werden und dass andererseits durch das einfach zu reali­ sierende Verfahren eine deutliche Erhöhung der Trenchkapazi­ tät um 15-20% erreicht wird.
Vorzugsweise wird für das nasschemische Ätzen eine Polysili­ ziumätze verwendet, die aus einer Mischung aus konzentrierter Salpetersäure und konzentrierter Flußsäure besteht.
Zur weiteren Verbesserung der Selektivität kann der Polysili­ ziumätze Phosphorsäure und/oder Essigsäure beigemischt wer­ den.
Die Erfindung soll nachfolgend an einem Ausführungsbeispiel mit den wesentlichsten Verfahrenssschritten näher erläutert werden. In den zugehörigen Zeichnungen zeigen:
Fig. 1 ein mit einer Hard-Maske versehenes Si-Substrat
Fig. 2 den Trench nach Fig. 1 nach Erreichen der vollständi­ gen Ätztiefe, mit einem im Si-Substrat ausgebildeten n+ hochdotierten Bereich; und
Fig. 3 den fertiggestellten Trenchkondensator mit flaschen­ förmiger Aufweitung.
Aus Fig. 1 ist ein Si-Substrat 1 ersichtlich, bei dem in vor­ bereitenden Schritten eine Oxidschicht 2 und auf dieser eine Nitridschicht 3 aufgebracht worden sind, in denen mittels üblicher Fotolithografie eine sogenannte Hard Maske mit Öffnun­ gen 4 erzeugt worden ist. Diese Öffnungen 4 dienen in den noch zu beschreibenden nachfolgenden Ätzschritten als Ätzmas­ ke. Darüberhinaus können auf dem Si-Substrat weitere Zwi­ schenschichten, z. B. ARC-Schichten, d. h. Antireflexions­ schichten, vorhanden sein.
Anschließend kann der Trench 5 bis zu einer Tiefe von ca. 8 µm geöffnet werden, so dass dann im unteren Teil durch Diffu­ sion eine Buried Plate als n+ hochdotierter Bereich 6 erzeugt werden kann (Fig. 2). Die Buried Plate 6 kann im Si-Substrat 1 eine Tiefe von 2 µm erreichen.
In einem weiteren Ätzschritt, der jetzt als Nassätzschritt auszuführen ist, kann nun selektiv zur Oxidschicht 2 und zur Nitridschicht 3 in den n+ hochdotierten Bereich 6 geätzt wer­ den. Hierzu ist eine Polysiliziumätze, bestehend aus einer Mischung aus konzentrierter Salpetersäure und konzentrierter Flußsäure, geeignet. Eine weitere Verbesserung der Selektivi­ tät wird erreicht, wenn der Polysiliziumätze Phosphorsäure und/oder Essigsäure beigemischt wird.
Mit diesem Nassätzschritt wird im unteren Bereich des Tren­ ches 5 eine flaschenförmige Aufweitung 7 um ca. 20 nm er­ reicht. Dies führt zu der gewünschten Vergrößerung der Kapa­ zität des Trenchkondensators um 15 . . . 20%.
Nach der Ausbildung der flaschenförmigen Aufweitung 7 wird der Trenchkondensator fertiggestellt indem zunächst ein Node­ dielektrikum 8 abgeschieden wird, wonach dann der Trench 5 mit einem n+ Poly-Silizium 9 aufgefüllt wird.
Bezugszeichenliste
1
Si-Substrat
2
Oxidschicht
3
Nitridschicht
4
Öffnung
5
Trench
6
n+
hochdotierter Bereich
7
flaschenförmige Aufweitung
8
Nodedielektrikum
9
n+
dotiertes Poly-Silizium

Claims (4)

1. Verfahren zur Erhöhung der Trenchkapazität bei Deep Trench Kondensatoren als Speicherelemente in Halbleiter­ bauelementen, mit einer in die Tiefe des Wafers reichen­ den flaschenförmigen Aufweitung, wobei sich auf dem Sili­ ziumsubstrat eine Oxidschicht und auf dieser eine Nitrid­ schicht befinden und in denen durch vorgelagerte fotoli­ thografische Schritte eine Hard Maske ausgebildet ist, deren Öffnungen die Position des auszubildenden Trenches bestimmen, wobei das Silizium anschließend bis in eine Tiefe von 8 µm geätzt wird, um einen Trench auszubilden und nachfolgend eine konforme Arsenglas-Abscheidung im Trench vorgenommen wird und anschließend die Schritte des Füllens des Trenches mit Fotolack, des Ätzens des Foto­ lackes bis in eine Tiefe von 2 µm, des Ätzens des Ar­ senglases selektiv zum Fotolack, des Veraschens des ver­ bliebenen Fotolackes im Trench, des Austreibens des Ar­ sens aus dem Arsenglas in das umgebende Substrat, so dass ein n+ dotiertes Substrat entsteht, sowie der Ätzung des Arsenglases und der Abscheidung des Nodedielektrikums im Trench und des Abscheidens des n+ Poly-Siliziums ausge­ führt werden, dadurch gekennzeichnet, dass nach der Ätzung des Arsenglases eine nasschemische Ätzung vorgenommen wird, wobei das durch das Austreiben des Arsenglases entstandene n+ dotierte Substrat selektiv sowohl zum niedrig dotierten Substrat als auch zur Oxid- und zur Nitridschicht um etwa 20 nm aufgeweitet wird.
2. Verfahren nach Anspruch 1, dadurch gekenn­ zeichnet, dass das nasschemische Ätzen mit einer Polysiliziumätze durchgeführt wird.
3. Verfahren nach Anspruch 2, dadurch gekenn­ zeichnet, dass die Polysiliziumätze aus einer Mi­ schung aus konzentrierter Salpetersäure und konzentrier­ ter Flußsäure besteht.
4. Verfahren nach einem der Ansprüche 2 und 3, da­ durch gekennzeichnet, dass der Polysi­ liziumätze Phosphorsäure und/oder Essigsäure beigemischt wird.
DE10029036A 2000-06-13 2000-06-13 Verfahren zur Erhöhung der Trenchkapazität Expired - Fee Related DE10029036C1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10029036A DE10029036C1 (de) 2000-06-13 2000-06-13 Verfahren zur Erhöhung der Trenchkapazität
EP01111880A EP1164638A3 (de) 2000-06-13 2001-05-16 Verfahren zur Erhöhung Kapazität von Grabenkondensatoren
TW090114144A TW535264B (en) 2000-06-13 2001-06-12 Method for increase the trench capacitance
US09/880,180 US6544856B2 (en) 2000-06-13 2001-06-13 Method for increasing the trench capacitance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10029036A DE10029036C1 (de) 2000-06-13 2000-06-13 Verfahren zur Erhöhung der Trenchkapazität

Publications (1)

Publication Number Publication Date
DE10029036C1 true DE10029036C1 (de) 2001-08-09

Family

ID=7645530

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10029036A Expired - Fee Related DE10029036C1 (de) 2000-06-13 2000-06-13 Verfahren zur Erhöhung der Trenchkapazität

Country Status (4)

Country Link
US (1) US6544856B2 (de)
EP (1) EP1164638A3 (de)
DE (1) DE10029036C1 (de)
TW (1) TW535264B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142591A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Verfahren zum Herstellen einer Grabenstruktur

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7232718B2 (en) * 2003-09-17 2007-06-19 Nanya Technology Corp. Method for forming a deep trench capacitor buried plate
US7041553B2 (en) * 2004-06-02 2006-05-09 International Business Machines Corporation Process for forming a buried plate
US7223653B2 (en) * 2004-06-15 2007-05-29 International Business Machines Corporation Process for forming a buried plate
US7223669B2 (en) * 2004-06-16 2007-05-29 International Business Machines Corporation Structure and method for collar self-aligned to buried plate
US7157328B2 (en) * 2005-01-31 2007-01-02 Infineon Technologies Ag Selective etching to increase trench surface area
CN100435287C (zh) * 2006-04-03 2008-11-19 中芯国际集成电路制造(上海)有限公司 去除晶片针状缺陷的方法以及电容器的制造方法
US7863180B2 (en) * 2008-05-06 2011-01-04 International Business Machines Corporation Through substrate via including variable sidewall profile
TWI462223B (zh) * 2010-07-16 2014-11-21 Inotera Memories Inc 半導體電子元件結構及其製造方法
US8642456B2 (en) 2012-04-18 2014-02-04 International Business Machines Corporation Implementing semiconductor signal-capable capacitors with deep trench and TSV technologies

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891807A (en) * 1997-09-25 1999-04-06 Siemens Aktiengesellschaft Formation of a bottle shaped trench

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910008830B1 (ko) * 1988-08-18 1991-10-21 현대전자산업 주식회사 산화물벽과 질화물벽을 이용한 트렌치 측면벽 도핑방법 및 그 반도체 소자
US5148257A (en) * 1989-12-20 1992-09-15 Nec Corporation Semiconductor device having u-groove
JPH0637275A (ja) * 1992-07-13 1994-02-10 Toshiba Corp 半導体記憶装置及びその製造方法
US5692281A (en) * 1995-10-19 1997-12-02 International Business Machines Corporation Method for making a dual trench capacitor structure
US5618751A (en) * 1996-05-23 1997-04-08 International Business Machines Corporation Method of making single-step trenches using resist fill and recess
US6100132A (en) * 1997-06-30 2000-08-08 Kabushiki Kaisha Toshiba Method of deforming a trench by a thermal treatment
DE19842665C2 (de) * 1998-09-17 2001-10-11 Infineon Technologies Ag Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
GB2344215B (en) * 1998-11-26 2003-10-08 Siemens Plc Method of forming a buried plate
TW463286B (en) * 1999-05-07 2001-11-11 Mosel Vitelic Inc Manufacturing method of trench-type capacitor
US6071823A (en) * 1999-09-21 2000-06-06 Promos Technology, Inc Deep trench bottle-shaped etch in centura mark II NG
TW439267B (en) * 1999-11-29 2001-06-07 Winbond Electronics Corp Fabricating method of bottom electrode for buried type capacitor
US6365485B1 (en) * 2000-04-19 2002-04-02 Promos Tech., Inc, DRAM technology of buried plate formation of bottle-shaped deep trench

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891807A (en) * 1997-09-25 1999-04-06 Siemens Aktiengesellschaft Formation of a bottle shaped trench

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10142591A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Verfahren zum Herstellen einer Grabenstruktur
US6861312B2 (en) 2001-08-31 2005-03-01 Infineon Technologies Ag Method for fabricating a trench structure

Also Published As

Publication number Publication date
US6544856B2 (en) 2003-04-08
US20020018377A1 (en) 2002-02-14
EP1164638A2 (de) 2001-12-19
EP1164638A3 (de) 2006-08-02
TW535264B (en) 2003-06-01

Similar Documents

Publication Publication Date Title
DE3841588C2 (de)
DE102004032703B4 (de) Verfahren zum Ausbilden von Isolationsgebieten eines Halbleiterbauelements und Halbleiterbauelemente
DE19928781C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE19808168A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
EP1364373B1 (de) Verfahren zur herstellung eines speicherkondensators
DE102005063468B4 (de) Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators
DE102004043858A1 (de) Verfahren zur Herstellung einer Speicherzelle, einer Speicherzellenanordnung und Speicherzellenanordnung
DE19750378A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE10029036C1 (de) Verfahren zur Erhöhung der Trenchkapazität
DE102004009292B3 (de) Verfahren zum Bilden von Kontaktlöchern
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
EP1125328B1 (de) Verfahren zur herstellung einer dram-zellenanordnung
DE19852763B4 (de) Verfahren zur Herstellung eines Graben-Kondensators
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen
DE19710491C2 (de) Herstellungsverfahren für Halbleiterspeichervorrichtung
DE10142340B4 (de) Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
DE19739755A1 (de) Halbleitereinrichtung und zugehöriges Herstellungsverfahren
DE19843160B4 (de) Halbleitervorrichtung mit Grabentrennung und Verfahren zu dessen Herstellung mittels Vorplanarisierung
DE102004022602A1 (de) Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle
DE19923262C1 (de) Verfahren zur Erzeugung einer Speicherzellenanordnung
DE19856805B4 (de) Grabenisolierstruktur und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee