DE102004022602A1

DE102004022602A1 - Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle

Info

Publication number: DE102004022602A1
Application number: DE102004022602A
Authority: DE
Inventors: Christian Dr. Kapteyn; Jörn Dr. Regul
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2004-05-07
Filing date: 2004-05-07
Publication date: 2005-12-15
Also published as: TWI295492B; US20050260812A1; JP2005322914A; KR20060047738A; KR100646469B1; TW200607049A

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung eines Grabenkondensators (23) mit erster Kondensatorelektrode (6), erstem Kondensatordielektrikum (7), zweiter Kondensatorelektrode (8), zweitem Kondensatordielektrikum (9) und dritter Kondensatorelektrode (10), wobei die erste und die dritte Kondensatorelektrode miteinander verbunden werden. Bei dem erfindungsgemäßen Verfahren werden die erste und die dritte Kondensatorelektrode (6, 10) durch konforme Abscheideverfahren gebildet, während das erste Kondensatordielektrikum (7), die zweite Kondensatorelektrode (8) und das zweite Kondensatordielektrikum (9) durch nicht-konforme Abscheideverfahren gebildet werden. DOLLAR A Dadurch kann ein Grabenkondensator mit erhöhter Speicherkapazität bereitgestellt werden.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Grabenkondensators, auf ein Verfahren zur Herstellung einer Speicherzelle, auf einen Grabenkondensator sowie auf eine Speicherzelle mit einem derartigen Grabenkondensator.
Speicherzellen dynamischer Schreib-Lesespeicher mit wahlfreiem Zugriff (Dynamic Random Access Memory, DRAMs) umfassen in der Regel einen Speicherkondensator und einen Auswahltransistor. In dem Speicherkondensator wird eine Information in Form einer elektrischen Ladung gespeichert, die eine logische Größe 0 oder 1, darstellt. Durch Ansteuerung des Auslese- bzw. Auswahltransistors über eine Wortleitung kann die in dem Speicherkondensator gespeicherte Information über eine Bitleitung ausgelesen werden. Zur sicheren Speicherung der Ladung und Unterscheidbarkeit der ausgelesenen Information muss der Speicherkondensator eine Mindestkapazität aufweisen. Die untere Grenze für die Kapazität des Speicherkondensators wird derzeit bei ca. 25 fF gesehen.
Da von Speichergeneration zu Speichergeneration die Speicherdichte zunimmt, muss die benötigte Fläche der Eintransistor-Speicherzelle von Generation zu Generation reduziert werden. Gleichzeitig muss die Mindestkapazität des Speicherkondensators erhalten bleiben.
Bis zur 1 MBit-Generation wurden sowohl der Auslesetransistor als auch der Speicherkondensator als planare Bauelemente realisiert. Ab der 4 MBit-Speichergeneration wurde eine weitere Flächenreduzierung der Speicherzelle durch eine dreidimensionale Anordnung des Speicherkondensators erzielt. Eine Möglichkeit besteht darin, den Speicherkondensator in einem Graben zu realisieren. Als Elektroden des Speicherkondensators wirken in diesem Fall beispielsweise ein an die Wand des Grabens angrenzendes Diffusionsgebiet sowie eine dotierte Polysiliziumfüllung im Graben. Die Elektroden des Speicherkondensators sind somit entlang der Oberfläche des Grabens angeordnet. Dadurch wird die effektive Fläche des Speicherkondensators, von der die Kapazität abhängt, gegenüber dem Platzbedarf für den Speicherkondensator an der Oberfläche des Substrats, der dem Querschnitt des Grabens entspricht, vergrößert. Durch Reduktion des Querschnitts des Grabens bei gleichzeitiger Erhöhung seiner Tiefe lässt sich die Packungsdichte weiter erhöhen.
In der Vergangenheit sind zahlreiche Maßnahmen ergriffen worden, um die Speicherkapazität der Grabenkondensatoren zu erhöhen. Eine Maßnahme ist die Skalierung der Dicke des Speicherdielektrikums. Weiterhin kann die Oberfläche innerhalb des Grabenkondensators durch nasschemische Aufweitung der Grabenstruktur vergrößert werden (bottle). Darüber hinaus ist es möglich, die Oberfläche innerhalb des Grabens durch eine Aufrauung, beispielsweise durch HSG-Polysilizium-Beschichtung zu vergrößern.
Weitere Ansätze umfassen eine Minimierung der Elektronenverarmung der Kondensatorelektroden durch eine Erhöhung der Dotierung des Si-Elektrodenmaterials, beziehungsweise die Verwendung von Metall-Elektroden, wodurch zugleich der Widerstand der Elektroden drastisch verringert werden kann. Auch kann das bisherige NO-Dielektrikum durch ein high-k-Dielektrikum ersetzt werden, um die Kapazität des Grabenkondensators zu erhöhen.
Weiterhin wird angestrebt, Kondensatorgräben mit einer größeren Tiefe zu erzeugen. Bei den derzeit verwendeten Ätzverfahren zur Herstellung von Grabenkondensatoren werden zunehmend jedoch technische und ökonomische Grenzen erreicht, da beispielsweise die Ätzrate und die Selektivität der Ätzung mit zunehmender Tiefe abnimmt. Als Folge wird die Hartmaske für das Ätzen des Grabens an der Oberfläche in starkem Maße geätzt.

In der WO 2004/017394 wird ein Verfahren zum Abscheiden einer nichtkonformen dielektrischen Schicht beschrieben, indem durch Begrenzen einer Prozessmenge eines Vorstufenmaterials und/oder durch zeitliche Begrenzung des Abscheideverfahrens eine durch ein ALD-Verfahren (atomic layer deposition) erzeugte Schicht nur teilweise ausgebildet wird.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren bereitzustellen, mit dem ein Grabenkondensator mit einer hohen Kapazität erzeugt werden kann.
Der vorliegenden Erfindung liegt weiterhin die Aufgabe zugrunde, einen derartigen Grabenkondensator bereitzustellen.
Es ist weiterhin Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Speicherzelle mit einem derartigen Grabenkondensator anzugeben sowie eine Speicherzelle mit einem derartigen Grabenkondensator bereitzustellen.
Gemäß der vorliegenden Erfindung wird die Aufgabe gelöst durch ein Verfahren zur Herstellung eines Grabenkondensators, mit den Schritten:

(a) Bereitstellen eines Halbleiter-Substrats;
(b) Ätzen eines Grabens in eine Oberfläche des Halbleiter-Substrats, wobei eine Grabenwand erzeugt wird und der Graben eine Tiefe d, die in Bezug auf die Oberfläche des Haibleiter-Substrats gemessen ist, aufweist;
(c) Bilden einer ersten, an die Grabenwand angrenzenden Kondensatorelektrode;
(d) Durchführen eines Abscheideverfahrens einer ersten dielektrischen Schicht in der Weise, dass auf dem Bereich der sich in Schritt (c) ergebenden Oberfläche, der einen Abstand von höchstens d1 von der Oberfläche des Halbleiter-Substrats aufweist, eine vorgegebene Schichtdicke der ersten dielektrischen Schicht erzeugt wird, und auf dem Bereich der sich in Schritt (c) ergebenden Oberfläche, der einen Abstand von mindestens d3 von der Oberfläche des Halbleiter-Substrats aufweist, keine dieelektrische Schicht gebildet wird;
(e) Durchführen eines Abscheideverfahrens einer Schicht aus leitendem Material in der Weise, dass sich auf dem Bereich der sich in Schritt (d) ergebenden Oberfläche, der einen Abstand von höchstens d2 von der Oberfläche des Halbleiter-Substrats aufweist, eine Schicht aus dem leitenden Material ausbildet, und auf dem Bereich der sich in Schritt (d) ergebenden Oberfläche, der einen Abstand von mindestens d2 von der Oberfläche des Halbleiter-Substrats aufweist, kein leitendes Material abgeschieden wird, wobei d2 kleiner d1 ist, wodurch eine zweite Kondensatorelektrode gebildet wird;
(f) Durchführen eines Abscheideverfahrens einer zweiten dielektrischen Schicht in der Weise, dass auf dem Bereich der sich in Schritt (e) ergebenden Oberfläche, der einen Abstand von höchstens d1 von der Oberfläche des Halbleiter-Substrats aufweist, eine vorgegebene Schichtdicke der zweiten dielektrischen Schicht erzeugt wird, und auf dem Bereich der sich in Schritt (e) ergebenden Oberfläche, der einen Abstand von mindestens d4 von der Oberfläche des Halbleiter-Substrats aufweist, keine dieelektrische Schicht gebildet wird; und
(g) Ausbilden einer konformen Schicht aus einem leitenden Material, wodurch eine dritte Kondensatorelektrode gebildet wird, in der Weise, dass die erste und die dritte Kondensatorelektrode miteinander verbunden werden.

Zur Durchführung des erfindungsgemäßen Verfahrens wird somit zunächst ein Kondensatorgraben in die Oberfläche eines Halbleiter-Substrats geätzt. Sodann wird die erste Kondensatorelektrode ausgebildet. Dies kann beispielsweise durch Abscheiden einer konformen Metallschicht erfolgen.
Dazu kann insbesondere ein ALD-Verfahren (atomic layer deposition) eingesetzt werden. Bei diesem Verfahren, das an sich bekannt ist, wird in einer ersten Prozessphase ein erstes Vorstufenmaterial bzw. ein erster Präkursor einer Prozesskammer, in der sich das Substrat befindet, zugeführt. Durch einen als Chemiesorption bezeichneten Prozess lagert sich der erste Präkursor auf der Substratoberfläche und der gesamten Grabenwand ab. Dabei wird der erste Präkursor in der Regel modifiziert. Sobald alle Oberflächenbereiche mit dem modifizierten Präkursormaterial bedeckt sind, ist die erste Prozessphase der Abscheidung abgeschlossen und eine monomolekulare Teileinzellage aus einem modifizierten Präkursormaterial ist auf der Substratoberfläche und der Grabenwandoberfläche abgeschieden.
Danach werden die nichtabgeschiedenen Reste des ersten Präkursormaterials durch Spülen mit einem inerten Gas und/oder Abpumpen aus der Prozesskammer entfernt.
In einer zweiten Phase wird ein zweites Präkursormaterial in die Prozesskammer eingebracht, das sich nahezu ausschließlich auf der Teileinzellage aus dem ersten Präkursormaterial ablagert. Dabei werden die Präkursormaterialien in das Schichtma terial umgesetzt. Es bildet sich eine Einzellage (Monolayer) der zu erzeugenden Schicht. Nach einem Entfernen nicht abgeschiedener Anteile des zweiten Präkursormaterials aus der Prozesskammer ist ein Prozesszyklus des ALD-Prozesses abgeschlossen. Der Prozesszyklus wird solange wiederholt, bis aus den je Prozesszyklus abgeschiedenen Einzellagen eine Schicht vorher bestimmter Schichtdicke gebildet ist.
Bei den ALD-Prozessen zur Erzeugung konformer Schichten wird üblicherweise deren selbstlimitierender Charakter genutzt, wobei sich bei ausreichender Zufuhr der Präkursormaterialien unabhängig von einer Menge der zugeführten Präkursormaterialien, deren Zuflusscharakteristiken und einer Diffusions- und Reaktionsdynamik der Präkursormaterialien eine vollständige Deckschicht (conformal liner) nahezu gleichmäßiger Schichtdicke ergibt. Da die Abscheidung der Präkursormaterialien weitgehend durch Chemiesorption, nicht aber durch die dynamischen, diffusionsbestimmten Prozesse beschränkt wird, ergibt sich für ALD-Prozesse bei einer Abscheidung auf nicht planaren strukturierten Substratoberflächen eine sehr gute Kantenbedeckung.
In einem nächsten Schritt wird eine erste dielektrische Schicht nicht-konform abgeschieden. Genauer gesagt, erstreckt sich die abgeschiedene Schicht nur bis zu einer bestimmten Tiefe des Grabens mit einer vorbestimmten Schichtdicke, und in einem unteren Grabenteil wird gar kein dielektrisches Material mehr abgeschieden.
Dies kann insbesondere durch eine Modifikation des vorstehend beschriebenen ALD-Verfahrens erfolgen. Bei einem derartigen NOLA-Verfahren (non-conformal liner ALD) wird das erste Präkursormaterial derart zugeführt, dass sich in einem oberen Grabenbereich eine vollständige Lage des ersten Präkursorma terials ergibt, während sich in dem unteren Grabenbereich kein Präkursormaterial anlagert. Ein zwischen dem oberen und unteren Grabenbereich liegender Übergangsbereich, in dem ein Deckungsgradient vorliegt, weist – bezogen zur typischen Grabentiefe – eine nur geringe Ausdehnung auf, im vorliegenden Fall etwa mehrere hundert Nanometer. Eine solche gerichtete, systematische Belegung der Grabenwandoberfläche von der Substratoberfläche zur Substratrückseite hin ergibt sich üblicherweise bevorzugt dann, wenn mindestens eines der Präkursormaterialien einen geringen Desorptionskoeffizienten aufweist und in gegenüber einer für eine vollständige Bedeckung notwendigen Menge reduzierten Menge angeboten wird.
Weist das Präkursormaterial einen niedrigen Desorptionskoeffizienten auf, so ist die Wahrscheinlichkeit dafür, dass sich ein bereits adsorbiertes Molekül des Präkursormaterials wieder aus der Schicht entfernt, also desorbiert, sehr gering. Wird nun im Zuge eines ALD-Prozesses ein Vorstufenmaterial mit einem niedrigen Desorptionskoeffizienten, entsprechend einem hohen Haftkoeffizienten (sticking coefficient) vorgesehen, so wird beispielsweise ein in einer Substratoberfläche geätzter Graben von der Substratoberfläche her fortschreitend in die Tiefe bedeckt. Dabei erfolgt die Bedeckung abgesehen von einem kurzen Übergangsbereich vollständig und in gleichmäßiger Schichtdicke.
Voraussetzung dafür ist, dass das Präkursormaterial nur in begrenzter Menge angeboten wird, bzw. das Abscheideverfahren vor einem vollständigen Bedecken rechtzeitig abgebrochen wird und der Kammerdruck in der Prozesskammer so gewählt wird, dass eine ausreichend langsame Diffusion des Präkursormaterials in die Tiefe des Grabens sichergestellt ist.
Dies kann beispielsweise dadurch erreicht werden, dass die Menge bzw. Konzentration eines Präkursormaterials in der Prozesskammer, eine Abscheidedauer bzw. Steuerzeit des Präkursormaterials und/oder ein Prozessdruck in der Prozesskammer während der Abscheidung geeignet eingestellt werden.
Insbesondere kann dadurch, dass eines der Präkursormaterialien, bevorzugt eines mit einem hohen Haftkoeffizienten (sticking coefficient) in einer geringeren Menge bzw. Konzentration angeboten wird als für eine vollständige Bedeckung notwendig wäre, eine nicht-konforme Schicht erzeugt werden, ohne dass eine zeitliche Steuerung des Abscheidevorgangs notwendig ist.
Die erste dielektrische Schicht wird in der Weise abgeschieden, daß bis zu einer Tiefe d1 eine vorgegebene Schichtdicke erzeugt wird und ab einer Tiefe d3 gar keine Schicht mehr erzeugt wird. Die Differenz zwischen d3 und d1, das heißt der Übergangsbereich mit einer nicht klar definierten Schichtdicke, die jedoch einen Wert in dem Bereich zwischen 0 nm und der vorgegebenen Schichtdicke annimmt, beträgt üblicherweise einige 100 nm, beispielsweise 100 bis 1000 nm.
Darauffolgend wird zur Bildung einer zweiten Kondensatorelektrode eine nicht-konforme Schicht aus einem leitenden Material abgeschieden. Dies erfolgt nach prinzipiell demselben Verfahren wie vorstehend dargelegt, aber unter Verwendung anderer Präkursoren, damit eine leitende Schicht erzeugt wird.
Die zweite Kondensatorelektrode erstreckt sich bis zu einer Tiefe von d2, wobei d2 kleiner als d1 ist. Unterhalb von d2 wird kein leitendes Material abgeschieden. Bei der leitenden Kondensatorelektrode kann die Schichtdicke im unteren Bereich innerhalb des Grabens, das heißt, in der Nähe der Tiefe d2 ungleichmäßig sein, also abnehmen, solange ein durchgängiger elektrischer Kontakt zu den anderen Bereichen dieser leitenden Schicht sichergestellt ist. Es ist allerdings wichtig, dass die zweite Kondensatorelektrode vollständig von einer derartigen Schichtdicke der ersten bzw. zweiten dielektrischen Schicht umgeben, dass sie von den anderen Kondensatorelektroden elektrisch isoliert ist. Daher müssen die erste und die zweite dielektrische Schicht bis zu einer Tiefe d1, die größer als d2 ist, eine vorgegebene Schichtdicke aufweisen.
Anschließend wird eine nicht-konforme zweite dielektrische Schicht in der Weise abgeschieden, daß bis zu einer Tiefe d1 eine vorgegebene Schichtdicke vorliegt und ab einer Tiefe d4 keine dielektrische Schicht gebildet wird. Insbesondere kann d4 so groß wie d3 der ersten dielektrischen Schicht sein.
Schließlich wird zur Bildung einer dritten Kondensatorelektrode eine konforme Schicht aus einem leitenden Material abgeschieden und mit der ersten Kondensatorelektrode verbunden.
Die vorliegende Erfindung stellt somit ein Verfahren bereit, durch das durch eine geeignete Kombination von konformen und sogenannten nicht-konformen Abscheideverfahren ein Speicherkondensator mit einer erhöhten Speicherkapazität bereitgestellt werden kann.
Genauer gesagt, ist es durch das erfindungsgemäße Verfahren möglich, in einem Kondensatorgraben mehrere Kondensatorelektroden geeignet anzuordnen und derart miteinander zu verbinden, dass die Kapazität des Kondensators erhöht wird.
Durch eine geeignete Kombination von Schritten zum konformen Abscheiden und Schritten zum nicht-konformen Abscheiden lässt sich somit innerhalb des Kondensatorgrabens eine Vielschichtstruktur realisieren, durch die letztendlich die Kondensatorkapazität erhöht wird.
Insbesondere dadurch, dass Schichten nicht konform abgeschieden werden, ist es möglich, nach den nicht-konform abgeschiedenen Schichten abgeschiedene Schichten mit vor der nicht-konform abgeschiedenen Schichten elektrisch zu verbinden, ohne dass eine Strukturierung der Schichten vorgenommen werden muss. Insbesondere ist es nicht notwendig, Schichten, die zwischen zwei miteinander zu verbindenden Schichten liegen, mit einer geeigneten Schicht abzudecken bzw. zu maskieren und zurück zu ätzen, um einen elektrischen Kontakt zu ermöglichen.
Entsprechend kann durch die vorliegende Erfindung ein Speicherkondensator mit einer erhöhten Kapazität besonders einfach und ohne komplexe Verfahrensabläufe hergestellt werden.
Als Folge kann das Aspektverhältnis des sich ergebenden Grabenkondensators erhöht werden, da beispielsweise in dem schmalen Graben keine Abdeckschichten abgeschieden und strukturiert werden müssen.
Beispiele für Elektrodenmaterialien umfassen alle denkbaren Elektrodenmaterialien, die nicht-konform in einer kontrollierbaren Weise abgeschieden werden können. Eine kontrollierbare Weise heißt, daß bis zu einer bestimmten Tiefe eine durchgängige Schicht erzeugt wird und ab der bestimmten Tiefe kein Material mehr abgeschieden wird.
Beispiele für Elektrodenmaterialien umfassen TiN, TiHfN, HfN, TiA1N, TaN, HfAlN und Nanolaminate, das heißt, Mehrschicht-Strukturen aus verschiedenen, nur wenige Nanometer dicken Schichten aus diesen Materialien, oder Mischungen aus diesen Materialien. Die Elektrodenmaterialien müssen aber nicht notwendigerweise metallhaltig sein. Beispielsweise kann auch dotiertes, insbesondere hochdotiertes Polysilizium als Elektrodenmaterial verwendet werden.
Geeignete Präkursormaterialien für metallische Elektroden umfassen als erstes Präkursormaterial TiCl₄, Ti(OC₂H₅), Ti(OCH(CH₃)₂)₄, HfCl₄, Hf-t-butoxid, Hf-di-methyl-amid, Hf-ethyl-methyl-amid, Hf-diethyl-amid oder Hf(MMP)₄, TaCl₄, Tri-Methyl-Aluminium (TMA) und als zweites Präkursormaterial NH₃ oder H₂O und/oder O₃.
Geeignete dieelektrische Materialien umfassen alle denkbaren dielektrischen Materialien, die nicht-konform in einer kontrollierbaren Weise abgeschieden werden können. Das heißt insbesondere auch, dass der Übergangsbereich zwischen vorgegebener Schichtdicke und keiner abgeschiedenen Schicht möglichst klein in Bezug auf eine typische Grabentiefe ist. Beispiele für geeignete dielektrische Materialien umfassen Al₂O₃, HfO₂, ZrO₂, SiO₂, Pr₂O₃ und Nanolaminate oder Mischungen aus diesen Materialien.
Geeignete Präkursormaterialien für die dielektrischen Schichten umfassen TMA, HfCl₄, Hf-t-butoxid, Hf-di-methyl-amid, Hf-ethyl-methyl-amid, Hf-diethyl-amid oder Hf(MMP)₄, Si(NCO)₄, CH₃OSi(NCO)₃ als erstes Präkursormaterial und H₂O und/oder O₃ sowie NH₃ als zweites Präkursormaterial.
Nach dem Schritt zum Bilden der dritten Kondensatorelektrode kann zusätzlich der Schritt zum Abscheiden einer Polysiliziumfüllung ausgeführt werden. Dieser Schritt kann beispielsweise durchgeführt werden, wenn die dritte Kondensatorelektrode eine Schichtdicke aufweist, durch die der Graben nicht vollständig aufgefüllt wird. Für die weitere Verarbeitung des Grabenkondensators, insbesondere die nachfolgenden Rückätzschritte, ist es vorteilhaft, wenn ein (beispielsweise mit dem Material der dritten Kondensatorelektrode oder auch mit Polysilizium) gefüllter Graben vorliegt, damit die Angriffsfläche für die Ätzchemie wohldefiniert ist.
Vorzugsweise ist das Material der ersten und der dritten Kondensatorelektrode und insbesondere der ersten, zweiten und dritten Kondensatorelektrode identisch. Es können aber auch jeweils verschiedene Materialien verwendet werden, beispielsweise wenn eine unterschiedliche Temperaturbeständigkeit oder andere unterschiedliche Eigenschaften der leitenden Schichten erwünscht sind.
Vorzugsweise ist das Material der ersten und der zweiten dielektrischen Schicht identisch. Es können aber auch hier jeweils verschiedene Materialien verwendet werden, beispielsweise wenn eine unterschiedliche Temperaturbeständigkeit oder andere unterschiedliche Eigenschaften der dielektrischen Schichten erwünscht sind. Auch die Schichtdicken der ersten und der zweiten dielektrischen Schicht können je nach Zweckmäßigkeit bemessen sein und gleich oder auch voneinander verschieden sein.
Vorzugsweise ist die Differenz zwischen d und d1 kleiner als 1000 nm und weiterhin bevorzugt größer als 100 nm. Es wird angestrebt, diese Differenz so gering wie möglich zu machen, um eine möglichst große Kapazität des sich ergebenden Kondensators zu erhalten und doch eine elektrische Isolierung der zweiten Kondensatorelektrode von der ersten beziehungweise dritten Kondensatorelektrode sicherzustellen.
Vorzugsweise ist die Differenz zwischen d1 und d2 kleiner als 1000 nm und weiterhin bevorzugt größer als 100 nm. Auch hier wird angestrebt, diese Differenz so gering wie möglich zu machen, um eine möglichst große Kapazität des sich ergebenden Kondensators zu erhalten. Andererseits muß die Differenz so bemessen sein, daß die zweite Kondensatorelektrode sich nur bis zu einer Tiefe erstreckt, bei der die ausreichende Schichtdicke der ersten und zweiten dielektrischen Schicht eingehalten wird.
Es ist weiterhin vorgesehen, dass die vorstehend beschriebenen Schritte zum konformen und nicht konformen Abscheiden in geeigneter Kombination wiederholt werden, um eine noch größere Anzahl von Kondensatorelektroden innerhalb des Kondensatorgrabens zu realisieren.
Die vorliegende Erfindung stellt darüber hinaus ein Verfahren zur Herstellung einer Speicherzelle nach Anspruch 12 bereit.
Die erfindungsgemäße Aufgabe wird darüber hinaus gelöst durch einen Grabenkondensator, umfassend: eine erste Kondensatorelektrode, ein erstes Kondensatordielektrikum, eine zweite Kondensatorelektrode, ein zweites Kondensatordielektrikum eine dritte Kondensatorelektrode, die jeweils mindestens teilweise in einem Graben angeordnet sind, wobei die erste Kondensatorelektrode an eine Wand des Grabens angrenzt, und die erste Kondensatorelektrode mit der dritten Kondensatorelektrode elektrisch leitend verbunden ist und die zweite Kondensatorelektrode in einem zwischen der ersten und der dritten Kondensatorelektrode gebildeten Zwischenraum angeordnet ist und von der ersten Kondensatorelektrode durch das erste Kondensatordielektrikum und die zweite von der dritten Kondensatorelektrode durch das zweite Kondensatordielektrikum elektrisch isoliert ist.
Vorzugsweise hat der Graben eine Tiefe und einen kleinsten Durchmesser, wobei das Verhältnis von Tiefe zu kleinstem Durchmesser größer als 20 und insbesondere größer als 40 ist.
Die vorliegende Erfindung stellt somit einen Grabenkondensator mit einer Dreifach-Elektrodenanordnung und einem besonders hohen Aspektverhältnis bereit. Anders ausgedrückt kann bei besonders geringem Platzbedarf ein Grabenkondensator mit hoher Speicherkapazität bereitgestellt werden.
Üblicherweise sind Kondensatorgräben in Draufsicht nicht kreisförmig sondern oval gebildet. Das heißt, entlang zweier verschiedener Schnittrichtungen weisen sie zwei verschiedene Durchmesser auf. Weist der in dem Halbleiter-Substrat geätzte Graben sowie alle Teilgräben dieselben Durchmesser auf, so entspricht der kleinste Durchmesser dem kleinsten Durchmesser beziehungsweise der kleinsten Breite aller Teilgräben. Weist hingegen der oberste Teilgraben mindestens in einer Richtung einen kleinen Durchmesser als die darunter liegenden Teilgräben auf, so entspricht der kleinste Durchmesser dem kleinsten Durchmesser des obersten Teilgrabens.
Gemäß der vorliegenden Erfindung ist weiterhin bevorzugt, daß das Material der ersten und/oder zweiten Kondensatorelektrode ein Metall oder eine Metallverbindung ist. Dadurch kann die Leitfähigkeit der entsprechenden Kondensatorelektrode und außerdem die Kapazität des Speicherkondensators erhöht werden, da keine Raumladungszonen auftreten.
Die vorliegende Erfindung stellt darüber hinaus auch eine Speicherzelle nach Anspruch 20 bereit.
Die vorliegende Erfindung wird im Folgenden unter Bezugnahme auf die begleitenden Zeichnungen näher erläutert. Es zeigen:
1–6 Schritte zur Herstellung eines Grabenkondensators gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
7 einen Schritt bei einem alternativen Verfahren zur Herstellung eines Grabenkondensators;
8–11 Schritte zur Fertigstellung des Grabenkondensators gemäß dem ersten Ausführungsbeispiel der Erfindung;
12 eine Ansicht der fertigen Speicherzelle;
13 ein Layout in einer 8 F²-Zellenarchitektur; und
14 eine Veranschaulichung der aufgebrachten Schichten.
Auf eine Oberfläche 1 eines Halbleitersubstrats 2 werden eine 3 nm dicke SiO₂(Oxid)-Schicht 3 und eine 220 nm dicke Si₃N₄-Schicht 4 aufgebracht. Darauf wird eine 620 nm dicke BPSG-Schicht (nicht dargestellt) aufgebracht.
Unter Verwendung einer fotolithografisch erzeugten Maske (nicht dargestellt) werden die BPSG-Schicht, die Si₃N₄-Schicht 4 und die SiO₂-Schicht 3 in einem Plasma-Ätz-Prozess mit CF₄/CHF₃ strukturiert, so dass eine Hartmaske gebildet wird. Unter Verwendung dieser Hartmaske als Ätzmaske werden in einem weiteren Plasma-Ätzprozess mit HBr/NF₃ Gräben 5 in die Hauptfläche 1 geätzt, wobei innerhalb eines jeden Grabens 5 eine Grabenwand 11 freigelegt wird.
Nachfolgend wird durch eine nasse Ätzung mit H₂SO₄/HF die BPSG-Schicht entfernt.
Die Gräben 5 weisen beispielsweise eine Tiefe von 6,6 μm, eine Weite von 100 × 250 nm und einen gegenseitigen Abstand von 100 nm auf. Es ergibt sich der in 1 dargestellte Aufbau.
In einem nächsten Schritt wird die erste Kondensatorelektrode hergestellt. Die erste Kondensatorelektrode wird gemäß dem ersten Ausführungsbeispiel durch eine metallische Elektrode 6, die über ein n⁺-dotiertes Gebiet 25 an das Halbleiter-Substrat 2 angeschlossen ist, realisiert. Alternativ ist es aber auch möglich, die erste Kondensatorelektrode auf eine andere Weise, beispielsweise nur durch ein n⁺-dotiertes Gebiet zu realisieren.
Zur Herstellung des n⁺-dotierten Gebietes 25 muß zunächst, wie allgemein üblich, der obere Grabenbereich, in dem später der Isolationskragen gebildet werden wird, durch ein geeignetes Abdeckmaterial abgedeckt werden, um eine Ausdiffusion des Dotierstoffs in diesen Bereich zu vermeiden. Beispielsweise kann durch ein nicht-konformes Abscheideverfahren – wie vorstehend erläutert – abgeschiedenes Al₂O₃ als Abdeckmaterial verwendet werden.
Anschließend wird in dem nicht abgedeckten Bereich der Grabenwand 11 eine Dotierung nach bekannten Verfahren vorgenommen.
Dies kann beispielsweise durch Abscheiden einer Arsendotierten Silikatglasschicht in einer Schichtdicke von 50 nm und einer TEOS-SiO₂-Schicht in einer Dicke von 20 nm und einen anschließenden Temperschritt bei 1000°C, 120 Sekunden erfolgen. Dabei wird durch Ausdiffusion aus der Arsen-dotierten Silikatglasschicht in dem Halbleitersubstrat 2 ein n⁺-dotiertes Gebiet gebildet. Alternativ kann auch eine Gasphasendotierung durchgeführt werden, z.B. mit folgenden Parametern: 900°C, 3 Torr Tributylarsin (TBA) [33 %], 12 Minuten.
In einem zu Si₃N₄ und Silizium selektiven Ätzschritt mit NH₄F/HF werden die Arsen-dotierte Silikatglasschicht und die TEOS-SiO₂-Schicht wieder entfernt.
Darauffolgend wird das Abdeckmaterial für den Isolationskragenbereich wieder entfernt.
Anschließend wird die erste metallische Kondensatorelektrode 6 gebildet.
Diese kann beispielsweise aus TiN (Titannitrid) durch das wie vorstehend beschriebene ALD-Verfahren gebildet werden, indem zunächst ein erstes Präkursor-Gas, beispielsweise TiCl₄, in die Prozesskammer geleitet wird. Nachdem die Oberfläche abgesättigt ist, erfolgt ein Reinigungsschritt beispielsweise durch Einleiten eines inerten Gases und/oder Abpumpen der Prozesskammer. Anschließend wird das zweite Präkursor-Gas, beispielsweise NH₃, in die Prozesskammer eingeleitet. Es bildet sich eine erste Atomlage der TiN-Schicht. Wieder erfolgt ein Reinigungsschritt beispielsweise durch Einleiten eines inerten Gases und/oder Abpumpen der Prozesskammer.
Das Verfahren, das heißt das Einleiten von erstem und darauffolgend zweitem Präkursor-Gas wird so lange wiederholt, bis die gewünschte Schichtdicke der TiN-Schicht erreicht ist.
Im vorliegenden Beispiel wird eine Schichtdicke von 5 bis 10 nm für die erste Kondensatorelektrode 6 als angemessen erachtet.
Es ergibt sich der in 2 gezeigte Aufbau
Wie in 3 gezeigt ist, wird anschließend durch ein nicht-konformes Abscheideverfahren, wie vorstehend erläutert, eine etwa 4 bis 5nm dicke Al₂O₃-Schicht 7 abgeschieden. Dies kann beispielsweise unter Verwendung von TMA (Tetramethylaluminium) und H₂O- oder O₃-Gas als Präkursor-Gase erfolgen. Die Tiefe d1, bis zu der sich die vorgegebene Schichtdicke der Al₂O₃-Schicht erstreckt, beträgt etwa 6 μm.
Alternativ enthält die dielektrische Schicht 7 Al₂O₃, TiO₂, Ta₂O₅ oder andere bekannte dielektrische Materialien, die ebenfalls durch ein nicht-konformes Verfahren abgeschieden werden können.
Wie in 4 gezeigt ist, wird darauf folgend durch ein nicht-konformes Abscheideverfahren eine weitere 5 bis 20 nm dicke TiN-Schicht 8 als zweite Kondensatorelektrode abgeschieden. Die Tiefe d2, bis zu der sich die zweite Kondensatorelektrode erstreckt, beträgt etwa 5,5 μm.
Anschließend wird ein weiteres nicht-konformes Abscheideverfahren durchgeführt, durch das eine zweite dielektrische Schicht 9 abgeschieden wird. Die Parameter werden dabei genauso wie bei dem Abscheideverfahren zur Bildung der ersten dielektrischen Schicht eingestellt, so dass sich dieselbe Tiefe und auch Schichtdicke der sich bildenden Schicht ergibt.
Es ergibt sich der in 5 gezeigte Aufbau.
Wie in 6 gezeigt ist, wird nachfolgend eine weitere TiN-Schicht als dritte Kondensatorelektrode 10 durch ein konfor mes Abscheideverfahren gebildet. Gemäß diesem Ausführungsbeispiel wird diese TiN-Schicht in einer derartigen Schichtdicke gebildet, dass der Graben in seinem oberen Teil vollständig mit der TiN-Schicht ausgefüllt wird, während sich in seinem unteren Teil ein Lunker bildet.
Alternativ kann diese TiN-Schicht auch in einer kleineren Dicke ausgebildet werden, und anschließend kann noch eine Polysiliziumfüllung 12 nach bekannten Verfahren abgeschieden werden. Dies ist in 7 veranschaulicht.
Nachfolgend werden die aufgebrachten Schichten in geeigneter Weise zurück geätzt. Ausgangspunkt ist die in 6 gezeigte Grabenstruktur.
Zunächst wird die dritte Kondensatorelektroden-Schicht 10 beispielsweise durch eine nasschemische Ätzung mit Ammoniak und Wasserstoffperoxid (H₂O₂) selektiv zu der darunter liegenden dielektrischen Schicht 9 bis auf eine Tiefe von 1300 nm geätzt.
Darauf folgend wird die zweite dielektrische Schicht 9 selektiv zu der darunter liegenden zweiten Kondensatorelektroden-Schicht bis auf eine Tiefe von 1150 nm geätzt.
Es ergibt sich der in 8 dargestellte Aufbau.
Anschließend wird eine Isolationsfüllung 13 eingebracht. Dies kann beispielsweise durch Abscheiden von SiO₂ beispielsweise durch ein TEOS- oder HDP-Verfahren oder ein alternatives Verfahren zum Aufbringen eines dielektrischen Materials und anschließend trocken- oder nasschemisches Rückätzen erfolgen. Die Isolationsfüllung kann beispielsweise auf eine Tiefe von etwa 1000 nm unterhalb der Oberfläche 1 des Silizium-Substrats 2 zurückgeätzt werden.
Es ergibt sich der in 9 dargestellte Aufbau.
Nachfolgend werden die zweite Kondensatorelektroden-Schicht 8, die erste dielektrische Schicht 7 und die erste Kondensatorelektroden-Schicht 6 in aufeinanderfolgenden Schritten jeweils selektiv zueinander geätzt. Die zweite Kondensatorelektroden-Schicht 8, die für den Anschluß an den ersten Source/Drain-Bereich des Auswahltransistors vorgesehen ist, wird dabei weniger weit zurückgeätzt als die erste Kondensatorelektroden-Schicht 6 und die dielektrische Schicht 7. Insbesondere ist vorgesehen, dass die zweite Kondensatorelektroden-Schicht 8 auf eine Tiefe von 900 nm zurückgeätzt wird, während die erste Kondensatorelektroden-Schicht 6 und die erste dielektrische Schicht 7 auf dieselbe Höhe, auf der die Isolationsfüllung 13 oben abgeschlossen ist, zurückgeätzt werden, das heißt bis auf etwa 1000 nm unterhalb der Oberfläche 1 des Silizium-Substrats 2.
Es ergibt sich der in 10 dargestellte Aufbau.
Im Folgenden werden die weiteren Verfahrensschritte zur Herstellung eines Speicherkondensators und eines daran angeschlossenen Auswahltransistors für eine konventionelle Speicherzellenkonstruktion erläutert. Diese Verfahrensschritte und die Speicherzellenkonstruktion sind allgemein bekannt und werden lediglich der Vollständigkeit halber aufgeführt. Es ist offfensichtlich, daß der erfindungsgemäße Grabenkondensator auch mit beliebig anderen Zellkonzepten realisiert werden kann.
Zur Definition des Isolatorkragens 14 wird eine SiO₂-Schicht in einer Schichtdicke von 25 nm konform abgeschieden. Die abgeschiedene SiO₂-Schicht 14 wird darauf folgend anisotrop geätzt, wodurch der SiO₂-Isolationskragen im oberen Teil der Gräben hergestellt wird. Aufgabe des Isolationskragens 14 ist die Unterdrückung eines parasitären Transistors, der sich sonst an dieser Stelle ausbilden würde.
Anschließend wird eine n⁺-Polysiliziumschicht 15 abgeschieden, wodurch der Graben des Speicherkondensators im Kragenbereich aufgefüllt werden. Zur Vorbereitung der nachfolgend herzustellenden Buried-Kontakte wird das Polysilizium bis etwa 120 nm unter die Oberfläche 1 des Halbleiter-Substrats zurückgeätzt.
Zum Freilegen der Buried-Kontaktflächen wird der SiO₂-Kragenbereich 14 im oberen Bereich weggeätzt.
Es ergibt sich der in 11 dargestellte Aufbau.
Zur Vervollständigung der Buried-Kontakte wird nach Nitridierung der offenen Siliziumoberflächen nachfolgend wiederum eine n⁺-Polysiliziumschicht abgeschieden und durch chemisch-mechanisches Polieren bis auf die Oberfläche der Si₃N₄-Schicht 4 planarisiert. Die abgeschiedene Polysiliziumschicht wird bis ca. 40 nm unter die Oberfläche 1 zurückgeätzt (Recess-3-Ätzung).
Zur Definition aktiver Gebiete werden nachfolgend Isolationsstrukturen 16 erzeugt, die die aktiven Gebiete seitlich begrenzen. Dazu wird eine fotolithografisch erzeugte Maske (nicht dargestellt) gebildet, die die aktiven Gebiete bedeckt. Es folgt ein nicht-selektiver Ätzschritt mit CHF₃/N₂/NF₃, bei dem Si₃N₄, SiO₂ und Polysilizium geätzt wer den. Die Ätztiefe entspricht dabei der Tiefe der Grabenisolation. Anschließend wird die Fotoresistmaske entfernt. Darauf folgend wird eine dünne thermische SiO₂-Schicht auf Silizium durch Oxidation erzeugt.
Es folgt eine HDP-Abscheidung (High Density Plasma-Verfahren) von SiO₂ in einer Dicke von 250 nm. Durch chemisch-mechanisches Polieren bis auf die Oberfläche der Si₃N₄-Schicht 4, einem Ätzschritt in H₃PO₄, der Si₃N₄ angreift und einen Ätzschritt mit DHF (verdünnter Flusssäure), der SiO₂ angreift, wird die Isolationsstruktur 16 fertig gestellt und die Schichten der Hartmaske, die Si₃N₄-Schicht 4 und die. SiO₂-Schicht 3 entfernt.
Durch eine Sacrificial Oxidation wird nachfolgend ein Streuoxid gebildet. Es werden fotolithografisch erzeugte Masken und Implantationen eingesetzt zur Bildung von n-dotierten Wannen, p-dotierten Wannen und zur Durchführung von Einsatzspannungsimplantationen im Bereich der Peripherie und der Auswahltransistoren des Zellenfelds. Ferner wird eine hochenergetische Ionenimplantation zur Ausbildung eines n⁺-dotierten Gebietes 22, das die n⁺-dotierten Substratbereiche 25 benachbarter unterer Kondensatorelektroden 6 miteinander verbindet, durchgeführt (so genannte "Buried-Well-Implant").
Nachfolgend wird durch allgemein bekannte Verfahrensschritte der Transistor fertig gestellt, indem jeweils das Gateoxid sowie die Gate-Elektroden 17, entsprechende Leiterbahnen sowie die Source-/Drain-Elektroden 18, 19 definiert werden. Danach wird die Speicherzellenanordnung in bekannter Weise durch die Bildung weiterer Metallisierungsebenen fertig gestellt.
12 zeigt eine schematische Darstellung der sich ergebenden Speicherzelle. In den Gräben 5 sind jeweils die Grabenkondensatoren 23 mit erster Kondensatorelektrode 6, erster dielektrischer Schicht 7, zweiter Kondensatorelektrode 8, zweiter dielektrischer Schicht 9 und dritter Kondensatorelektrode 10 angeordnet. Die dritte Kondensatorelektrode 10 ist mit der ersten Kondensatorelektrode 6 leitend verbunden. Als Folge kann im Vergleich zu herkömmlichen Speicherkondensatoren die Elektrodenfläche und damit die Speicherkapazität beträchtlich erhöht werden.
Die zweite Kondensatorelektrode 8 ist über das Polysiliziumgebiet 20 und den dotierten Bereich 21 mit der ersten Source-/Drain-Elektrode 18 des Auswahltransistors 24 verbunden. Die Leitfähigkeit des sich zwischen erster und zweiter Source-/Drain-Elektrode 18, 19 ausbildenden leitfähigen Kanals wird über die Gate-Elektrode 17 gesteuert.
13 zeigt beispielhaft ein Layout für eine 8-F²-Zellarchitektur der beschriebenen Speicherzellen. Die Speicherzellenanordnung weist je Speicherzelle einen in einem der Gräben 5 angeordneten Speicherkondensator und einen planaren Auswahltransistor auf. Pro Speicherzelle ist ein Platzbedarf von 8 F² erforderlich, wobei F die kleinste herstellbare Strukturgröße in der jeweiligen Technologie ist. Die Bitleitungen BL verlaufen streifenförmig und in Draufsicht parallel zueinander, wobei die Breite der Bitleitung BL jeweils F und ihr gegenseitiger Abstand ebenfalls F beträgt. In Draufsicht senkrecht dazu verlaufen die Wortleitungen WL, die ebenfalls eine Breite von F und einen gegenseitigen Abstand von F aufweisen. Unterhalb der Wortleitungen WL und Bitleitungen BL sind aktive Gebiete A angeordnet, wobei oberhalb jedes aktiven Gebietes zwei Wortleitungen WL kreuzen. Die aktiven Gebiete A sind unterhalb benachbarter Bitleitungen BL jeweils versetzt gegeneinander angeordnet. In der Mitte der aktiven Gebiete A ist ein Bitleitungskontakt BLK angeordnet, der eine elektrische Verbindung zwischen der jeweiligen Bitleitung BL und dem aktiven Gebiet A ermöglicht. Die Gräben 5 sind jeweils unterhalb der Wortleitungen WL angeordnet. Innerhalb der aktiven Gebiete ist am Kreuzungspunkt zwischen einer der Bitleitungen BL und einer der Wortleitungen WL jeweils die Gate-Elektrode 17 des zugehörigen Auswahltransistors ausgebildet.
Die aktiven Gebiete A erstrecken sich jeweils zwischen zwei Gräben 5. Sie umfassen zwei Auswahltransistoren, die über einen gemeinsamen Bitleitungskontakt BLK mit der zugehörigen Bitleitung BL verbunden sind. Je nachdem, welche der Wortleitungen WL angesteuert wird, wird die Information aus dem Speicherkondensator, der sich in dem einen oder anderen der Gräben 5 befindet, ausgelesen.
14 veranschaulicht schematisch die Tiefen, bis zu denen sich die nicht-konform abgeschiedenen Schichten jeweils erstrecken.
Der in dem Halbleiter-Substrat 2 geätzte Graben 5 weist eine Tiefe d auf, das heißt, der vertikale Abstand des Bodens von der Oberfläche 1 des Halbleiter-Substrats 2 beträgt d. Bis zu einer Tiefe d1 haben die erste dielektrische Schicht 7 und die zweite dielektrische Schicht 9 eine vorgegebene Schichtdicke, wobei die Schichtdicke in Bezug auf die vorher gebildete Schicht gemessen ist. Anders ausgedrückt, werden die erste und die zweite dielektrische Schicht bis zu einer Tiefe d1 konform abgeschieden. Ab einer Tiefe d3 wird kein Material der ersten dielektrischen Schicht mehr abgeschieden, und ab einer Tiefe d4 wird kein Material der zweiten dielektrischen Schicht mehr abgeschieden. Vorzugsweise ist d3 gleich d4. Die Schicht 8 aus leitendem Material wird derart abgeschieden, dass sie sich bis zu einer Tiefe d2 erstreckt. Die Größen d1 und d2 sind derart bemessen, dass die Schicht 8 vollständig von dielektrischem Material umgeben ist. Anders ausgedrückt, d2 ist kleiner als d1.

1: Oberfläche
2: Halbleiter-Substrat
3: SiO₂-Schicht
4: Si₃N₄-Schicht
5: Graben
6: erste Kondensatorelektrode
7: erste dielektrische Schicht
8: zweite Kondensatorelektrode
9: zweite dielektrische Schicht
10: dritte Kondensatorelektrode
11: Grabenwand
12: Polysiliziumfüllung
13: Isolationsfüllung
14: Isolationskragen
15: n⁺-dotierte Polysiliziumfüllung
16: Isolationsstruktur
17: Gate-Elektrode
18: erste Source-/Drain-Elektrode
19: zweite Source-/Drain-Elektrode
20: Polysiliziumfüllung
21: n⁺-dotierter Bereich
22: n⁺-dotiertes Gebiet
23: Speicherkondensator
24: Auswahltransistor
25: n⁺-dotierter Bereich

Claims

Verfahren zur Herstellung eines Grabenkondensators, mit den Schritten: (a) Bereitstellen eines Halbleiter-Substrats (2); (b) Ätzen eines Grabens (5) in eine Oberfläche (1) des Halbleiter-Substrats (2), wobei eine Grabenwand (11) erzeugt wird und der Graben eine Tiefe d, die in Bezug auf die Oberfläche (1) des Halbleiter-Substrats (2) gemessen ist, aufweist; (c) Bilden einer ersten, an die Grabenwand (11) angrenzenden Kondensatorelektrode (6); (d) Durchführen eines Abscheideverfahrens einer ersten dielektrischen Schicht (7) in der Weise, dass auf dem Bereich der sich in Schritt (c) ergebenden Oberfläche, der einen Abstand von höchstens d1 von der Oberfläche (1) des Halbleiter-Substrats (2) aufweist, eine vorgegebene Schichtdicke der ersten dielektrischen Schicht (7) erzeugt wird, und auf dem Bereich der sich in Schritt (c) ergebenden Oberfläche, der einen Abstand von mindestens d3 von der Oberfläche (1) des Halbleiter-Substrats (2) aufweist, keine dieelektrische Schicht (7) gebildet wird; (e) Durchführen eines Abscheideverfahrens einer Schicht (8) aus leitendem Material in der Weise, dass sich auf dem Bereich der sich in Schritt (d) ergebenden Oberfläche, der einen Abstand von höchstens d2 von der Oberfläche (1) des Halbleiter-Substrats (2) aufweist, eine Schicht aus dem leitenden Material(8) ausbildet, und auf dem Bereich der sich in Schritt (d) ergebenden Oberfläche, der einen Abstand von mindestens d2 von der Oberfläche (1) des Halbleiter-Substrats (2) aufweist, kein leitendes Material abgeschieden wird, wobei d2 kleiner als d1 ist, wodurch eine zweite Kondensatorelektrode (8) gebildet wird; (f) Durchführen eines Abscheideverfahrens einer zweiten dielektrischen Schicht (9) in der Weise, dass auf dem Bereich der sich in Schritt (e) ergebenden Oberfläche, der einen Abstand von höchstens d1 von der Oberfläche (1) des Halbleiter-Substrats (2) aufweist, eine vorgegebene Schichtdicke der zweiten dielektrischen Schicht (9) erzeugt wird, und auf dem Bereich der sich in Schritt (e) ergebenden Oberfläche, der einen Abstand von mindestens d4 von der Oberfläche (1) des Halbleiter-Substrats (2) aufweist, keine dieelektrische Schicht (9) gebildet wird; und (g) Ausbilden einer konformen Schicht (10) aus einem leitenden Material, wodurch eine dritte Kondensatorelektrode gebildet wird, in der Weise, dass die erste und die dritte Kondensatorelektrode miteinander verbunden werden.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt (c) zum Bilden der ersten Kondensatorelektrode (6) den Schritt zum Dotieren des an die Grabenwand angrenzenden Substratbereichs (25) umfasst.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Schritt (c) zum Bilden der ersten Kondensatorelektrode (6) den Schritt zum konformen Abscheiden einer Metallschicht umfasst.
Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch den zusätzlichen Schritt zum Abscheiden einer Polysiliziumfüllung (12), der nach Schritt (g) ausgeführt wird.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Material der ersten (6) und der dritten Kondensatorelektrode (10) identisch ist.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Material der ersten, zweiten und dritten Kondensatorelektrode (6, 8, 10) identisch ist.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Material von einer Kondensatorelektrode, die aus der ersten, zweiten und dritten Kondensatorelektrode (6, 8, 10) ausgewählt ist, von dem Material mindestens einer der anderen Kondensatorelektroden verschieden ist.
Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Material der ersten und der zweiten dielektrischen Schicht (7, 9) identisch ist.
Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Material der ersten und der zweiten dielektrischen Schicht (7, 9) voneinander verschieden ist.
Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Differenz zwischen d und d1 kleiner als 1000 nm ist.
Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass die Differenz zwischen d und d1 größer als 100 nm ist.
Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die Differenz zwischen d1 und d2 kleiner als 1000 nm ist.
Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die Differenz zwischen d1 und d2 größer als 100 nm ist.
Verfahren zur Herstellung einer Speicherzelle mit einem Speicherkondensator (23), der als Grabenkondensator ausgeführt ist, und einem Auswahltransistor (24) mit den Schritten: Durchführen des Verfahrens nach einem der Ansprüche 1 bis 11, wobei ein Grabenkondensator (23) gebildet wird; und Bilden des Auswahltransistors (24) mit erster Source-/Drain-Elektrode (18), zweiter Source-/Drain-Elektrode (19), leitendem Kanal und Gate-Elektrode (17), wobei die zweite Kondensatorelektrode (8) mit der ersten Source-/Drain-Elektrode (18) des Auswahltransistors (24) elektrisch leitend verbunden wird.
Grabenkondensator (23), umfassend: eine erste Kondensatorelektrode (6), ein erstes Kondensatordielektrikum (7), eine zweite Kondensatorelektrode (8), ein zweites Kondensatordielektrikum (9), eine dritte Kondensatorelektrode (10), die jeweils mindestens teilweise in einem Graben (5) angeordnet sind, wobei die erste Kondensatorelektrode (6) an eine Wand (11) des Grabens (5) angrenzt, und die erste mit der dritten Kondensatorelektrode (6, 10) elektrisch leitend verbunden ist und die zweite Kondensatorelektrode (8) in einem zwischen der ersten und der dritten Kondensatorelektrode (6, 10) gebildeten Zwischenraum angeordnet ist und von der ersten Kondensatorelektrode (6) durch das erste Kondensatordie lektrikum (7) und von der dritten Kondensatorelektrode durch das zweite Kondensatordielektrikum (9) elektrisch isoliert ist.
Grabenkondensator nach Anspruch 15, dadurch gekennzeichnet, dass der Graben eine Tiefe und einen kleinsten Durchmesser hat und das Verhältnis von Tiefe zu kleinstem Durchmesser größer als 20 ist.
Grabenkondensator nach Anspruch 16, dadurch gekennzeichnet, dass das Verhältnis von Tiefe zu kleinstem Durchmesser größer als 40 ist.
Grabenkondensator nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass die erste Kondensatorelektrode (6) und die dritte Kondensatorelektrode (10) aus demselben Material hergestellt sind.
Grabenkondensator nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass die erste, die zweite und die dritte Kondensatorelektrode (6, 8, 10) aus demselben Material hergestellt sind.
Grabenkondensator nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, dass das Material der ersten Kondensatorelektrode (6) ein Metall oder eine Metallverbindung ist.
Grabenkondensator nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, dass das Material der zweiten Kondensatorelektrode (8) ein Metall oder eine Metallverbindung ist.
Speicherzelle mit einem Kondensator, der als Grabenkondensator (23) nach einem der Ansprüche 14 bis 20 ausgeführt ist, und einem Auswahltransistor (24) mit erster Source-/Drain-Elektrode (18), zweiter Source-/Drain-Elektrode (19), leitendem Kanal und Gate-Elektrode (17), wobei die zweite Kondensatorelektrode (8) mit der ersten Source-/Drain-Elektrode (18) des Auswahltransistors (24) elektrisch leitend verbunden ist.