DE19838741A1 - Kondensator und Verfahren zur Herstellung eines Kondensators - Google Patents

Kondensator und Verfahren zur Herstellung eines Kondensators

Info

Publication number
DE19838741A1
DE19838741A1 DE19838741A DE19838741A DE19838741A1 DE 19838741 A1 DE19838741 A1 DE 19838741A1 DE 19838741 A DE19838741 A DE 19838741A DE 19838741 A DE19838741 A DE 19838741A DE 19838741 A1 DE19838741 A1 DE 19838741A1
Authority
DE
Germany
Prior art keywords
layer
source
drain region
thin dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19838741A
Other languages
English (en)
Inventor
Kuo-Tai Huang
Wen-Yi Hsieh
Tri-Rung Yew
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of DE19838741A1 publication Critical patent/DE19838741A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

Es wird eine Struktur und ein Herstellungsverfahren für einen Kondensator mit zwei Gates und einem gemeinsam genutzten Source/Drain-Bereich auf einem Substrat beschrieben. Dabei wird ein Vorgang mit einem selbstausrichtenden Kontakt angewendet, um ein löcheriges, selbstausrichtendes Kontaktfenster (PSACW) zu schaffen, um den gemeinsam genutzten Source/Drain-Bereich teilweise freizulegen. Anschließend werden auf das PSACW eine Klebstoff/Barriere-Schicht und eine untere Elektrode des Kondensators aufgebracht. Auf die untere Elektrode wird dann eine dünne dielektrische Schicht mit einem Material mit großer dielektrischer Konstante aufgebracht. Auf der dünnen dielektrischen Schicht wird schließlich eine obere Elektrode mit einer Metall-Isolator-Metall-Struktur mit ähnlicher Form wie das PSACW erzeugt.

Description

Hintergrund der Erfindung 1. Erfindungsgebiet
Die Erfindung betrifft die Herstellung eines Kondensators in einem Halbleiterelement und insbesondere die Struktur und die Herstellung eines Kondensators in einem dynamischen Speicher mit wahlfreiem Zugriff (DRAM).
2. Stand der Technik
Für Speichereinrichtungen mit hoher Integrationsdichte wie zum Beispiel DRAM-Elemente mit einer Speicherkapazität von 256 MB ist für den enthaltenen Kondensator eine dielektrische Schicht erforderlich, die in der Weise wie die dreidimensionale Struktur geformt ist, die zum Beispiel geschichtet oder kanalisiert sein kann. Aus diesem Grund sollten die Speicherelemente eine große Fläche der dielektrischen Schicht zur Speicherung der Ladung aufweisen, um einen Soft-Fehler zu vermeiden. Die Anwendung eines Verfahrens zur chemischen Bedampfung mit geringem Druck (LPCVD), die eine der möglichen Anwendungen der chemischen Aufdampf-Ablagerung (CVD) ist, zur Herstellung einer dünnen dielektrischen Schicht aus Ta2O5 ist allgemein üblich, da mit diesem Material eine dielektrische Konstante von etwa 25 erzielt werden kann, die wesentlichen größer ist, als von Oxid, wobei außerdem eine wesentlich bessere Stufenbedeckung erreicht wird. Stufenbedeckung bedeutet in diesem Fall, daß die abdeckende Oberfläche eine Stufenform beibehält und nicht abgerundet wird.
Bei der Herstellung einer integrierten Schaltung mit sehr hohem Integrationsgrad (VLSI) sind zur Erhöhung der Kapazität in den integrierten Schaltungen (ICs) drei wirksame Verfahren bekannt. Das erste besteht darin, daß die Dicke der dünnen dielektrischen Schicht zwischen zwei Elektroden reduziert wird, da die Kapazität umgekehrt proportional zu dem Abstand zwischen diesen beiden Elektroden ist. Mit diesem Verfahren kann die Kapazität wirksam erhöht werden. Es ist jedoch sehr schwierig, eine gleichmäßige und stabile, dünne dielektrische Schicht zu erzielen. Das zweite Verfahren besteht darin, den Zwischenbereich (Übergang) zwischen der dünnen dielektrischen Schicht und der Elektrode zu vergrößern, da die Kapazität proportional zu der Größe dieses Bereiches ist. Zur Vergrößerung dieses Zwischenbereiches werden rippenartige oder halbkugelförmige Granulate verwendet. Dies hat sich jedoch aufgrund der Komplexität der Herstellung als schwierig für die Massenproduktion erwiesen. Eine weitere Möglichkeit besteht in der Anwendung von Zylinderformen. Das dritte Verfahren besteht darin, die dielektrische Konstante mit Materialien wie Ta2O5, Blei-Zirkoniumtitanat (PZT), das aus Pb(Zr,Ti)O3 zusammengesetzt ist, und Bismuth Strontium Titanat (BST), das aus (Ba,Sr)TiO3 zusammengesetzt ist, zu erhöhen, die eine hohe dielektrische Konstante aufweisen.
Bei einem bekannten Verfahren zur Herstellung eines Halbleiterelementes wird im allgemeinen ein Polysiliziummaterial für die Elektroden des Kondensators verwendet. In diesem Fall treten um so weniger Defekte in der dünnen dielektrischen Schicht auf, je höher die Temperatur zum Glühen der dünnen dielektrische Schicht ist. Dies bedeutet, daß die Qualität der dünnen dielektrischen Schicht besser werden sollte. Wenn jedoch die zum Glühen angewandte Temperatur zu hoch ist, kann sich leicht ein natürliches Oxid im Bereich des Übergangs zwischen der dünnen dielektrischen Schicht und der unteren Elektrode bilden, die die Kapazität vermindert. In diesem Fall kann dies nicht im Bereich eines Übergangs zwischen der dünnen dielektrischen Schicht und einer oberen Elektrode auftreten, da der obere Übergang noch nicht gebildet worden ist. Wenn im Gegensatz dazu die zum Glühen angewandten Temperaturen zu niedrig sind, werden die in der dünnen dielektrischen Schicht vorhandenen Defekte nicht vollständig beseitigt.
Um diese Nachteile zu vermeiden, wird gegenwärtig im allgemeinen eine Metallschicht anstelle von Elektroden eingesetzt, die mit einem bekannten Verfahren aus einer Polysiliziumschicht gebildet wird. Ein solcher Kondensator wird als Metall-Isolator-Metall (MIM) Kondensator bezeichnet, der insbesondere für nichtflüchtige ferroelektrische Speicher (FeRAM) und DRAM mit hoher Integration angewendet wird.
Die Metallschicht des MIM-Kondensators wird im allgemeinen aus leitenden Materialien wie Platin, Iridium, Iridiumoxyd oder Rutheniumoxyd hergestellt. Unglücklicherweise haben bekannte MIM-Kondensatoren im allgemeinen eine dicke untere Elektrode, auf der das Ätzen schwierig und zeitaufwendig ist. Da das Profil des löcherigen Kontaktfensters im allgemeinen tiefer ist, werden ferner nicht nur die Ausrichtung eines Source/Drain-Bereiches erschwert, sondern auch die Qualität der Stufenbedeckung schlechter. Aus diesem Grund sollte das löcherige Kontaktfenster mit einer Schicht aus Polysilizium und einer Klebstoff/Barriereschicht gefüllt werden, bevor das Material für die untere Elektrode eingebracht wird. Dies hat jedoch eine komplizierte Herstellung zur Folge.
Die Fig. 1A bis 1H zeigen Schnittansichten eines Kondensators in einem DRAM im Zuge eines bekannten Herstellungsverfahrens. Gleiche Bezugsziffern bezeichnen dabei gleiche Elemente.
In Fig. 1A sind zwei Gates 102 mit identischer Struktur gezeigt, von denen jedoch nur eines bezeichnet ist. Die Gates befinden sich auf einem Substrat (Trägermaterial) 100 auf dessen Oberfläche 101. Die Struktur gemäß Fig. 1A umfaßt ferner einen Source/Drain-Bereich 110 und einen gemeinsam verwendeten Source/Drain-Bereich 110a zwischen den Gates 102 unter der Substratoberfläche 101. Eines der markierten Gates 102 hat eine dotierte Polysiliziumschicht 106, die mit einem Abstandshalter 104 und einer Kappenschicht 108 bedeckt ist. Der Source/Drain-Bereich 110 und der gemeinsam verwendete Source/Drain-Bereich 110a sind die dotierten Bereiche mit einer Struktur aus einem schwach dotierten Drain (LDD) und können durch Ionenimplantation gebildet werden, bei der die Struktur der Gates 102 als Maske behandelt wird. Vor der Erzeugung des Abstandshalters 104 werden zunächst die schwach dotierten Bereiche, die am Rand des Source/Drain-Bereiches 110 liegen, und der gemeinsam verwendete Source/Drain-Bereich 110a mit geringerer Tiefe gebildet. Nachdem der Abstandshalter 104 erzeugt worden ist, werden an dem zentralen Teil des Source/Drain-Bereiches 110 und dem gemeinsam verwendeten Source/Drain-Bereich 110a geringfügig stärker dotierte Bereiche mit größerer Tiefe erzeugt. Der Abstandshalter 104 ist im allgemeinen aus Siliziumoxid oder Siliziumnitrid hergestellt. Nachdem der Source/Drain-Bereich 110 und der gemeinsam verwendete Source/Drain-Bereich 110a voll ausgebildet worden sind, wird über dem Substrat 100 und den Gates 102 eine Isolierschicht 112 erzeugt.
Gemäß den Fig. 1A und 1B wird durch Anwendung eines Ätzverfahrens in der Isolierschicht 112 ein Kontaktfenster 111 abgegrenzt, so daß eine Isolierschicht 112a entsteht. Das Kontaktfenster 111 legt einen Teil des gemeinsam benutzten Source/Drain- Bereiches 110a frei.
Gemäß den Fig. 1B und 1C wird unter Anwendung eines Rückätzverfahrens die Polysiliziumschicht 114 allmählich geätzt, bis die Isolierschicht 112a teilweise freigelegt worden ist. Nach diesem Vorgang wird die Polysiliziumschicht 114 zu einer Polysiliziumschicht 114a.
Gemäß den Fig. 1D und 1E wird auf der Polysiliziumschicht 114a eine Klebstoff/Barriere- Schicht 116 erzeugt; die vorzugsweise aus Ti bzw. TiAlN gebildet ist. Unmittelbar daran anschließend wird das Glühen vorgenommen. Durch diesen Vorgang wird um die Zwischenschicht zwischen der Polysiliziumschicht 114a und der Klebstoff/Barriereschicht 116 eine TiSi2- Schicht 117 erzeugt. Dieser Vorgang kann auch den Kontakt zwischen der Polysiliziumschicht 114a und einer unteren Elektrode verbessern, so daß der Widerstand reduziert wird. Die untere Elektrode ist in den folgenden Figuren dargestellt.
Gemäß den Fig. 1E und 1F wird auf der Klebstoff/Barriere-Schicht 116 eine leitende Schicht 118 erzeugt. Die leitende Schicht wirkt als untere Elektrode und ist vorzugsweise aus einem der Stoffe Pt, Iridium, Iridiumoxyd oder Rutheniumoxyd gebildet, und zwar vorzugsweise durch CVD-Verfahren oder eine Bedampfung.
Gemäß den Fig. 1F und 1G wird die untere Elektrode, die aus einer leitenden Schicht 118a und einer Klebstoff/Barriere-Schicht 116a gemäß obiger Beschreibung zusammengesetzt ist, durch ein fotolithographisches Ätzverfahren an der leitenden Schicht 118 und der Klebstoff/Barriere-Schicht 116 abgegrenzt.
Gemäß den Fig. 1G und 1H wird auf einer Oberfläche 120a eine dünne dielektrische Schicht 120 mit einer Dicke zwischen etwa 10 und 60 Angström erzeugt. Diese dünne dielektrische Schicht 120 ist vorzugsweise aus einem Material mit großer dielektrischer Konstante wie Ta2O5, PZT oder BST gebildet.
Anschließend wird über der dünnen dielektrischen Schicht 120 eine leitende Schicht 128 erzeugt, die eine obere Elektrode bildet und vorzugsweise aus Pt, Iridium, Iridiumoxyd oder Rutheniumoxyd besteht und durch ein bevorzugtes Verfahren mit CVD oder Bedampfung in ähnlicher Weise wie die untere Elektrode aufgebracht wird.
Die oben beschriebene bekannte Struktur eines MIM- Kondensators in einem DRAM hat eine Anzahl von wesentlichen Nachteilen:
  • 1. Wenn die Dicke der unteren Elektrode zu groß ist, um eine höhere Ladung zu halten, ist das Ätzen nur mit Schwierigkeiten möglich, und es besteht die Gefahr, daß Sprünge im Bereich des Übergangs zwischen der unteren Elektrode und der dünnen dielektrischen Schicht auftreten, so daß ein Leckstrom verursacht wird.
  • 2. Die Wand des löcherigen Kontaktfensters, die nahezu vertikal zu der Substrat-Oberfläche verläuft, verursacht Schwierigkeiten bei der Ausrichtung auf der Klebstoff/Barriere-Schicht. Da außerdem das Metallmaterial nur über eine geringe Fähigkeit zur Stufenbedeckung verfügt, sollte die Polysiliziumschicht und die Klebstoff/Barriere-Schicht in das löcherige Kontaktfenster eingebracht werden, bevor die untere Elektrode erzeugt wird. Dies erhöht die Komplexität des Herstellungsverfahrens.
  • 3. Die bekannten MIM-Kondensatoren werden auf der Isolierschicht gebildet, so daß ein IC mit hohem Integrationsgrad nur geringfügig verbessert werden kann, da der Abstand zwischen den Kondensatoren nicht wesentlich reduzierbar ist. Dies beruht darauf, daß zwischen den bekannten MIM-Kondensatoren, wenn diese zu nahe aneinander liegen, Mikro-Aufladungen über leitende Mikrowege vorkommen können.
Zusammenfassung der Erfindung
Der Erfindung liegt somit die Aufgabe zugrunde, einen Kondensator mit einer Struktur zu schaffen, die eine Anzahl von strukturierten Gates, einen gemeinsam genutzten Source/Drain-Bereich und einen Source/Drain- Bereich auf einem Substrat (Trägermaterial) umfaßt. Anschließend wird ein Herstellungsverfahren mit selbstausrichtendem Kontakt (SAC) auf einer Isolierschicht, die auf dem Substrat liegt, angewendet, um ein löcheriges, selbstausrichtendes Kontaktfenster (PSACW) zu bilden und den gemeinsam genutzten Source/Drain-Bereich teilweise freizulegen. Dann wird das PSACW-Fenster gleichmäßig mit einer Klebstoff/Barriere-Schicht und einer ersten leitenden Schicht gefüllt. Die erste leitende Schicht dient als untere Elektrode des Kondensators. Als nächstes wird eine dünne dielektrische Schicht auf die erste leitende Schicht aufgebracht. Dann wird eine zweite leitende Schicht, die als oberes Elektrode des Kondensators dient, auf der dünnen dielektrischen Schicht erzeugt, so daß ein erfindungsgemäßer MIM-Kondensator gebildet wird, bei dem die löcherige Struktur zu einer konkaven Struktur wird, so daß sie die Funktion einer Barriere zwischen benachbarten erfindungsgemäßen MIM- Kondensatoren erfüllt.
Zusammengefaßt hat die Erfindung eine Anzahl von Vorteilen:
  • 1. Die erfindungsgemäßen MTM-Kondensatoren nutzen die Struktur des PSACW, so daß sich zwischen den erfindungsgemäßen MIM-Kondensatoren Barrieren befinden und das oben erwähnte Mikro-Aufladungsproblem gelöst wird und der Abstand zwischen den Kondensatoren verringert werden kann.
  • 2. Mit der Erfindung wird zur Bildung eines PSACW ein SAC-Verfahren angewendet, so daß das Ätzen und damit auch die Herstellung einfacher ist. Außerdem hat der erfindungsgemäße MIM-Kondensator aufgrund der Tatsache, daß das PSACW eine schräge Seitenwand aufweist, eine große dielektrische Fläche, die größer ist als im Falle eines bekannten MIM-Kondensators mit einer vertikalen Wand.
  • 3. Gemäß der Erfindung werden zur Erzeugung der Klebstoff/Barriere-Schicht Materialien aus Ti/TiNx verwendet, wobei die Technologie bekannt ist und keine besonderen Schwierigkeiten verursachen sollte.
  • 4. Gemäß der Erfindung wird ein bevorzugtes Material wie WN, Pt, RuO2 oder andere mit ähnlichen Eigenschaften verwendet, so daß eine Oxidation der unteren Elektrode an dem TiNx bei einer hohen Umgebungstemperatur verhindert wird, die im allgemeinen für das Herstellungsverfahren erforderlich ist.
  • 5. Bei der Erfindung ist die untere Elektrode wesentlich dünner, als bei bekannten Strukturen, so daß das Ätzen einfacher ist und Risse im Bereich des Übergangs zwischen der unteren Elektrode und der dünnen dielektrischen Schicht weitgehend verhindert werden. Solche Risse können bei bekannten MIM-Kondensatoren leicht auftreten und zu Problemen mit Leckströmen führen.
  • 6. Gemäß der Erfindung wird die vorzugsweise aus Ti hergestellte Metallschicht verwendet, um den Source/Drain-Bereich in dem Verfahren des selbstausrichtenden Silicids (Salicid) zu kontaktieren, so daß um die Kontaktstelle automatisch eine SiNx- Schicht gebildet wird und dadurch der ohmsche Kontakt verbessert und der Widerstand verringert wird.
  • 7. Die Erfindung macht von einem Herstellungsverfahren Gebrauch, das mit Ausnahme des Teils der Herstellung des erfindungsgemäßen MIM-Kondensators mit dem bekannten Herstellungsverfahren kompatibel ist. Aus diesem Grunde kann das bekannte Herstellungsverfahren einfach modifiziert werden, um den MIM-Kondensator erfindungsgemäß herzustellen. Eine entsprechende Umstellung der alten verfügbaren Vorrichtungen zur Herstellung des MIM-Kondensators ist somit ohne großen Aufwand möglich.
Kurze Beschreibung der Zeichnungen
Die Erfindung soll nachfolgend im Detail anhand von bevorzugten Ausführungsformen mit Bezug auf die Zeichnungen beschrieben werden. Es zeigen:
Fig. 1A bis 1H Schnittdarstellungen eines Kondensators für ein DRAM während des bekannten Herstellungsverfahrens und
Fig. 2A bis 2F Schnittdarstellungen eines Kondensators für ein DRAM während des Herstellungsverfahrens gemäß bevorzugter Ausführungsformen der Erfindung.
Detaillierte Beschreibung der bevorzugten Ausführungsform
Die Fig. 2A bis 2F zeigen Schnitte durch einen Kondensator in einem DRAM während des Ablaufs der Herstellung gemäß bevorzugter Ausführungsformen der Erfindung. Gleiche Bezugsziffern in den Figuren bezeichnen jeweils gleiche Elemente.
In Fig. 2A sind zwei Gates 202 mit identischer Struktur auf einem Substrat (Trägermaterial) 200 an einer Substratoberfläche 201 gezeigt, wobei nur eines mit Bezugsziffern versehen ist. Fig. 2A zeigt ferner einen Source/Drain-Bereich 210 und einen gemeinsam genutzten Source/Drain-Bereich 210a zwischen den Gates 202 unter der Substratoberfläche 201. Eines der Gates 202 mit den Markierungen weist eine dotierte Polysiliziumschicht 206 auf, die mit einem Distanzstück 204 und einer Abdeckschicht 208 bedeckt ist. Der Source/Drain-Bereich 210 und der gemeinsam verwendete Source/Drain-Bereich 210a sind die dotierten Bereiche mit einer schwach dotierten Drain-Struktur (LDD) und können durch Ionen-Implantationen erzeugt werden, bei der die Struktur des Gates 202 als Maske behandelt wird. Bevor das Distanzstück 204 erzeugt wird, wird zunächst eine Anzahl von schwach dotierten Bereichen im Randgebiet des Source/Drain-Bereiches 210 und des gemeinsam genutzten Source/Drain-Bereiches 210a mit geringerer Tiefe gebildet. Die geringfügig stärker dotierten Bereiche mit größerer Tiefe werden an dem zentralen Teil des Source/Drain-Bereiches 210 und des gemeinsam genutzten Source/Drain-Bereiches 210a erzeugt, nachdem das Distanzstück 204 gebildet worden ist. Das Distanzstück 204 wird im allgemeinen aus Siliziumoxid oder Siliziumnitrid gebildet. Nachdem der Source/Drain-Bereich 210 und der gemeinsam genutzte Source/Drain-Bereich 210a vollständig ausgeformt worden ist, wird auf dem Substrat 200 und den Gates 202 eine Isolierschicht 212 erzeugt. Die Isolierschicht 212 kann mit einem APCVD-Verfahren hergestellt werden und Bor- Phosphor-Silikatglas (BPSG) oder Tera-Ethyl-Ortho- Silicat (TEOS) Siliziumdioxyd umfassen.
Gemäß Fig. 2A und 2B wird durch Anwendung einer Technologie für einen selbstausrichtenden Kontakt (SAC) auf der Isolierschicht 212 ein PSACW 211 abgrenzt, das zu einer Isolierschicht 212a gebildet wird. Die Vorteile der Anwendung der Technologie der SAC zur Herstellung des PSACW 211 liegen darin, daß das Ätzen sowie der Herstellungsvorgang vereinfacht sind. Außerdem hat die schräge Seitenwand des PSACW 211, wie insbesondere in den nächsten Figuren zu erkennen ist, eine größere Fläche als im bekannten Fall, bei dem diese den Umfang des Kontaktfensters 111 gemäß Fig. 1H darstellt. Somit kann das PSACW mehr Ladungen speichern.
Gemäß Fig. 2B und 2C wird auf der Isolierschicht 212a einschließlich der schrägen Seitenwand 213 des PSACW 211 sowie des gemeinsam genutzten Source/Drain- Bereiches 210a eine Metallschicht 215 aus Ti gebildet. Auf die Metallschicht 215 aus Ti wird dann eine Schicht 216 aus TiNx aufgebracht. Zur Ablagerung und Erzeugung der zwei Schichten 215, 216 dient vorzugsweise ein Bedampfungsverfahren. Somit kann die Klebstoff/Barriere-Schicht die Kontaktqualität mit einer leitenden Schicht verbessern. Die leitende Schicht wird mit den nächsten Vorgängen erzeugt. Mit diesen zwei Schichten kann ein Spiken verhindert werden. Die zur Erzeugung der Klebstoff/Barriere- Schicht verwendeten Stoffe Ti/TiNx entsprechen der bekannten Technologie, so daß diese keine zusätzlichen Schwierigkeiten verursachen sollten.
Fig. 2D zeigt den nachfolgenden Ablauf. Die in den vorhergehenden Figuren erwähnte leitende Schicht 218 wird auf der SiNx-Schicht 216 erzeugt, so daß die untere Elektrode entsteht. Als bevorzugtes Verfahren zum Erzeugen der leitenden Schicht 218 dient ein Bedampfungsverfahren, mit dem Stoffe wie WN, Pt, RuO2 oder andere mit ähnlichen Eigenschaften abgelagert werden. Der Grund hierfür besteht darin, daß die SiNx- Schicht 216 oxidieren kann, wenn die Temperatur höher ist als 400°C, die im allgemeinen während des Herstellungsverfahrens in der Umgebung erreicht werden. Darüberhinaus hat das PSACW aufgrund der schrägen Seitenwand 213 einen wesentlich größeren Flächenbereich als im bekannten Fall, in dem gemäß Fig. 1H nur die Fläche 120a an der unteren Elektrode 118a zur Verfügung steht. Somit braucht die leitende Schicht 218 nicht unbedingt so dick zu sein, so daß das Ätzen einfacher ist und Risse im Bereich des Übergangs zwischen der leitenden Schicht 218 und einer dünnen dielektrischen Schicht wirksam verhindert und damit auch Leckströme reduziert werden. Die dünne dielektrische Schicht wird gemäß Fig. 2F erzeugt.
Fig. 2E zeigt den weiteren Ablauf. Unter Anwendung einer Technologie zum Ätzen wird eine Klebstoff/Barriere-Schicht 215a/216a sowie die leitende Schicht 218a auf der Klebstoff/Barriere-Schicht 215/216 und die als untere Elektrode des erfindungsgemäßen MIM- Kondensators zu behandelnde leitende Schicht 218 erzeugt.
Gemäß Fig. 2E und 2F wird auf einer Oberfläche 220a eine dünne dielektrische Schicht 220 mit einer Dicke zwischen etwa 10 und 60 Angström erzeugt. Die dünne dielektrische Schicht 220 weist vorzugsweise ein Material mit einer hohen dielektrischen Konstante wie Ta2O5, PZT, BST oder andere mit ähnlichen Eigenschaften auf, wobei bevorzugt ein CVD-Verfahren angewendet wird. Die Temperatur während der Durchführung des CVD- Verfahrens ist im allgemeinen hoch genug, um ein Silicid, wie eine TiSi2-Schicht 217 zu erzeugen, die im Bereich des Übergangs zwischen dem gemeinsam genutzten Source/Drain-Bereich 210a und der Klebstoffs/Barriere- Schicht 215a liegt, um den Kontakt zu erhöhen und den ohmschen Widerstand an dem PSACW 211 zu verringern. Anschließend wird auf der dünnen dielektrischen Schicht 220 eine leitende Schicht 228 erzeugt, die eine obere Elektrode des erfindungsgemäßen MIM-Kondensators darstellt. Als bevorzugtes Verfahren zum Erzeugen der leitenden Schichten 228 dient ein Bedampfungsverfahren, mit dem Stoffe wie WN, Pt, RuO2 oder andere mit ähnlichen Eigenschaften abgelagert werden.
Die Erfindung wurde anhand von Beispielen von bevorzugten Ausführungsformen beschrieben. Es soll jedoch darauf hingewiesen werden, daß der Umfang der Erfindung nicht auf diese Ausführungen beschränkt ist. Der Umfang erfaßt vielmehr auch verschiedene Modifikationen und ähnliche Ausführungen, die von den folgenden Ansprüchen erfaßt sind.

Claims (38)

1. Verfahren zum Herstellen eines Kondensators mit folgenden Schritten:
Bereitstellen eines Substrates (Trägermaterial), wobei mindestens ein Gate und mindestens ein Source/Drain-Bereich auf dem Substrat gebildet ist und am Umfang des Gates ein Distanzelement sowie an einer Oberseite des Gates eine Abdeckschicht vorhanden ist;
Erzeugen einer Isolierschicht auf dem Substrat, mit der zumindest das Gate und der Source/Drain- Bereich bedeckt wird;
Bearbeiten der Isolierschicht in der Weise, daß eine Öffnung entsteht, die den Source/Drain- Bereich freilegt, wobei die Öffnung eine Seitenwand aufweist;
Erzeugen einer Klebstoff/Barriere-Schicht auf der Seitenwand, die mit dem Source/Drain-Bereich verbunden ist;
Erzeugen einer ersten leitenden Schicht auf der Klebstoff/Barriere-Schicht, die als untere Elektrode dient;
Erzeugen einer dünnen dielektrischen Schicht auf der ersten leitenden Schicht; und
Erzeugen einer zweiten leitenden Schicht auf der dünnen dielektrischen Schicht, die als obere Elektrode dient.
2. Verfahren nach Anspruch 1, bei dem das Distanzelement in dem Schritt des Erzeugens des Gates mit einem Verfahren zur chemischen Bedampfung (CVD) aufgebracht wird.
3. Verfahren nach Anspruch 1, bei denen das Distanzelement in dem Schritt des Erzeugens des Gates Siliziumnitrid aufweist.
4. Verfahren nach Anspruch 1, bei dem die Öffnung durch eine Technologie für einen selbstausrichtenden Kontakt (SAC) abgegrenzt wird.
5. Verfahren nach Anspruch 1, bei dem die Abdeckschichten in dem Schritt des Erzeugens des Gates mit einem CVD-Verfahren gebildet werden.
6. Verfahren nach Anspruch 1, bei dem die Abdeckschichten in dem Schritt des Erzeugens des Gates Siliziumnitrid aufweisen.
7. Verfahren nach Anspruch 1, bei dem die Isolierschicht mit einem CVD-Verfahren erzeugt wird.
8. Verfahren nach Anspruch 1, bei dem die Isolierschicht Siliziumoxid aufweist.
9. Verfahren nach Anspruch 1, bei dem die Klebstoff/Barriere-Schicht mit einem Sputterverfahren erzeugt wird.
10. Verfahren nach Anspruch 1, bei dem die Klebstoff/Barriere-Schicht Ti/TiNx aufweist.
11. Verfahren nach Anspruch 1, bei dem die erste leitende Schicht mit einem Sputterverfahren erzeugt wird.
12. Verfahren nach Anspruch 1, bei dem die erste leitende Schicht Wolfram (W) aufweist.
13. Verfahren nach Anspruch 1, bei dem die erste leitende Schicht Platin (Pt) aufweist.
14. Verfahren nach Anspruch 1, bei dem die erste leitende Schicht Ruthenium (Ru) aufweist.
15. Verfahren nach Anspruch 1, bei dem während der Erzeugung der dünnen dielektrischen Schicht um einen Übergang zwischen mindestens einem gemeinsamen genutzten Source/Drain-Bereich und der Klebstoff/Barriere-Schicht eine TiSi2-Schicht erzeugt wird.
16. Verfahren nach Anspruch 1, bei dem die dünne dielektrische Schicht mit einem CVD-Verfahren erzeugt wird.
17. Verfahren nach Anspruch 1, bei dem die dünne dielektrische Schicht Ta2O5 aufweist.
18. Verfahren nach Anspruch 1, bei dem die dünne dielektrische Schicht Pb(Zr,Ti)O3 (PZT) aufweist.
19. Verfahren nach Anspruch 1, bei dem die dünne dielektrische Schicht (Ba,Sr)TiO3 (BST) aufweist.
20. Verfahren nach Anspruch 1, bei dem die zweite leitende Schicht mit einem Sputterverfahren erzeugt wird.
21. Verfahren nach Anspruch 1, bei dem die zweite leitende Schicht Wolfram aufweist.
22. Verfahren nach Anspruch 1, bei dem die zweite leitende Schicht Platin aufweist.
23. Verfahren nach Anspruch 1, bei dem die zweite leitende Schicht Ruthenium aufweist.
24. Kondensatorstruktur mit:
einem Substrat, wobei ein Transistor mit mindestens einem Gate und einer Source/Drain- Schicht auf dem Substrat gebildet ist;
einer Isolierschicht auf mindestens dem Transistor, wobei sich in der Isolierschicht eine Öffnung befindet, die den Source/Drain-Bereich freilegt und wobei die Öffnung eine Seitenwand aufweist;
einer ersten Metallschicht, die die Seitenwand der Öffnung bedeckt und mit dem Source/Drain-Bereich verbunden ist, wobei die erste Metallschicht als eine untere Elektrode des Kondensators dient;
einer dielektrischen Schicht, die die erste Metallschicht bedeckt; und
einer zweiten Metallschicht, die die dielektrische Schicht bedeckt, wobei die zweite dielektrische Schicht als eine obere Elektrode des Kondensators dient.
25. Struktur nach Anspruch 24, bei der die Isolierschicht Siliziumoxid aufweist.
26. Struktur nach Anspruch 24, bei der die Öffnung ein selbstausrichtendes Kontaktfenster (SAC) umfaßt.
27. Struktur nach Anspruch 24, bei der die erste Metallschicht Wolfram (W) aufweist.
28. Struktur nach Anspruch 24, bei der die erste Metallschicht Platin (Pt) aufweist.
29. Struktur nach Anspruch 24, bei der die erste Metallschicht Ruthenium (Ru) aufweist.
30. Struktur nach Anspruch 24, bei der die dünne dielektrische Schicht Ta2O5 aufweist.
31. Struktur nach Anspruch 24, bei der die dünne dielektrische Schicht Pb(Zr,Ti)O3 (PZT) aufweist.
32. Struktur nach Anspruch 24, bei der die dünne dielektrische Schicht (Ba,Sr)TiO3 (BST) aufweist.
33. Struktur nach Anspruch 24, bei der die zweite Metallschicht Wolfram aufweist.
34. Struktur nach Anspruch 24, bei der die zweite Metallschicht Platin aufweist.
35. Struktur nach Anspruch 24, bei der die zweite Metallschicht Ruthenium aufweist.
36. Struktur nach Anspruch 24, bei der sich die Klebstoff/Barriere-Schicht zwischen der ersten Metallschicht und der schrägen Seitenwand der Öffnung befindet.
37. Verfahren nach Anspruch 36, bei dem die Klebstoff/Barriere-Schicht Ti/TiNx aufweist.
38. Verfahren nach Anspruch 36, bei dem um den Übergang zwischen dem gemeinsam genutzten Source/Drain-Bereich und der Klebstoff/Barriere- Schicht eine TiSi2-Schicht gebildet wird.
DE19838741A 1998-04-21 1998-08-26 Kondensator und Verfahren zur Herstellung eines Kondensators Withdrawn DE19838741A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW087106060A TW383494B (en) 1998-04-21 1998-04-21 Structure and manufacturing method for capacitors

Publications (1)

Publication Number Publication Date
DE19838741A1 true DE19838741A1 (de) 1999-11-04

Family

ID=21629938

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19838741A Withdrawn DE19838741A1 (de) 1998-04-21 1998-08-26 Kondensator und Verfahren zur Herstellung eines Kondensators

Country Status (5)

Country Link
US (2) US6146941A (de)
JP (1) JPH11307738A (de)
DE (1) DE19838741A1 (de)
FR (1) FR2777690B1 (de)
TW (1) TW383494B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10112276A1 (de) * 2001-03-14 2002-10-02 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten ferroelektrischen Halbleiterspeichers und integrierter ferroelektrischer Halbleiterspeicher
DE102010029525A1 (de) * 2010-05-31 2011-12-01 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist
US8169013B2 (en) 2001-06-13 2012-05-01 Renesas Electronics Corporation Metal-insulator-metal (MIM) capacitor having capacitor dielectric material selected from a group consisting of ZRO2, HFO2, (ZRX, HF1-X)O2 (0<x<1), (ZRy, Ti (O<y<1), (Hfz, Ti-z)O2 (O<z<1) and (Zrk, Ti1, Hfm)O2 (O<K, 1, m<1, K+1+m=1)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218288B1 (en) 1998-05-11 2001-04-17 Micron Technology, Inc. Multiple step methods for forming conformal layers
JP2000208728A (ja) * 1999-01-18 2000-07-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100313506B1 (ko) * 1999-03-16 2001-11-07 김영환 고유전막을 이용한 반도체 소자의 커패시터 및 그 제조방법
US6943392B2 (en) * 1999-08-30 2005-09-13 Micron Technology, Inc. Capacitors having a capacitor dielectric layer comprising a metal oxide having multiple different metals bonded with oxygen
US6444478B1 (en) 1999-08-31 2002-09-03 Micron Technology, Inc. Dielectric films and methods of forming same
US6335049B1 (en) * 2000-01-03 2002-01-01 Micron Technology, Inc. Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor
US6558517B2 (en) 2000-05-26 2003-05-06 Micron Technology, Inc. Physical vapor deposition methods
US6329234B1 (en) * 2000-07-24 2001-12-11 Taiwan Semiconductor Manufactuirng Company Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow
US6429118B1 (en) * 2000-09-18 2002-08-06 Taiwan Semiconductor Manufacturing Company Elimination of electrochemical deposition copper line damage for damascene processing
US6566147B2 (en) 2001-02-02 2003-05-20 Micron Technology, Inc. Method for controlling deposition of dielectric films
JP3598068B2 (ja) * 2001-02-06 2004-12-08 松下電器産業株式会社 半導体装置の製造方法
US6576525B2 (en) 2001-03-19 2003-06-10 International Business Machines Corporation Damascene capacitor having a recessed plate
US6677635B2 (en) 2001-06-01 2004-01-13 Infineon Technologies Ag Stacked MIMCap between Cu dual damascene levels
US6838122B2 (en) 2001-07-13 2005-01-04 Micron Technology, Inc. Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers
US20030017266A1 (en) * 2001-07-13 2003-01-23 Cem Basceri Chemical vapor deposition methods of forming barium strontium titanate comprising dielectric layers, including such layers having a varied concentration of barium and strontium within the layer
US7011978B2 (en) 2001-08-17 2006-03-14 Micron Technology, Inc. Methods of forming capacitor constructions comprising perovskite-type dielectric materials with different amount of crystallinity regions
US6797557B2 (en) * 2001-10-11 2004-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Methods and systems for forming embedded DRAM for an MIM capacitor
US6734079B2 (en) 2002-06-13 2004-05-11 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic fabrication having sidewall passivated microelectronic capacitor structure fabricated therein
JP2004104012A (ja) 2002-09-12 2004-04-02 Renesas Technology Corp 半導体装置
JP2004111624A (ja) * 2002-09-18 2004-04-08 Renesas Technology Corp 半導体装置
JP2004146522A (ja) * 2002-10-23 2004-05-20 Renesas Technology Corp キャパシタを有する半導体装置
KR100467023B1 (ko) * 2002-10-31 2005-01-24 삼성전자주식회사 자기 정렬 접촉 구조 및 그 형성 방법
US7041596B1 (en) * 2004-04-08 2006-05-09 Novellus Systems, Inc. Surface treatment using iodine plasma to improve metal deposition
KR100712502B1 (ko) * 2004-11-30 2007-05-02 삼성전자주식회사 금속-유전막-금속 캐패시터 및 그 제조방법
JP5038612B2 (ja) 2005-09-29 2012-10-03 富士通セミコンダクター株式会社 半導体装置
US8188527B2 (en) * 2006-06-07 2012-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded capacitor in semiconductor device and method for fabricating the same
JP2008210822A (ja) * 2007-02-23 2008-09-11 Fujitsu Ltd 半導体装置とその製造方法
CN101989620B (zh) * 2009-08-04 2011-11-30 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法
WO2011034536A1 (en) * 2009-09-18 2011-03-24 Intermolecular, Inc. Fabrication of semiconductor stacks with ruthenium-based materials
CN104022015A (zh) * 2013-03-01 2014-09-03 中芯国际集成电路制造(上海)有限公司 Mim双电容器结构及其制造方法
TWI540739B (zh) * 2013-09-12 2016-07-01 璨圓光電股份有限公司 電容結構以及堆疊型電容結構
CN109216360B (zh) * 2017-07-07 2021-01-12 联华电子股份有限公司 半导体存储装置
TWI696266B (zh) * 2018-12-10 2020-06-11 力晶積成電子製造股份有限公司 記憶體結構及其製造方法
US11508753B2 (en) * 2020-02-24 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded ferroelectric FinFET memory device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150366A (ja) * 1984-12-25 1986-07-09 Nec Corp Ｍｉｓ型メモリ−セル
JPH07142597A (ja) * 1993-11-12 1995-06-02 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
JP2897631B2 (ja) * 1993-12-28 1999-05-31 日本電気株式会社 半導体集積回路装置および製造方法
US5691219A (en) * 1994-09-17 1997-11-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor memory device
US5686337A (en) * 1996-01-11 1997-11-11 Vanguard International Semiconductor Corporation Method for fabricating stacked capacitors in a DRAM cell
US5990021A (en) * 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US5736441A (en) * 1996-03-15 1998-04-07 United Microelectronics Corporation High-capacitance dynamic random access memory cell and method for fabricating the same
KR100215867B1 (ko) * 1996-04-12 1999-08-16 구본준 반도체 소자의 커패시터 구조 및 제조 방법
US5672543A (en) * 1996-04-29 1997-09-30 Taiwan Semiconductor Manufacturing Company, Ltd. Volcano defect-free tungsten plug
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
US5918120A (en) * 1998-07-24 1999-06-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating capacitor-over-bit line (COB) dynamic random access memory (DRAM) using tungsten landing plug contacts and Ti/TiN bit lines

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10112276A1 (de) * 2001-03-14 2002-10-02 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten ferroelektrischen Halbleiterspeichers und integrierter ferroelektrischer Halbleiterspeicher
DE10112276C2 (de) * 2001-03-14 2003-02-06 Infineon Technologies Ag Verfahren zur Herstellung eines integrierten ferroelektrischen Halbleiterspeichers und integrierter ferroelektrischer Halbleiterspeicher
US8169013B2 (en) 2001-06-13 2012-05-01 Renesas Electronics Corporation Metal-insulator-metal (MIM) capacitor having capacitor dielectric material selected from a group consisting of ZRO2, HFO2, (ZRX, HF1-X)O2 (0<x<1), (ZRy, Ti (O<y<1), (Hfz, Ti-z)O2 (O<z<1) and (Zrk, Ti1, Hfm)O2 (O<K, 1, m<1, K+1+m=1)
US8212299B2 (en) 2001-06-13 2012-07-03 Renesas Electronics Corporation Semiconductor device having a thin film capacitor of a MIM (metal-insulator-metal) structure
US8815678B2 (en) 2001-06-13 2014-08-26 Renesas Electronics Corporation Method for fabricating a metal-insulator-metal (MIM) capacitor having capacitor dielectric layer formed by atomic layer deposition (ALD)
DE10226381B4 (de) * 2001-06-13 2015-08-20 Renesas Electronics Corporation Verfahren zur herstellung einer halbleiter-vorrichtung mit einem dünnfilm-kondensator
DE102010029525A1 (de) * 2010-05-31 2011-12-01 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist
DE102010029525B4 (de) * 2010-05-31 2014-12-18 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
US8946019B2 (en) 2010-05-31 2015-02-03 Globalfoundries Inc. Semiconductor device comprising a buried capacitor formed in the contact level

Also Published As

Publication number Publication date
FR2777690B1 (fr) 2000-06-02
FR2777690A1 (fr) 1999-10-22
JPH11307738A (ja) 1999-11-05
US6078492A (en) 2000-06-20
US6146941A (en) 2000-11-14
TW383494B (en) 2000-03-01

Similar Documents

Publication Publication Date Title
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
EP0931355B1 (de) Halbleiteranordnung mit geschützter barriere für eine stapelzelle
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE19904781A1 (de) Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem
DE10228118A1 (de) Ferroelektrische Speichervorrichtungen mit erweiterten Plattenleitungen und Herstellungsverfahren dafür
DE4029256A1 (de) Stapelkondensator einer dram-speicherzelle und verfahren zu seiner herstellung
DE19805712A1 (de) Speicherzellenanordnung und entsprechendes Herstellungsverfahren
DE4328510A1 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement
DE19811882A1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE4210855A1 (de) Speicherelement fuer einen dram und herstellungsverfahren fuer einen dram
EP1005090B1 (de) Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE19801854A1 (de) Verfahren zur Herstellung einer dynamischen Speichereinrichtung mit wahlfreiem Zugriff
EP0859405B1 (de) Herstellverfahren für eine erhabene Kondensatorelektrode
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE19950540B4 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE10065350B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kondensator unter Verwendung eines Elektroplattierungsverfahrens
EP1113488A2 (de) Verfahren zum Herstellen einer strukturierten metalloxidhaltigen Schicht
EP0931342B1 (de) Eine barrierenfreie halbleiterspeicheranordnungen und deren herstellungsverfahren
DE10022655C2 (de) Verfahren zur Herstellung von Kondensatorstrukturen
DE102004022602A1 (de) Verfahren zur Herstellung eines Grabenkondensators, Verfahren zur Herstellung einer Speicherzelle, Grabenkondensator und Speicherzelle
EP0987756A2 (de) Gestapelter Flossenkondensator für DRAM und Verfahren zur Herstellung desselben
DE10248704A1 (de) Platin-Vertiefungsstruktur für Hoch-K-Stapelkondensatoren in DRAMs und FRAMs und Verfahren zur Herstellung einer solchen Struktur
WO1998015014A1 (de) Kondensator mit einem elektrodenkern und einer dünnen edelmetallschicht als erster elektrode
WO2003060994A1 (de) Speicherzelle mit niedertemperatur-schichten im grabenkondensator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee