DE102010029525B4 - Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements - Google Patents

Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements Download PDF

Info

Publication number
DE102010029525B4
DE102010029525B4 DE102010029525.6A DE102010029525A DE102010029525B4 DE 102010029525 B4 DE102010029525 B4 DE 102010029525B4 DE 102010029525 A DE102010029525 A DE 102010029525A DE 102010029525 B4 DE102010029525 B4 DE 102010029525B4
Authority
DE
Germany
Prior art keywords
dielectric material
region
transistor
contact
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102010029525.6A
Other languages
English (en)
Other versions
DE102010029525A1 (de
Inventor
Dmytro Chumakov
Tino Hertzsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102010029525.6A priority Critical patent/DE102010029525B4/de
Priority to US12/965,212 priority patent/US8946019B2/en
Publication of DE102010029525A1 publication Critical patent/DE102010029525A1/de
Application granted granted Critical
Publication of DE102010029525B4 publication Critical patent/DE102010029525B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Verfahren mit: Bilden eines Kondensatordielektrikumsmaterials auf einem ersten Kontaktgebiet, das in einem aktiven Gebiet eines Halbleiterbauelementes ausgebildet ist; Bilden eines dielektrischen Materials zwischen einer ersten Gateelektrodenstruktur und einer zweiten Gateelektrodenstruktur derart, dass ein Hohlraum in dem dielektrischen Material erzeugt wird, wobei die erste und die zweite Gateelektrodenstruktur zumindest auf dem aktiven Gebiet ausgebildet sind; Bilden einer ersten Kontaktöffnung in dem dielektrischen Material derart, dass eine Verbindung zu dem Hohlraum entsteht, wobei die erste Kontaktöffnung lateral außerhalb des aktiven Gebiets angeordnet ist; Bilden einer zweiten Kontaktöffnung in dem dielektrischen Material derart, dass eine Verbindung zu einem zweiten Kontaktgebiet, das in dem aktiven Gebiet gebildet ist, hergestellt wird; und Bilden eines ersten Kontaktelements in der ersten Kontaktöffnung, eines zweiten Kontaktelements in der zweiten Kontaktöffnung und einer Kondensatorelektrode in dem Hohlraum durch Abscheiden eines leitenden Materials in die erste und die zweite Kontaktöffnung.

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft allgemein das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere Kondensatoren, etwa Kondensatoren für dynamische Speicher mit wahlfreiem Zugriff (DRAM), Entkopplungskondensatoren, und dergleichen.
  • BESCHREIBUNG DES STANDES DER TECHNIK
  • In modernen integrierten Schaltungen ist eine sehr große Anzahl einzelner Schaltungselemente, etwa Feldeffekttransistoren in Form von CMOS-, NMOS-, PMOS-Elementen, in Form von Widerständen, Kondensatoren und dergleichen auf einer einzelnen Chipfläche ausgebildet. Typischerweise werden die Strukturgrößen dieser Schaltungselemente mit der Einführung jeder neuen Schaltungsgeneration verringert, so dass aktuell integrierte Schaltungen verfügbar sind mit hohem Leistungsvermögen im Hinblick auf Geschwindigkeit und/oder Leistungsaufnahme. Eine Verringerung der Größe der Transistoren ist ein wichtiger Aspekt beim stetigen Verbessern des Bauteilverhaltens komplexer integrierter Schaltungen, etwa von CPUs. Die Verringerung der Größe bringt allgemein eine höhere Schaltgeschwindigkeit mit sich, wodurch die Signalverarbeitungseigenschaft verbessert wird, wobei jedoch die dynamische Leistungsaufnahme der einzelnen Transistoren ansteigt. Das heißt, aufgrund der geringeren Schaltzeitintervalle sind die Übergangsströme beim Umschalten eines MOS-Transistors von einem logisch tiefen Pegel in einen logisch hohen Pegel deutlich größer.
  • Zusätzlich zu der großen Anzahl an Transistoren ist auch eine Vielzahl passiver Schaltungselemente, etwa von Kondensatoren, typischerweise in integrierten Schaltungen ausgebildet, die für eine Vielzahl von Zwecken eingesetzt werden können, etwa für das Speichern für Informationen, das Entkoppeln von Signalen und Versorgungsspannungen, und dergleichen. Beispielsweise ist das Vorsehen von Entkopplungskondensatoren in integrierten Schaltungen ein wichtiger Aspekt, um das Schaltrauschen der schnell schaltenden Transistoren zu verringern, da der Entkopplungskondensator Energie an einer speziellen Stelle der Schaltung bereitstellen kann, beispielsweise in der Nähe eines schnell schaltenden Transistors, so dass Spannungsschwankungen reduziert werden, die durch die Übergangsströme hervorgerufen werden, die ansonsten den logischen Zustand, der durch den Transistor repräsentiert ist, unerwünscht beeinflussen könnten.
  • Aufgrund der geringeren Abmessungen der Schaltungselemente wird nicht nur das Leistungsvermögen der einzelnen Transistoren verbessert, sondern es steigt auch die Packungsdichte an, wodurch die Möglichkeit geschaffen wird, immer mehr Funktionen in eine vorgegebene Chipfläche zu integrieren. Aus diesem Grunde wurden sehr komplexe Schaltungen entwickelt, die unterschiedliche Arten von Schaltungen enthalten, etwa Analogschaltungen, Digitalschaltungen und dergleichen, wodurch vollständige Systeme auf einem einzelnen Chip (SoC) bereitgestellt werden. In komplexen Mikrosteuerungsbauelementen und in vielen anderen Schaltungen, die eine komplexe Steuerschaltung enthalten, muss zunehmend eine größere Menge an Speicherkapazität auf dem Chip vorgesehen werden, wodurch ebenfalls das Gesamtverhalten moderner Computerbauelemente verbessert wird. Zum Beispiel werden in typischen Mikrosteuerungsgestaltungen unterschiedliche Arten von Speichereinrichtungen eingebaut, um einen akzeptablen Kompromiss zwischen dem Chipflächenverbrauch und der Informationsspeicherdichte gegenüber der Arbeitsgeschwindigkeit zu erhalten. Beispielsweise werden schnelle oder temporäre Zwischenspeicher, sogenannte Cache-Speicher, in der Nähe des CPU-Kerns vorgesehen, wobei entsprechende Cache-Speicher so gestaltet sind, dass sie geringe Zugriffszeiten im Vergleich zu externen Speicherbauelementen ermöglichen. Da eine geringere Zugriffszeit für einen Cache-Speicher typischerweise auch mit einer geringeren Speicherdichte verknüpft ist, werden die Cache-Speicher gemäß einer spezifizierten Speicherhierarchie angeordnet, wobei ein Cache-Speicher der Ebene 1 den Speicher repräsentiert, der gemäß der schnellsten verfügbaren Speichertechnologie hergestellt ist. Beispielsweise werden statische RAM-Speicher auf der Grundlage von Registern hergestellt, wodurch eine Zugriffszeit möglich ist, die durch die Schaltgeschwindigkeit der jeweiligen Transistoren in den Registern bestimmt ist. Typischerweise sind mehrere Transistoren erforderlich, um eine entsprechende statische RAM-Zelle einzurichten, wodurch die Informationsspeicherdichte im Vergleich zu beispielsweise dynamischem RAM-Speicher (DRAM) deutlich verringert wird, die einen Speicherkondensator in Verbindung mit einem Durchgangstransistor besitzen. Somit kann eine höhere Informationsspeicherdichte mit DRAMs erreicht werden, allerdings bei erhöhter Zugriffszeit im Vergleich zu statischen RAMs, wobei dennoch dynamische RAMs attraktiv sind für spezielle weniger zeitkritische Anwendungen in komplexen Halbleiterbauelementen. Zum Beispiel werden typische Cache-Speicher der Ebene 3 in Form dynamischer RAM-Speicher eingerichtet, um damit die Informationsdichte innerhalb der CPU zu erhöhen, wobei das Gesamtleistungsverhalten nur moderat beeinträchtigt wird.
  • Häufig werden die Speicherkondensatoren in der Transistorebene ausgebildet, wobei vertikale oder planare Konfigurationen angewendet werden. Während die planare Architektur eine große Siliziumfläche erfordert, ist bei der vertikalen Anordnung ein komplexes Strukturierungsschema zur Herstellung der Gräben der Kondensatoren erforderlich.
  • Aus diesen Gründen werden in anderen Vorgehensweisen Kondensatoren im Metallisierungssystem des Halbleiterbauelements eingerichtet, d. h. in den Metallisierungsschichten, die Metallleitungen und Kontaktdurchführungen darin aufweisen, wobei jedoch typischerweise wesentliche Modifizierungen des gesamten Prozessablaufes erforderlich sind, um die Metallkondensatoren im Metallisierungssystem einzurichten und um entsprechende Verbindungsstrukturen zur Anbindung der Metallkondensatoren an die Schaltungselemente in der Bauteilebene zu schaffen, etwa zur Anbindung an Transistoren und dergleichen. Folglich sind auch in diesem Falle zusätzliche Prozessmodule in dem Gesamtprozessablauf einzubinden, was ebenfalls zu zusätzlicher Prozesskomplexität Anlass gibt.
  • In vielen Fällen werden kapazitive Strukturen in unmittelbarer Nähe zu Schaltungselementen, etwa zu Transistoren, erforderlich, beispielsweise in Bezug auf das Bereitstellen einer hohen Bitdichte in dynamischen RAM-Bereichen, was bewerkstelligt wird durch Vorsehen tiefer Grabenkondensatoren in dem Halbleitersubstrat und durch Bereitstellen entsprechender Transistoren in und um die tiefen Grabenkondensatoren herum. Wie zuvor dargelegt ist, obwohl eine sehr raumeffiziente Konfiguration erreicht wird, ist dennoch ein extrem komplizierter Prozessablauf erforderlich, insbesondere zum Strukturieren der tiefen Gräben für die Kondensatoren in dem Halbleitersubstrat, wobei dies auch unterschiedlich ist für Vollsubstratbauelemente und SOI-Bauelemente, so dass insgesamt große prozessabhängige Schwankungen in komplexen Halbleiterbauelementen ggf. erzeugt werden. Andererseits sorgt das Bereitstellen der Kondensatoren im Metallisierungssystem für eine zusätzliche Komplexität der Verbindungen, wozu auch aufwendige Prozessmodule hinzukommen, um die Kondensatoren unabhängig von den regulären Metallverbindungsstrukturen herzustellen.
  • Die US 4 538 166 A offenbart ein Halbleiterspeicherbauelement mit einem ersten und einem zweiten Transistor, die ein gemeinsames Transistorgebiet (Draingebiet) aufweisen, das in einem Halbleitergebiet gebildet ist und lateral zwischen einer Gateelektrodenstruktur des ersten Transistors und einer Gateelektrodenstruktur des zweiten Transistors angeordnet ist, wobei das zwischen den zwei Wortleitungen liegende Draingebiet mit Bitleitungen elektrisch verbunden ist. Benachbart zu den dem Draingebiet gegenüberliegenden Seiten der Wortleitungen sind jeweils Speicherkondensatoren angeordnet.
  • Die US 2002/0094644 A1 offenbart eng benachbarte Transistoren, die einen dazwischenliegenden Hohlraum aufweisen, der vor dem Bilden von leitenden Kontakten mit einem isolierenden Material gefüllt wird.
  • Angesichts der zuvor beschriebenen Situation ist es die Aufgabe der vorliegenden Erfindung Fertigungstechniken und Halbleiterbauelemente bereitzustellen, in denen kapazitive Strukturen in einer platzsparenden Weise hergestellt werden, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest reduziert werden.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Im allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, in denen kapazitive Strukturen oder Kondensatoren effizient in der Kontaktebene von Halbleiterbauelementen hergestellt werden, d. h. in der Bauteilebene, die eine Schnittstelle zwischen den halbleiterbasierten Schaltungselementen, etwa den Transistoren, und einem Metallisierungssystem bildet. Die Kondensatoren besitzen eine Kondensatorelektrode, die in dem aktiven Halbleitergebiet ausgebildet ist, die auch als ein Draingebiet oder ein Sourcegebiet eines oder mehrerer Transistoren dienen kann, der bzw. die in und über dem aktiven Halbleitergebiet gebildet sind. Folglich wird eine sehr platzsparende Konfiguration geschaffen, da zusätzliche Verbindungsstrukturen zum Anschluss an die Elektrode, die in dem aktiven Halbleitergebiet vorgesehen ist, nicht notwendig sind, da diese Elektrode direkt mit einem Transistor verbunden ist. Andererseits kann die zweite Kondensatorelektrode in Form einer vergrabenen leitenden Elektrode bereitgestellt werden, die in dem dielektrischen Material der Kontaktebene ausgebildet ist, die somit effizient die Kondensatorelektrode decken kann und somit für eine bessere Integrität sorgt. Ferner können geeignete dielektrische Materialien, etwa konventionelle Dielektrika in Form von Siliziumnitrid, Siliziumdioxid und dergleichen oder dielektrischen Materialien mit großem ε, d. h. dielektrischen Materialien mit einer Dielektrizitätskonstante von 10,0 oder höher, oder Kombinationen aus konventionellen dielektrischen Materialien und dielektrischen Materialien mit großem ε zwischen der vergrabenen Kondensatorelektrode und dem aktiven Halbleitergebiet zumindest in einem Bereich, der dem Kondensator entspricht, vorgesehen werden, wodurch eine effiziente Einstellung der gewünschten Kapazität ermöglicht wird, indem eine geeignete Materialzusammensetzung und Schichtdicke für eine gegebene geometrische Konfiguration des Halbleiterbauelements ausgewählt wird. Aufgrund des kompakten Aufbaus des Kondensators können somit hochdichte Speicherbereiche, etwa dynamische RAM-Bereiche vorgesehen werden, wobei der Kondensator, der direkt mit einem Transistor verbunden ist, für das große Speichervermögen sorgt.
  • Die vergrabene Kondensatorelektrode wird hergestellt, indem ein Hohlraum in dem dielektrischen Zwischenschichtmaterial beim Abscheiden des dielektrischen Materials erzeugt wird, wobei der Hohlraum, der sich entlang der gesamten Breite des darunterliegenden aktiven Gebiets erstrecken kann, effizient mit einem leitenden Material bei der Herstellung von Kontaktelementen gefüllt werden kann. Auf diese Weise wird ein hohes Maß an Kompatibilität zu konventionellen Prozessstrategien erreicht.
  • Die Aufgabe der vorliegenden Erfindung wird insbesondere durch die Verfahren der Ansprüche 1 und 8 und durch die Vorrichtung des Anspruches 17 gelöst.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a und 1b schematisch eine Querschnittsansicht bzw. eine Draufsicht eines Halbleiterbauelements in einer Fertigungsphase vor der Herstellung einer Kontaktebene gemäß anschaulicher Ausführungsformen zeigen, wobei der Querschnitt aus 1a entlang der Schnittlinie Ia aus 1b genommen ist;
  • 1c und 1d schematische Querschnittsansichten eines Halbleiterbauelements, während weiter fortgeschrittener Fertigungsphasen zeigen, wenn ein Kondensator-Dielektrikums-material und dielektrisches Material für die Kontaktebene des Halbleiterbauelements gemäß anschaulicher Ausführungsformen bereitgestellt werden;
  • 1e schematisch eine Draufsicht des Halbleiterbauelements in einer weiter fortgeschrittenen Fertigungsphase zeigt, wobei Kontaktöffnungen in dem dielektrischen Material der Kontaktebene gemäß anschaulicher Ausführungsformen vorgesehen sind;
  • 1f und 1g schematisch Querschnittsansichten entsprechend den Schnittlinien If und Ig aus 1e zeigen;
  • 1h und 1i schematisch Querschnittansichten des Halbleiterbauelements gemäß den Schnittlinien If und Ig aus 1e in einer weiter fortgeschrittenen Fertigungsphase zeigen, wobei Kontaktelemente und eine vergrabene Kondensatorelektrode gemäß anschaulicher Ausführungsformen vorgesehen sind;
  • 1j schematisch eine Querschnittsansicht entlang der Schnittlinie Ij aus 1e zeigt, wobei ein Kondensator mit einer vergrabenen Kondensatorelektrode gemäß anschaulicher Ausführungsformen vorgesehen ist; und
  • 1k bis 1n schematische Querschnittsansichten des Halbleiterbauelements während diverser Fertigungsphasen gemäß anschaulicher Ausführungsformen zeigen, wobei ein Kondensator-Dielektrikumsmaterial nicht direkt auf Nicht-Kondensatorbereichen des aktiven Gebiets ausgebildet ist.
  • DETAILLIERTE BESCHREIBUNG
  • Die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen Kondensatoren oder kapazitive Strukturen in der Kontaktebene von Halbleiterbauelementen bereitgestellt werden, wobei eine Kondensatorelektrode in dem aktiven Halbleitergebiet, beispielsweise in Form von Drain- und/oder Sourcegebieten von Transistoren, vorgesehen ist, wodurch eine gestapelte Kondensatorkonfiguration oder Kondensatoren mit tiefen Gräben vermieden werden, wie sie typischerweise in konventionellen Vorgehensweisen vorgesehen sind. Durch das direkte Verbinden einer Kondensatorelektrode mit einem Transistorgebiet, etwa einem Sourcegebiet oder einem Draingebiet, kann die Gesamtkomplexität von Verbindungsstrukturen, die in gestapelten Kondensatorkonfigurationen erforderlich ist, deutlich verringert werden, wodurch die kapazitiven Strukturen auch in einer sehr platzsparenden Weise bereitgestellt werden. Durch direktes Verbinden eines Transistors und eines Kondensators können dicht gepackte Speicherbereiche, etwa dynamische RAM-Arrays, vorgesehen werden, woraus sich eine hohe Bitdichte ergibt, ohne dass komplexe Prozessstrategien erforderlich sind. Zu diesem Zweck wird eine vergrabene Kondensatorelektrode in der Kontaktebene des Halbleiterbauelements vorgesehen, d. h. ein wesentlicher Bereich der Kondensatorelektrode ist in dem dielektrischen Material der Kontaktebene so hergestellt, dass diese von diesem Material abgedeckt ist, während ein elektrischer Zugriff zu der vergrabenen Kondensatorelektrode auf der Grundlage geeignet positionierter Kontaktelemente erreicht wird, die zusammen mit anderen Kontaktelementen bereitgestellt werden, die zu anderen Schaltungselementen, etwa Transistoren, und dergleichen, eine Verbindung herstellen. Die vergrabene Konfiguration der Kondensatorelektrode in der Kontaktebene des Halbleiterbauelements wird erreicht, indem zuverlässig ein Hohlraum indem dielektrischen Zwischenschichtmaterial an Positionen erzeugt wird, an der die Kondensatorelektrode vorzusehen ist. Andererseits wird in anderen Bereichen das dielektrische Zwischenschichtmaterial in einer im Wesentlichen hohlraumfreien Weise vorgesehen, um Kontaktfehler zu vermeiden.
  • Es wurde erkannt, dass während der Fertigungssequenz für die Herstellung von Kontaktelementen in komplexen Halbleiterbauelementen häufig Kontaktfehler beobachtet werden, insbesondere in dicht gepackten Bauteilgebieten, wobei ein Grund für diese Kontaktfehler in der Erzeugung vergrabener Ausläufer eines Kontaktmetalls gesehen werden, die einen Kurzschluss zwischen benachbarten Kontaktelementen erzeugen können. Ein entsprechender Mechanismus kann beim Abscheiden eines dielektrischen Zwischenschichtmaterials in dicht gepackten Bauteilbereichen hervorgerufen werden, wenn der Abstand zwischen benachbarten Leitungen, etwa von Gateelektrodenstrukturen, zu der Ausbildung von Hohlräumen beim Abscheiden des dielektrischen Materials führt, wenn keine speziellen Gegenmaßnahmen getroffen werden. Das heißt, beim Abscheiden des dielektrischen Materials zwischen dicht liegenden Gateelektrodenstrukturen wird ein Hohlraum aufgrund des anspruchsvollen Aspektverhältnisses erzeugt, das durch den Zwischenraum zwischen der Gateelektrodenstruktur und deren Höhe definiert wird, was somit zu Überhängen und einem unzureichenden Auffüllen des dielektrischen Materials führt, so dass sich der erzeugte Hohlraum bis zu einem gewissen Grad entlang den Gateelektrodenstrukturen erstrecken kann. Während der weiteren Bearbeitung werden Kontaktelemente so hergestellt, dass diese eine Verbindung zu den Gateelektrodenstrukturen und zu dem aktiven Halbleitergebiet herstellen, d. h. zu den Drain- und Sourcegebieten der Transistoren, wobei einige der entsprechenden Kontaktöffnungen somit mit den zuvor erzeugten Hohlräumen in Verbindung stehen, die dann ebenfalls mit einem leitenden Material beim Abscheiden eines Kontaktmetalls gefüllt werden. Auf diese Weise können entsprechende Kontaktfehler insbesondere in komplexen Halbleiterbauelementen hervorgerufen werden.
  • Gemäß den hierin offenbarten Prinzipien wird andererseits die Prozesssequenz zur Herstellung des dielektrischen Zwischenschichtmaterials so gesteuert, dass Hohlräume in sehr gesteuerter Weise über geeignet ausgewählten Transistor-aktiven Gebieten erzeugt werden, um damit vergrabene Kondensatorelektroden beim Füllen der Kontaktöffnungen mit einem geeigneten leitenden Material zu bilden. Im Gegensatz zu den konventionellen Kontaktfehlermechanismen werden jedoch die entsprechenden Hohlräumen mit einem hohen Grad an Steuerbarkeit gefüllt und die Kontaktelemente zur Verbindung mit den Hohlräumen werden geeignet so positioniert, dass eine elektrische Verbindung zu dem aktiven Halbleitergebiet vermieden wird. Während einer geeigneten Phase wird eine dielektrische Schicht, d. h. ein Kondensator-Dielektrikumsmaterial, auf der Unterseite des Hohlraums so abgeschieden, dass die vergrabene Kondensatorelektrode zuverlässig von dem darunterliegenden aktiven Halbleitergebiet isoliert ist.
  • In einigen anschaulichen hierin offenbarten Ausführungsformen wird das Konzept des Bereitstellens gut gesteuerter Hohlräume über einem spezifizierten Bereich des aktiven Halbleitergebiet zweimal angewendet, um das dielektrische Kondensatormaterial speziell auf dem Transistor-aktiven Gebiet zu erzeugen, die gleichzeitig als eine Kondensatorelektrode dienen, während andererseits andere Bereiche des aktiven Gebiets darauf ausgebildet einen Teil eines dielektrischen Zwischenschichtmaterials besitzen, wodurch ein direkter Kontakt mit dem Kondensator-Dielektrikumsmaterial vermieden wird. Auf diese Weise können bessere Oberflächenbedingungen in den Transistorgebieten erreicht werden, die das Kondensator-Dielektrikumsmaterial erhalten, während andererseits ein Einfluss auf das Kondensator-Dielektrikumsmaterial beispielsweise im Hinblick auf eine Erhöhung der parasitären Kapazitätswerte und dergleichen, in anderen Transistor-aktiven Gebieten vermieden wird.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 in einer Fertigungsphase, in der halbleiterbasierte Schaltungselemente im wesentlichen fertiggestellt sind. In der gezeigten Ausführungsform sind mehrere Transistoren 150a, 150b, 150c in und über einer Halbleiterschicht 102 hergestellt sind, die ein beliebiges geeignetes Halbleitermaterial zumindest in einem anfänglichen Zustand, etwa ein Siliziummaterial, ein Silizium/Germaniummaterial, oder ein anderes geeignetes Halbleiterverbindungsmaterial repräsentiert, das zur Herstellung der Transistoren 150a, ..., 150c geeignet ist. Die Halbleiterschicht 102 wird über einem Substrat 101 bereitgestellt, etwa einem Siliziumsubstrat, einem Substrat mit einem isolierenden Material und dergleichen. Beispielsweise repräsentieren das Substrat 101 und die Halbleiterschicht 102 eine SOI-(Silizium-auf-Isolator-)Konfiguration, wenn eine vergrabene isolierende Schicht (nicht gezeigt) unter der Halbleiterschicht 102 so ausgebildet ist, dass sie direkt mit der Schicht 102 in Kontakt ist. In anderen Fällen ist ein kristallines Halbleitermaterial des Substrats 101 unter der Halbleiterschicht 102 vorgesehen und bildet eine Vollsubstratkonfiguration. Typischerweise enthält die Halbleiterschicht 102 in der gezeigten Fertigungsphase mehrere Isolationsgebiete (nicht gezeigt), wie dies mit Bezug zu 1b erläutert ist, wodurch mehrere aktive Gebiete, etwa ein Gebiet 102a, festgelegt werden. Das heißt, das aktive Gebiet 102a ist als ein Halbleitergebiet zu verstehen, das lateral durch eine Isolationsstruktur begrenzt ist, etwa eine flache Grabenisolation, und das geeignete dotierte Gebiete aufweist, um damit einen oder mehrere pn-Übergänge der Transistoren 150a, ..., 150c zu bilden. In der gezeigten Ausführungsform besitzt das aktive Gebiet 102a eine geeignete Größe und Form, um damit die Transistoren 150a, 150b, 150c aufzunehmen, während in anderen Fällen einer der Transistoren 150a, ..., 150c, etwa der Transistor 150c, lateral außerhalb des aktiven Gebiets 102a angeordnet ist. Die Transistoren 150a, ..., 150c, die gemeinsam als Transistoren 150 bezeichnet werden, umfassen jeweils eine Gateelektrodenstruktur 160, beispielsweise mit einem Gate-Dielektrikumsmaterial 161, einem Elektrodenmaterial 162 in Verbindung mit einem Material 163 und eine Abstandshaltestruktur 164. Es sollte jedoch beachtet werden, dass die Gateelektrodenstrukturen 160 einen beliebigen geeigneten Aufbau gemäß den Entwurfsregeln und den Anforderungen für das Bauelement 100 aufweisen können. Beispielsweise kann das dielektrische Material 161 tatsächlich ein dielektrisches Material mit großem ε aufweisen, möglicherweise in Verbindung mit einem konventionellen dielektrischen Material, um damit eine bessere Stromsteuerbarkeit in den Transistoren 150 zu erreichen. In diesem Fall kann das Elektrodenmaterial 162 ein Metall enthaltendes Material aufweisen, das in unmittelbarer Nähe zu dem Gate-Dielektrikumsmaterial 161, beispielsweise in Form von Titannitrid, Tantalnitrid und dergleichen, vorgesehen ist, wobei auch eine geeignete Metallsorte in dem Material 162 und/oder dem dielektrischen Material 161 eingebaut ist, um eine gewünschte Austrittsarbeit der Gateelektrodenstrukturen 160 zu erreichen. In dem gezeigten Beispiel umfasst das Elektrodenmaterial 162 ein Silizium enthaltendes Material, während das Material 163 in Form eines Metallsilizids vorgesehen ist. In ähnlicher Weise besitzt die Abstandhaltestruktur 164, falls diese vorgesehen ist, einen geeigneten Aufbau im Hinblick auf die Anzahl der Abstandshalteelemente, die Ätz-Stopp-Beschichtungen und dergleichen. Ferner repräsentiert in anderen anschaulichen Ausführungsformen die Gateelektrodenstrukturen 160 „Austauschgate-Elektrodenstrukturen”, in denen ein oder mehrere der in 1a gezeigten Materialien in einer weiter fortgeschrittenen Fertigungsphase durch andere Materialien ersetzt werden, wie detaillierter später beschrieben ist. Die Gate-Elektrodenstruktur 160 besitzt einen beliebigen geeigneten Aufbau im Hinblick auf Gatehöhe und Gatelänge, d. h. die horizontale Erstreckung des Elektrodenmaterials 162 in 1a, wobei dies gemäß den Erfordernissen für die Transistoren 150 erfolgt. In ähnlicher Weise umfassen die Transistoren 150 Drain- und Sourcegebiete 151, 152, in denen geeignete Kontaktgebiete 153, etwa in Form eines Metallsilizids, vorgesehen sind. In der gezeigten Ausführungsform ist das in dem Draingebiet oder Sourcegebiet 151 vorgesehene Kontaktgebiet 153 ein „gemeinsames” Transistorgebiet für die Transistoren 150a, 150b und kann auch als eine Kondensatorelektrode in Verbindung mit einer vergrabenen Kondensatorelektrode dienen, die während der weiteren Bearbeitung des Bauelements 100 noch herzustellen ist. Es sollte jedoch beachtet werden, dass die Kontaktgebiete 153 auch in Form eines stark dotierten Halbleitermaterials vorgesehen werden können, ohne dass spezielle Metallsilizidbereiche erforderlich sind, die in lokal beschränkter Weise in einer späteren Fertigungsphase vorgesehen werden können, beispielsweise wenn ein Austausch-Gateverfahren und der- gleichen angewendet werden. In diesem Fall ist das gemeinsame Transistorgebiet 153, das lateral zwischen den Gateelektrodenstrukturen 160 der Transistoren 150a, 150b angeordnet ist, als ein stark dotiertes Material vorgesehen und repräsentiert einen Teil des gemeinsamen Drain- oder Sourcegebiets 151.
  • Wie ferner in 1a gezeigt ist, ist in einigen anschaulichen Ausführungsformen der laterale Abstand zwischen den Gateelektrodenstrukturen 160 der Transistoren 150a, 150b, der durch 160d angegeben ist, kleiner als der laterale Abstand zwischen den Gateelektrodenstrukturen 160 der Transistoren 150b, 150c, der durch 160e angegeben ist. Auf diese Weise können die Abscheidebedingungen zur Herstellung eines dielektrischen Materials zwischen den Transistoren 150a, 150b bewusst unterschiedlich gewählt werden im Vergleich zu den Bedingungen für die Transistoren 150b, 150c und anderen Transistorelementen oder Schaltungselementen, zwischen denen eine vergrabene Kondensatorelektrode nicht vorgesehen wird. Somit entspricht der Abstand 160e einem „regulären” Abstand zwischen Leitungen oder Gateelektrodenstrukturen 160, um damit eine im Wesentlichen hohlraumfreie Herstellung eines dielektrischen Zwischenschichtmaterials während der weiteren Bearbeitung zu ermöglichen, wodurch unerwünschte Kontaktfehler vermieden werden, wie dies zuvor erläutert ist. Andererseits führt der Abstand 160d zuverlässig zur Ausbildung eines Hohlraumes zwischen den Gateelektrodenstrukturen 160 der Transistoren 150a, 150b, wobei ein entsprechender Hohlraum sich entlang einer Breitenrichtung erstreckt, d. h. entlang einer Richtung senkrecht zur Zeichenebene der 1a, wobei dies der entsprechenden Breite der Gateelektrodenstrukturen 160 entspricht.
  • 1b zeigt eine Draufsicht des Bauelements 100, wobei die Linie Ia den Schnitt angibt, der in 1a gezeigt ist. Wie somit gezeigt ist, ist das aktive Gebiet 102a, das das gemeinsame Transistorgebiet 153 zwischen den Gateelektrodenstrukturen 160 der Transistoren 150a, 150b enthält, lateral durch eine Isolationsstruktur 102, etwa eine flache Grabenisolation und dergleichen begrenzt. Ferner erstrecken sich die Gateelektrodenstrukturen 160 über eine Breitenrichtung, die durch W angegeben ist, wie dies für den gesamten Bauteilaufbau erforderlich ist. Beispielsweise erstrecken sich die Gateelektrodenstrukturen 160 über andere aktive Gebiete (nicht gezeigt), falls dies erforderlich ist. In einer anschaulichen Ausführungsform, wie sie in 1b gezeigt ist, besitzt das gemeinsame Transistorgebiet 153 eine geeignete Breite 102w, die kleiner ist als die Breite des aktiven Gebiets 102a in anderen Bauteilbereichen, wodurch eine effiziente Einstellung der gesamten Kondensatorfläche für einen Kondensator gelingt, der noch in dem Halbleiterbauelement 100 herzustellen ist. Eine entsprechende Verringerung der Breite kann vorteilhafter sein, wenn ein kompakter Gesamtbauteilaufbau beim Herstellen von Kontaktelementen erforderlich ist, die eine Verbindung zu einer vergrabenen Kondensatorelektrode herstellen sollen, die noch zu bilden ist, während gleichzeitig zuverlässig ein elektrischer Kontakt zu dem aktiven Gebiet 102a und somit zu dem gemeinsamen Transistorgebiet 153 zwischen den Gateelektrodenstrukturen 160 der Transistoren 150a, 150b zu vermeiden ist. In anderen Fällen wird eine andere geeignete Breite 102w verwendet, beispielsweise im Wesentlichen die gleiche Breite, wie in anderen Bereichen des aktiven Gebiets 102a, oder es wird eine größere Breite verwendet, solange Kontaktelemente, die für die entsprechende Kondensatorelektrode herzustellen sind, zuverlässig lateral außerhalb des aktiven Gebiets 102a positioniert werden können.
  • Das in den 1a und 1b gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Das aktive Gebiet 102a kann hergestellt werden, indem die Isolationsstruktur 102b bereitgestellt wird, was nun zur Anwendung gut etablierter Lithografie-, Ätz-, Abscheide- und Einebnungstechniken gelingt, wenn flache Grabenisolationen ausgebildet werden. Wenn das aktive Gebiet 102a lateral begrenzt wird durch Herstellen der Isolationsstruktur 102b, werden geeignete Lithografiemasken eingesetzt, um die laterale Größe und Form des aktiven Gebiets 102a gemäß den Bauteilerfordernissen festzulegen. Beispielsweise wird die Breite 102w gemäß den Bauteilerfordernissen bei der Herstellung der Isolationsstruktur 102b eingestellt. Vor oder nach der Herstellung der Isolationsstruktur 102b werden geeignete Wannendotierstoffsorten in das aktive Gebiet 102a eingebaut, um die grundlegenden Eigenschaften der Transistoren 150 festzulegen. Daraufhin werden die Gateelektrodenstrukturen 160 hergestellt, indem geeignete Materialien vorgesehen werden und indem der resultierende Schichtstapel strukturiert wird, wobei, wie zuvor erläutert ist, geeignete Materialien, etwa dielektrische Materialien mit großem ε, Metall enthaltende Elektrodenmaterialien und dergleichen, verwendet werden. Auf der Grundlage komplexer Lithografie- und Ätz-Techniken wird die Gatelänge eingestellt, und es werden auch die lateralen Abstände 106d, 160e nach Bedarf vorgesehen, um damit unterschiedliche Prozessbedingungen während der nachfolgenden Bearbeitung des Bauelements 100 zu schaffen, d. h. im Hinblick auf eine Herstellung des dielektrischen Zwischenschichtmaterials in einer späteren Fertigungsphase. Beispielsweise wird der Abstand 160d auf ungefähr 100 nm oder weniger festgelegt, während der Abstand 160e größer als 100 nm ist, wobei dies generell von der gesamten Bauteilgestaltung und den Bauteilerfordernissen abhängt. In Verbindung mit dem Bereitstellen der Seitenwandabstandshalterstruktur 164 werden die Drain- und Sourcegebiete 151, 152 hergestellt, beispielsweise durch Ionenimplantation und dergleichen. Es sollte beachtet werden, dass weitere zusätzliche Prozessschritte eingerichtet werden können, beispielsweise zum Einbauen von verformungsinduzierenden Halbleitermaterialien und dergleichen, um damit eine spezielle Verformungskomponente in Bereichen des aktiven Gebiets 102a zu erzeugen. Nach dem Ausheizen des Bauelements 100 zur Einstellung des endgültigen Dotierstoffprofils für die Transistoren 150 werden die Kontaktgebiete 153 vorgesehen, beispielsweise in Form von Metallsilizidgebieten, während in anderen Fällen die freiliegenden Bereiche der Drain- und Sourcegebiete 151, 152, die als stark dotierte Gebiete vorgesehen sind, lokal beschränkte Kontaktgebiete mit einer späteren Fertigungsphase erhalten. Folglich wird das gemeinsame Transistorgebiet 153, das in dem Drain- oder Sourcegebiet 151 der Transistoren 150a, 150b ausgebildet ist, in der Größe mittels des Abstands 160d und der Breite 102w festgelegt, wodurch ebenfalls die Fläche eines noch herzustellenden Kondensators festgelegt wird.
  • 1c zeigt schematisch das Halbleiterbauelement 100 mit einer dielektrischen Materialschicht 121, die auf dem aktiven Gebiet 102a und den Gateelektrodenstrukturen 160 ausgebildet ist. Die dielektrische Schicht 121 kann als ein Kondensator-Dielektrikumsmaterial betrachtet werden und wird somit mit einer geeigneten Materialzusammensetzung und Schichtdicke vorgesehen, um damit einen Sollkapazitätswert eines Kondensators zu erreichen, der noch zwischen den Gateelektrodenstrukturen 160 der Transistoren 150a, 150b herzustellen ist. Dazu werden geeignete dielektrische Materialien, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, oder Kombinationen davon, dielektrische Materialien mit großem ε, beispielsweise in Form von Hafniumoxid, Zirkonoxid, möglicherweise in Verbindung mit anderen Komponenten und dergleichen mit einer Dicke von beispielsweise 5 nm und weniger vorgesehen. Zu diesem Zweck werden geeignete Abscheidetechniken, etwa CVD (chemische Dampfabscheidung), ALD (Atomlagenabscheidung), die eine CVD-artige Abscheidetechnik mit einem selbstbegrenzenden Abscheideverhalten repräsentiert, und dergleichen angewendet werden. Somit wird in einigen anschaulichen Ausführungsbeispielen das dielektrische Material 121 direkt auf dem gemeinsamen Transistorgebiet 153, das in dem Drain- oder Sourcegebiet 151 vorgesehen ist, und auch auf einem anderen Kontaktgebiet 153 der Transistoren 150 gebildet.
  • 1d zeigt schematisch das Bauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein dielektrisches Material 122, das als auch ein dielektrisches Zwischenschichtmaterial bezeichnet wird, über den Transistoren 150 ausgebildet und ist auch zwischen den Gateelektrodenstrukturen 160 ausgebildet. Das dielektrische Material 122 kann eine oder mehrere Materialschichten umfassen, beispielsweise in Form von Siliziumnitrid, Siliziumdioxid und dergleichen, wobei dies von den gesamten Prozess- und Bauteilerfordernissen abhängt. Das dielektrische Material 122 oder zumindest ein Teil davon wird auf der Grundlage geeigneter Abscheidetechniken aufgebracht, etwa durch plasmaunterstützte CVD und dergleichen, wobei der geringere Abstand zwischen den Gateelektrodenstrukturen 160 der Transistoren 150a, 150b zu der Erzeugung entsprechender Überhänge führt, die somit während des weiteren Verlaufs des Abscheideprozesses zu der Ausbildung eines Hohlraums 122v führen, der über dem gemeinsamen Transistorgebiet 153 angeordnet ist und sich entlang der Gateelektrodenstrukturen 160 in einer Breitenrichtung erstreckt, d. h. entlang einer Richtung senkrecht zur Zeichenebene der 1d. Andererseits wird der Zwischenraum zwischen den Gateelektrodenstrukturen 160 der Transistoren 150b, 150c zuverlässig während des Abscheidens des dielektrischen Materials 122 aufgefüllt. Folglich wird in diesem Bereich das Erzeugen von Hohlräumen im Wesentlichen vermieden. Nach dem Abscheiden des dielektrischen Materials 122, beispielsweise in Form von Siliziumdioxid und dergleichen, kann ein Einebnungsprozess ausgeführt werden, beispielsweise in Form von CMP, Ätzen und dergleichen, um eine bessere Oberflächenebenheit für die weitere Bearbeitung zu schaffen, d. h. für die Strukturierung des dielektrischen Materials 122. Dazu können gut etablierte Prozessrezepte angewendet werden.
  • 1e zeigt schematisch eine Draufsicht des Halbleiterbauelements 190 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Kontaktöffnung 124a in dem dielektrischen Material 122 zwischen den Gateelektrodenstrukturen 160 der Transistoren 150a, 150b so ausgebildet, dass eine Verbindung zu dem Hohlraum 122v (siehe 1d) hergestellt wird, wobei jedoch die Kontaktöffnung 124a lateral außerhalb des aktiven Gebiets 102a angeordnet ist. Wie zuvor erläutert ist, kann das Anordnen der Kontaktöffnung 124a lateral außerhalb des aktiven Gebiets 102a und somit außerhalb des gemeinsamen Transistorgebiets 153 bewerkstelligt werden, indem eine geeignete Breite des gemeinsamen Transistorgebiets 153 ausgewählt wird und/oder indem die Öffnung 124a geeignet über der Isolationsstruktur 102b angeordnet wird. In der gezeigten Ausführungsform wird ein kompakter Gesamtbauteilaufbau erreicht, indem eine geringere Breite, etwa die Breite 102w, wie sie in 1b gezeigt ist, angewendet wird, während in anderen Fällen die Breite des gemeinsamen Transistorgebiets 153 nicht verringert wird und die Kontaktöffnung 124a weiter „nach außen gerichtet” in der Breitenrichtung angeordnet wird, um damit zuverlässig auf dem Isolationsgebiet 102b „zu landen”. Ferner ist in der gezeigten Ausführungsform eine weitere Kontaktöffnung 124b zwischen den Gateelektrodenstrukturen 160 der Transistoren 150a, 150b so vorgesehen, dass diese mit dem Hohlraum 122v (siehe 1d) in Verbindung steht, wobei jedoch auch eine Verbindung zu dem gemeinsamen Transistorgebiet 153 zuverlässig vermieden wird. Das Vorsehen der zusätzlichen Kontaktöffnung 124b führt zu besseren Füllbedingungen während der weiteren Bearbeitung bei der Herstellung der vergrabenen Kondensatorelektrode, wie dies nachfolgend detaillierter beschrieben wird.
  • Ferner umfasst das Bauelement 190 weitere „reguläre” Kontaktöffnungen 123, die beispielsweise zwischen den Gateelektrodenstrukturen 160 der Transistoren 150b, 150c vorgesehen sind, die mit dem aktiven Gebiet 102a in Verbindung stehen, wobei die Wahrscheinlichkeit des Erzeugens von Kontaktfehlern aufgrund des zuverlässigen Füllens des entsprechenden Zwischenraums durch das dielektrische Material 122 reduziert ist.
  • 1f zeigt schematisch eine Querschnittsansicht entlang der Linie If aus 1e. Wie gezeigt, erstrecken sich die Kontaktöffnungen 123 durch das dielektrische Material 122 und durch die Kondensatordielektrikumsschicht 121 so, dass eine Verbindung zu dem aktiven Gebiet 102a entsteht, d. h. zu einem entsprechenden Bereich der Kontaktgebiete 153, etwa zwischen den Gateelektrodenstrukturen 160 der Transistoren 150b, 150c. Andererseits ist der Hohlraum 122v über der dielektrischen Schicht 121 zwischen den Gateelektrodenstrukturen 160 der Transistoren 150a, 150b ausgebildet.
  • 1g zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100 entlang eines Schnittes Ig der 1e. Wie gezeigt, erstreckt sich die Kontaktöffnung 124a durch das dielektrische Material 122 und steht mit dem Hohlraum 122v in Verbindung, wobei abhängig von den Prozessbedingungen während des Strukturierens des dielektrischen Materials 122 die Kontaktöffnung 124a sich auch in die Isolationsstruktur 102b erstrecken kann, jedoch ohne das aktive Gebiet 102a zu kontaktieren. In ähnlicher Weise steht die Kontaktöffnung 124b, falls diese vorgesehen ist (siehe 1e) mit dem Hohlraum 122v in Verbindung.
  • Die Kontaktöffnungen 123, 124a, 124b, wie sie in den 1e bis 1g gezeigt sind, können auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. Beispielsweise wird eine geeignete Ätzmaske, etwa eine Lackmaske oder eine Hartmaske, auf dem dielektrischen Material 122 möglicherweise in Verbindung mit ARC(antireflektierende Beschichtungs-)Materialien und dergleichen hergestellt und zum Ätzen durch das dielektrische Material 122 und schließlich durch die dielektrische Schicht 121 verwendet. Dazu ist eine Vielzahl an gut etablierten anisotropen Ätztechniken verfügbar, beispielsweise zum Ätzen von Siliziumdioxid, Siliziumnitrid und dergleichen. In einigen anschaulichen Ausführungsformen wird die dielektrische Schicht 121, d. h. das Kondensator-Dielektrikumsmaterial, als ein effizientes Ätzstoppmaterial verwendet, wenn die dielektrische Materialschicht 122 strukturiert wird. Beispielsweise besitzen mehrere dielektrische Materialien mit großem ε einen hohen Ätzwiderstand im Vergleich zu mehreren gut etablierten Ätzrezepten. In diesem Fall können bei der Herstellung der Kontaktöffnungen 123 und der Öffnungen 124a, 124b Materialreste des dielektrischen Materials 122 innerhalb des Hohlraums 122v effizient entfernt werden, beispielsweise zur Anwendung des im wesentlichen isotropen Ätzschrittes, wodurch der Hohlraum 122 „vergrößert” wird, der somit durch das dielektrische Material 121 begrenzt ist. Auf diese Weise wird eine maximale Fläche für eine vergrabene Kondensatorelektrode geschaffen, die in dem Hohlraum 122v zu bilden ist. Dazu ist eine Vielzahl an nasschemischen Ätzrezepten anwendbar, wobei die entsprechende Ätzchemie durch die Kontaktöffnungen 124a, 124b hindurch angewendet wird. Während dieser Ätzphase kann auch eine gewisse Vergrößerung der lateralen Breite der Kontaktöffnungen 124a an dem unteren Bereich (nicht gezeigt) ebenfalls erreicht werden, wodurch ein besserer Kontaktwiderstand für Kontaktelemente geschaffen wird, die in den Öffnungen 123 hergestellt werden. Nach dem optionalen im Wesentlichen isotropen Ätzprozess wird die dielektrische Schicht 121 geöffnet, beispielsweise auf der Grundlage eines im Wesentlichen anisotropen Ätzschrittes, wodurch das Entfernen des dielektrischen Materials 121 über dem gemeinsamen Transistorgebiet 153 innerhalb des Hohlraums 122v vermieden wird.
  • 1h1j zeigen schematisch Querschnittansichten des Halbleiterbauelements 100 in einer weiter fortgeschrittenen Fertigungsphase.
  • 1h zeigt schematisch das Bauelement 100 in einer Querschnittsansicht entlang der Linie If aus 1e. Wie gezeigt, sind Kontaktelemente 126 in den Kontaktöffnungen 123 vorgesehen und stellen somit eine Verbindung zu den Kontaktgebieten 153 her, beispielsweise zwischen den Gateelektrodenstrukturen 160 der Transistoren 150b, 150c. Die Kontaktelemente 126 enthalten ein geeignetes leitendes Material, etwa Wolfram, Aluminium und dergleichen, möglicherweise in Verbindung mit einem geeigneten Barrierematerial, etwa Titan, Titannitrid, Tantal, Tantalnitrid und dergleichen. In der in 1h gezeigten Ausführungsform sind ein oder mehrere leitende Barrierematerialien 126b und ein gut leitendes Kernmaterial 126c dargestellt, wobei jedoch auch eine andere geeignete Konfiguration an leitenden Materialien vorgesehen werden kann. Ferner ist eine vergrabene Kondensatorelektrode 125a eines Kondensators 125 in dem Hohlraum 122v ausgebildet und weist die Materialien 126b, 126c in ähnlicher Weise, wie in den Kontaktelementen 126 auf. Ferner umfasst der Kondensator 125 das dielektrische Material 121, das als ein Kondensatordielektrikum, das als 125c angegeben ist, auf, das somit die vergrabene Kondensatorelektrode 125a von dem Kontaktgebiet, das in dem Drain- oder Sourcegebiet 151 vorgesehen ist, trennt, das somit als eine weitere Kondensatorelektrode 125b dient.
  • 1i zeigt schematisch einen Schnitt des Bauelements 100 gemäß der Schnittlinie Ig aus 1e. Somit sind ein Kontaktelement 127a mit der gleichen Materialzusammensetzung, wie in den Kontaktelementen 126 aus 1h und eine vergrabene Kondensatorelektrode 125a vorgesehen, und sind elektrisch mit der vergrabenen Kondensatorelektrode 125a verbunden. Wie ferner in 1i gezeigt ist, ist die vergrabene Kondensatorelektrode 125a über der Isolationsstruktur 102b angeordnet, wodurch ein elektrischer Kontakt zu dem aktiven Gebiet 102a zuverlässig vermieden wird, selbst wenn die Elektrode 125a sich in einen Teil der Isolationsstruktur 102b erstreckt, wie dies durch die gestrichelte Linie 127c angezeigt ist. Ein entsprechender Vorsprung der vergrabenen Kondensatorelektrode 125a kann durch die vorhergehende Strukturierungsstrategie zur Herstellung der jeweiligen Kontaktöffnungen hervorgerufen werden, wobei das aktive Gebiet 102a, d. h. darin ausgebildete Kontaktbereiche, eine unterschiedliche Ätzstoppeigenschaft im Vergleich zur Isolationsstruktur 102b aufweisen.
  • 1j zeigt schematisch eine Schnittansicht des Bauelements 100 gemäß dem Schnitt Ij, der in 1e gezeigt ist. Somit repräsentiert der Schnitt aus 1j eine Ansicht entlang der Breitenrichtung des Bauelements 100. Wie gezeigt, sind das Kontaktelement 127a und das optionale Kontaktelement 127b über der Isolationsstruktur 102b angeordnet und sie sind somit lateral außerhalb des aktiven Gebiets 102a positioniert, wodurch ein elektrischer Kontakt zu dem aktiven Gebiet 102a vermieden wird. Ferner sind die Kontaktelemente 127a, 127b mit der vergrabenen Kondensatorelektrode 125a verbunden, die sich zumindest entlang der Breite 102b des aktiven Gebiets 102a und somit des gemeinsamen Transistorgebiets 153 erstreckt, das auch die zweite Kondensatorelektrode 125b repräsentiert, wie dies zuvor erläutert ist. Folglich bilden die vergrabene Elektrode 125a, das gemeinsame Transistorgebiet 153 oder die Elektrode 125b in Verbindung mit dem Kondensatordielektrikumsmaterial 125c, d. h. der dielektrischen Schicht 121, den eigentlichen Kondensator 125 und leger somit die Kapazität des Kondensators 125 fest, die somit durch die laterale Größe der Elektrode 125b bestimmt ist, d. h. durch das gemeinsame Transistorgebiet 153, und auch durch die Eigenschaften des dielektrischen Materials 125c.
  • Das in den 1h bis 1j gezeigte Halbleiterbauelement 100 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden. Beispielsweise wird nach dem Vorsehen der Kontaktöffnungen 123, 124a, 124b (siehe 1e) ein geeigneter Abscheideprozess oder eine Sequenz aus Abscheideprozessen angewendet, beispielsweise unter Anwendung einer Sputter-Abscheidung, CVD, elektrochemischer Abscheidung oder einer Kombination davon, um ein oder mehrere leitende Materialien vorzusehen, etwa die Materialien 126b, 126c. Während des Abscheidens dieser Materialien wird auch der Hohlraum 122v effizient gefüllt, wie dies auch aus konventionellen Strategien bekannt ist, in denen unabsichtlich Hohlräume ”effizient” mit leitenden Kontaktmetallen gefüllt werden, wodurch ausgeprägte Kontaktausfälle hervorgerufen werden. In der gezeigten Ausführungsform wird die vergrabene Elektrode 125a effizient von ”beiden” Seiten aus mittels der Kontaktöffnungen 124a, 124b gefüllt, wodurch bessere Prozessbedingungen geschaffen werden. Daraufhin wird überschüssiges Material beispielsweise durch CMP (chemisch-mechanisches Polieren) und dergleichen gemäß gut etablierter Prozessstrategien abgetragen.
  • Folglich können die Kontaktelemente 126 und 127a, 127b auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, während gleichzeitig der Hohlraum 122v zuverlässig so aufgefüllt wird, dass die vergrabene Kondensatorelektrode 125a geschaffen wird. Andererseits wird ein elektrischer Kontakt der vergrabenen Kondensatorelektrode 125a mit dem aktiven Gebiet 102a durch geeignetes Positionieren der Kontaktelemente 127a, 127b vermieden. Auf diese Weise wird der Kondensator 125 in einer sehr platzsparenden Weise vorgesehen, ohne dass zusätzliche Prozessschritte im Vergleich zu konventionellen Fertigungssequenzen zur Herstellung einer Kontaktebene erforderlich sind, d. h. zur Herstellung der Kombination des dielektrischen Materials 122 und der Kontaktelemente 126.
  • Mit Bezug zu den 1k bis 1n werden nun weitere anschauliche Ausführungsformen beschrieben, in denen ein Einfluss des Kondensatordielektrikumsmaterials auf andere Bauteilbereiche, etwa auf Drain- und Sourcegebiete von Transistoren, verringert wird.
  • 1k zeigt schematisch das Halbleiterbauelement 100 mit einem Füllmaterial 128, das über den Transistoren 150 ausgebildet ist, wenn mit einer Bauteilkonfiguration, wie sie in 1a gezeigt, begonnen wird. Dazu wird das Füllmaterial 128 in Form eines beliebigen geeigneten dielektrischen Materials, etwa als Siliziumdioxid, Siliziumnitrid und dergleichen, vorgesehen. Wie zuvor erläutert ist, wird aufgrund der geometrischen Konfiguration der Gateelektrodenstrukturen 160 ein Hohlraum 128v zwischen den Gateelektrodenstrukturen 160 der Transistoren 150a, 150b erzeugt. Nach dem Abscheiden des Materials 128 wird bei Bedarf eine Einebnung der Oberflächentopographie vorgenommen.
  • 1l zeigt schematisch das Halbleiterbauelement 100 während eines Ätzprozesses 104, in welchem ein Teil des Materials 128 (siehe 1k) beispielsweise unter Anwendung nasschemischer Ätzchemien, plasmaunterstützter Ätzchemien, oder einer Kombination davon, entfernt wird, wobei jedoch ein Bereich 128r in Bereichen bewahrt wird, in denen eine vergrabene Kondensatorelektrode nicht herzustellen ist. Das heißt, aufgrund der Anwesenheit des Hohlraums 128v, der in 1k gezeigt ist, führt der Ätzprozess 104 zu einem Freilegen des gemeinsamen Transistorgebiets 153 zwischen den Transistoren 150a, 150b, wobei trotzdem andere Transistorbereiche mit einem größeren lateralen Abstand zuverlässig durch den Bereich 128r des zuvor aufgebrachten Füllmaterials abgedeckt bleiben. Dazu werden ein zeitgesteuerter Ätzprozess oder Prozesse ausgeführt, in denen schließlich das Gebiet 153 freigelegt wird, während das Freilegen anderer Bereiche des aktiven Gebiets 102a vermieden wird. In der gezeigten Ausführungsform wird der Ätzprozess 104 auf der Grundlage einer Ätzchemie ausgeführt, die im Hinblick auf die Abstandshalterstruktur 164 und Metallsilizid selektiv ist, wobei das Silizid in den Gateelektrodenstrukturen 160 und in Bereichen des aktiven Gebiets 102a, die durch die Gateelektrodenstrukturen 160 freigelegt sind, vorhanden ist, wie dies auch zuvor erläutert ist. Beispielsweise besitzen viele Ätzchemien zum Ätzen von Siliziumdioxid eine ausgeprägte Selektivität in Bezug auf Siliziumnitrid, Nickelsilizid und dergleichen.
  • 1m zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der die dielektrische Materialschicht 121, d. h. das Kondensatordielektrikumsmaterial, so ausgebildet ist, dass es direkt mit dem gemeinsamen Transistorgebiet 153 zwischen den Transistoren 150a, 150b in Kontakt ist, während in anderen Bereichen die Materialschicht 121 auf dem restlichen Bereich 128r ausgebildet ist. Im Hinblick auf die Materialzusammensetzung und die Schichtdicke des Materials 121 gelten die gleichen Kriterien, wie sie zuvor erläutert sind. Ferner kann ein Einfluss der dielektrischen Eigenschaften des Materials 121 auf andere Transistorbereiche mit Ausnahme des gemeinsamen Transistorgebiets 153 zwischen den Transistoren 150a, 150b, in denen eine ausgeprägte kapazitive Kopplung gewünscht ist, unterdrückt werden aufgrund der Anwesenheit des dielektrischen Materialbereichs 128r.
  • 1n zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der das dielektrische Material 122, beispielsweise in Form einer oder mehrerer dielektrischer Schichten, so vorgesehen ist, dass der Hohlraum 122v zwischen den Transistoren 150a, 150b gebildet ist, wie dies auch zuvor erläutert ist, während andere Zwischenräume effizient mit dem Material 122 gefüllt sind. Somit kann auf der Grundlage der Konfiguration, wie sie in 1n gezeigt ist, die weitere Bearbeitung fortgesetzt werden, indem das dielektrische Material 122 strukturiert wird, beispielsweise auf der Grundlage eines anisotropen Ätzprozesses, wobei auch die Schicht 121 über den Bereich 128r geätzt wird, ohne dass spezielle Ätzstrategien erforderlich sind. Andererseits kann das Material 121 über der Isolationsstruktur geöffnet werden, ohne dass eine Verbindung zu dem aktiven Gebiet 102a erfolgt, wie dies auch zuvor erläutert ist. In anderen Fällen wird das Material 121 als ein effizientes Ätzstoppmaterial eingesetzt und Materialreste des dielektrischen Materials 122 werden effizient innerhalb des Hohlraums 122v entfernt, ohne dass im Wesentlichen die verbleibenden Bereiche 128r beeinflusst werden, die durch das dielektrische Material 121 abgedeckt sind. Danach wird der Ätzprozess fortgesetzt, indem die Schicht 121 geöffnet wird, und indem die verbleibenden Bereiche 128r geätzt werden. Als nächstes werden die resultierenden Kontaktöffnungen und der Hohlraum 122v mit einem leitenden Material gefüllt, wie dies auch zuvor erläutert ist.
  • Es gilt also: die vorliegende Erfindung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen eine Kondensatorelektrode effizient in einem dielektrischen Zwischenschichtmaterial einer Kontaktebene von Halbleiterbauelementen vergraben werden kann, während gleichzeitig ein gemeinsames Transistorgebiet, etwa ein Draingebiet oder ein Sourcegebiet dicht liegender Transistoren, als eine zweite Kondensatorelektrode dient, während ein effizientes dielektrisches Material zwischen der vergrabenen Kondensatorelektrode und dem gemeinsamen Transistorgebiet vorgesehen wird. Dazu wird ein Hohlraum zuverlässig beim Abscheiden des dielektrischen Zwischenschichtmaterials erzeugt und wird danach mit einem leitenden Material befüllt, das auf der Grundlage von Kontaktöffnungen eingefüllt wird, die lateral außerhalb des aktiven Gebiets angeordnet sind. Auf diese Weise können sehr kompakte Transistor/Kondensator-Konfigurationen, beispielsweise zum Bereitstellen dicht gepackter dynamischer RAM-Arrays und dergleichen bereitgestellt werden.

Claims (20)

  1. Verfahren mit: Bilden eines Kondensatordielektrikumsmaterials auf einem ersten Kontaktgebiet, das in einem aktiven Gebiet eines Halbleiterbauelementes ausgebildet ist; Bilden eines dielektrischen Materials zwischen einer ersten Gateelektrodenstruktur und einer zweiten Gateelektrodenstruktur derart, dass ein Hohlraum in dem dielektrischen Material erzeugt wird, wobei die erste und die zweite Gateelektrodenstruktur zumindest auf dem aktiven Gebiet ausgebildet sind; Bilden einer ersten Kontaktöffnung in dem dielektrischen Material derart, dass eine Verbindung zu dem Hohlraum entsteht, wobei die erste Kontaktöffnung lateral außerhalb des aktiven Gebiets angeordnet ist; Bilden einer zweiten Kontaktöffnung in dem dielektrischen Material derart, dass eine Verbindung zu einem zweiten Kontaktgebiet, das in dem aktiven Gebiet gebildet ist, hergestellt wird; und Bilden eines ersten Kontaktelements in der ersten Kontaktöffnung, eines zweiten Kontaktelements in der zweiten Kontaktöffnung und einer Kondensatorelektrode in dem Hohlraum durch Abscheiden eines leitenden Materials in die erste und die zweite Kontaktöffnung.
  2. Verfahren nach Anspruch 1, das ferner umfasst: Bilden des dielektrischen Materials zwischen der zweiten Gateelektrodenstruktur und einer dritten Gateelektrodenstruktur in einer hohlraumfreien Weise.
  3. Verfahren nach Anspruch 2, wobei Bilden des dielektrischen Materials umfasst: Festlegen eines lateralen Abstandes zwischen der ersten und der zweiten Gateelektrodenstruktur so, dass dieser kleiner ist als ein lateraler Abstand zwischen der zweiten Gateelektrodenstruktur und der dritten Gateelektrodenstruktur.
  4. Verfahren nach Anspruch 1, wobei Bilden des Kondensatordielektrikumsmaterials umfasst: Bilden des Kondensatordielektrikumsmaterials auf dem ersten und dem zweiten Kontaktgebiet.
  5. Verfahren nach Anspruch 1, wobei Bilden des Kondensatordielektrikumsmaterials umfasst: Bilden eines dielektrischen Füllmaterials über dem ersten und dem zweiten Kontaktgebiet, Entfernen eines Teils des dielektrischen Füllmaterials derart, dass das erste Kontaktgebiet freigelegt wird und dass ein Teil des dielektrischen Füllmaterials in dem zweiten Kontaktgebiet beibehalten wird, und Bilden des Kondensatordielektrikumsmaterials auf dem Bereich des dielektrischen Füllmaterials und auf dem ersten Kontaktgebiet.
  6. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer dritten Kontaktöffnung in dem dielektrischen Material derart, dass diese mit dem Hohlraum in Verbindung steht.
  7. Verfahren nach Anspruch 6, das ferner umfasst: Auswählen einer lateralen Form des aktiven Gebiets derart, dass die erste und die dritte Kontaktöffnung lateral außerhalb des aktiven Gebiets angeordnet sind.
  8. Verfahren zur Herstellung einer kapazitiven Struktur eines Halbleiterbauelements, wobei das Verfahren umfasst: Bilden eines ersten dielektrischen Materials auf einem gemeinsamen Transistorgebiet eines ersten Transistors und eines zweiten Transistors, wobei das gemeinsame Transistorgebiet ein Draingebiet und/oder ein Sourcegebiet des ersten und des zweiten Transistors ist; Bilden eines zweiten dielektrischen Materials über dem gemeinsamen Transistorgebiet und zwischen einer Gateelektrodenstruktur des ersten Transistors und einer Gateelektrodenstruktur des zweiten Transistors, wobei das dielektrische Material einen Hohlraum aufweist, der sich entlang einer Breite des gemeinsamen Transistorgebiets erstreckt; Bilden einer Kontaktöffnung in dem zweiten dielektrischen Material lateral außerhalb des gemeinsamen Transistorgebiets, wobei die Kontaktöffnung mit dem Hohlraum in Verbindung steht; und Füllen des Hohlraums mit einem leitenden Material durch Abscheiden des leitenden Materials in die Kontaktöffnung.
  9. Verfahren nach Anspruch 8, wobei Bilden des zweiten dielektrischen Materials umfasst: Füllen eines Zwischenraums zwischen einer Gateelektrodenstruktur eines dritten Transistors und der Gateelektrodenstruktur des zweiten Transistors mit dem zweiten dielektrischen Material.
  10. Verfahren nach Anspruch 9, wobei ein lateraler Abstand zwischen den Gateelektrodenstrukturen des ersten und des zweiten Transistors geringer ist als ein lateraler Abstand zwischen den Gateelektrodenstrukturen des zweiten und des dritten Transistors.
  11. Verfahren nach Anspruch 10, das ferner umfasst: Bilden einer zweiten Kontaktöffnung in dem zweiten dielektrischen Material zwischen Gateelektrodenstrukturen des zweiten und des dritten Transistors, wobei die zweite Kontaktöffnung mit einem Draingebiet oder einem Sourcegebiet des dritten Transistors verbunden ist.
  12. Verfahren nach Anspruch 8, wobei Bilden des ersten dielektrischen Materials umfasst: Bilden eines Füllmaterials über dem ersten und dem zweiten Transistor und selektives Freilegen des gemeinsamen Transistorgebiets durch Entfernen eines Teils des Füllmaterials.
  13. Verfahren nach Anspruch 12, das ferner umfasst: Bewahren eines Teils des Füllmaterials über einem Draingebiet oder einem Sourcegebiet des ersten Transistors.
  14. Verfahren nach Anspruch 8, wobei das erste dielektrische Material mit einer Dicke von 5 nm oder weniger hergestellt wird.
  15. Verfahren nach Anspruch 14, wobei das erste dielektrische Material ein dielektrisches Material mit großem ε umfasst.
  16. Verfahren nach Anspruch 8, das ferner umfasst: Bilden mindestens einer weiteren Kontaktöffnung in dem zweiten dielektrischen Material, so dass diese weitere Kontaktöffnung mit dem Hohlraum in Verbindung steht.
  17. Halbleiterbauelement mit: einem ersten Transistor und einem zweiten Transistor, die in und über einem Halbleitergebiet ausgebildet sind, wobei der erste und der zweite Transistor ein gemeinsames Transistorgebiet aufweisen, das in dem Halbleitergebiet ausgebildet und lateral zwischen einer Gateelektrodenstruktur des ersten Transistors und einer Gateelektrodenstruktur des zweiten Transistors angeordnet ist; einer ersten dielektrischen Materialschicht, die auf dem gemeinsamen Transistorgebiet ausgebildet ist; einem zweiten dielektrischen Material, das über der ersten dielektrischen Materialschicht gebildet ist; einer vergrabenen Kondensatorelektrode, die auf der ersten dielektrischen Materialschicht durch Abscheiden eines leitenden Materials in einem Hohlraum, der in dem zweiten dielektrischen Material über dem gemeinsamen Transistorgebiet erzeugt wurde, gebildet ist; und einem Kontaktelement, das zumindest in dem zweiten dielektrischen Material gebildet ist und mit der vergrabenen Kondensatorelektrode in Verbindung steht.
  18. Halbleiterbauelement nach Anspruch 17, das ferner einen dritten Transistor aufweist, der in und über dem aktiven Gebiet lateral benachbart zu dem zweiten Transistor gebildet ist, wobei ein lateraler Abstand zwischen Gateelektrodenstrukturen des zweiten und des dritten Transistors größer ist als ein lateraler Abstand zwischen den Gateelektroden des ersten und des zweiten Transistors.
  19. Halbleiterbauelement nach Anspruch 18, das ferner ein zweites Kontaktelement aufweist, das zumindest in dem zweiten dielektrischen Material zwischen den Gateelektrodenstrukturen des zweiten und des dritten Transistors ausgebildet ist, wobei das zweite Kontaktelement mit dem aktiven Gebiet in Verbindung steht.
  20. Halbleiterbauelement nach Anspruch 17, wobei eine Dicke der ersten dielektrischen Materialschicht 5 nm oder weniger beträgt.
DE102010029525.6A 2010-05-31 2010-05-31 Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements Expired - Fee Related DE102010029525B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102010029525.6A DE102010029525B4 (de) 2010-05-31 2010-05-31 Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
US12/965,212 US8946019B2 (en) 2010-05-31 2010-12-10 Semiconductor device comprising a buried capacitor formed in the contact level

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010029525.6A DE102010029525B4 (de) 2010-05-31 2010-05-31 Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements

Publications (2)

Publication Number Publication Date
DE102010029525A1 DE102010029525A1 (de) 2011-12-01
DE102010029525B4 true DE102010029525B4 (de) 2014-12-18

Family

ID=44924750

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010029525.6A Expired - Fee Related DE102010029525B4 (de) 2010-05-31 2010-05-31 Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements

Country Status (2)

Country Link
US (1) US8946019B2 (de)
DE (1) DE102010029525B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8519482B2 (en) * 2011-09-28 2013-08-27 Globalfoundries Singapore Pte. Ltd. Reliable contacts
US9412883B2 (en) * 2011-11-22 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for MOS capacitors in replacement gate process
US10164049B2 (en) 2014-10-06 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with gate stack
US10298184B2 (en) * 2016-03-16 2019-05-21 Cirrus Logic, Inc. Dual device semiconductor structures with shared drain
US9929148B1 (en) * 2017-02-22 2018-03-27 Globalfoundries Inc. Semiconductor device including buried capacitive structures and a method of forming the same
US10804262B2 (en) 2019-02-22 2020-10-13 International Business Machines Corporation Cointegration of FET devices with decoupling capacitor
US11245019B2 (en) * 2020-01-10 2022-02-08 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor device and method for fabricating the same
US20210351272A1 (en) * 2020-05-07 2021-11-11 Etron Technology, Inc. Transistor structure and related inverter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4094057A (en) * 1976-03-29 1978-06-13 International Business Machines Corporation Field effect transistor lost film fabrication process
US4538166A (en) * 1979-12-29 1985-08-27 Fujitsu Limited Semiconductor memory device
US4871688A (en) * 1988-05-02 1989-10-03 Micron Technology, Inc. Sequence of etching polysilicon in semiconductor memory devices
DE19838741A1 (de) * 1998-04-21 1999-11-04 United Microelectronics Corp Kondensator und Verfahren zur Herstellung eines Kondensators
US20020094644A1 (en) * 1999-05-25 2002-07-18 Taiwan Semiconductor Manufacturing Company Method to eliminate shorts between adjacent contacts due to interlevel dielectric voids
DE102004004584A1 (de) * 2004-01-29 2005-08-25 Infineon Technologies Ag Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4053647B2 (ja) * 1997-02-27 2008-02-27 株式会社東芝 半導体記憶装置及びその製造方法
JP2002222858A (ja) * 2001-01-25 2002-08-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE10164950B4 (de) * 2001-09-07 2010-01-28 Qimonda Ag Verfahren zur Herstellung einer integrierten Halbleiterschaltung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4094057A (en) * 1976-03-29 1978-06-13 International Business Machines Corporation Field effect transistor lost film fabrication process
US4538166A (en) * 1979-12-29 1985-08-27 Fujitsu Limited Semiconductor memory device
US4871688A (en) * 1988-05-02 1989-10-03 Micron Technology, Inc. Sequence of etching polysilicon in semiconductor memory devices
DE19838741A1 (de) * 1998-04-21 1999-11-04 United Microelectronics Corp Kondensator und Verfahren zur Herstellung eines Kondensators
US20020094644A1 (en) * 1999-05-25 2002-07-18 Taiwan Semiconductor Manufacturing Company Method to eliminate shorts between adjacent contacts due to interlevel dielectric voids
DE102004004584A1 (de) * 2004-01-29 2005-08-25 Infineon Technologies Ag Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren

Also Published As

Publication number Publication date
US20110291170A1 (en) 2011-12-01
DE102010029525A1 (de) 2011-12-01
US8946019B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
DE102014219912B4 (de) Verfahren zum Bilden von FinFET-Halbleitervorrichtungen unter Verwendung einer Austauschgatetechnik und die resultierenden Vorrichtungen
DE102010029525B4 (de) Halbleiterbauelement mit einem vergrabenen Kondensator, der in der Kontaktebene ausgebildet ist, und Verfahren zur Herstellung des Halbleiterbauelements
DE102008007002B4 (de) Verfahren zum Bilden von Substratkontakten für moderne SOI-Bauelemente auf der Grundlage einer tiefen Grabenkondensatorkonfiguration
DE102010003555B4 (de) Aluminiumsicherungen in einem Halbleiterbauelement, das Metallgateelektrodenstrukturen aufweist
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE10021385B4 (de) Verfahren zur Herstellung eines Kondensators mit Erzeugung einer unteren Kondensatorelektrode unter Verwendung einer CMP-Stoppschicht
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE102010003452B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
DE10142580B4 (de) Verfahren zur Herstellung einer Grabenstrukturkondensatoreinrichtung
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE102009035409B4 (de) Leckstromsteuerung in Feldeffekttransistoren auf der Grundlage einer Implantationssorte, die lokal an der STI-Kante eingeführt wird
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102010002411B4 (de) Verfahren zur Herstellung von Kontaktbalken mit reduzierter Randzonenkapazität in einem Halbleiterbauelement
DE102015120483A1 (de) Selbstausgerichteter bottom-up-gate-kontakt und top-down-source-drain-kontaktstruktur in der vormetallisierungs-dielektrikumsschicht oder zwischenlevel-dielektrikumsschicht einer integrierten schaltung
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE10237896A1 (de) Integrierte Abstandsschicht für die Gate-/Source-/Drain-Isolierung in einer vertikalen Arraystruktur
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102009043328B4 (de) Herstellung von Halbleiterwiderständen in einem Halbleiterbauelement mit Metallgatestrukturen durch Erhöhen der Ätzwiderstandsfähigkeit der Widerstände
DE102011004757B4 (de) Vertikale Speichertransistoren mit einem sich frei einstellenden Körperpotential, die in Vollsubstratbauelementen hergestellt sind und vergrabene Abfrage- und Wortleitungen aufweisen und Verfahren zur Herstellung der Speichertransistoren
DE102018201717B4 (de) Halbleiterbauelement mit vergrabenen kapazitiven strukturen und verfahren zur herstellung desselben
DE102010038746A1 (de) Reduzierte Topographie in Isolationsgebieten eines Halbleiterbauelements durch Anwenden einer Abscheide/Ätzsequenz vor der Herstellung des Zwischenschichtdielektrikums
DE102011080439B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE10233195A1 (de) Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung
DE102010003560B4 (de) Halbleiterbauelement mit einem Kondensator in einem Metallisierungssystem, der durch ein Hartmaskenstrukturierungsschema hergestellt ist
DE10358556B4 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten

Legal Events

Date Code Title Description
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee