DE10233195A1

DE10233195A1 - Halbleitervorrichtung mit Grabenisolierung und Verfahren zu deren Herstellung

Info

Publication number: DE10233195A1
Application number: DE10233195A
Authority: DE
Inventors: Toshiaki Tsutsumi
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2001-11-26
Filing date: 2002-07-22
Publication date: 2003-06-12
Also published as: TW544746B; US20030098491A1; KR20030043597A; CN1421913A; JP2003158180A

Abstract

Eine Aufgabe der Erfindung liegt in der Schaffung einer Halbleitervorrichtung mit einer Grabenisolation, die Verbesserungen bezüglich nicht nur der Entspannung einer Spannung sondern auch Verbesserungen bezüglich einer Kanaldurchbruchschicht liefert, mit guter Isolationseigenschaft. Ein Graben (6) wird auf einem Halbleitersubstrat auf und unter einer Oberfläche von diesem gebildet. Ein Isolationsfilm (8), der einen Teil aufweist, der das Innere des Grabens (6) derart füllt, daß ein leerer Raum im Inneren des Grabens (6) gebildet werden kann, der sich nach oben erstreckt. Ein Durchmesser des oberen Endes des Grabens (6) ist kleiner als ein Durchmesser des Isolationsfilms (8).

Description

Die Erfindung betrifft eine Halbleitervorrichtung mit einer Grabenisolation, und insbesondere eine Halbleitervorrichtung mit einer Grabenisolation, die derart verbessert ist, daß sie nicht nur eine Spannung (thermische Spannung) entspannen kann, sondern auch eine gute Isolationseigenschaft erzielen kann. Die Erfindung betrifft ferner ein Herstellungsverfahren für eine Halbleitervorrichtung mit einer derartigen Grabenisolation.
Die Miniaturisierung von Halbleitervorrichtungen hat sich stark weiterentwickelt, wodurch stärkere Anforderungen an die Elementisolation gestellt werden, um Elemente, wie etwa Transistoren, zu isolieren. In der Vergangenheit hat sich als eine Elementisolationstechnik eine Technik durchgesetzt, die als Oberflächengrabenisolation ("Shallow Trench Isolation") bezeichnet wird, bei der ein Graben in einem Halbleitersubstrat gebildet wird. In Zukunft erwartet man, daß die Breite einer Isolationsregion 100 nm oder weniger sein wird. Obwohl in einem Substrat gebildete Gräben mit einem Siliziumoxidfilm als Isolationsfilm gefüllt werden können, steigen die Anforderungen an die Fülltechnik bei größerer Reduktion der Grabenbreite. Mit zunehmend geringerer Isolationsbreite wird es bei einer Vorrichtung mit einer Isolationsbreite von 100 nm oder weniger zunehmend schwieriger, einen Isolationsfilm in Gräben zu füllen.
Im folgenden wird ein herkömmliches Herstellungsverfahren beschrieben.
Wie in Fig. 40 gezeigt, wird ein Siliziumoxidfilm 102 auf einem Halbleitersubstrat mit einer Dicke von zum Beispiel 10 nm bis 20 nm durch ein thermisches Oxidationsverfahren oder ein CVD (Chemical Vapor Deposition)-Verfahren gebildet. Dann wird ein Siliziumnitridfilm 103 mit einer Dicke von zum Beispiel 100 nm bis 200 nm durch ein CVD-Verfahren gebildet. Anschließend werden der Siliziumnitridfilm 103 und der Siliziumoxidfilm 102 durch eine Fotolithografietechnik und ein Ätzverfahren gemustert.
Wie in Fig. 41 gezeigt, wird das Halbleitersubstrat 101 mit dem Siliziumnitridfilm 103 und dem Siliziumoxidfilm 102 als Maske geätzt, um einen Graben 104 mit einer Tiefe von 100 nm bis 300 nm zu bilden.
Wie in Fig. 42 gezeigt, wird ein thermischer Oxidfilm 105 auf einer Oberfläche des Grabens 104 mit einer Dicke von zum Beispiel 10 nm bis 20 nm durch ein thermisches Oxidationsverfahren gebildet. Anschließend wird ein Siliziumoxidfilm 106 mit einer Dicke von zum Beispiel 500 nm bis 1000 nm durch ein CVD- Verfahren, zum Beispiel ein hochdichtes Plasma CVD-Verfahren gebildet, um den Graben 104 zu füllen. Wenn zu diesem Zeitpunkt die Breite des Grabens 4 kleiner wird, wird das Füllen schwierig, und wenn zum Beispiel eine Breite gleich 100 nm oder weniger ist, wird bei einer nicht optimierten Bedingung ein leerer Raum gebildet.
Wie in den Fig. 42 und 43 gezeigt, wird der Siliziumoxidfilm 106 poliert und mittels eines CMP (Chemical Mechanical Polish)- Verfahren planarisiert, um den Siliziumnitridfilm 103 freizulegen. Bei diesem Schritt wird der Siliziumoxidfilm 106 nur in dem oberen Bereich des Grabens 104 gebildet.
Wie in Fig. 44 gezeigt, wird der Siliziumoxidfilm 106 derart geätzt, daß dessen oberste Oberfläche bündig mit einer Oberfläche des Halbleitersubstrats 101 ist.
Wie in Fig. 45 gezeigt, werden der Siliziumnitridfilm 103 und der Siliziumoxidfilm 102 weggeätzt, um im Graben 104 nur den Siliziumoxidfilm 106 zurückzulassen, und um folglich die Elementisolation zu bilden.
Wie in Fig. 46 gezeigt, wird anschließend ein Gateoxidfilm 108 mittels eines allgemein bekannten Verfahren, zum Beispiel mittels eines thermischen Oxidationsverfahrens, gebildet, sowie eine Gateelektrode 109, eine erste Verunreinigungsdiffusionsschicht 110, ein Seitenwandabstandsstück 111, und eine zweite Verunreinigungsdiffusionsschicht 112, wodurch ein MOSFET (Metal- Oxide-Semiconductor Field Effect Transistor) fertiggestellt wird.
Wenn bei einer bereits bekannten Halbleitervorrichtung, die durch das oben unter Bezugnahme auf Fig. 46 beschriebene Verfahren hergestellt wird, ein leerer Raum gebildet wird, tritt eine Ausnehmung in der Oberfläche des Siliziumoxidfilms 106 auf, der den Graben 104 zur Elementisolation füllt, und ein Ätzrückstand wird während der Bildung der Gateelektrode in der Ausnehmung gebildet. Der Ätzrückstand 113 verursacht zum Beispiel häufig Kurzschlüsse zwischen Gateelektroden, wodurch Fraktionsfehler von integrierten Schaltungen vergrößert werden, was die Ausbeute reduziert.
Darüber hinaus wird durch eine Differenz bezüglich des thermischen Expansionskoeffizienten zwischen einem Siliziumoxidfilm, der einen Graben füllt, und dem Silizium eines Halbleitersubstrats, eine thermische Spannung erzeugt, wodurch die elektrische Eigenschaft verschlechtert wird. Für den Fall, daß ein leerer Raum in einem Graben gebildet wird, um eine Spannung zu entspannen, wird es schwierig, die Form des leeren Raums derart zu steuern, daß sie konstant ist, sowie eine Schicht, in die ein Kanaldurchbruch implantiert wird ("Channel Cut Implanted"- Schicht), zu bilden.
Der Erfindung liegt die Aufgabe zugrunde, die oben genannten Probleme zu lösen. Ferner ist es eine Aufgabe der Erfindung, eine Halbleitervorrichtung mit einer Grabenisolation zu schaffen, die derart verbessert ist, daß sie Kurzschlüsse zwischen Gateelektroden verhindert.
Eine andere Aufgabe der Erfindung liegt in der Schaffung einer Halbleitervorrichtung, die eine Grabenisolation aufweist, die derart verbessert ist, daß eine Spannung entspannt werden kann.
Eine Halbleitervorrichtung gemäß einem ersten Aspekt der Erfindung weist ein Halbleitersubstrat auf. Ein Graben ist auf einer Oberfläche des Halbleitersubstrats gebildet. Ein Isolationsfilm weist einen Teil auf, der derart in den Graben paßt, daß ein leerer Raum innerhalb des Grabens gebildet wird, der sich nach oben erstreckt. Ein Durchmesser eines oberen Endes des Grabens ist kleiner als ein Durchmesser des Isolationsfilms.
Gemäß einem bevorzugten Ausführungsbeispiel der Erfindung ist der Isolationsfilm aus einem ersten Isolationsfilm gebildet, der einen Durchmesser aufweist, der sich nach oben vergrößert; und aus einem zweiten Isolationsfilm, der den ersten Isolationsfilm umgibt und eine Breite aufweist, die sich nach oben verringert.
Eine Halbleitervorrichtung, die eine Grabenisolation gemäß einem zweiten Aspekt der Erfindung aufweist, enthält ein Halbleitersubstrat. Ein Graben ist in der Oberfläche des Halbleitersubstrats gebildet. Ein Siliziumoxidfilm ist auf einer Innenwand des Grabens gebildet. Ein Siliziumfilm ist in den Graben eingebettet, mit dem Siliziumoxidfilm dazwischenliegend. Ein Isolationsfilm ist mit einer Oberfläche des Siliziumfilms in Kontakt und erstreckt sich über den Graben.
In einem Herstellungsverfahren einer Halbleitervorrichtung mit einer Grabenisolation wird gemäß einem dritten Aspekt der Erfindung zu allererst ein Maskenfilm auf einem Halbleitersubstrat gebildet. Der Maskenfilm wird derart geätzt, daß er auf einer gewünschten Region bleibt. Ein Seitenwandabstandsstück wird auf einer Seitenwand des Maskenfilms nach dem Ätzen zurückgelassen. Eine Oberfläche des Halbleitersubstrats wird geätzt, indem der Maskenfilm und das Seitenwandabstandsstück als Maske verwendet werden, um einen Graben zu bilden. Ein Isolationsfilm wird auf dem Halbleitersubstrat derart gebildet, daß er den oberen Endbereich des Grabens bedeckt, während innerhalb des Grabens ein leerer Raum gelassen wird. Der Isolationsfilm wird soweit zurückgeätzt, bis eine Oberfläche des Maskenfilms freigelegt ist. Der Maskenfilm wird entfernt. Eine Ionenimplantation wird bezüglich der Oberfläche des Halbleitersubstrats durchgeführt.
Die vorangegangenen Aufgaben, Merkmale, Aspekte und Vorteile der Erfindung werden im folgenden unter Bezugnahme auf die beigefügten Zeichnungen näher erklärt. Es zeigen:
Fig. 1 eine Querschnittsansicht einer Halbleitervorrichtung gemäß einem ersten Schritt eines Herstellungsverfahrens einer Halbleitervorrichtung gemäß einem ersten Ausführungsbeispiel;
Fig. 2 eine Querschnittsansicht der Halbleitervorrichtung bei einem zweiten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 3 eine Querschnittsansicht der Halbleitervorrichtung bei einem dritten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 4 eine Querschnittsansicht der Halbleitervorrichtung bei einem vierten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 5 eine Querschnittsansicht der Halbleitervorrichtung bei einem fünften Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 6 eine Querschnittsansicht der Halbleitervorrichtung bei einem sechsten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 7 eine Querschnittsansicht der Halbleitervorrichtung bei einem siebten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 8 eine Querschnittsansicht der Halbleitervorrichtung bei einem achten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 9 eine Querschnittsansicht der Halbleitervorrichtung bei einem neunten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 10 eine Querschnittsansicht der Halbleitervorrichtung bei einem zehnten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 11 eine Querschnittsansicht der Halbleitervorrichtung bei einem elften Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 12 eine Querschnittsansicht der Halbleitervorrichtung bei einem zwölften Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 13 eine Querschnittsansicht der Halbleitervorrichtung bei einem dreizehnten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 14 eine Querschnittsansicht entlang einer Source- Gate-Drain-Richtung in der Vorrichtung nach Fig. 13;
Fig. 15 eine Querschnittsansicht der Halbleitervorrichtung bei einem vierzehnten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem ersten Ausführungsbeispiel;
Fig. 16 eine Querschnittsansicht entlang einer Source- Gate-Drain-Richtung in der Vorrichtung nach Fig. 15;
Fig. 17 eine Querschnittsansicht einer Halbleitervorrichtung bei einem ersten Schritt eines Herstellungsverfahrens einer Halbleitervorrichtung gemäß einem zweiten Ausführungsbeispiel;
Fig. 18 eine Querschnittsansicht der Halbleitervorrichtung bei einem zweiten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel;
Fig. 19 eine Querschnittsansicht der Halbleitervorrichtung bei einem dritten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel;
Fig. 20 eine Querschnittsansicht der Halbleitervorrichtung bei einem vierten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel;
Fig. 21 eine Querschnittsansicht der Halbleitervorrichtung bei einem fünften Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel;
Fig. 22 eine Querschnittsansicht der Halbleitervorrichtung bei einem sechsten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem zweiten Ausführungsbeispiel;
Fig. 23 eine Querschnittsansicht einer Halbleitervorrichtung bei einem ersten Schritt eines Herstellungsverfahrens einer Halbleitervorrichtung gemäß einem dritten Ausführungsbeispiel;
Fig. 24 eine Querschnittsansicht der Halbleitervorrichtung bei einem zweiten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel;
Fig. 25 eine Querschnittsansicht der Halbleitervorrichtung bei einem dritten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel;
Fig. 26 eine Querschnittsansicht der Halbleitervorrichtung bei einem vierten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel;
Fig. 27 eine Querschnittsansicht der Halbleitervorrichtung bei einem fünften Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel;
Fig. 28 eine Querschnittsansicht der Halbleitervorrichtung bei einem sechsten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel;
Fig. 29 eine Querschnittsansicht der Halbleitervorrichtung bei einem siebten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem dritten Ausführungsbeispiel;
Fig. 30 eine Querschnittsansicht einer Halbleitervorrichtung bei einem ersten Schritt eines Herstellungsverfahrens einer Halbleitervorrichtung gemäß einem vierten Ausführungsbeispiel;
Fig. 31 eine Querschnittsansicht der Halbleitervorrichtung bei einem zweiten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel;
Fig. 32 eine Querschnittsansicht der Halbleitervorrichtung bei einem dritten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel;
Fig. 33 eine Querschnittsansicht der Halbleitervorrichtung bei einem vierten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel;
Fig. 34 eine Querschnittsansicht der Halbleitervorrichtung bei einem fünften Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem vierten Ausführungsbeispiel;
Fig. 35 eine Querschnittsansicht einer Halbleitervorrichtung bei einem ersten Schritt des Herstellungsverfahrens einer Halbleitervorrichtung gemäß einem fünften Ausführungsbeispiel;
Fig. 36 eine Querschnittsansicht der Halbleitervorrichtung bei einem zweiten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem fünften Ausführungsbeispiel;
Fig. 37 eine Querschnittsansicht einer Halbleitervorrichtung bei einem ersten Schritt des Herstellungsverfahrens einer Halbleitervorrichtung gemäß dem sechsten Ausführungsbeispiel;
Fig. 38 eine Querschnittsansicht der Halbleitervorrichtung bei einem zweiten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem sechsten Ausführungsbeispiel;
Fig. 39 eine Querschnittsansicht der Halbleitervorrichtung bei einem dritten Schritt des Herstellungsverfahrens der Halbleitervorrichtung gemäß dem sechsten Ausführungsbeispiel;
Fig. 40 eine Querschnittsansicht einer Halbleitervorrichtung bei einem ersten Schritt eines Herstellungsverfahrens einer bereits bekannten Halbleitervorrichtung;
Fig. 41 eine Querschnittsansicht der Halbleitervorrichtung bei einem zweiten Schritt des Herstellungsverfahrens der bereits bekannten Halbleitervorrichtung;
Fig. 42 eine Querschnittsansicht der Halbleitervorrichtung bei einem dritten Schritt des Herstellungsverfahrens der bereits bekannten Halbleitervorrichtung;
Fig. 43 eine Querschnittsansicht der Halbleitervorrichtung bei einem vierten Schritt des Herstellungsverfahrens der bereits bekannten Halbleitervorrichtung;
Fig. 44 eine Querschnittsansicht der Halbleitervorrichtung bei einem fünften Schritt des Herstellungsverfahrens der bereits bekannten Halbleitervorrichtung;
Fig. 45 eine Querschnittsansicht der Halbleitervorrichtung bei einem sechsten Schritt des Herstellungsverfahrens der bereits bekannten Halbleitervorrichtung; und
Fig. 46 eine Querschnittsansicht der Halbleitervorrichtung bei einem siebten Schritt des Herstellungsverfahrens der bereits bekannten Halbleitervorrichtung.
Im folgenden werden bevorzugte Ausführungsbeispiele der Erfindung beschrieben.

Erstes Ausführungsbeispiel

Wie in Fig. 1 gezeigt, wird ein Siliziumoxidfilm 2 auf einem Halbleitersubstrat 1 zum Beispiel mit einer Dicke von 5 nm bis 10 nm mittels eines thermischen Oxidationsverfahrens oder eines CVD-Verfahrens gebildet. Anschließend wird ein erster Maskenfilm 3, zum Beispiel ein Siliziumfilm, mit einer Dicke von zum Beispiel 100 nm bis 300 nm mittels eines CVD-Verfahrens gebildet. Anschließend wird ein zweiter Maskenfilm 4, zum Beispiel ein Siliziumnitridfilm, mit einer Dicke von zum Beispiel 50 nm bis 150 nm gebildet. Der Maskenfilm 3 kann ebenso ein Siliziumgermaniumfilm statt ein Siliziumfilm sein.
Wie in Fig. 2 gezeigt, wird der Siliziumoxidfilm 2, der aus einem anderen Material gebildet ist als der zweite Maskenfilm 4, zum Beispiel mit einer Dicke von 10 nm bis 50 nm mittels eines CVD-Verfahrens gebildet. Dann erfolgt ein anisotropes Ätzen des Siliziumoxidfilms, um ein Seitenwandabstandsstück 5 zu bilden. Eine zu diesem Zeitpunkt gebildete Filmdicke ist gleich der halben Breite eines Grabens 6 oder weniger.
Wie in Fig. 3 gezeigt, wird das Halbleitersubstrat 1 mit dem Seitenwandabstandsstück 5, dem zweiten Maskenfilm 4 und dem ersten Maskenfilm 3 als Maske geätzt, um einen Graben 6 mit einer Tiefe von zum Beispiel 200 nm bis 400 nm zu bilden.
Wie in Fig. 4 gezeigt, wird ein thermisches Oxidfilm 7 auf der Oberfläche des Grabens 6 mit zum Beispiel einer Dicke von 5 nm bis 20 nm mittels eines thermischen Oxidationsverfahrens aufgebracht. Anschließend wird ein Isolationsfilm 8 zum Beispiel mit einer Dicke von 300 nm bis 800 nm mittels eines CVD-Verfahrens, eines Sputterverfahrens oder eines "SolGel"-Verfahrens gebildet, um einen oberen Bereich des Grabens 6 zu füllen. Zu diesem Zeitpunkt ist es nicht notwendig, das Innere des Grabens 8 vollständig zu füllen, sondern nur der obere Endbereich des Grabens 6 muß bedeckt (gefüllt) sein. Wie in der Figur gezeigt, wird ein leerer Raum 107 gebildet. Durch Bilden des leeren Raums wird ein Entspannen einer Spannung möglich.
Wie in Fig. 5 gezeigt, wird eine Filmdicke eines Isolationsfilms 8 mittels eines Zurückätzverfahrens oder eines CMP-Verfahrens soweit reduziert, daß eine Oberfläche des zweiten Maskenfilms 4 freigelegt ist, um den oberen Endbereich des Grabens 6 anzuschließen. Anschließend wird ein Kanaldurchbruch 9 durch ein Ionenimplantationsverfahren für die Oberfläche gebildet. Obwohl ein leerer Raum in dem Graben 6 gebildet ist, ist das Halbleitersubstrat 1 unter dem Seitenwandabstandsstück 5 vorhanden, und ein Implantationsprofil kann korrekt vorhergesagt werden. Der Kanaldurchbruch 9 kann gebildet werden, ohne daß der leere Raum 107 in dem Graben 6 irgendeinen Einfluß hat.
Durch die oben beschriebenen Schritte wird die Grabenisolation fertiggestellt. Anschließend wird ein Transistor gebildet. Im folgenden wird ein Verfahren zum Bilden eines Transistors beschrieben, der die Isolation verwendet.
Wie in Fig. 6 gezeigt, wird ein Fotoresist 10, das ein Gatemuster definiert, mittels einer Lithografietechnik gebildet.
Wie in Fig. 7 gezeigt, wird durch ein Ätzverfahren ein Gatemuster 11 gebildet. Anschließend wird im Falle eines PMOS (P-Kanal Metalloxidhalbleiter) Bor mittels eines Ionenimplantationsverfahrens, oder im Falle eines NMOS (N-Kanal Metalloxidhalbleiter) Arsen oder Phosphor mit einer Dosis von 1 × 10¹⁴ bis 1 × 10¹⁵ cm^-2 implantiert, um erste Verunreinigungsdiffusionsregionen 12 zu bilden.
Wie in Fig. 8 gezeigt, wird ein Isolationsfilm, zum Beispiel ein Siliziumoxidfilm oder ein Siliziumnitridfilm, oder ein gestapelter Film von diesen Filmen, mit einer Dicke von 20 nm bis 60 nm mittels eines CVD-Verfahrens gebildet, um ein Seitenwandabstandsstück 13 mittels eines Zurückätzverfahrens zu bilden. Anschließend wird mittels eines Ionenimplantationsverfahrens zum Beispiel Bor im Falle des PMOS, oder Arsen oder Phosphor im Falle des NMOS, mit einer Dosis von 1 × 10¹⁵ bis 1 × 10¹⁶ cm^-2implantiert, um zweite Verunreinigungsdiffusionsregionen 14 zu bilden.
Wie in Fig. 9 gezeigt, wird ein Isolationsfilm 15, zum Beispiel ein Siliziumoxidfilm, mit einer Dicke von 400 nm bis 1000 nm mittels eines CVD-Verfahrens gebildet.
Wie in den Fig. 9 und 10 gezeigt, wird der Isolationsfilm 15 mittels eines CMP-Verfahrens oder eines Zurückätzverfahrens zurückgeätzt, um die Oberfläche des zweiten Maskenfilms 4 freizulegen.
Wie in Fig. 11 gezeigt, werden der zweite Maskenfilm 4, der erste Maskenfilm 3 und der Oxidfilm 2 mittels eines Nassätzverfahrens oder eines Trockenätzverfahrens entfernt.
Wie in Fig. 12 gezeigt, wird ein Gateisolationsfilm 16, zum Beispiel ein Aluminiumoxidfilm, ein Hafniumoxidfilm, ein Zirkoniumoxidfilm, ein Siliziumoxidfilm oder ein Siliziumnitridfilm, mit einer Dicke von 1 nm bis 20 nm gebildet, gefolgt von der Bildung eines leitfähigen Films 17, der zum Beispiel ein polykristalliner Siliziumfilm, ein Metallsilizidfilm, ein Metallnitridfilm, ein Metallsiliziumnitridfilm, ein Metallfilm oder ein gestapelter Film von diesen Filmen ist, mit einer Dicke von 100 nm bis 500 nm.
Wie in Fig. 13 gezeigt, bleibt der leitfähige Film 17 aufgrund eines CMP-Verfahrens und eines Zurückätzverfahrens nur in einer Gateelektrodenregion zurück.
Fig. 14 zeigt eine Querschnittsansicht entlang einer Richtung senkrecht zu einer Richtung entlang der Source, Gate und Drain, im Schritt nach Fig. 13 angeordnet werden.
Wie in Fig. 15 gezeigt, wird ein leitfähiger Film, zum Beispiel ein TiN, W oder AlCu-Film oder ein gestapelter Film zum Beispiel von diesen Filmen mit einer Dicke von 50 nm bis 200 nm gebildet, und der Film mittels einer Fotolithografietechnik oder eines Ätzverfahrens gemustert, um eine Zwischenverbindung zu bilden.
Fig. 16 zeigt eine Querschnittsansicht entlang einer Richtung senkrecht zu einer Richtung entlang der Source, Gate und Drain in dem Schritt nach Fig. 15 angeordnet werden. Gemäß dem oben beschriebenen Verfahren wird ein MISFET (Metal-Insulator- Semiconductor Field Effect Transistor) gebildet.
Gemäß diesem Ausführungsbeispiel wird eine Offsetregion (eine Breite der Seitenwand 5) in der Isolationsregion gebildet, wie in den Fig. 2, 3 und 4 gezeigt, um einen Graben in einer Region zu bilden, die von der Offsetregion umgeben ist, und um einen Hohlraum 107 im Inneren des Grabens zu bilden. Mit Hilfe des Hohlraums 107, der im Inneren des Grabens bereitgestellt ist, kann nicht nur eine Spannung entspannt werden, sondern ebenso eine Kanaldurchbruchschicht 9 gebildet werden, unter guter Steuerung mit einer Offsetregion, wodurch eine gute Isolationseigenschaft erreicht wird.

Zweites Ausführungsbeispiel

Gemäß dem ersten Ausführungsbeispiel wurde ein Siliziumfilm als eine erste Maske verwendet. Gemäß diesem Ausführungsbeispiel wird kein erster Maskenfilm verwendet.
Wie in Fig. 17 gezeigt, wird ein Unterlagefilm 21 gebildet, indem ein Siliziumoxidfilm auf einem Halbleitersubstrat 1 mit einer Dicke von 10 nm bis 20 nm mittels eines thermischen Oxidationsverfahrens oder eines CVD-Verfahrens gebildet wird. Anschließend wird ein Siliziumnitridfilm 22 mittels eines CVD- Verfahrens gebildet. Darauf folgend wird ein gewünschtes Muster der Filme durch eine Fotolithografietechnik und ein Ätzverfahren gebildet.
Wie in Fig. 18 gezeigt, wird ein Siliziumoxidfilm mit einer Dicke von zum Beispiel 10 nm bis 50 nm mittels eines CVD- Verfahrens gebildet, und ein anisotropes Ätzen erfolgt für den Siliziumfilm, um ein Seitenwandabstandsstück 23 zu bilden.
Wie in Fig. 19 gezeigt, wird das Halbleitersubstrat 1 mit dem Siliziumnitridfilm 22 und dem Seitenwandabstandsstück 23 als Maske geätzt, um einen Graben 6 zu bilden.
Wie in Fig. 20 gezeigt, wird ein thermischer Oxidfilm 7 auf der Oberfläche des Grabens 6 mit einer Dicke von zum Beispiel 5 nm bis 20 nm mittels eines thermischen Oxidationsverfahrens gebildet. Dann wird der Isolationsfilm 8 mit einer Dicke von zum Beispiel 300 nm bis 800 nm mittels eines CVD-Verfahrens gebildet, um einen oberen Bereich des Grabens 6 zu füllen. Zu diesem Zeitpunkt ist es nicht notwendig, das Innere des Grabens 8 vollständig zu füllen, sondern nur der obere Endbereich des Grabens 6 muß bedeckt (gefüllt) sein.
Wie in den Fig. 20 und 21 gezeigt, wird die Filmdicke des Isolationsfilms 8 soweit mittels eines Zurückätzverfahrens oder eines CMP-Verfahrens reduziert, bis die Oberfläche des Siliziumnitridfilms 22 freigelegt ist, um den oberen Endbereich des Grabens 6 anzuschließen. Anschließend wird ein Kanaldurchbruch 9 durch die Oberfläche hindurch mittels eines Ionenimplantationsverfahrens gebildet.
Wie in Fig. 22 gezeigt, wird der Siliziumnitridfilm 22 selektiv mittels Nassätzens entfernt, indem zum Beispiel eine heiße Phosphorsäure verwendet wird. Zu diesem Zeitpunkt kann der Film durch Reinigen mit Fluorwasserstoffsäure oder dergleichen entfernt werden, während ein Teil des Unterlagefilms 21 freigelegt wird.
Um eine Gateelektrode, ein Gateisolationsfilm, der ein Siliziumoxidfilm ist, zu bilden, wird ein Siliziumnitridfilm oder ein Metalloxidfilm mittels eines CVD-Verfahrens gebildet, und anschließend wird Silizium, Siliziumgermanium, Metallsilizid oder dergleichen mittels eines CVD-Verfahrens zur Musterung gebildet.
Gemäß diesem Ausführungsbeispiel werden ähnliche Wirkungen und Vorteile erhalten, wie gemäß dem ersten Ausführungsbeispiel.

Drittes Ausführungsbeispiel

Ein Siliziumnitridfilm kann als Isolationsfilm verwendet werden, der auf einem Graben gebildet wird. Durch Bilden eines Zwischenschichtisolationsfilms, der auf einem Transistor mit einem Siliziumoxidfilm gebildet ist, wird ein "grenzenloser" Kontakt mit dem Siliziumsubstrat ermöglicht.
Wie in Fig. 23 gezeigt, wird ein Siliziumoxidfilm 31 auf dem Halbleitersubstrat mit einer Dicke von zum Beispiel 200 nm bis 300 nm mittels eines CVD-Verfahrens gebildet. Anschließend wird ein gewünschtes Muster darauf mittels einer Fotolithografietechnik und einem Ätzverfahren gebildet.
Wie in Fig. 24 gezeigt, wird ein Siliziumnitridfilm mit einer Dicke von zum Beispiel 10 nm bis 50 nm mittels eines CVD-Verfahrens gebildet, und ein anisotropes Ätzen wird für den Film verwendet, um ein Seitenwandabstandsstück 33 zu bilden. Vor der Bildung des Siliziumnitridfilms wird ein Siliziumoxidfilm 32 mit einer Dicke von zum Beispiel 5 nm bis 10 nm mittels einer thermischen Oxidation und eines CVD-Verfahrens aufgebracht. Mit dem gebildeten Siliziumoxidfilm 32 wird verhindert, daß ein unnötiger Schnittstellenzustand an der Schnittstelle mit dem Siliziumsubstrat gebildet wird, wodurch eine Verschlechterung der Isolationseigenschaft verhindert wird.
Wie in Fig. 25 gezeigt, erfolgt das Ätzen mit dem Seitenwandabstandsstück 33 und dem Siliziumoxidfilm 31 als Maske, um den Graben 6 zu bilden.
Wie in Fig. 26 gezeigt, wird ein thermischer Oxidfilm 7 auf der Oberfläche des Grabens 6 mit einer Dicke von zum Beispiel 5 nm bis 20 nm mittels eines thermischen Oxidationsverfahrens gebildet. Anschließend wird ein Siliziumnitridfilm 34 mit einer Dicke von zum Beispiel 300 nm bis 800 nm mittels eines CVD-Verfahrens gebildet, um den oberen Bereich des Grabens 6 zu füllen.
Wie in Fig. 27 gezeigt, wird der Siliziumnitridfilm 34 durch ein CMP-Verfahren oder ein Zurückätzverfahren geätzt, um den Siliziumoxidfilm 31 freizulegen und die Oberfläche zu planarisieren.
Wie in Fig. 28 gezeigt, wird der Kanaldurchbruch 9 durch ein Ionenimplantationsverfahren gebildet. Anschließend wird der Siliziumoxidfilm 31 mit einer Fluorwasserstoffsäurelösung entfernt.
Durch ein derartiges Bilden eines Siliziumnitridfilms in einer Elementisolationsregion wird die Bildung eines sich selbst ausrichtenden Kontakts ermöglicht.
Es wird zum Beispiel eine Verunreinigungsregion 35 durch ein Ionenimplantationsverfahren und ein Hitzeverfahren gebildet, gefolgt von der Bildung eines Siliziumoxidfilms 36 mittels eines CVD-Verfahrens. Anschließend wird ein Kontaktloch 37 in dem Oxidfilm 36 durch eine Lithografietechnik und eine Ätzverfahren gebildet. Da der Siliziumoxidfilm 36 selektiv relativ zu dem Siliziumnitridfilm 34 geätzt werden kann, hat ein Loch keine Möglichkeit den Graben 6 zu erreichen, selbst wenn ein Lochöffnungsbereich zu einer Elementisolationsfilmseite, wie in Fig. 29 gezeigt, verschoben ist.
Aus diesem Grund kann ein Überlappungsspielraum bei der Fotolithografie kleiner sein, was zu einer einfachen Mikroherstellung führt.

Viertes Ausführungsbeispiel

Wie in Fig. 30 gezeigt, wird ein Siliziumoxidfilm 2 auf einem Halbleitersubstrat 1 mit einer Dicke von zum Beispiel 5 nm bis 10 nm mittels einer thermischen Oxidation oder eines CVD-Verfahrens gebildet. Anschließend wird ein erster Maskenfilm 3, zum Beispiel ein Siliziumfilm, mit einer Dicke von zum Beispiel 100 nm bis 300 nm durch ein CVD-Verfahren gebildet. Darauf folgend wird ein zweiter Maskenfilm 4, zum Beispiel ein Siliziumnitridfilm mit einer Dicke von 50 nm bis 150 nm gebildet. Der Maskenoxidfilm 3 kann ein Siliziumgermaniumfilm sein, anstelle eines Siliziumfilms. Der Siliziumoxidfilm, der aus einem anderen Material gebildet ist als der zweite Maskenfilm 4, wird dann mit einer Dicke von zum Beispiel 10 nm bis 50 nm durch ein CVD-Verfahren gebildet. Das Seitenwandabstandsstück 5 wird dann durch anisotropes Ätzen gebildet. Eine Dicke von diesem, die zu diesem Zeitpunkt gebildet ist, ist gleich der halben Breite eines Grabens oder weniger.
Wie in Fig. 31 gezeigt, wird das Halbleitersubstrat 1 mit dem Seitenwandabstandsstück 5, dem zweiten Maskenfilm 4 und dem ersten Maskenfilm 3 als Maske geätzt, um einen Graben 6 mit einer Tiefe von zum Beispiel 200 nm bis 400 nm zu bilden.
Ein Verfahren, wie bis hierher beschrieben, ist dem Verfahren nach den Fig. 1 bis 3 gemäß dem ersten Ausführungsbeispiel ähnlich.
Wie in den Fig. 31 und 32 gezeigt, wird das Seitenwandabstandsstück 5 dann selektiv durch Nassätzen mit Fluorwasserstoffsäure oder dergleichen oder durch Trockenätzen entfernt.
Wie in Fig. 33 gezeigt, wird der thermische Oxidfilm 7 auf der Oberfläche des Grabens 6 mit einer Dicke von zum Beispiel 5 nm bis 20 nm mittels eines thermischen Oxidationsverfahrens gebildet. Anschließend wird der Oxidationsfilm 8 mit einer Dicke von zum Beispiel 300 nm bis 800 nm mittels eines CVD-Verfahrens, eines Sputterverfahrens, eines "SolGel"-Verfahrens oder dergleichen gebildet, um den oberen Bereich des Grabens 6 zu füllen. Zu diesem Zeitpunkt besteht keine Notwendigkeit, das Innere des Grabens 8 vollständig zu füllen, sondern nur der oberen Endbereich des Grabens 6 muß bedeckt (gefüllt) sein. Wie in der Figur gezeigt, wird ein leerer Raum 107 gebildet.
Wie in Fig. 34 gezeigt, wird eine Dicke des Isolationsfilms 8 mittels eines Zurückätzverfahrens oder eines CMP-Verfahrens soweit reduziert, bis die Oberfläche des zweiten Maskenfilms 4 freigelegt ist, um den oberen Bereich des Grabens 6 anzuschließen. Anschließend werden Ionen durch die Oberfläche hindurch implantiert, um den Kanaldurchbruch 9 zu bilden.
Gemäß diesem Ausführungsbeispiel, da das Seitenwandabstandsstück 5 entfernt wird, ist das Füllen mit dem Isolationsfilm 8 im Vergleich zu dem ersten Ausführungsbeispiel einfacher.
Eine beispielhafte Modifikation besteht zum Beispiel darin, daß nach dem Durchführen der Schritte nach den Fig. 17 bis 18 das Seitenwandabstandsstück entfernt wird, gefolgt von dem gleichen Prozeß wie gemäß diesem Ausführungsbeispiel. Dadurch wird die Struktur eines Maskenfilms einfacher, was einen einfacheren Prozeß zur Folge hat.

Fünftes Ausführungsbeispiel

In dem vierten Ausführungsbeispiel wird nach der Bildung des Grabens 6 das Seitenwandabstandsstück 5 entfernt.
Gemäß diesem Ausführungsbeispiel wird bei der Bildung des Grabens 6 das Seitenwandabstandsstück 5 entfernt, wodurch ein Prozeß geschaffen wird, bei dem die einzelnen Schritte vereinfacht sind.
Wie in Fig. 35 gezeigt, wird in dem Schritt nach Fig. 30 gemäß dem vierten Ausführungsbeispiel das Seitenwandabstandsstück 5 gebildet, indem zum Beispiel ein polykristallines Silizium oder ein amorphes Silizium mittels eines CVD-Verfahrens verwendet wird. Anschließend erfolgt ein anisotropes Ätzen, um das Seitenwandabstandsstück 5 zu bilden.
Wie in den Fig. 35 und 36 gezeigt, wird der Oxidfilm 2 mit dem Seitenwandabstandsstück 5 und dem zweiten Maskenfilm 4 als Maske geätzt. Darauffolgend werden das Seitenwandabstandsstück 5 und das Halbleitersubstrat 1 geätzt, nicht nur um den Graben 6 zu bilden, sondern auch um das Seitenwandabstandsstück 5 zu entfernen.
Ähnlich wie in den Schritten gemäß den Fig. 33 und 34 wird dann der Isolationsfilm 8 in (auf) dem Graben 6 gebildet. Durch Bilden des Seitenwandabstandsstücks 5 mit dem gleichen Material, wie das Substrat 1, wie oben beschrieben, kann nicht nur der Graben 6 gebildet werden, sondern auch das Seitenwandabstandsstück 5 entfernt werden, wodurch eine Reduktion der Schritte möglich wird.
Darüber hinaus kann als beispielhafte Modifikation ein Verfahren ausgewählt werden, bei dem anstelle der Schritte nach den Fig. 17 und 18 das Seitenwandabstandsstück 5 gebildet wird, indem Siliziummaterial verwendet wird, und anschließend die gleichen Schritte wie gemäß diesem Ausführungsbeispiel durchgeführt werden.

Sechstes Ausführungsbeispiel

In dem oben beschriebenen Verfahren wird der Isolationsfilm 8 planarisiert, und ein leerer Raum im Inneren eines Grabens 60 gebildet. Das Silizium, das aus dem gleichen Material ist wie das Substrat, kann das Innere eines Grabens füllen.
Wie in Fig. 37 gezeigt, wird nach dem Schritt nach Fig. 3 ein thermischer Oxidfilm 7 auf der Seitenwand eines Grabens mittels eines thermischen Oxidationsverfahrens gebildet. Anschließend wird der Siliziumfilm 61 mit einer Dicke von zum Beispiel 200 nm bis 300 nm gebildet. Die Dicke wird durch die Breite des Grabens 6 bestimmt.
Wie in Fig. 38 gezeigt, wird die Filmdicke des Siliziumfilms 61 mittels eines Zurückätzverfahrens reduziert, um den Siliziumfilm 61 in das Innere des Grabens 61 zu füllen. Da das Substrat 1 und der Füllfilm 61 aus dem gleichen Material sind, kann verhindert werden, daß eine Spannung durch thermische Expansion erzeugt wird.
Wie in Fig. 39 gezeigt, wird der Isolationsfilm 8, zum Beispiel ein Siliziumoxidfilm, derart mittels eines CVD-Verfahrens gebildet, daß eine Ausnehmung gefüllt wird. Anschließend wird die Oberfläche mittels eines CMP-Verfahrens oder eines Zurückätzverfahrens planarisiert.
Da Silizium CVD eine gute Abdeckung ist, kann das Füllen des Inneren eines Grabens erleichtert werden. Da darüber hinaus der Isolationsfilm 8 auf dem Siliziumoxidfilm 61 gebildet wird, der das Innere eines Grabens füllt, wird ein einfaches Füllen einer Ausnehmung ermöglicht. Anschließend wird der Kanaldurchbruch 9 gebildet.
Darüber hinaus kann gemäß diesem Ausführungsbeispiel ebenfalls eine Modifikation derart erfolgen, daß nach den Schritten gemäß den Fig. 17 und 18 ein Siliziumfilm das Innere des Grabens 6 durch den oben genannten Prozeß füllt.
Darüber hinaus kann bei allen oben genannten Ausführungsbeispielen eine Grabenbreite auf einen vorbestimmten Wert oder darunter gesetzt werden. Für den Fall, daß eine Grabenbreite groß ist, wird es schwierig, einen Isolationsfilm auf dem oberen Bereich eines Grabens zurückzulassen. In einem derartigen Fall wird ein Längenverhältnis des Grabens groß eingestellt. Für einen Fall, bei dem ein Graben zum Beispiel eine viereckige Form aufweist, mit einer langen Seite und einer kurzen Seite (in einer Draufsicht), ist die Länge der kürzeren Seite vorzugsweise 500 nm oder kürzer.
Die oben beschriebenen Ausführungsbeispiele dienen lediglich zur Verdeutlichung und nicht zur Einschränkung. Der Schutzbereich der Erfindung wird nicht durch die oben gegebene Beschreibung, sondern durch die Ansprüche bestimmt. Die vorliegende Erfindung umfaßt Ansprüche, einen Schutzbereich, der äquivalent zu diesen ist, und alle Modifikationen oder Abwandlungen in den Ansprüchen.
Gemäß der oben beschriebenen Erfindung wird eine hochintegrierte Halbleitervorrichtung geschaffen, die gute Isolationseigenschaften realisieren kann.
Obwohl die Erfindung im einzelnen beschrieben und verdeutlicht wurde, ist es selbstverständlich, daß dies nur beispielhaft geschehen ist, und den Schutzbereich der Erfindung nicht einschränkt.

Claims

1. Halbleitervorrichtung, die eine Grabenisolation aufweist, mit
einem Halbleitersubstrat (1);
einem Graben (6), der in einer Oberfläche des Halbleitersubstrats (1) bereitgestellt ist; und
einem Isolationsfilm (8), der teilweise derart in dem Graben (6) ausgebildet ist, daß ein leerer sich nach oben erstreckender Raum innerhalb des Grabens (6) gebildet wird, wobei
ein Durchmesser eines oberen Ende des Grabens (6) kleiner ist als ein Durchmesser des Isolationsfilms (8)

2. Halbleitervorrichtung nach Anspruch 1, wobei der Isolationsfilm (8) ein Siliziumoxidfilm ist.

3. Halbleitervorrichtung nach Anspruch 1, wobei der Isolationsfilm (8) ein Siliziumnitridfilm ist.

4. Halbleitervorrichtung nach Anspruch 1, wobei der Isolationsfilm (8) aus einem ersten Isolationsfilm (8), der einen sich nach oben vergrößernden Durchmesser aufweist, und aus einem zweiten Isolationsfilm (5) gebildet ist, der den ersten Isolationsfilm (8) umgibt und eine Breite aufweist, die sich nach oben verringert.

5. Halbleitervorrichtung nach Anspruch 4, wobei der erste und der zweite Isolationsfilm (5, 8) durch einen Siliziumoxidfilm gebildet sind.

6. Halbleitervorrichtung nach Anspruch 4, wobei der erste und der zweite Isolationsfilm (5, 8) aus einem Siliziumnitridfilm gebildet sind.

7. Halbleitervorrichtung, die eine Grabenisolation aufweist, mit
einem Halbleitersubstrat (1)
einem Graben (6), der in der Oberfläche des Halbleitersubstrats gebildet ist;
einem Siliziumoxidfilm (7), der auf einer Innenwand des Grabens gebildet ist;
einem Siliziumfilm (61), der in den Graben (6) eingebettet ist, mit dem Siliziumoxidfilm (7) dazwischenliegend; und
einem Isolationsfilm (8), der mit einer Oberfläche des Siliziumfilms (61) in Kontakt ist und sich über den Graben erstreckt.

8. Verfahren zur Herstellung einer Halbleitervorrichtung, die eine Grabenisolation aufweist, mit den Schritten
Bilden eines Maskenfilms (3, 4) auf einem Halbleitersubstrat (1);
Ätzen des Maskenfilms (3, 4), um eine gewünschte Region zurückzulassen;
Bilden eines Seitenwandabstandsstücks (5) auf einer Seitenwand des Maskenfilms (3, 4), der nach dem Ätzen zurückgelassen worden ist;
Ätzen einer Oberfläche des Halbleitersubstrats (1) durch Verwenden des Maskenfilms (3, 4) und des Seitenwandabstandsstücks (5) als Maske, um einen Graben (6) zu bilden;
Bilden eines Isolationsfilms (8) auf dem Halbleitersubstrat (1) derart, daß ein oberer Endbereich des Grabens (6) bedeckt ist, während ein leerer Raum innerhalb des Grabens (6) verbleibt;
Zurückätzen des Isolationsfilms (8) soweit, daß eine Oberfläche des Maskenfilms (3, 4) freigelegt wird;
Entfernen des Maskenfilms (3, 4); und
Durchführen einer Ionenimplantation in die Oberfläche des Halbleitersubstrats (1).

9. Verfahren nach Anspruch 8, ferner mit einem Schritt zum Entfernen des Maskenfilms (3, 4), und dem Bilden einer Verunreinigungsdiffusionsschicht (9) unter dem Seitenwandabstandsstück (5), und mit einer Tiefe, die ungefähr gleich der Tiefe eines Bodenbereichs des Grabens (6) ist.

10. Verfahren nach Anspruch 8, wobei der Maskenfilm (3, 4) ein Schichtungsfilm ist, der aus einem Siliziumoxidfilm, einem Siliziumfilm (3) und einem Siliziumnitridfilm (4) gebildet ist.

11. Verfahren nach Anspruch 8, wobei der Maskenfilm (3, 4) ein Schichtungsfilm ist, der aus einem Siliziumoxidfilm und einem Siliziumnitridfilm gebildet ist.

12. Verfahren zur Herstellung einer Halbleitervorrichtung, die eine Grabenisolation aufweist, mit den Schritten:
Bilden eines Maskenfilms (3, 4) auf einem Halbleitersubstrat (1);
Ätzen des Maskenfilms (3, 4) derart, daß eine gewünschte Region zurückbleibt;
Bilden eines Seitenwandabstandsstücks (5) auf einer Seitenwand des Maskenfilms (3, 4), der nach dem Ätzen zurückbleibt;
Ätzen einer Oberfläche des Halbleitersubstrats durch Verwenden des Maskenfilms (3, 4) und des Seitenwandabstandsstücks (15) als Maske, um einen Graben zu bilden;
Entfernen des Seitenwandabstandsstücks (5)
Bilden eines Isolationsfilms (8) auf dem Halbleitersubstrat (1) derart, daß ein oberer Endbereich des Grabens (6) bedeckt wird, während ein leerer Raum in dem Graben (6) zurückbleibt;
Zurückätzen des Isolationsfilms (8) derart, daß eine Oberfläche des Maskenfilms (3, 4) freigelegt wird;
Entfernen des Maskenfilms (3, 4); und
Durchführen einer Ionenimplantation in die Oberfläche des Halbleitersubstrats (1).

13. Verfahren zur Herstellung einer Halbleitervorrichtung, die eine Grabenisolation aufweist, mit den Schritten:
Bilden eines Maskenfilms (3, 4) auf einem Siliziumsubstrat (1);
Ätzen des Maskenfilms (3, 4) derart, daß eine gewünschte Region zurückbleibt;
Bilden eines Seitenwandabstandsstücks (5), das aus Silizium gebildet ist, auf einer Seitenwand des Maskenfilms (3, 4), der nach dem Ätzen zurückbleibt;
Ätzen des Seitenwandabstandsstücks (5) und des Siliziumsubstrats (1) durch Verwendung des Maskenfilms (3, 4) als Maske, um einen Graben (6) in einer Oberfläche des Siliziumsubstrats (1) zu bilden, und gleichzeitiges Entfernen des Seitenwandabstandsstücks (5);
Bilden eines Isolationsfilms (61) auf dem Siliziumsubstrat (1) derart, daß ein oberer Endbereich des Grabens (6) bedeckt wird, während ein leerer Raum in dem Graben (6) zurückbleibt;
Zurückätzen des Isolationsfilms (61) soweit, bis eine Oberfläche des Maskenfilms (3, 4) freigelegt wird;
Entfernen des Maskenfilms (3, 4); und
Durchführen einer Ionenimplantation in die Oberfläche des Halbleitersubstrats (1).