JP3362675B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3362675B2 JP3362675B2 JP25429898A JP25429898A JP3362675B2 JP 3362675 B2 JP3362675 B2 JP 3362675B2 JP 25429898 A JP25429898 A JP 25429898A JP 25429898 A JP25429898 A JP 25429898A JP 3362675 B2 JP3362675 B2 JP 3362675B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal film
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に係り、詳しくは、半導体基板上に隣接し
て形成された配線と配線との間に空洞を有する絶縁膜が
介挿されている半導体装置及びその製造方法に関する。
その製造方法に係り、詳しくは、半導体基板上に隣接し
て形成された配線と配線との間に空洞を有する絶縁膜が
介挿されている半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の代表として知られているメ
モリやマイクロプロセッサ等のＬＳＩ（大規模集積回
路）は、集積度の向上につれて個々の素子の寸法は益々
微細化されてきており、これに伴って半導体基板上に近
接して形成される複数の配線間の間隔も、１μｍ以下の
サブミクロンのオーダーの寸法になってきている。ここ
で、各配線間は層間絶縁膜により絶縁されている。
モリやマイクロプロセッサ等のＬＳＩ（大規模集積回
路）は、集積度の向上につれて個々の素子の寸法は益々
微細化されてきており、これに伴って半導体基板上に近
接して形成される複数の配線間の間隔も、１μｍ以下の
サブミクロンのオーダーの寸法になってきている。ここ
で、各配線間は層間絶縁膜により絶縁されている。
【０００３】しかしながら、このように微小間隔で配線
を隣接させると、配線間容量（以下、単に容量とも称す
る）が増加してくるのが、避けられず、漏話発生などの
原因となる。容量の大きさは、配線間に存在する層間絶
縁膜の材料の比誘電率によって左右される。層間絶縁膜
として最も広く用いられているシリコン酸化膜の場合、
比誘電率は３．２〜３．８である。一方、空洞の場合、
それは１．０である。したがって、配線間にはできるだ
け比誘電率の小さい材料からなる層間絶縁膜を形成する
ことが望ましいが、最も比誘電率の小さい空洞にするこ
とは、配線を外部雰囲気から保護できないので現実的に
不可能である。
を隣接させると、配線間容量（以下、単に容量とも称す
る）が増加してくるのが、避けられず、漏話発生などの
原因となる。容量の大きさは、配線間に存在する層間絶
縁膜の材料の比誘電率によって左右される。層間絶縁膜
として最も広く用いられているシリコン酸化膜の場合、
比誘電率は３．２〜３．８である。一方、空洞の場合、
それは１．０である。したがって、配線間にはできるだ
け比誘電率の小さい材料からなる層間絶縁膜を形成する
ことが望ましいが、最も比誘電率の小さい空洞にするこ
とは、配線を外部雰囲気から保護できないので現実的に
不可能である。
【０００４】このような観点から、内部に空洞を形成し
たシリコン酸化膜を層間絶縁膜として用いるようにした
半導体装置が、例えば特公平７−１１４２３６号公報に
開示されている。図５は、同公報に示されている半導体
装置を示す断面図である。同図において、半導体基板５
１上に近接して形成された複数の配線５２は、各配線５
２間が同配線５２間に位置するように設けられた空洞５
３を有するシリコン酸化膜からなる層間絶縁膜５４によ
り絶縁されている。このような空洞５３を有する層間絶
縁膜５４は、高密度プラズマＣＶＤ法などによる成膜原
理を利用することにより、容易に形成することができ
る。その場合空洞５３の内部は完全な真空とはならずに
成膜雰囲気ガスをわずかに含んではいるが、比誘電率は
真空と略等しくすることができる。それゆえ、上述の半
導体装置によれば、近接する配線５２間には比誘電率の
小さい空洞５３が設けられているので、容量の増加を抑
制することができるようになる。
たシリコン酸化膜を層間絶縁膜として用いるようにした
半導体装置が、例えば特公平７−１１４２３６号公報に
開示されている。図５は、同公報に示されている半導体
装置を示す断面図である。同図において、半導体基板５
１上に近接して形成された複数の配線５２は、各配線５
２間が同配線５２間に位置するように設けられた空洞５
３を有するシリコン酸化膜からなる層間絶縁膜５４によ
り絶縁されている。このような空洞５３を有する層間絶
縁膜５４は、高密度プラズマＣＶＤ法などによる成膜原
理を利用することにより、容易に形成することができ
る。その場合空洞５３の内部は完全な真空とはならずに
成膜雰囲気ガスをわずかに含んではいるが、比誘電率は
真空と略等しくすることができる。それゆえ、上述の半
導体装置によれば、近接する配線５２間には比誘電率の
小さい空洞５３が設けられているので、容量の増加を抑
制することができるようになる。
【０００５】ところで、容量をより小さく抑制するに
は、図５の構造において、空洞５３の下面５３ａを配線
５２のそれ５２ａと略同じ高さ位置に設けることが望ま
しいが、実際には空洞５３は成膜の進行につれて形成さ
れるので、同空洞５３の下面５３ａは配線５２の途中の
高さ位置に形成されるようになる。このような要望を満
たすべく、この出願に係る発明者は先に、図６に示すよ
うに、層間絶縁膜５４の形成に先立って、予め半導体基
板５１表面に溝５５を開口するようにした半導体装置を
提案した（特願平９−１６４４６７）。この発明の同半
導体装置によれば、空洞５３が成膜の進行につれて形成
されても、層間絶縁膜５４の成膜は溝５５から始まるの
で、実質的に空洞５３の下面５３ａを配線５２のそれ５
２ａと略同じ高さ位置に設けることができるようにな
る。
は、図５の構造において、空洞５３の下面５３ａを配線
５２のそれ５２ａと略同じ高さ位置に設けることが望ま
しいが、実際には空洞５３は成膜の進行につれて形成さ
れるので、同空洞５３の下面５３ａは配線５２の途中の
高さ位置に形成されるようになる。このような要望を満
たすべく、この出願に係る発明者は先に、図６に示すよ
うに、層間絶縁膜５４の形成に先立って、予め半導体基
板５１表面に溝５５を開口するようにした半導体装置を
提案した（特願平９−１６４４６７）。この発明の同半
導体装置によれば、空洞５３が成膜の進行につれて形成
されても、層間絶縁膜５４の成膜は溝５５から始まるの
で、実質的に空洞５３の下面５３ａを配線５２のそれ５
２ａと略同じ高さ位置に設けることができるようにな
る。
【０００６】以下、図７（ａ）〜（ｃ）を参照して同半
導体装置の製造方法について工程順に説明する。まず、
図７（ａ）に示すように、半導体基板５１上にスパッタ
リング法などにより膜厚が略８００ｎｍのアルミニウム
からなる配線金属膜５２Ａを成膜した後、同配線金属膜
５２Ａの配線を形成する領域のみをレジスト膜５６で覆
う。次に、図７（ｂ）に示すように、同レジスト膜５６
をマスクとして配線金属膜５２Ａをプラズマエッチング
により除去して、所望のパターンの配線５２をパターニ
ングする。
導体装置の製造方法について工程順に説明する。まず、
図７（ａ）に示すように、半導体基板５１上にスパッタ
リング法などにより膜厚が略８００ｎｍのアルミニウム
からなる配線金属膜５２Ａを成膜した後、同配線金属膜
５２Ａの配線を形成する領域のみをレジスト膜５６で覆
う。次に、図７（ｂ）に示すように、同レジスト膜５６
をマスクとして配線金属膜５２Ａをプラズマエッチング
により除去して、所望のパターンの配線５２をパターニ
ングする。
【０００７】次に、図７（ｃ）に示すように、レジスト
膜５６を除去した後、プラズマエッチングによりエッチ
バックを行って、配線５２間の半導体基板表面に深さが
略２００ｎｍの溝５５を開口する。ここで、プラズマエ
ッチングは配線金属膜あるいは半導体材料などをエッチ
ングする場合優れたエッチング手段なので、好んで利用
されている。次に、高密度プラズマＣＶＤ法などによ
り、空洞を有する層間絶縁膜を成膜することにより、図
６の半導体装置が製造される。
膜５６を除去した後、プラズマエッチングによりエッチ
バックを行って、配線５２間の半導体基板表面に深さが
略２００ｎｍの溝５５を開口する。ここで、プラズマエ
ッチングは配線金属膜あるいは半導体材料などをエッチ
ングする場合優れたエッチング手段なので、好んで利用
されている。次に、高密度プラズマＣＶＤ法などによ
り、空洞を有する層間絶縁膜を成膜することにより、図
６の半導体装置が製造される。
【０００８】
【発明が解決するための課題】ところで、上記従来の半
導体装置の製造方法では、プラズマエッチングにより半
導体基板表面に溝を開口する場合、プラズマにより発生
した電荷が配線に作用してダメージを与える、という問
題がある。以下、図８を参照して、この問題について説
明する。プラズマエッチングにより配線金属膜５２Ａを
パターニングして配線５２を形成した後も、続けてエッ
チングを行って溝５５を開口すると、配線５２の側面は
露出されているので、そこから、プラズマにより発生し
た電荷例えば過剰な電子が導体５７ａ、５７ｂに流れ込
むようになる。ここで、例えば導体５７ｂのように、半
導体基板５１に導通している場合には、電子は接地され
るので問題は生じない。
導体装置の製造方法では、プラズマエッチングにより半
導体基板表面に溝を開口する場合、プラズマにより発生
した電荷が配線に作用してダメージを与える、という問
題がある。以下、図８を参照して、この問題について説
明する。プラズマエッチングにより配線金属膜５２Ａを
パターニングして配線５２を形成した後も、続けてエッ
チングを行って溝５５を開口すると、配線５２の側面は
露出されているので、そこから、プラズマにより発生し
た電荷例えば過剰な電子が導体５７ａ、５７ｂに流れ込
むようになる。ここで、例えば導体５７ｂのように、半
導体基板５１に導通している場合には、電子は接地され
るので問題は生じない。
【０００９】しかしながら、同図に示すように、導体５
７ａ、例えば、ソース領域６０、ドレイン領域６１から
なるＭＯＳ(Metal Oxide Semiconducutor)型トランジス
タの絶縁ゲート電極５８に接続している場合は、導体５
７ａに流れ込んだ電子が絶縁ゲート電極５８に蓄積され
ることになる。この結果絶縁ゲート電極５８と半導体基
板５１との間に電位差が生じることになり、この電位差
によってゲート絶縁膜５９が破壊されるようになる。
７ａ、例えば、ソース領域６０、ドレイン領域６１から
なるＭＯＳ(Metal Oxide Semiconducutor)型トランジス
タの絶縁ゲート電極５８に接続している場合は、導体５
７ａに流れ込んだ電子が絶縁ゲート電極５８に蓄積され
ることになる。この結果絶縁ゲート電極５８と半導体基
板５１との間に電位差が生じることになり、この電位差
によってゲート絶縁膜５９が破壊されるようになる。
【００１０】この発明は、上述の事情に鑑みてなされた
もので、プラズマエッチングを利用して半導体装置を製
造する場合、プラズマにより発生した電荷により配線が
受けるダメージを抑制することができるようにした半導
体装置及びその製造方法を提供することを目的としてい
る。
もので、プラズマエッチングを利用して半導体装置を製
造する場合、プラズマにより発生した電荷により配線が
受けるダメージを抑制することができるようにした半導
体装置及びその製造方法を提供することを目的としてい
る。
【００１１】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、半導体基板上に複数の配線
が並んで形成され、互いに隣接する上記配線と配線との
間の溝部の底面は、該溝部がプラズマエッチングされて
上記各配線の下面よりもさらに深く掘り下げられた状態
で、当該溝部は空洞を有する絶縁膜によって充填され、
かつ、上記空洞の下面が上記各配線の下面と略面一に設
けられている半導体装置に係り、少なくとも上記配線の
側面全面が、上記プラズマエッチング時の絶縁破壊を防
止するための側壁絶縁膜で覆われてなることを特徴とし
ている。
に、請求項１記載の発明は、半導体基板上に複数の配線
が並んで形成され、互いに隣接する上記配線と配線との
間の溝部の底面は、該溝部がプラズマエッチングされて
上記各配線の下面よりもさらに深く掘り下げられた状態
で、当該溝部は空洞を有する絶縁膜によって充填され、
かつ、上記空洞の下面が上記各配線の下面と略面一に設
けられている半導体装置に係り、少なくとも上記配線の
側面全面が、上記プラズマエッチング時の絶縁破壊を防
止するための側壁絶縁膜で覆われてなることを特徴とし
ている。
【００１２】請求項２記載の発明は、請求項１記載の半
導体装置に係り、上記配線上に該配線を保護するマスク
絶縁膜が形成されていることを特徴としている。
導体装置に係り、上記配線上に該配線を保護するマスク
絶縁膜が形成されていることを特徴としている。
【００１３】請求項３記載の発明は、請求項１又は２記
載の半導体装置に係り、上記配線がアルミニウムを主体
とする金属膜、又は銅を主体とする金属膜からなること
を特徴としている。
載の半導体装置に係り、上記配線がアルミニウムを主体
とする金属膜、又は銅を主体とする金属膜からなること
を特徴としている。
【００１４】また、請求項４記載の発明は、請求項３記
載の半導体装置に係り、上記配線がアルミニウムを主体
とする金属膜からなる場合は上記マスク絶縁膜としてシ
リコン酸化膜又はシリコン窒化膜が用いられ、上記配線
が銅を主体とする金属膜からなる場合は上記マスク絶縁
膜としてシリコン窒化膜が用いられることを特徴として
いる。
載の半導体装置に係り、上記配線がアルミニウムを主体
とする金属膜からなる場合は上記マスク絶縁膜としてシ
リコン酸化膜又はシリコン窒化膜が用いられ、上記配線
が銅を主体とする金属膜からなる場合は上記マスク絶縁
膜としてシリコン窒化膜が用いられることを特徴として
いる。
【００１５】また、請求項５記載の発明は、請求項３又
は４記載の半導体装置に係り、上記配線がアルミニウム
を主体とする金属膜からなる場合は上記側壁絶縁膜とし
てシリコン酸化膜又はシリコン窒化膜が用いられ、上記
配線が銅を主体とする金属膜からなる場合は上記側壁絶
縁膜としてシリコン窒化膜が用いられることを特徴とし
ている。
は４記載の半導体装置に係り、上記配線がアルミニウム
を主体とする金属膜からなる場合は上記側壁絶縁膜とし
てシリコン酸化膜又はシリコン窒化膜が用いられ、上記
配線が銅を主体とする金属膜からなる場合は上記側壁絶
縁膜としてシリコン窒化膜が用いられることを特徴とし
ている。
【００１６】請求項６記載の発明は、請求項１又は２記
載の半導体装置に係り、上記配線が高融点金属膜又は高
融点金属膜と該高融点金属膜の窒化膜との積層膜を下層
とし、アルミニウム又は銅を主体とする金属膜を上層と
する積層構造からなることを特徴としている。
載の半導体装置に係り、上記配線が高融点金属膜又は高
融点金属膜と該高融点金属膜の窒化膜との積層膜を下層
とし、アルミニウム又は銅を主体とする金属膜を上層と
する積層構造からなることを特徴としている。
【００１７】請求項７記載の発明は、請求項１又は２記
載の半導体装置に係り、上記配線が高融点金属膜又は高
融点金属膜と該高融点金属膜の窒化膜との積層膜を下層
とし、アルミニウム又は銅金属膜を中間層とし、さら
に、上記高融点金属膜又は高融点金属膜と該高融点金属
膜の窒化膜との積層膜を上層とする積層構造からなるこ
とを特徴としている。
載の半導体装置に係り、上記配線が高融点金属膜又は高
融点金属膜と該高融点金属膜の窒化膜との積層膜を下層
とし、アルミニウム又は銅金属膜を中間層とし、さら
に、上記高融点金属膜又は高融点金属膜と該高融点金属
膜の窒化膜との積層膜を上層とする積層構造からなるこ
とを特徴としている。
【００１８】請求項８記載の発明は、半導体基板上に複
数の配線が並べられた領域を有する配線パターンを形成
する配線形成工程と、前記配線の側面全面に側壁絶縁膜
を形成する側壁絶縁膜形成工程と、前記側壁絶縁膜をマ
スクとして互いに隣接する前記配線と配線との間の溝部
の底面を前記各配線の下面よりもさらに深く掘り下げる
溝部掘り下げ工程と、深く掘り下げられた前記溝部に空
洞を有する絶縁膜を、前記空洞の下面が前記各配線の下
面と略面一になる態様に、形成する空洞付き絶縁膜形成
工程とを有してなることを特徴としている。
数の配線が並べられた領域を有する配線パターンを形成
する配線形成工程と、前記配線の側面全面に側壁絶縁膜
を形成する側壁絶縁膜形成工程と、前記側壁絶縁膜をマ
スクとして互いに隣接する前記配線と配線との間の溝部
の底面を前記各配線の下面よりもさらに深く掘り下げる
溝部掘り下げ工程と、深く掘り下げられた前記溝部に空
洞を有する絶縁膜を、前記空洞の下面が前記各配線の下
面と略面一になる態様に、形成する空洞付き絶縁膜形成
工程とを有してなることを特徴としている。
【００１９】また、請求項９記載の発明は、半導体基板
上に配線金属膜及びマスク絶縁膜を順次に成膜し、該マ
スク絶縁膜を選択的にレジスト膜で覆うレジスト膜形成
工程と、前記レジスト膜をマスクとして前記マスク絶縁
膜及び配線金属膜をプラズマエッチングして、複数の配
線が並べられた領域を有する配線パターンを形成する配
線形成工程と、前記配線の側面全面に側壁絶縁膜を形成
する側壁絶縁膜形成工程と、前記側壁絶縁膜をマスクと
して互いに隣接する前記配線と配線との間の溝部の底面
を前記各配線の下面よりもさらに深く掘り下げる溝部掘
り下げ工程と、深く掘り下げられた前記溝部に空洞を有
する絶縁膜を、前記空洞の下面が前記各配線の下面と略
面一になる態様に、形成する空洞付き絶縁膜形成工程と
を有してなることを特徴としている。
上に配線金属膜及びマスク絶縁膜を順次に成膜し、該マ
スク絶縁膜を選択的にレジスト膜で覆うレジスト膜形成
工程と、前記レジスト膜をマスクとして前記マスク絶縁
膜及び配線金属膜をプラズマエッチングして、複数の配
線が並べられた領域を有する配線パターンを形成する配
線形成工程と、前記配線の側面全面に側壁絶縁膜を形成
する側壁絶縁膜形成工程と、前記側壁絶縁膜をマスクと
して互いに隣接する前記配線と配線との間の溝部の底面
を前記各配線の下面よりもさらに深く掘り下げる溝部掘
り下げ工程と、深く掘り下げられた前記溝部に空洞を有
する絶縁膜を、前記空洞の下面が前記各配線の下面と略
面一になる態様に、形成する空洞付き絶縁膜形成工程と
を有してなることを特徴としている。
【００２０】また、請求項１０記載の発明は、請求項９
記載の半導体装置の製造方法に係り、上記レジスト膜形
成工程において、上記配線金属膜としてアルミニウム又
は銅を主体とする金属膜を用いることを特徴としてい
る。
記載の半導体装置の製造方法に係り、上記レジスト膜形
成工程において、上記配線金属膜としてアルミニウム又
は銅を主体とする金属膜を用いることを特徴としてい
る。
【００２１】請求項１１記載の発明は、請求項９記載の
半導体装置の製造方法に係り、上記レジスト膜形成工程
において、上記配線金属膜としてアルミニウムを主体と
する金属膜を用いた場合は上記マスク絶縁膜として酸化
膜又は窒化膜を用い、上記配線金属膜として銅を主体と
する金属膜を用いた場合は上記マスク絶縁膜として窒化
膜を用いることを特徴としている。
半導体装置の製造方法に係り、上記レジスト膜形成工程
において、上記配線金属膜としてアルミニウムを主体と
する金属膜を用いた場合は上記マスク絶縁膜として酸化
膜又は窒化膜を用い、上記配線金属膜として銅を主体と
する金属膜を用いた場合は上記マスク絶縁膜として窒化
膜を用いることを特徴としている。
【００２２】請求項１２記載の発明は、請求項９記載の
半導体装置の製造方法に係り、上記側壁絶縁膜形成工程
において、上記配線金属膜としてアルミニウムを主体と
する金属膜を用いた場合は上記側壁絶縁膜として酸化膜
又は窒化膜を用い、上記配線金属膜として銅を主体とす
る金属膜を用いた場合は上記側壁絶縁膜として窒化膜を
用いることを特徴としている。
半導体装置の製造方法に係り、上記側壁絶縁膜形成工程
において、上記配線金属膜としてアルミニウムを主体と
する金属膜を用いた場合は上記側壁絶縁膜として酸化膜
又は窒化膜を用い、上記配線金属膜として銅を主体とす
る金属膜を用いた場合は上記側壁絶縁膜として窒化膜を
用いることを特徴としている。
【００２３】請求項１３記載の発明は、請求項９記載の
半導体装置の製造方法に係り、上記レジスト膜形成工程
において、上記配線金属膜として下層から順次に、高融
点金属膜又は高融点金属膜と該高融点金属膜の窒化膜と
の積層膜、アルミニウム又は銅を主体とする金属膜を成
膜することを特徴としている。
半導体装置の製造方法に係り、上記レジスト膜形成工程
において、上記配線金属膜として下層から順次に、高融
点金属膜又は高融点金属膜と該高融点金属膜の窒化膜と
の積層膜、アルミニウム又は銅を主体とする金属膜を成
膜することを特徴としている。
【００２４】請求項１４記載の発明は、請求項９記載の
半導体装置の製造方法に係り、上記レジスト膜形成工程
において、上記配線金属膜として下層から順次に、高融
点金属膜又は高融点金属膜と該高融点金属膜の窒化膜と
の積層膜、アルミニウム又は銅を主体とする金属膜、上
記高融点金属膜又は高融点金属膜と該高融点金属膜の窒
化膜との積層膜を成膜することを特徴としている。
半導体装置の製造方法に係り、上記レジスト膜形成工程
において、上記配線金属膜として下層から順次に、高融
点金属膜又は高融点金属膜と該高融点金属膜の窒化膜と
の積層膜、アルミニウム又は銅を主体とする金属膜、上
記高融点金属膜又は高融点金属膜と該高融点金属膜の窒
化膜との積層膜を成膜することを特徴としている。
【００２５】請求項１５記載の発明は、請求項８乃至１
４のいずれか１に記載の半導体装置の製造方法に係り、
上記配線パターニング工程において、上記半導体基板表
面を微少量だけオーバーエッチングすることを特徴とし
ている。請求項１６記載の発明は、請求項１記載の半導
体装置に係り、前記空洞を有する絶縁膜は、プラズマＣ
ＶＤ法により形成されることを特徴としている。 また、
請求項１７記載の発明は、請求項８記載の半導体装置の
製造方法に係り、前記空洞を有する絶縁膜が、プラズマ
ＣＶＤ法により形成されることを特徴としている。 さら
にまた、請求項１８記載の発明は、請求項９記載の半導
体装置の製造方法に係り、前記空洞付き絶縁膜が、プラ
ズマＣＶＤ法により形成されることを特徴としている。
４のいずれか１に記載の半導体装置の製造方法に係り、
上記配線パターニング工程において、上記半導体基板表
面を微少量だけオーバーエッチングすることを特徴とし
ている。請求項１６記載の発明は、請求項１記載の半導
体装置に係り、前記空洞を有する絶縁膜は、プラズマＣ
ＶＤ法により形成されることを特徴としている。 また、
請求項１７記載の発明は、請求項８記載の半導体装置の
製造方法に係り、前記空洞を有する絶縁膜が、プラズマ
ＣＶＤ法により形成されることを特徴としている。 さら
にまた、請求項１８記載の発明は、請求項９記載の半導
体装置の製造方法に係り、前記空洞付き絶縁膜が、プラ
ズマＣＶＤ法により形成されることを特徴としている。
【００２６】
【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である電界効果型トラン
ジスタの構成を示す平面図、また、図２（ａ）〜（ｃ）
及び図３（ｄ）、（ｅ）は、同半導体装置の製造方法を
工程順に示す工程図である。この例の半導体装置は、図
１に示すように、例えばシリコンなる半導体基板１上に
近接して、アルミニウム配線２が略８００ｎｍの膜厚で
形成され、同アルミニウム配線２上にはマスク絶縁膜と
してシリコン酸化膜３が１００〜２００ｎｍの膜厚で形
成されている。同シリコン酸化膜３はアルミニウム配線
２を保護するために用いられている。アルミニウム配線
２間の半導体基板１表面には深さが略２００ｎｍの溝１
０が開口されている。
の実施の形態について説明する。説明は実施例を用いて
具体的に行う。 ◇第１実施例 図１は、この発明の第１実施例である電界効果型トラン
ジスタの構成を示す平面図、また、図２（ａ）〜（ｃ）
及び図３（ｄ）、（ｅ）は、同半導体装置の製造方法を
工程順に示す工程図である。この例の半導体装置は、図
１に示すように、例えばシリコンなる半導体基板１上に
近接して、アルミニウム配線２が略８００ｎｍの膜厚で
形成され、同アルミニウム配線２上にはマスク絶縁膜と
してシリコン酸化膜３が１００〜２００ｎｍの膜厚で形
成されている。同シリコン酸化膜３はアルミニウム配線
２を保護するために用いられている。アルミニウム配線
２間の半導体基板１表面には深さが略２００ｎｍの溝１
０が開口されている。
【００２７】溝１０及びアルミニウム配線２の側面は、
膜厚が５０〜２５０ｎｍのダメージ防止シリコン酸化膜
４で覆われ、溝１０に達するように空洞５を有するシリ
コン酸化膜などからなる層間絶縁膜６が形成されてい
る。空洞５はその下面５ａがアルミニウム配線２の下面
２ａと略同じ高さ位置となるように、アルミニウム配線
２間に設けられている。
膜厚が５０〜２５０ｎｍのダメージ防止シリコン酸化膜
４で覆われ、溝１０に達するように空洞５を有するシリ
コン酸化膜などからなる層間絶縁膜６が形成されてい
る。空洞５はその下面５ａがアルミニウム配線２の下面
２ａと略同じ高さ位置となるように、アルミニウム配線
２間に設けられている。
【００２８】一部のアルミニウム配線２上のシリコン酸
化膜３及び層間絶縁膜６にはスルーホール７が形成され
て、同スルーホール７にはタングステンなどからなるビ
アプラグ８が形成され、さらに層間絶縁膜６上にはビア
プラグ８と接続されたアルミニウム膜などからなる上層
配線９が形成されている。ビアプラグ８は必要に応じ
て、窒化チタン膜などのバリア金属膜を介して形成され
ていても良い。
化膜３及び層間絶縁膜６にはスルーホール７が形成され
て、同スルーホール７にはタングステンなどからなるビ
アプラグ８が形成され、さらに層間絶縁膜６上にはビア
プラグ８と接続されたアルミニウム膜などからなる上層
配線９が形成されている。ビアプラグ８は必要に応じ
て、窒化チタン膜などのバリア金属膜を介して形成され
ていても良い。
【００２９】上述したように、アルミニウム配線２は、
その表面がシリコン酸化膜３で覆われ、かつその側面が
ダメージ防止シリコン酸化膜４で覆われているので、製
造時にアルミニウム配線２間の半導体基板１表面にプラ
ズマエッチングにより溝１０を形成するとき、プラズマ
により電荷が発生した場合でも同電荷はアルミニウム配
線２に作用することがない。したがって、アルミニウム
配線２にプラズマ電荷が流れ込むことを抑制することが
できる。それゆえ、ＭＯＳ型トランジスタの絶縁ゲート
電極が破壊されるような弊害はなくなる。
その表面がシリコン酸化膜３で覆われ、かつその側面が
ダメージ防止シリコン酸化膜４で覆われているので、製
造時にアルミニウム配線２間の半導体基板１表面にプラ
ズマエッチングにより溝１０を形成するとき、プラズマ
により電荷が発生した場合でも同電荷はアルミニウム配
線２に作用することがない。したがって、アルミニウム
配線２にプラズマ電荷が流れ込むことを抑制することが
できる。それゆえ、ＭＯＳ型トランジスタの絶縁ゲート
電極が破壊されるような弊害はなくなる。
【００３０】次に、図２（ａ）〜（ｃ）及び図３
（ｄ）、（ｅ）を参照して、この例の半導体装置の製造
方法について工程順に説明する。まず、図２（ａ）に示
すように、例えばシリコンからなる半導体基板１上に、
スパッタリング法などにより膜厚が略８００ｎｍのアル
ミニウム配線膜２Ａを成膜し、続いてプラズマＣＶＤ法
などにより膜厚が略３００ｎｍのシリコン酸化膜３を成
膜する。次に、リソグラフィ法によりシリコン酸化膜３
の配線を形成する領域のみを覆うように、レジスト膜１
４を形成する。
（ｄ）、（ｅ）を参照して、この例の半導体装置の製造
方法について工程順に説明する。まず、図２（ａ）に示
すように、例えばシリコンからなる半導体基板１上に、
スパッタリング法などにより膜厚が略８００ｎｍのアル
ミニウム配線膜２Ａを成膜し、続いてプラズマＣＶＤ法
などにより膜厚が略３００ｎｍのシリコン酸化膜３を成
膜する。次に、リソグラフィ法によりシリコン酸化膜３
の配線を形成する領域のみを覆うように、レジスト膜１
４を形成する。
【００３１】次に、図２（ｂ）に示すように、レジスト
膜１４をマスクとして、シリコン酸化膜３及びアルミニ
ウム配線膜２Ａをプラズマエッチングによりエッチング
して、所望のパターンのアルミニウム配線２をパターニ
ングする。このとき、プラズマエッチングは、アルミニ
ウム配線膜２Ａがアルミニウム配線２に分離した時点
で、停止することが望ましいが、実際にはこれは不可能
であるので、半導体基板１表面に深さが数１０ｎｍのオ
ーバーエッチ溝１５が形成される。
膜１４をマスクとして、シリコン酸化膜３及びアルミニ
ウム配線膜２Ａをプラズマエッチングによりエッチング
して、所望のパターンのアルミニウム配線２をパターニ
ングする。このとき、プラズマエッチングは、アルミニ
ウム配線膜２Ａがアルミニウム配線２に分離した時点
で、停止することが望ましいが、実際にはこれは不可能
であるので、半導体基板１表面に深さが数１０ｎｍのオ
ーバーエッチ溝１５が形成される。
【００３２】次に、図２（ｃ）に示すように、レジスト
膜１４を除去した後、プラズマＣＶＤ法などにより、シ
リコン酸化膜３及びアルミニウム配線２の側面、シリコ
ン酸化膜３及び半導体基板１の表面を覆うように、膜厚
が５０〜２５０ｎｍのダメージ防止シリコン酸化膜４を
成膜する。
膜１４を除去した後、プラズマＣＶＤ法などにより、シ
リコン酸化膜３及びアルミニウム配線２の側面、シリコ
ン酸化膜３及び半導体基板１の表面を覆うように、膜厚
が５０〜２５０ｎｍのダメージ防止シリコン酸化膜４を
成膜する。
【００３３】次に、図３（ｄ）に示すように、プラズマ
エッチングによりエッチバックを行って、ダメージ防止
シリコン酸化膜４をエッチングしてアルミニウム配線２
間の半導体基板１表面に深さが略２００ｎｍの溝１０を
開口する。このプラズマエッチング時、ダメージ防止シ
リコン酸化膜４は全面的にエッチングされるが、プラズ
マエッチングは水平面に成膜されている部分を垂直側壁
に成膜されている部分よりも速くエッチングする性質が
あるので、シリコン酸化膜３上のダメージ防止シリコン
酸化膜４が速くエッチングされて除去されるため、シリ
コン酸化膜３は表面が露出されて膜厚が薄くなった状態
となる。また、アルミニウム配線２及びマスクシリコン
酸化膜３の側壁のダメージ防止シリコン酸化膜４の膜厚
も薄くなる。
エッチングによりエッチバックを行って、ダメージ防止
シリコン酸化膜４をエッチングしてアルミニウム配線２
間の半導体基板１表面に深さが略２００ｎｍの溝１０を
開口する。このプラズマエッチング時、ダメージ防止シ
リコン酸化膜４は全面的にエッチングされるが、プラズ
マエッチングは水平面に成膜されている部分を垂直側壁
に成膜されている部分よりも速くエッチングする性質が
あるので、シリコン酸化膜３上のダメージ防止シリコン
酸化膜４が速くエッチングされて除去されるため、シリ
コン酸化膜３は表面が露出されて膜厚が薄くなった状態
となる。また、アルミニウム配線２及びマスクシリコン
酸化膜３の側壁のダメージ防止シリコン酸化膜４の膜厚
も薄くなる。
【００３４】次に、図３（ｅ）に示すように、高密度プ
ラズマＣＶＤ法などにより、空洞５を有する酸化膜を成
膜させて層間絶縁膜６を形成する。予め、半導体基板１
表面には溝１０が形成されているので、空洞５の下面５
ａはアルミニウム配線２の下面２ａと略同じ高さ位置に
設けられる。次に、アルミニウム配線２上のシリコン酸
化膜３及び層間絶縁膜６にスルーホール７を形成して、
同スルーホール７にＣＶＤ法などによりタングステンな
どからなるビアプラグ８を形成し、続いて、層間絶縁膜
６上にビアプラグ８と接続されるようにアルミニウム膜
などからなる上層配線９を形成することにより、この例
の半導体装置が製造される。
ラズマＣＶＤ法などにより、空洞５を有する酸化膜を成
膜させて層間絶縁膜６を形成する。予め、半導体基板１
表面には溝１０が形成されているので、空洞５の下面５
ａはアルミニウム配線２の下面２ａと略同じ高さ位置に
設けられる。次に、アルミニウム配線２上のシリコン酸
化膜３及び層間絶縁膜６にスルーホール７を形成して、
同スルーホール７にＣＶＤ法などによりタングステンな
どからなるビアプラグ８を形成し、続いて、層間絶縁膜
６上にビアプラグ８と接続されるようにアルミニウム膜
などからなる上層配線９を形成することにより、この例
の半導体装置が製造される。
【００３５】このように、この例の構成によれば、半導
体基板１上に近接したアルミニウム配線２が形成され、
同アルミニウム配線２間が、同アルミニウム配線２間に
位置するように設けられた空洞５を有する層間絶縁膜６
により絶縁され、空洞５の下面５ａがアルミニウム配線
２の下面２ａと略同じ高さ位置に設けられている半導体
装置において、アルミニウム配線２間の半導体基板１表
面に溝１０が開口されて、同溝１０及びアルミニウム配
線２の側面が溝１０開口時に用いられたダメージ防止シ
リコン酸化膜４で覆われ、溝１０に達するように層間絶
縁膜６が形成されている。また、アルミニウム配線２を
パターニングした後、アルミニウム配線２の表面をシリ
コン酸化膜３を介して、かつアルミニウム配線２の側面
を直接にダメージ防止シリコン酸化膜４で覆った状態
で、プラズマエッチングにより上述の溝１０を開口する
ようにして半導体装置を製造している。
体基板１上に近接したアルミニウム配線２が形成され、
同アルミニウム配線２間が、同アルミニウム配線２間に
位置するように設けられた空洞５を有する層間絶縁膜６
により絶縁され、空洞５の下面５ａがアルミニウム配線
２の下面２ａと略同じ高さ位置に設けられている半導体
装置において、アルミニウム配線２間の半導体基板１表
面に溝１０が開口されて、同溝１０及びアルミニウム配
線２の側面が溝１０開口時に用いられたダメージ防止シ
リコン酸化膜４で覆われ、溝１０に達するように層間絶
縁膜６が形成されている。また、アルミニウム配線２を
パターニングした後、アルミニウム配線２の表面をシリ
コン酸化膜３を介して、かつアルミニウム配線２の側面
を直接にダメージ防止シリコン酸化膜４で覆った状態
で、プラズマエッチングにより上述の溝１０を開口する
ようにして半導体装置を製造している。
【００３６】したがって、プラズマエッチングを利用し
て半導体装置を製造する場合、プラズマにより発生した
電荷により配線が受けるダメージを防止できる。
て半導体装置を製造する場合、プラズマにより発生した
電荷により配線が受けるダメージを防止できる。
【００３７】◇第２実施例
図４は、この発明の第２実施例である電界効果型トラン
ジスタの構成を示す断面図である。この例の半導体装置
の構成が、上述した第１実施例の構成と大きく異なると
ころは、配線金属として銅を用いると共に、マスク絶縁
膜及びダメージ防止絶縁膜としてシリコン窒化膜を用い
るようにした点である。すなわち、図１の第１実施例と
比較して明らかなように、この例では、図４に示すよう
に、半導体基板１上に近接して膜厚が略４００ｎｍの銅
配線１１を形成し、同銅配線１１上に膜厚が略２００ｎ
ｍのシリコン窒化膜１２を形成している。さらに、溝１
０及び銅配線１１の側面は、膜厚が５０〜２５０ｎｍの
ダメージ防止シリコン窒化膜１３で覆われている。銅配
線１１の比抵抗はアルミニウム配線２のそれの略半分な
ので、膜厚を薄くして信号遅延を防止できるため、半導
体装置の高速化を図れるという利点がある。
ジスタの構成を示す断面図である。この例の半導体装置
の構成が、上述した第１実施例の構成と大きく異なると
ころは、配線金属として銅を用いると共に、マスク絶縁
膜及びダメージ防止絶縁膜としてシリコン窒化膜を用い
るようにした点である。すなわち、図１の第１実施例と
比較して明らかなように、この例では、図４に示すよう
に、半導体基板１上に近接して膜厚が略４００ｎｍの銅
配線１１を形成し、同銅配線１１上に膜厚が略２００ｎ
ｍのシリコン窒化膜１２を形成している。さらに、溝１
０及び銅配線１１の側面は、膜厚が５０〜２５０ｎｍの
ダメージ防止シリコン窒化膜１３で覆われている。銅配
線１１の比抵抗はアルミニウム配線２のそれの略半分な
ので、膜厚を薄くして信号遅延を防止できるため、半導
体装置の高速化を図れるという利点がある。
【００３８】この例の半導体装置を製造するには、図２
（ａ）において、アルミニウム配線膜２Ａの代わりに銅
配線膜を、またシリコン酸化膜３の代わりにシリコン窒
化膜を用い、同様にして、図２（ｃ）において、ダメー
ジ防止シリコン酸化膜４の代わりにダメージ防止シリコ
ン窒化膜を用いるようにして、略同様なプロセス処理を
施せば良い。これ以外は、上述した第１実施例と略同じ
であるので、図４において、図１の構成部分と対応する
部分には同一の番号を付してその説明を省略する。
（ａ）において、アルミニウム配線膜２Ａの代わりに銅
配線膜を、またシリコン酸化膜３の代わりにシリコン窒
化膜を用い、同様にして、図２（ｃ）において、ダメー
ジ防止シリコン酸化膜４の代わりにダメージ防止シリコ
ン窒化膜を用いるようにして、略同様なプロセス処理を
施せば良い。これ以外は、上述した第１実施例と略同じ
であるので、図４において、図１の構成部分と対応する
部分には同一の番号を付してその説明を省略する。
【００３９】このように、この例の構成によっても、第
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、層間絶縁膜中
の銅の拡散防止という点でバリア性に優れたシリコン窒
化膜をマスク絶縁膜及びダメージ防止絶縁膜として用い
ているので、銅の周囲への拡散を防止することができ
る。
１実施例において述べたのと略同様な効果を得ることが
できる。加えて、この例の構成によれば、層間絶縁膜中
の銅の拡散防止という点でバリア性に優れたシリコン窒
化膜をマスク絶縁膜及びダメージ防止絶縁膜として用い
ているので、銅の周囲への拡散を防止することができ
る。
【００４０】なお、上述した第１又は第２実施例では、
配線としてはアルミニウム又は銅金属膜を単層で用いる
例で説明したが、配線はこれに限らずにアルミニウム又
は銅金属膜をバリア金属膜と組み合わせて積層構造とし
て用いても良い。この場合、配線は、チタン、タンタ
ル、タングステンなどの高融点金属膜又は同高融点金属
膜と同高融点金属膜の窒化膜との積層膜を下層とし、ア
ルミニウム又は銅金属膜を上層とする積層構造として用
いる。あるいは、上記高融点金属膜又は同高融点金属膜
と同高融点金属膜の窒化膜との積層膜を下層とし、上記
アルミニウム又は銅金属膜を中間層とし、さらに上記高
融点金属膜又は同高融点金属膜と同高融点金属膜の窒化
膜との積層膜を上層とする積層構造として用いる。
配線としてはアルミニウム又は銅金属膜を単層で用いる
例で説明したが、配線はこれに限らずにアルミニウム又
は銅金属膜をバリア金属膜と組み合わせて積層構造とし
て用いても良い。この場合、配線は、チタン、タンタ
ル、タングステンなどの高融点金属膜又は同高融点金属
膜と同高融点金属膜の窒化膜との積層膜を下層とし、ア
ルミニウム又は銅金属膜を上層とする積層構造として用
いる。あるいは、上記高融点金属膜又は同高融点金属膜
と同高融点金属膜の窒化膜との積層膜を下層とし、上記
アルミニウム又は銅金属膜を中間層とし、さらに上記高
融点金属膜又は同高融点金属膜と同高融点金属膜の窒化
膜との積層膜を上層とする積層構造として用いる。
【００４１】以上、この発明の実施例を図面により詳述
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、空洞を
有する層間絶縁膜の形成は高密度プラズマＣＶＤ法に限
らず、通常のＣＶＤ法により行うことができる。
してきたが、具体的な構成はこの実施例に限られるもの
ではなく、この発明の要旨を逸脱しない範囲の設計の変
更などがあってもこの発明に含まれる。例えば、空洞を
有する層間絶縁膜の形成は高密度プラズマＣＶＤ法に限
らず、通常のＣＶＤ法により行うことができる。
【００４２】また、アルミニウム配線を用いる場合に
は、マスク絶縁膜及びダメージ防止絶縁膜としては、シ
リコン酸化膜に限らず、例えば、シリコン窒化膜を用い
ることができる。また、アルミニウム配線を用いる場合
は、純アルミニウムに限らずにアルミニウムにシリコン
や銅などの他の金属が含まれていてもよい。同様にし
て、銅配線を用いる場合は、純銅に限らずに銅にチタン
やアルミニウムなどの他の金属が含まれていても良い。
要するに、アルミニウム配線はアルミニウムを主体とす
る金属膜であれば良く、銅配線は銅を主体とする金属膜
であれば良い。また、層間絶縁膜としては、酸化膜に限
らず、プラズマＣＶＤ法にて成膜できる低比誘電率膜も
適用でき、例えばＳｉＯＦ膜、アモルファス・カーボン
（α−Ｃ：Ｆ）膜などを用いることができる。また、配
線及びマスク絶縁膜の膜膜は一例を示したものであり、
用途、目的などによって変更することができる。
は、マスク絶縁膜及びダメージ防止絶縁膜としては、シ
リコン酸化膜に限らず、例えば、シリコン窒化膜を用い
ることができる。また、アルミニウム配線を用いる場合
は、純アルミニウムに限らずにアルミニウムにシリコン
や銅などの他の金属が含まれていてもよい。同様にし
て、銅配線を用いる場合は、純銅に限らずに銅にチタン
やアルミニウムなどの他の金属が含まれていても良い。
要するに、アルミニウム配線はアルミニウムを主体とす
る金属膜であれば良く、銅配線は銅を主体とする金属膜
であれば良い。また、層間絶縁膜としては、酸化膜に限
らず、プラズマＣＶＤ法にて成膜できる低比誘電率膜も
適用でき、例えばＳｉＯＦ膜、アモルファス・カーボン
（α−Ｃ：Ｆ）膜などを用いることができる。また、配
線及びマスク絶縁膜の膜膜は一例を示したものであり、
用途、目的などによって変更することができる。
【００４３】
【発明の効果】以上説明したように、この発明の構成に
よれば、プラズマにより発生した電荷により配線が受け
るダメージを防止できる。
よれば、プラズマにより発生した電荷により配線が受け
るダメージを防止できる。
【図１】この発明の第１実施例である半導体装置の構成
を示す断面図である。
を示す断面図である。
【図２】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図３】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図４】この発明の第２実施例である半導体装置の構成
を示す断面図である。
を示す断面図である。
【図５】従来の半導体装置を示す断面図である。
【図６】従来の半導体装置を示す断面図である。
【図７】同半導体装置の製造方法を工程順に示す工程図
である。
である。
【図８】同半導体装置の欠点を説明するための図であ
る。
る。
１ 半導体基板
２ アルミニウム配線
２ａ アルミニウム配線の下面
２Ａ アルミニウム配線膜
３ シリコン酸化膜（マスク絶縁膜）
４ ダメージ防止シリコン酸化膜（側壁絶縁膜）
５ 空洞
５ａ 空洞の下面
６ 層間絶縁膜
７ スルーホール
８ ビアプラグ
９ 上層配線
１０ 溝
１１ 銅配線
１２ シリコン窒化膜（マスク絶縁膜）
１３ ダメージ防止シリコン窒化膜（側壁絶縁膜）
１４ レジスト膜
１５ オーバーエッチ溝
Claims (18)
- 【請求項１】 半導体基板上に複数の配線が並んで形成
され、互いに隣接する前記配線と配線との間の溝部の底
面は、該溝部がプラズマエッチングされて前記各配線の
下面よりもさらに深く掘り下げられた状態で、当該溝部
は空洞を有する絶縁膜によって充填され、かつ、前記空
洞の下面が前記各配線の下面と略面一に設けられている
半導体装置であって、 少なくとも前記配線の側面全面が、前記プラズマエッチ
ング時の絶縁破壊を防止するための側壁絶縁膜で覆われ
てなることを特徴とする半導体装置。 - 【請求項２】 前記配線上に該配線を保護するためのマ
スク絶縁膜が形成されていることを特徴とする請求項１
記載の半導体装置。 - 【請求項３】 前記配線が、アルミニウム又は銅を主体
とする金属膜からなることを特徴とする請求項１又は２
記載の半導体装置。 - 【請求項４】 前記配線が、アルミニウムを主体とする
金属膜からなる場合は前記マスク絶縁膜としてシリコン
酸化膜又はシリコン窒化膜が用いられ、前記配線が銅を
主体とする金属膜からなる場合は前記マスク絶縁膜とし
てシリコン窒化膜が用いられることを特徴とする請求項
３記載の半導体装置。 - 【請求項５】 前記配線が、アルミニウムを主体とする
金属膜からなる場合は前記側壁絶縁膜としてシリコン酸
化膜又はシリコン窒化膜が用いられ、前記配線が銅を主
体とする金属膜からなる場合は前記側壁絶縁膜としてシ
リコン窒化膜が用いられることを特徴とする請求項３又
は４記載の半導体装置。 - 【請求項６】 前記配線が高融点金属膜又は高融点金属
膜と該高融点金属膜の窒化膜との積層膜を下層とし、ア
ルミニウム又は銅を主体とする金属膜を上層とする積層
構造からなることを特徴とする請求項１又は２記載の半
導体装置。 - 【請求項７】 前記配線が、高融点金属膜又は高融点金
属膜と該高融点金属膜の窒化膜との積層膜を下層とし、
アルミニウム又は銅金属膜を中間層とし、さらに、前記
高融点金属膜又は高融点金属膜と該高融点金属膜の窒化
膜との積層膜を上層とする積層構造からなることを特徴
とする請求項１又は２記載の半導体装置。 - 【請求項８】 半導体基板上に複数の配線が並べられた
領域を有する配線パターンを形成する配線形成工程と、 前記配線の側面全面に側壁絶縁膜を形成する側壁絶縁膜
形成工程と、前記側壁絶縁膜をマスクとして 互いに隣接する前記配線
と配線との間の溝部の底面を前記各配線の下面よりもさ
らに深く掘り下げる溝部掘り下げ工程と、 深く掘り下げられた前記溝部に空洞を有する絶縁膜を、
前記空洞の下面が前記各配線の下面と略面一になる態様
に、形成する空洞付き絶縁膜形成工程とを有してなるこ
とを特徴とする半導体装置の製造方法。 - 【請求項９】 半導体基板上に配線金属膜及びマスク絶
縁膜を順次に成膜し、該マスク絶縁膜を選択的にレジス
ト膜で覆うレジスト膜形成工程と、 前記レジスト膜をマスクとして前記マスク絶縁膜及び配
線金属膜をプラズマエッチングして、複数の配線が並べ
られた領域を有する配線パターンを形成する配線形成工
程と、 前記配線の側面全面に側壁絶縁膜を形成する側壁絶縁膜
形成工程と、前記側壁絶縁膜をマスクとして 互いに隣接する前記配線
と配線との間の溝部の底面を前記各配線の下面よりもさ
らに深く掘り下げる溝部掘り下げ工程と、 深く掘り下げられた前記溝部に空洞を有する絶縁膜を、
前記空洞の下面が前記各配線の下面と略面一になる態様
に、形成する空洞付き絶縁膜形成工程とを有してなるこ
とを特徴とする半導体装置の製造方法。 - 【請求項１０】 前記レジスト膜形成工程において、前
記配線金属膜としてアルミニウム又は銅を主体とする金
属膜を用いることを特徴とする請求項９記載の半導体装
置の製造方法。 - 【請求項１１】 前記レジスト膜形成工程において、前
記配線金属膜としてアルミニウムを主体とする金属膜を
用いた場合は前記マスク絶縁膜としてシリコン酸化膜又
はシリコン窒化膜を用い、前記配線金属膜として銅を主
体とする金属膜を用いた場合は前記マスク絶縁膜として
シリコン窒化膜を用いることを特徴とする請求項９記載
の半導体装置の製造方法。 - 【請求項１２】 前記側壁絶縁膜形成工程において、前
記配線金属膜としてアルミニウムを主体とする金属膜を
用いた場合は前記側壁絶縁膜としてシリコン酸化膜又は
シリコン窒化膜を用い、前記配線金属膜として銅を主体
とする金属膜を用いた場合は前記側壁絶縁膜としてシリ
コン窒化膜を用いることを特徴とする請求項９記載の半
導体装置の製造方法。 - 【請求項１３】 前記レジスト膜形成工程において、前
記配線金属膜として下層から順次に、高融点金属膜又は
高融点金属膜と該高融点金属膜の窒化膜との積層膜、ア
ルミニウム又は銅を主体とする金属膜を成膜することを
特徴とする請求項９記載の半導体装置の製造方法。 - 【請求項１４】 前記レジスト膜形成工程において、前
記配線金属膜として下層から順次に、高融点金属膜又は
高融点金属膜と該高融点金属膜の窒化膜との積層膜、ア
ルミニウム又は銅を主体とする金属膜、前記高融点金属
膜又は高融点金属膜と該高融点金属膜の窒化膜との積層
膜を成膜することを特徴とする請求項９記載の半導体装
置の製造方法。 - 【請求項１５】 前記配線形成工程において、前記半導
体基板表面を微少量だけオーバーエッチングすることを
特徴とする請求項８乃至１４のいずれか１に記載の半導
体装置の製造方法。 - 【請求項１６】 前記空洞を有する絶縁膜は、プラズマ
ＣＶＤ法により形成されることを特徴とする請求項１記
載の半導体装置。 - 【請求項１７】 前記空洞を有する絶縁膜は、プラズマ
ＣＶＤ法により形成されることを特徴とする請求項８記
載の半導体装置の製造方法。 - 【請求項１８】 前記空洞付き絶縁膜は、プラズマＣＶ
Ｄ法により形成されることを特徴とする請求項９記載の
半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25429898A JP3362675B2 (ja) | 1998-09-08 | 1998-09-08 | 半導体装置及びその製造方法 |
| TW088115527A TW436987B (en) | 1998-09-08 | 1999-09-07 | Semiconductor device and method of manufacturing the same |
| KR1019990038068A KR100355084B1 (ko) | 1998-09-08 | 1999-09-08 | 반도체 장치 및 이의 제조방법 |
| US09/392,215 US6309958B1 (en) | 1998-09-08 | 1999-09-08 | Semiconductor device and method of manufacturing the same |
| CNB991187024A CN1134835C (zh) | 1998-09-08 | 1999-09-08 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25429898A JP3362675B2 (ja) | 1998-09-08 | 1998-09-08 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000091426A JP2000091426A (ja) | 2000-03-31 |
| JP3362675B2 true JP3362675B2 (ja) | 2003-01-07 |
Family
ID=17263045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25429898A Expired - Fee Related JP3362675B2 (ja) | 1998-09-08 | 1998-09-08 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6309958B1 (ja) |
| JP (1) | JP3362675B2 (ja) |
| KR (1) | KR100355084B1 (ja) |
| CN (1) | CN1134835C (ja) |
| TW (1) | TW436987B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001048814A1 (en) * | 1999-12-24 | 2001-07-05 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device comprising semiconductor elements formed in a top layer of a silicon wafer situated on a buried insulating layer |
| JP3686325B2 (ja) | 2000-10-26 | 2005-08-24 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP4545973B2 (ja) * | 2001-03-23 | 2010-09-15 | 富士通株式会社 | シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 |
| JP2003158180A (ja) * | 2001-11-26 | 2003-05-30 | Mitsubishi Electric Corp | トレンチ分離を有する半導体装置およびその製造方法 |
| JP4106048B2 (ja) | 2004-10-25 | 2008-06-25 | 松下電器産業株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP4751083B2 (ja) | 2005-03-25 | 2011-08-17 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7279377B2 (en) * | 2005-08-10 | 2007-10-09 | Micron Technology, Inc. | Method and structure for shallow trench isolation during integrated circuit device manufacture |
| WO2007083354A1 (ja) | 2006-01-17 | 2007-07-26 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US7855139B2 (en) * | 2007-05-29 | 2010-12-21 | Sematech, Inc. | Systems and methods for controlling the effective dielectric constant of materials used in a semiconductor device |
| KR102343715B1 (ko) * | 2012-07-20 | 2021-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
| CN103151301A (zh) * | 2013-02-25 | 2013-06-12 | 上海宏力半导体制造有限公司 | 半导体器件的形成方法 |
| KR102057340B1 (ko) * | 2013-03-29 | 2019-12-19 | 매그나칩 반도체 유한회사 | 반도체 소자 및 그 제조방법 |
| CN103337474B (zh) * | 2013-06-03 | 2017-08-25 | 上海华虹宏力半导体制造有限公司 | 半导体器件的制造方法 |
| CN103839884A (zh) * | 2014-03-10 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 半导体器件结构及其形成方法 |
| CN104617082A (zh) * | 2015-01-31 | 2015-05-13 | 上海华虹宏力半导体制造有限公司 | 射频结构及其形成方法 |
| CN106033754B (zh) * | 2015-03-11 | 2019-04-12 | 联华电子股份有限公司 | 具有纳米孔隙的半导体元件及其制造方法 |
| CN108321118B (zh) * | 2018-04-04 | 2023-10-13 | 长鑫存储技术有限公司 | 导电层间介质空洞的制备方法和半导体器件 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07114236A (ja) | 1993-10-15 | 1995-05-02 | Konica Corp | カラー画像形成装置のドラムカートリッジ |
| US6090701A (en) * | 1994-06-21 | 2000-07-18 | Kabushiki Kaisha Toshiba | Method for production of semiconductor device |
| JPH09164467A (ja) | 1995-12-15 | 1997-06-24 | Nichibei:Kk | 離型剤の塗布制御方法及びその塗布装置 |
| JP2917940B2 (ja) | 1996-11-20 | 1999-07-12 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH10189723A (ja) | 1996-12-25 | 1998-07-21 | Nec Corp | 半導体装置およびその製造方法 |
-
1998
- 1998-09-08 JP JP25429898A patent/JP3362675B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-07 TW TW088115527A patent/TW436987B/zh active
- 1999-09-08 KR KR1019990038068A patent/KR100355084B1/ko not_active IP Right Cessation
- 1999-09-08 CN CNB991187024A patent/CN1134835C/zh not_active Expired - Fee Related
- 1999-09-08 US US09/392,215 patent/US6309958B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW436987B (en) | 2001-05-28 |
| KR100355084B1 (ko) | 2002-10-04 |
| CN1247384A (zh) | 2000-03-15 |
| US6309958B1 (en) | 2001-10-30 |
| CN1134835C (zh) | 2004-01-14 |
| KR20000022981A (ko) | 2000-04-25 |
| JP2000091426A (ja) | 2000-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3362675B2 (ja) | 半導体装置及びその製造方法 | |
| EP2264758B1 (en) | Interconnection structure in semiconductor device | |
| US6177329B1 (en) | Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets | |
| US6091149A (en) | Dissolvable dielectric method and structure | |
| US7141882B2 (en) | Semiconductor wafer device having separated conductive patterns in peripheral area and its manufacture method | |
| US6281585B1 (en) | Air gap dielectric in self-aligned via structures | |
| US8390038B2 (en) | MIM capacitor and method of making same | |
| KR100620979B1 (ko) | Ｆｅｔ 디바이스용 게이트 스택 구조체 및 금속 층을포함하여 이루어지는 다층 게이트 스택 구조체를 제조하는방법 | |
| JPH09237831A (ja) | 半導体装置及びその製造方法 | |
| JPH08102449A (ja) | 有機含有誘電率材料を用いた自己整合コンタクト | |
| JP2007221161A (ja) | 半導体デバイスで用いられるキャパシタとその製造方法 | |
| JP2000040746A (ja) | 半導体集積回路のフュ―ズの形成方法および半導体集積回路 | |
| KR100554210B1 (ko) | 자기 정렬 상호접속 비아를 이용하는 이중 다마신법 | |
| JP2002289689A (ja) | 半導体集積回路装置とその製造方法 | |
| TW202243058A (zh) | 積體晶片 | |
| KR100581454B1 (ko) | 에칭용 가드 셀 | |
| KR100668810B1 (ko) | 알씨 딜레이를 개선한 반도체소자의 금속배선방법 | |
| JP4717972B2 (ja) | 集積回路の製造方法 | |
| US9852950B2 (en) | Superimposed transistors with auto-aligned active zone of the upper transistor | |
| JP4211910B2 (ja) | 半導体装置の製造方法 | |
| JP2011243639A (ja) | 半導体装置の製造方法 | |
| KR100571407B1 (ko) | 반도체 소자의 배선 제조 방법 | |
| KR20090035145A (ko) | 메모리 소자 및 그의 제조방법 | |
| JP3279302B2 (ja) | 半導体装置の製造方法 | |
| US6432771B1 (en) | DRAM and MOS transistor manufacturing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |