JP3686325B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP3686325B2
JP3686325B2 JP2000327154A JP2000327154A JP3686325B2 JP 3686325 B2 JP3686325 B2 JP 3686325B2 JP 2000327154 A JP2000327154 A JP 2000327154A JP 2000327154 A JP2000327154 A JP 2000327154A JP 3686325 B2 JP3686325 B2 JP 3686325B2
Authority
JP
Japan
Prior art keywords
film
metal
metal film
interlayer insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000327154A
Other languages
English (en)
Other versions
JP2002134612A (ja
Inventor
秀夫 中川
英二 玉岡
正文 久保田
哲也 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2000327154A priority Critical patent/JP3686325B2/ja
Priority to US09/982,144 priority patent/US20020050651A1/en
Priority to TW090126602A priority patent/TW523868B/zh
Publication of JP2002134612A publication Critical patent/JP2002134612A/ja
Priority to US10/958,282 priority patent/US7144761B2/en
Application granted granted Critical
Publication of JP3686325B2 publication Critical patent/JP3686325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【０００１】
【発明の属する技術分野】
本発明は、金属配線と、該金属配線と接続するプラグとを備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
現在量産化されている最先端の半導体装置の加工寸法は０．１８μｍであり、加工寸法の微細化は今後ますます進み、次世代以降の加工寸法は０．１５μｍ、０．１３μｍ、そして０．１μｍと確実に微細化していく。その際、金属配線とプラグとの位置合せ（アライメント）精度は±１０％以下であることが好ましい。
【０００３】
しかしながら、金属配線の微細化が進む中で、±１０％以下のアライメント精度を実現するためには、リソグラフィ技術のみでは対応が困難であり、セルフアライメント法を用いる微細加工が必要不可欠となってくる。
【０００４】
また、近年の多層配線は、配線遅延を低減するために、層間絶縁膜として比誘電率ｋが小さい材料、いわゆるＬｏｗ−ｋ材料を使用する技術、又は配線間にエアギャップ（空隙）を形成する技術等の開発が進められている。
【０００５】
以下、アライメント精度の向上を目的として開発されたセルフアライメント法により形成された、プラグ及び金属配線を備えた半導体装置の製造方法の一例について、図１７（ａ）〜（ｄ）、図１８（ａ）〜（ｃ）、図１９（ａ）〜（ｃ）及び図２０（ａ）〜（ｃ）を参照しながら説明する。
【０００６】
まず、図１７（ａ）に示すように、半導体基板１０の上に、周知の化学気相蒸着（ＣＶＤ：Chemical Vapor Deposition ）法又は回転塗布法により、絶縁性物質からなる絶縁膜１１を形成した後、図示は省略しているが、絶縁膜１１に、半導体基板１０又は半導体基板１０上の配線と接続されるプラグを形成する。尚、絶縁膜１１としては、通常、シリコン酸化膜（比誘電率ｋは４．３程度である。）又はシリコン酸化膜よりも比誘電率の低い低誘電率膜が用いられる。
【０００７】
次に、図１７（ｂ）に示すように、絶縁膜１１の上に、第１のバリアメタル層１２、金属膜１３及び第２のバリアメタル層１４を順次堆積して積層金属膜１５を形成する。尚、金属膜１３は、周知のスパッタリング法により堆積されたアルミニウム膜からなり、第１及び第２のバリアメタル層１２、１４は、周知のスパッタリング法により堆積され、金属膜１３がアルミニウム膜からなる場合には、通常窒化チタンが用いられる。
【０００８】
次に、図１７（ｃ）に示すように、積層金属膜１５の上に、ＣＶＤ法又は回転塗布法により、絶縁性物質からなる第１の層間絶縁膜１６を形成した後、該第１の層間絶縁膜１６の上に、周知のリソグラフィ法により、第１のレジストパターン１７を形成する。
【０００９】
次に、図１７（ｄ）に示すように、第１の層間絶縁膜１６に対して第１のレジストパターン１７をマスクとしてドライエッチングを行なって、第１の層間絶縁膜１６に接続孔（ヴィアホール）１８を形成する。
【００１０】
次に、図１８（ａ）に示すように、ＣＶＤ法により、第１の層間絶縁膜１６の上に導電膜１９を接続孔１８が埋まるように堆積する。尚、導電膜１９としては、例えばタングステン膜が用いられ、図示は省略しているが、導電膜１９の下側にはスパッタリング法により形成されたチタン膜及び窒化チタン膜からなるバリアメタル層が形成されている。
【００１１】
ところで、接続孔１８のアスペクト比（開口径に対する深さの比）がおよそ４以上になると、導電膜１９における接続孔１８の内部の領域にボイド２０が形成される。
【００１２】
次に、導電膜１９における第１の層間絶縁膜１６の上側に位置する部分を例えば化学機械研磨（CMP：Chemical Mechanical Polishing）法により除去して、図１８（ｂ）に示すようにプラグ２１を形成した後、第１の層間絶縁膜１６に対して全面的にドライエッチングを行なって、図１８（ｃ）に示すように、第１の層間絶縁膜１６を薄膜化する。
【００１３】
次に、図１９（ａ）に示すように、薄膜化された第１の層間絶縁膜１６の上に第２のレジストパターン２２を形成した後、第１の層間絶縁膜１６に対して第２のレジストパターン２２をマスクにしてドライエッチングを行なって、図１９（ｂ）に示すように、パターン化された第１の層間絶縁膜１６Ａを形成する。
【００１４】
次に、積層金属膜１５に対して、プラグ２１及びパターン化された第１の層間絶縁膜１６Ａをマスクにしてドライエッチングを行なって、図１９（ｃ）に示すように、積層金属膜１５からなる金属配線１５Ａを形成する。このように、プラグ２１と金属配線１５Ａとはセルフアライメント構造になっているため、プラグ２１と金属配線１５Ａとの間の位置ずれは発生しない。
【００１５】
尚、第２のレジストパターン２２は、積層金属膜１５に対するドライエッチング工程の前又は後に、アッシングにより除去される。第２のレジストパターン２２が積層金属膜１５に対するドライエッチング工程の後に除去される場合であっても、第２のレジストパターン２２におけるプラグ２１の上に存在する部分は、積層金属膜１５に対するドライエッチング工程において消滅するため、プラグ２１の上部が若干エッチングされるので、ボイド２０の上部に開口部２０ａが形成される。
【００１６】
次に、絶縁膜１１及びパターン化された第１の層間絶縁膜１６Ａに対して全面的にドライエッチングを行なって、図２０（ａ）に示すように、絶縁膜１１及びパターン化された第１の層間絶縁膜１６Ａを薄膜化する。
【００１７】
次に、図２０（ｂ）に示すように、ＣＶＤ法により、半導体基板１０の上に全面に亘って第２の層間絶縁膜２３を堆積して、金属配線１５Ａ同士の間に空隙（エアギャップ）２４を形成した後、図２０（ｃ）に示すように、ＣＭＰ法により第２の層間絶縁膜２３を平坦化する。
【００１８】
その後、図１７（ｂ）〜図２０（ｃ）に示す工程を繰り返し行なうと、エアギャップを有する多層配線構造を備えた半導体装置を製造することができる。
【００１９】
【発明が解決しようとする課題】
ところが、前述した従来の半導体装置の製造方法によると、接続孔１８のアスペクト比がおよそ４以上になると、図１８（ｂ）のように、プラグ２１の内部にボイド２０が形成されるため、空隙２４を有する金属配線１５Ａが形成されたときには、図２０（ｃ）に示すように、プラグ２１のボイド２０に完全な開口部２０ａが形成されてしまう。
【００２０】
このため、第２の層間絶縁膜２３の上に形成される上層の金属配線と、プラグ２１との間の電気抵抗が著しく増大するので、デバイスの特性が劣化するという問題がある。
【００２１】
この場合、上層の金属配線と接続プラグ２１との電気抵抗が限界を越える程度に大きくなると、金属配線構造の信頼性が著しく低下し、最悪の場合には半導体装置が動作しなくなるという問題が起きる。
【００２２】
また、第２の層間絶縁膜２３をＣＭＰ法により平坦化する工程において、ＣＭＰ法に用いる研磨剤がボイド２０の内部に侵入し、プラグ２１が研磨剤により腐食されるという問題も発生する。
【００２３】
前記に鑑み、本発明は、接続孔のアスペクト比が高くなっても、接続孔に形成されるプラグにボイドができないようにして、高性能で且つ高信頼性を有する半導体装置が得られるようにすることを目的とする。
【００２４】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る半導体装置は、半導体基板上に絶縁膜を介して堆積された第１の金属膜と、該第１の金属膜の上に堆積された第２の金属膜との積層膜からなる金属配線と、金属配線の上に形成された層間絶縁膜と、層間絶縁膜に形成された接続孔の内部において第２の金属膜の上に選択的に成長した第３の金属膜からなるプラグとを備えている。
【００２５】
本発明に係る半導体装置によると、プラグは、接続孔の内部において第２の金属膜の上に選択的に成長した第３の金属膜からなるため、プラグにはボイドが存在しないので、半導体装置の性能及び信頼性が向上する。
【００２６】
本発明に係る半導体装置において、第３の金属膜はメッキ法により成長した膜であることが好ましい。
【００２７】
このようにすると、第２の金属膜の上に第３の金属膜を確実に成長させることができるので、半導体装置の性能及び信頼性が確実に向上する。
【００２８】
本発明に係る半導体装置において、第２の金属膜と第３の金属膜とは同種の金属からなることが好ましい。
【００２９】
このようにすると、第２の金属膜の上に第３の金属膜を確実に成長させることができるので、半導体装置の性能及び信頼性が確実に向上する。
【００３０】
本発明に係る半導体装置において、第２の金属膜及び第３の金属膜は銅を主成分とする金属からなり、第３の金属膜はメッキ法により成長しており、第２の金属膜と第３の金属膜との間には密着層が形成されていないことが好ましい。
【００３１】
このように、第２の金属膜及び第３の金属膜が銅を主成分とする金属からなり、第３の金属膜がメッキ法により選択的に成長すると、低抵抗で且つ金属配線との接触抵抗が低いプラグを確実に形成することができる。
【００３２】
本発明に係る半導体装置において、層間絶縁膜における金属配線同士の間には空隙が形成されていることが好ましい。
【００３３】
このようにすると、層間絶縁膜における金属配線間の比誘電率を低減して、金属配線間の静電容量を抑制することができる。
【００３４】
本発明に係る半導体装置において、金属配線を構成する第１の金属膜の配線抵抗は、金属配線を構成する第２の金属膜の配線抵抗のほぼ５分の１以下であることが好ましい。
【００３５】
このようにすると、金属配線を流れる電流は実質的に第１の金属膜中を流れて第２の金属配線中には殆ど流れないため、第１の金属膜は電流を流す役割を担う一方第２の金属膜は第３の金属膜を成長させるためのシード層として役割を担うというように、第１の金属膜と第２の金属膜とが役割分担をできるので、第１の金属膜及び第２の金属膜として役割に応じた最適な材料を選択することができる。
【００３６】
本発明に係る半導体装置において、金属配線を構成する第１の金属膜の配線抵抗と、金属配線を構成する第２の金属膜の配線抵抗とは、ほぼ等しいことが好ましい。
【００３７】
このようにすると、第１の金属膜を流れる電流の分布定数回路における位相と、第２の金属膜を流れる電流の分布定数回路における位相とは、金属配線の全領域においてほぼ等しくなるので、該金属配線を流れる電流により伝搬される信号の乱れを最小限に抑制することができる。
【００３８】
本発明に係る半導体装置の製造方法は、半導体基板上に絶縁膜を介して第１の金属膜を堆積する工程と、第１の金属膜の上に第２の金属膜を堆積する工程と、第２の金属膜の上に層間絶縁膜を形成する工程と、層間絶縁膜に接続孔を形成して、第２の金属膜を接続孔に露出させる工程と、接続孔の内部において第２の金属膜の上に第３の金属膜を選択的に成長させて、第３の金属膜からなるプラグを形成する工程と、層間絶縁膜を配線形状にパターニングして、パターン化された層間絶縁膜を形成する工程と、第１の金属膜と第２の金属膜とからなる積層膜に対して、プラグ及びパターン化された層間絶縁膜をマスクにしてエッチングを行なって、積層膜からなる金属配線を形成する工程とを備えている。
【００３９】
本発明に係る半導体装置の製造方法によると、第２の金属膜の上に層間絶縁膜を形成した後、該層間絶縁膜に接続孔を形成して、第２の金属膜を接続孔に露出させ、その後、接続孔の内部において第２の金属膜の上に第３の金属膜を選択的に成長させて、第３の金属膜からなるプラグを形成するため、接続孔の底部に均一で且つ所望の厚さを持つ第２の金属膜からなるシード層を形成できるので、第３の金属膜を確実に成長させることができ、これによって、ボイドの無い良好なプラグを形成することができる。
【００４０】
本発明に係る半導体装置の製造方法において、第３の金属膜はメッキ法により成長することが好ましい。
【００４１】
このようにすると、第２の金属膜の上に第３の金属膜を確実に成長させることができるので、半導体装置の性能及び信頼性が確実に向上する。
【００４２】
本発明に係る半導体装置の製造方法において、第２の金属膜と第３の金属膜とは同種の金属からなることが好ましい。
【００４３】
このようにすると、第２の金属膜の上に第３の金属膜を確実に成長させることができるので、半導体装置の性能及び信頼性が確実に向上する。
【００４４】
本発明に係る半導体装置の製造方法において、第２の金属膜及び第３の金属膜は銅を主成分とする金属からなり、第３の金属膜は、第２の金属膜との間に密着層を介在させることなく、メッキ法により成長することが好ましい。
【００４５】
このようにすると、低抵抗で且つ金属配線との接触抵抗が低いプラグを確実に形成することができる。
【００４６】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について、図面を参照しながら説明する。
【００４７】
図１は、第１の実施形態に係る半導体装置の製造方法のシーケンスを表わしている。図１に示すように、第１の実施形態に係る半導体装置の製造方法は、半導体基板上の絶縁膜の上に積層金属膜を形成する第１の工程と、該積層金属膜の上に第１の層間絶縁膜を形成する第２の工程と、該第１の層間絶縁膜に前記積層金属膜に達するように接続孔を形成する第３の工程と、該接続孔に導電膜を埋め込んでプラグを形成する第４の工程と、積層金属膜をパターニングして金属配線を形成する第５の工程と、第２の層間絶縁膜を形成する第６の工程と、第２の層間絶縁膜を平坦化する第７の工程とを備えている。
【００４８】
また、前述の第１〜第７の工程を繰り返し行なうことにより、多層配線構造を有する半導体装置を製造することができる。
【００４９】
以下、前述の第１〜第７の工程について図面を参照しながら詳細に説明する。
【００５０】
＜第１の工程＞
以下、半導体基板上の絶縁膜の上に積層金属膜を形成する第１の工程について、図２及び図９（ａ）〜（ｄ）を参照しながら説明する。
【００５１】
まず、図９（ａ）に示すように、半導体基板１００の上に、ＣＶＤ法又は回転塗布法により、絶縁性物質からなる絶縁膜１０１を形成した後、図示は省略しているが、絶縁膜１０１に、半導体基板１００又は半導体基板１００上の配線と接続されるプラグを形成する。尚、絶縁膜１０１としては、シリコン酸化膜（比誘電率ｋは４．３程度である。）又はシリコン酸化膜よりも比誘電率が低い低誘電率膜（いわゆる、Ｌｏｗ−ｋ膜）が用いられる。低誘電率膜としては、アロマティクポリマー等の有機膜、フッ素を含有するシリコン酸化膜（Fluorinated Silicate Glass）のような無機膜、又はメチル基等を含有するシリコン酸化膜のような有機無機ハイブリッド膜等を用いることができる。また、Ｌｏｗ−ｋ膜よりも比誘電率が低いＵＬＫ（Ｕｌｔｒａ Ｌｏｗ−Ｋ）膜であって、Ｓｉ−Ｓｉ結合及びＳｉ−Ｏ結合を有し内部に空孔を有するポーラス膜等を用いることもできる。
【００５２】
次に、図９（ｂ）に示すように、絶縁膜１０１の上に、第１のバリアメタル層１０２、第１の金属膜１０３及び第２のバリアメタル層１０４を順次堆積した後、図９（ｃ）に示すように、第２のバリアメタル層１０４の上に第２の金属膜１０５を堆積し、その後、図９（ｄ）に示すように、第２の金属膜１０５の上に拡散防止膜１０６を堆積する。
【００５３】
第１の金属膜１０３は、スパッタリング法、ＣＶＤ法又はメッキ法により形成され、アルミ合金、金、銀、銅又はプラチナ等の低抵抗材料を用いることができ、第２の金属膜１０５は、スパッタリング法、ＣＶＤ法又はメッキ法により形成され、金、銀、銅又はプラチナ等の低抵抗材料を用いることができる。
【００５４】
第１及び第２のバリアメタル層１０２、１０４としては、チタン膜若しくは窒化チタン膜又はタンタル膜若しくは窒化タンタル膜のように、密着性を向上させると共に金属の拡散を防止する膜を用いることが好ましい。
【００５５】
拡散防止膜１０６としては、第２の金属膜１０５を構成する金属の拡散を防止できる膜であることが必要であって、例えばＣＶＤ法により堆積されるシリコン窒化膜又はシリコン炭化膜等を用いることができる。また、拡散防止膜１０６としては、比誘電率の低い膜であることが好ましいと共に密着性に優れていることが好ましい。
【００５６】
尚、第１及び第２のバリアメタル層１０２、１０４は第１の金属膜１０３を構成する金属が拡散し難い場合には省いてもよいし、拡散防止膜１０６は、第２の金属膜１０５が密着性に優れていると共に拡散し難い場合には省いてもよい。
【００５７】
＜第２の工程＞
以下、積層金属膜の上に第１の層間絶縁膜を形成する第２の工程について、図３及び図１０（ａ）を参照しながら説明する。
【００５８】
まず、図１０（ａ）に示すように、積層金属膜を構成する拡散防止膜１０６の上に、ＣＶＤ法又は回転塗布法により、絶縁性物質からなる第１の層間絶縁膜１０７を形成する。第１の層間絶縁膜１０７としては、シリコン酸化膜、又はＬｏｗ−Ｋ）膜、例えばアロマティクポリマー等の有機膜、フッ素を含有するシリコン酸化膜等の無機膜若しくはメチル基等を含有するシリコン酸化膜等の有機無機ハイブリッド膜、又はＵＬＫ膜、例えばＳｉ−Ｓｉ結合及びＳｉ−Ｏ結合を有し内部に空孔を有するポーラス膜等を用いることができる。
【００５９】
＜第３の工程＞
以下、第１の層間絶縁膜に接続孔（ヴィアホール）を形成する第３の工程について、図４及び図１０（ｂ）、（ｃ）を参照しながら説明する。
【００６０】
図１０（ｂ）に示すように、第１の層間絶縁膜１０７の上に、周知のリソグラフィ法により、第１のマスクパターン１０８を形成した後、第１の層間絶縁膜１０７及び拡散防止膜１０６に対して、第１のマスクパターン１０８をマスクとし且つフロンを主成分とするガスを用いるプラズマエッチングを行なって、図１０（ｃ）に示すように、第１の層間絶縁膜１０７及び拡散防止膜１０６に接続孔１０９を形成する。
【００６１】
尚、第１のマスクパターン１０８としては、第１の層間絶縁膜１０７が無機膜又は有機無機ハイブリッド膜からなる場合にはレジストパターンを用いることが好ましく、第１の層間絶縁膜１０７が有機膜からなる場合にはシリコン酸化膜等からなるハードマスクを用いることが好ましい。
【００６２】
また、第１の層間絶縁膜１０７及び拡散防止膜１０６に対するプラズマエッチングは、連続して行なってもよいし、２工程に分けて行なってもよい。
【００６３】
＜第４の工程＞
以下、プラグを形成する第４の工程について、図５、図１１（ａ）〜（ｃ）及び図１２（ａ）を参照しながら説明する。
【００６４】
まず、図１１（ａ）に示すように、ＣＶＤ法又はスパッタ法により、接続孔１０９の壁面及び底面並びに第１の層間絶縁膜１０７の上面に対して全面に亘って密着層１１０を堆積する。
【００６５】
次に、密着層１１０に対して、例えばフロンを主成分とするエッチングガスからなるプラズマを用いる異方性エッチングを行なって、図１１（ｂ）に示すように、密着層１１０における、接続孔１０９の底面及び第１の層間絶縁膜１０７の上面に存在する部分を除去して、密着層１１０を接続孔１０９の壁面にのみ残存させる。その後、接続孔１０９の底部に露出した第２の金属膜１０５の表面を、例えばアルゴンガスからなるプラズマ又はアルゴンと水素との混合ガスからなるプラズマを用いてスパッタリングすることによりクリーニングを行なう。
【００６６】
次に、図１１（ｃ）に示すように、接続孔１０９の底面に露出している第２の金属膜１０５の上に第３の金属膜１１１をメッキ法により選択的に成長させた後、該第３の金属膜１１１における第１の層間絶縁膜１０７の上に存在する部分をＣＭＰ法により除去して、図１２（ａ）に示すように、第３の金属膜１１１からなるプラグ１１２を形成する。
【００６７】
第３の金属膜１１１としては、金、銀、銅又はプラチナ等の低抵抗金属を用いることができ、第２の金属膜１０５と第３の金属膜１１１とは、同種の金属であってもよいし、異なる金属であってもよい。もっとも、第３の金属膜１１１として第２の金属膜１０５と同種の金属を用いると、第３の金属膜１１１を無電解メッキ法だけでなく電解メッキ法によっても成長させることは容易である。
【００６８】
第３の金属膜１１１は、無電解メッキ法又は電解メッキ法により成長させることができるが、第２の金属膜１０５が半導体基板１００の上にシート状に存在するため、第３の金属膜１１１を電解メッキ法により成長させることは容易である。
【００６９】
密着層１１０としては、シリコン窒化膜又はシリコン炭化膜等のような絶縁膜を用いることができるが、第３の金属膜１１１を構成する金属が第１の層間絶縁膜１０７に拡散することを防止できる材料を選択することが好ましい。従って、密着層１１０の材質としては、第３の金属膜１１１との適合性を考慮して選択することが好ましい。
【００７０】
ところで、従来から知られているプラグの形成方法、つまり、ＣＶＤ法により接続孔に金属膜例えばタングステン膜を埋め込む第１の方法、又はスパッタリング法により接続孔の底面を含む層間絶縁膜の上に全面に亘ってシード層を形成しておき、接続孔の内部においてシード層の上にメッキ法により金属膜を成長させる第２の方法によると、接続孔のアスペクト比が４以上になると、プラグの内部にボイドが形成されてしまうという問題がある。その理由は、第１の方法によると、接続孔の内部に金属膜をボイドが形成されないように埋め込むことができないことに原因があり、第２の方法によると、接続孔の底面に均一にシード層を形成することができないことに原因がある。
【００７１】
ところが、本実施形態にように、第２の金属膜１０５の上に第１の層間絶縁膜１０７を形成した後、第１の層間絶縁膜１０７に接続孔１０９を形成して、第２の金属膜１０５を接続孔１０９に露出させると、接続孔１０９の底部に均一で且つ所望の厚さを有する第２の金属膜１０５からなるシード層を確実に形成できるため、接続孔１０９の内部において第２の金属膜１０５の上に第３の金属膜１１１を確実に成長させることができるので、ボイドの無い良好なプラグ１１２を形成することができる。
【００７２】
尚、本実施形態においては、メッキ法により第３の金属膜１１１を成長させたが、これに代えて、選択ＣＶＤ法により、接続孔１０９の内部において第２の金属膜１０５の上に第３の金属膜１１１を選択的に成長させてもよい。
【００７３】
＜第５の工程＞
以下、金属配線を形成する第５の工程について、図６、図１２（ｂ）、（ｃ）、図１３（ａ）〜（ｃ）及び図１４（ａ）を参照しながら説明する。
【００７４】
まず、図１２（ｂ）に示すように、第１の層間絶縁膜１０７に対して全面的にエッチングを行なって、第１の層間絶縁膜１０７を薄膜化すると共に、薄膜化された第１の層間絶縁膜１０７からプラグ１１２を突出させる。
【００７５】
次に、図１２（ｃ）に示すように、第１の層間絶縁膜１０７の上に第２のマスクパターン１１３を形成した後、第１の層間絶縁膜１０７及び拡散防止膜１０６に対して、第２のマスクパターン１１３をマスクとして用い且つフロンを主成分とするガスからなるプラズマエッチングを行なって、図１３（ａ）に示すように、パターン化された第１の層間絶縁膜１０７Ａ及びパターン化された拡散防止膜１０６Ａを形成する。
【００７６】
尚、第２のマスクパターン１１３としては、第１の層間絶縁膜１０７が有機膜と異なる場合にはレジストパターンを用いることが好ましく、第１の層間絶縁膜１０７が有機膜である場合にはシリコン酸化膜等からなるハードマスクを用いることが好ましい。
【００７７】
また、第１の層間絶縁膜１０７及び拡散防止膜１０６に対するプラズマエッチングは、連続して行なってもよいし、２工程に分けて行なってよい。
【００７８】
次に、第２の金属膜１０５に対して、第２のマスクパターン１１３、プラグ１１２及びパターン化された第１の層間絶縁膜１０７Ａをマスクとしてドライエッチングを行なって、図１３（ｂ）に示すように、パターン化された第２の金属膜１０５Ａを形成した後、第２のバリアメタル層１０４、第１の金属膜１０３及び第１のバリアメタル層１０２に対して、プラグ１１２及びパターン化された第１の層間絶縁膜１０７Ａをマスクとしてドライエッチングを行なって、図１３（ｃ）に示すように、パターン化された、第２のバリアメタル層１０４Ａ、第１の金属膜１０３Ａ及び第１のバリアメタル層１０２Ａを形成することにより、パターン化された、第２の金属膜１０５Ａ、第２のバリアメタル層１０４Ａ、第１の金属膜１０３Ａ及び第１のバリアメタル層１０２Ａからなる金属配線１１４を形成する。
【００７９】
尚、第２の金属膜１０５に対するエッチング工程、並びに第２のバリアメタル層１０４、第１の金属膜１０３及び第１のバリアメタル層１０２に対するエッチング工程は、塩素ガス、臭素ガス又はヨウ素ガスを主成分とするガスからなるプラズマエッチングにより行なうことができると共に、前者のエッチング工程と後者のエッチング工程とは、連続して行なってもよいし、２工程に分けて行なってよい。
【００８０】
ところで、第２の金属膜１０５に対するエッチング工程、並びに第２のバリアメタル層１０４、第１の金属膜１０３及び第１のバリアメタル層１０２に対するエッチング工程は、いずれも、プラグ１１２及びパターン化された第１の層間絶縁膜１０７Ａをマスクとして行なわれるため、パターン化された、第１のバリアメタル層１０２Ａ、第１の金属膜１０３Ａ、第２のバリアメタル層１０４Ａ及び第２の金属膜１０５Ａからなる金属配線１１４と、プラグ１１２とは、自己整合（セルフアライメント）構造を有している。従って、金属配線１１４及びプラグ１１２に対して、位置ずれすることなく微細加工を施すことができる。
【００８１】
次に、図示は省略しているが、残存している第２のマスクパターン１１３をアッシングにより除去した後に洗浄を行なう。
【００８２】
次に、パターン化された第１の層間絶縁膜１０７Ａ、及び絶縁膜１０１に対して全面的にドライエッチングを行なって、図１４（ａ）に示すように、パターン化された第１の層間絶縁膜１０７Ａを薄膜化すると共に、絶縁膜１０１を薄膜化して該絶縁膜１０１に凹状溝１１５を形成する。
【００８３】
＜第６の工程＞
以下、第２の層間絶縁膜を形成する第６の工程について、図７及び図１４（ｂ）を参照しながら説明する。
【００８４】
図１４（ｂ）に示すように、ＣＶＤ法により、半導体基板１００の上に全面に亘って第２の層間絶縁膜１１６を堆積して、金属配線１１４同士の間に空隙（エアギャップ）１１７を形成する。
【００８５】
＜第７の工程＞
以下、第２の層間絶縁膜を平坦化する第７の工程について、図８及び図１４（ｃ）を参照しながら説明する。
【００８６】
図１４（ｃ）に示すように、ＣＭＰ法により、第２の層間絶縁膜１１６を平坦化して、プラグ１１２の上面を露出させる。
【００８７】
次に、図９（ｂ）〜図１４（ｃ）を参照しながら説明した各工程を繰り返し行なうことにより、エアギャップを有する多層配線構造を形成する。
【００８８】
以下、パターン化された第１の金属膜１０３Ａの配線抵抗と、パターン化された第２の金属膜１０５Ａの配線抵抗との関係について説明する。
【００８９】
まず、第１の方法としては、パターン化された第１の金属膜１０３Ａの配線抵抗を、パターン化された第２の金属膜１０５Ａの配線抵抗のほぼ５分の１以下に設定する。
【００９０】
このようにすると、金属配線１１４を流れる電流は主としてパターン化された第１の金属膜１０３Ａを流れるようになるため、パターン化された第１の金属膜１０３Ａが配線としての主たる役割を担うと共に、第２の金属膜１０５が第３の金属膜１１１を成長させるためのシード層としての役割を担うというように、役割分担をすることができる。
【００９１】
従って、第１の金属膜１０３としては、抵抗値が低い金属材料、例えばアルミニウムを用いることができると共に、第２の金属膜１０５としては、第３の金属膜をメッキ法により成長させ易い金属材料、例えば銅を用いることができる。
【００９２】
次に、第２の方法としては、パターン化された第１の金属膜１０３Ａの配線抵抗と、パターン化された第２の金属膜１０５Ａの配線抵抗とをほぼ等しく設定する。
【００９３】
このようにすると、パターン化された第１の金属膜１０３Ａを流れる電流の分布定数回路における位相と、パターン化された第２の金属膜１０５Ａを流れる電流の分布定数回路における位相とは、金属配線１１４の全領域においてほぼ等しくなるので、該金属配線１１４を流れる電流により伝搬される信号の乱れを最小限に抑制することができる。尚、このように配線抵抗をほぼ等しくするための具体的な方法については、第３の実施形態で詳細に説明する。
【００９４】
（第２の実施形態）
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について、図１５を参照しながら説明する。
【００９５】
第２の実施形態に係る半導体装置は、第１の実施形態に係る半導体装置に比べて、絶縁膜１０１に凹状溝１１５（図１４（ａ）を参照）が形成されていない点と、金属配線１１４同士の間に空隙１１７（図１４（ｃ）を参照）が形成されていない点が異なる。
【００９６】
第２の実施形態に係る半導体装置を製造するためには、第１の実施形態に係る半導体装置の製造方法の工程から、図１２（ｂ）を参照しながら説明した、第１の層間絶縁膜１０７に対して全面的にエッチングを行なって第１の層間絶縁膜１０７を薄膜化する工程と、図１４（ａ）を参照しながら説明した、絶縁膜１０１に対して全面的にエッチングを行なって絶縁膜１０１に凹状溝１１５を形成する工程とを省略すればよい。このようにすると、金属配線１１４同士の間に空隙１１７を有しない配線構造を形成することができる。
【００９７】
第２の実施形態においても、プラグ１１２と金属配線１１４とは、セルフアライメント構造を有しているため、金属配線１１４及びプラグ１１２に対して、位置ずれすることなく微細加工を施すことができる。
【００９８】
また、第３の金属膜１１１をメッキ法により接続孔１０９の内部に成長させるため、ボイドの無い良好なプラグ１１２を形成することができる。
【００９９】
（第３の実施形態）
以下、第３の実施形態に係る半導体装置について、図１６（ａ）、（ｂ）を参照しながら説明する。
【０１００】
図１６（ａ）は、第１の実施形態に係る半導体装置の製造方法により製造された半導体装置を示し、図１６（ｂ）は、第２の実施形態に係る半導体装置の製造方法により製造された半導体装置を示している。
【０１０１】
第３の実施形態に係る半導体装置は、いずれの構造においても、パターン化された第１の金属膜１０３Ａの厚さｈ1 及びパターン化された第２の金属膜１０５Ａの厚さｈ2 は、パターン化された第１の金属膜１０３Ａの配線抵抗とパターン化された第２の金属膜１０５Ａの配線抵抗とがほぼ等しくなるように設定されていることを特徴とする。
【０１０２】
このようにすると、パターン化された第１の金属膜１０３Ａを流れる電流の分布定数回路における位相と、パターン化された第２の金属膜１０５Ａを流れる電流の分布定数回路における位相とは、金属配線１１４の全領域においてほぼ等しくなるので、該金属配線１１４を流れる電流により伝搬される信号の乱れを最小限に抑制することができる。
【０１０３】
例えば、第１の金属膜１０３がアルミ合金からなり、第２の金属膜１０５が銅からなるとすると、２０℃における電気抵抗率は、アルミ合金が２．６９（μΩ・ｃｍ）であり、銅が１．６９６（μΩ・ｃｍ）である。従って、同じ配線幅に加工された、パターン化された第１の金属膜１０３Ａの配線抵抗とパターン化された第２の金属膜１０５Ａの配線抵抗とを等しくするためには、膜厚比：ｈ1 ／ｈ2 の値がほぼ１．６になるように、第１の金属膜１０３及び第２の金属膜１０５の各厚さを制御すればよい。
【０１０４】
尚、膜厚比：ｈ1 ／ｈ2 の値は、ほぼ±１０％の範囲で許容可能であるから、実用的にはほぼ１．４〜１．８の範囲内であればよい。
【０１０５】
【発明の効果】
本発明に係る半導体装置及びその製造方法によると、プラグは、接続孔の内部において第２の金属膜の上に選択的に成長した第３の金属膜からなるため、プラグにはボイドが存在しないので、半導体装置の性能及び信頼性が向上する。
【図面の簡単な説明】
【図１】第１の実施形態に係る半導体装置の製造方法を説明するシーケンス図である。
【図２】第１の実施形態に係る半導体装置の製造方法における第１の工程を説明する図である。
【図３】第１の実施形態に係る半導体装置の製造方法における第２の工程を説明する図である。
【図４】第１の実施形態に係る半導体装置の製造方法における第３の工程を説明する図である。
【図５】第１の実施形態に係る半導体装置の製造方法における第４の工程を説明する図である。
【図６】第１の実施形態に係る半導体装置の製造方法における第５の工程を説明する図である。
【図７】第１の実施形態に係る半導体装置の製造方法における第６の工程を説明する図である。
【図８】第１の実施形態に係る半導体装置の製造方法における第７の工程を説明する図である。
【図９】（ａ）〜（ｄ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１０】（ａ）〜（ｃ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１１】（ａ）〜（ｃ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１２】（ａ）〜（ｃ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１３】（ａ）〜（ｃ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１４】（ａ）〜（ｃ）は第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
【図１５】第２の実施形態に係る半導体装置を示す断面図である。
【図１６】（ａ）及び（ｂ）は第３の実施形態に係る半導体装置を示す断面図である。
【図１７】（ａ）〜（ｄ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図１８】（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図１９】（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【図２０】（ａ）〜（ｃ）は従来の半導体装置の製造方法の各工程を示す断面図である。
【符号の説明】
１００ 半導体基板
１０１ 絶縁膜
１０２ 第１のバリアメタル層
１０２Ａ パターン化された第１のバリアメタル層
１０３ 第１の金属膜
１０３Ａ パターン化された第１の金属膜
１０４ 第２のバリアメタル層
１０４Ａ パターン化された第２のバリアメタル層
１０５ 第２の金属膜
１０５Ａ パターン化された第２の金属膜
１０６ 拡散防止膜
１０６Ａ パターン化された拡散防止膜
１０７ 第１の層間絶縁膜
１０７Ａ パターン化された第１の層間絶縁膜
１０８ 第１のマスクパターン
１０９ 接続孔
１１０ 密着層
１１１ 第３の金属膜
１１２ プラグ
１１３ 第２のマスクパターン
１１４ 金属配線
１１５ 凹状溝
１１６ 第２の層間絶縁膜

Claims (13)

  1. 半導体基板上に絶縁膜を介して堆積された第１の金属膜と、前記第１の金属膜の上に堆積されたバリア膜と、前記バリア膜上に形成された第２の金属膜との積層膜からなる金属配線と、
    前記金属配線の上にそれぞれ形成されており、前記第２の金属膜の上に成長した第３の金属膜よりなるプラグ及び第１の層間絶縁膜と、
    前記プラグ及び第１の層間絶縁膜を覆うように形成された第２の層間絶縁膜とを備え、
    前記プラグの底部は前記第２の金属膜と接続されていることを特徴とする半導体装置。
  2. 前記第１の金属膜は、アルミ合金、金、銀、銅又はプラチナよりなり、前記第２の金属膜及び前記第３の金属膜は、金、銀、銅又はプラチナよりなることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の金属膜と前記第３の金属膜とは同種の金属からなることを特徴とする請求項１に記載の半導体装置。
  4. 前記第２の金属膜及び前記第３の金属膜は銅を主成分とする金属からなり、
    前記第３の金属膜はメッキ法により成長しており、前記第２の金属膜と前記第３の金属膜との間には密着層が形成されていないことを特徴とする請求項１に記載の半導体装置。
  5. 前記金属配線を構成する前記第１の金属膜の配線抵抗は、前記金属配線を構成する前記第２の金属膜の配線抵抗のほぼ５分の１以下であることを特徴とする請求項１に記載の半導体装置。
  6. 前記金属配線を構成する前記第１の金属膜の配線抵抗と、前記金属配線を構成する前記第２の金属膜の配線抵抗とは、ほぼ等しいことを特徴とする請求項１に記載の半導体装置。
  7. 前記第２の層間絶縁膜における前記金属配線同士の間には空隙が形成されていることを特徴とする請求項１に記載の半導体装置。
  8. 基板上に第１の金属膜を堆積する工程と、
    前記第１の金属膜の上面全体にシート状の第２の金属膜を堆積する工程と、
    前記第２の金属膜の上に第１の層間絶縁膜を形成する工程と、
    前記第１の層間絶縁膜内に接続孔を形成して、前記第２の金属膜を前記接続孔の底部に露出させる工程と、
    前記接続孔の内部において前記第２の金属膜上に第３の金属膜を成長させて、該第３の金属膜からなるプラグを形成する工程と、
    前記第１の層間絶縁膜を配線形状にパターニングして、パターン化された前記第１の層間絶縁膜を形成する工程と、
    前記第１の金属膜と前記第２の金属膜からなる積層膜に対して、前記プラグ及びパターン化された前記第１の層間絶縁膜をマスクとしてエッチングを行なって、前記積層膜からなる金属配線を形成する工程とを備えていることを特徴とする半導体装置の製造方法。
  9. 前記第３の金属膜はメッキ法により成長することを特徴とする請求項８に記載の半導体装置の製造方法。
  10. 前記第２の金属膜と前記第３の金属膜とは同種の金属からなることを特徴とする請求項８に記載の半導体装置の製造方法。
  11. 前記第２の金属膜及び前記第３の金属膜は銅を主成分とする金属からなり、
    前記第３の金属膜は、前記第２の金属膜との間に密着層を介在させることなく、メッキ法により成長することを特徴とする請求項８に記載の半導体装置の製造方法。
  12. 前記第１の金属膜と前記第２の金属膜の間にバリア膜を形成する工程をさらに備えていることを特徴とする請求項８に記載の半導体装置の製造方法。
  13. 前記金属配線を形成した後、第２の層間絶縁膜を前記第１の層間絶縁膜及び前記プラグの上に形成する工程と、
    前記第２の層間絶縁膜の表面を平坦化して、前記プラグの表面を前記第２の層間絶縁膜 表面に露出させる工程とをさらに備え、
    隣り合う前記金属配線同士の間には空隙が形成されていることを特徴とする請求項８に記載の半導体装置の製造方法。
JP2000327154A 2000-10-26 2000-10-26 半導体装置及びその製造方法 Expired - Fee Related JP3686325B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000327154A JP3686325B2 (ja) 2000-10-26 2000-10-26 半導体装置及びその製造方法
US09/982,144 US20020050651A1 (en) 2000-10-26 2001-10-19 Semiconductor device and method for fabricating the same
TW090126602A TW523868B (en) 2000-10-26 2001-10-26 Semiconductor device and method for fabricating the same
US10/958,282 US7144761B2 (en) 2000-10-26 2004-10-06 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000327154A JP3686325B2 (ja) 2000-10-26 2000-10-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2002134612A JP2002134612A (ja) 2002-05-10
JP3686325B2 true JP3686325B2 (ja) 2005-08-24

Family

ID=18804234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000327154A Expired - Fee Related JP3686325B2 (ja) 2000-10-26 2000-10-26 半導体装置及びその製造方法

Country Status (3)

Country Link
US (2) US20020050651A1 (ja)
JP (1) JP3686325B2 (ja)
TW (1) TW523868B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3588582B2 (ja) * 2000-10-20 2004-11-10 松下電器産業株式会社 半導体装置の製造方法
JP3654830B2 (ja) * 2000-11-17 2005-06-02 松下電器産業株式会社 半導体装置及びその製造方法
KR100459062B1 (ko) * 2001-12-28 2004-12-03 동부전자 주식회사 반도체 제조 공정에서의 콘택트 홀 형성 방법
JP2004356469A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体集積回路装置の製造方法
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
KR100585181B1 (ko) * 2005-02-24 2006-05-30 삼성전자주식회사 국부 에치 스톱퍼를 갖는 반도체 메모리 소자 및 그 제조방법
US7268588B2 (en) * 2005-06-29 2007-09-11 Freescale Semiconductor, Inc. Cascadable level shifter cell
KR101340727B1 (ko) 2006-09-11 2013-12-12 엘지디스플레이 주식회사 박막 패턴의 제조방법 및 이를 이용한 액정표시패널 및 그제조방법
US8021974B2 (en) * 2009-01-09 2011-09-20 Internatioanl Business Machines Corporation Structure and method for back end of the line integration
CN102013428B (zh) * 2009-09-04 2012-10-24 尼克森微电子股份有限公司 金氧半导体芯片及其制作方法
US8169019B2 (en) * 2009-09-10 2012-05-01 Niko Semiconductor Co., Ltd. Metal-oxide-semiconductor chip and fabrication method thereof
US8772183B2 (en) 2011-10-20 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an integrated circuit
JP5932604B2 (ja) * 2012-10-24 2016-06-08 株式会社東芝 半導体装置及びその製造方法
GB201316446D0 (en) * 2013-09-16 2013-10-30 Spts Technologies Ltd Pre-cleaning a semiconductor structure

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0358421A (ja) 1989-07-26 1991-03-13 Nec Corp 半導体装置の製造方法
JP2985326B2 (ja) 1991-03-19 1999-11-29 日本電気株式会社 半導体装置の製造方法
JPH05121404A (ja) 1991-10-25 1993-05-18 Nec Corp 半導体装置の製造方法
JP3063338B2 (ja) 1991-11-30 2000-07-12 日本電気株式会社 半導体装置およびその製造方法
US5654245A (en) * 1993-03-23 1997-08-05 Sharp Microelectronics Technology, Inc. Implantation of nucleating species for selective metallization and products thereof
US5674787A (en) 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US6001420A (en) * 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
JPH10233446A (ja) 1997-02-19 1998-09-02 Sony Corp 配線形成方法
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JP4492982B2 (ja) 1997-11-06 2010-06-30 パナソニック株式会社 多層配線を有する半導体装置の製造方法
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
US6181012B1 (en) 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
JP3362675B2 (ja) 1998-09-08 2003-01-07 日本電気株式会社 半導体装置及びその製造方法
JP2000183158A (ja) 1998-12-14 2000-06-30 Fujitsu Ltd 半導体集積回路装置及びその製造方法
US6326301B1 (en) * 1999-07-13 2001-12-04 Motorola, Inc. Method for forming a dual inlaid copper interconnect structure
US6303498B1 (en) * 1999-08-20 2001-10-16 Taiwan Semiconductor Manufacturing Company Method for preventing seed layer oxidation for high aspect gap fill
US6136707A (en) 1999-10-02 2000-10-24 Cohen; Uri Seed layers for interconnects and methods for fabricating such seed layers
US6200900B1 (en) 1999-10-08 2001-03-13 National Semiconductor Corporation Method for formation of an air gap in an integrated circuit architecture

Also Published As

Publication number Publication date
US7144761B2 (en) 2006-12-05
TW523868B (en) 2003-03-11
JP2002134612A (ja) 2002-05-10
US20050059231A1 (en) 2005-03-17
US20020050651A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
US6821879B2 (en) Copper interconnect by immersion/electroless plating in dual damascene process
US6479391B2 (en) Method for making a dual damascene interconnect using a multilayer hard mask
US6756297B2 (en) Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer
US6468906B1 (en) Passivation of copper interconnect surfaces with a passivating metal layer
JP4516640B2 (ja) 半導体素子における相互接続構造の形成方法
US6352917B1 (en) Reversed damascene process for multiple level metal interconnects
US6011311A (en) Multilevel interconnect structure for integrated circuits
TWI290356B (en) Semiconductor device and method for fabricating the same
US6943451B2 (en) Semiconductor devices containing a discontinuous cap layer and methods for forming same
TWI377618B (en) Dry etchback of interconnect contacts
JP3686325B2 (ja) 半導体装置及びその製造方法
TW200408052A (en) Semiconductor device and method for fabricating the same
JP2010258215A (ja) 半導体装置及び半導体装置の製造方法
EP1250715A1 (en) Method of fabricating copper interconnections in semiconductor devices
JP2010258213A (ja) 半導体装置及び半導体装置の製造方法
US20030148618A1 (en) Selective metal passivated copper interconnect with zero etch stops
KR100860133B1 (ko) 이온 주입에 의한 측벽 밀도의 국부적 증가
JP4293752B2 (ja) 半導体装置の製造方法
US6503835B1 (en) Method of making an organic copper diffusion barrier layer
JP4207303B2 (ja) 半導体装置およびその製造方法
JPH11186391A (ja) 半導体装置およびその製造方法
JP2006060166A (ja) 電子デバイス及びその製造方法
US6682999B1 (en) Semiconductor device having multilevel interconnections and method of manufacture thereof
JP2001007202A (ja) 半導体装置の製造方法
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050524

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050602

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080610

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090610

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100610

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110610

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120610

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130610

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees