JP2001007202A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001007202A
JP2001007202A JP11175354A JP17535499A JP2001007202A JP 2001007202 A JP2001007202 A JP 2001007202A JP 11175354 A JP11175354 A JP 11175354A JP 17535499 A JP17535499 A JP 17535499A JP 2001007202 A JP2001007202 A JP 2001007202A
Authority
JP
Japan
Prior art keywords
insulating film
film
wiring
etching
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11175354A
Other languages
English (en)
Inventor
Atsushi Tsuji
篤史 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11175354A priority Critical patent/JP2001007202A/ja
Priority to US09/598,306 priority patent/US6376365B1/en
Publication of JP2001007202A publication Critical patent/JP2001007202A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 全ての層間絶縁膜を同種の膜で形成し、配線
の被り余裕を縮小した配線上の層間絶縁膜にコンタクト
ホールを形成する際に、マスク合わせずれを起こすとコ
ンタクトホールが配線側面の層間絶縁膜を突き抜けて、
下層の配線に達し、そのコンタクトホール内に形成され
たプラグによって配線層間のショートが引き起こされて
いた問題の解決を図る。 【解決手段】 導電体２が露出されている第１の絶縁膜
１上に導電体２上を覆う第２の絶縁膜３を形成する工程
と、エッチングによって第２の絶縁膜３に凹部６を導電
体２に達するように形成する工程とを備え、第２の絶縁
膜３の下層を少なくとも第１の絶縁膜１の上層に対して
エッチング速度の大きい材料で形成する半導体装置の製
造方法である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、詳しくは、マスクの合わせずれを
考慮した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩの微細化にともない、メモリセル
サイズ等を縮小するためにＭＯＳトランジスタのゲート
電極の幅のみならず、ゲート電極間のスペースの縮小が
重要になってきた。このため、ＭＯＳトランジスタ同士
を接続する金属配線の配線間ピッチ（ラインアンドスペ
ース）も縮小せざるを得なくなっている。今までのデバ
イスでは、図６の（１）に示すように、上層配線（図示
せず）を下層配線４０１に接続するためのコンタクト４
０２は、下層配線４０１上からコンタクト４０２が外れ
ないようにするために、いわゆる被り余裕部分４０３を
設計して下層配線４０１に形成していた。その結果、被
り余裕４０３が形成されている部分で最小配線間隔ｄが
決まることになっていた。そのため、被り余裕を設けて
いない部分の配線間ピッチｐｎは被り余裕分だけ最小配
線間隔ｄより広く設計する必要があった。
【０００３】一方、最近のＬＳＩでは、微細化が進むに
つれてコンタクトを形成する部分の下層配線に被り余裕
を持たせることが難しくなってきている。そこで、図６
の（２）に示すように、下層配線４１１上にコンタクト
４１２を形成し、被り余裕４１３をほとんど形成しない
配線構造が提案されている。
【０００４】次に、従来の技術における半導体装置の多
層配線層の製造方法を、図７の製造工程図によって以下
に説明する。図７では、ＭＯＳトランジスタ、抵抗、キ
ャパシタ等のデバイス構造は形成したものとし、多層配
線工程の初めの第１層の金属配線を形成する工程から説
明する。
【０００５】図７の（１）に示すように、最下層のＭＯ
Ｓトランジスタ等のデバイスを形成したシリコン基板
（図示せず）上に、ＣＶＤ法等によって酸化シリコン膜
からなる層間絶縁膜１０１を成膜し、リフロー、エッチ
バック、ＣＭＰ等のいずれかの手段によって層間絶縁膜
１０１の表面を平坦化する。次いで、層間絶縁膜１０１
にシリコン基板（図示せず）との接続を行うためのコン
タクト（図示せず）を形成する。この状態の層間絶縁膜
１０１上に、第１層目の導電膜（例えばアルミニウム
膜）１２１を例えば５００ｎｍの厚さに形成する。さら
にＣＶＤ法等によって、酸化シリコン系の絶縁膜１２２
を例えば１５０ｎｍの厚さに成膜する。
【０００６】次いで通常のレジスト塗布およびリソグラ
フィー技術によって、上記絶縁膜１２２上に第１の配線
を形成するためのレジストマスク（図示せず）を形成す
る。それをエッチングマスクに用いて上記絶縁膜１２２
および第１層目の導電膜１２１をエッチングして、図７
の（２）に示すように、第１層目の導電膜１２１上に絶
縁膜１２２を設けた第１の配線１０２を形成する。
【０００７】次いで図７の（３）に示すように、ＣＶＤ
法によって、上記層間絶縁膜１０１上に上記第１の配線
１０２を被覆する層間絶縁膜１０３を酸化シリコン膜で
形成する。この成膜では、高密度プラズマＣＶＤ法を用
いることによって、配線間の埋め込み性がよい層間絶縁
膜１０３が得られる。その後、例えばＣＭＰによって層
間絶縁膜１０３の表面を研磨して、図７の（４）に示す
ように、上記層間絶縁膜１０３の表面を平坦化する。
【０００８】次いで図７の（５）に示すように、通常の
レジスト塗布およびリソグラフィー技術によって、上記
層間絶縁膜１０３上に所定の第１の配線１０２へのコン
タクトを形成するためのレジストマスク（図示せず）を
形成する。それをエッチングマスクに用いて上記層間絶
縁膜１０３および上記絶縁膜１２２をエッチングして、
第１の配線１０２に通じるコンタクトホール１０４を形
成する。このエッチングでは、層間絶縁膜１０３にグロ
ーバルな段差やロット間、ウエハ間の膜厚ばらつき等が
生じていることがあるので、最もコンタクトホール１０
４が深くなるところでも第１の配線１０２にコンタクト
ホール１０４が達するようにオーバエッチングを行う。
【０００９】次いで、図７の（６）に示すように、スパ
ッタリングによって、上記コンタクトホール１０４の内
面にバリアメタル層（図示せず）を、例えばチタン膜と
窒化チタン膜との積層膜で形成する。このバリアメタル
層は、第１の配線１０２との密着性を確保するとともに
抵抗の上昇を抑える。その後、ＣＶＤ法によって、上記
コンタクトホール１０４内を埋め込むようにタングステ
ン膜を形成する。次いで、エッチバック法もしくはＣＭ
Ｐによって、層間絶縁膜１０３の最上層に形成されてい
る余分なタングステン膜およびバリアメタル層を除去
し、コンタクトホール１０４の内部のみにタングステン
膜を残してプラグ１０５を形成する。
【００１０】次いで図７の（７）に示すように、層間絶
縁膜１０３上に、プラグ１０５を被覆する第２層目の導
電膜（例えばアルミニウム膜）１２４を例えば５００ｎ
ｍの厚さに形成する。さらにＣＶＤ法等によって、酸化
シリコン系の絶縁膜１２５を例えば１５０ｎｍの厚さに
成膜する。
【００１１】次いで通常のレジスト塗布およびリソグラ
フィー技術によって、上記絶縁膜１２５上に第２の配線
を形成するためのレジストマスク（図示せず）を形成す
る。それをエッチングマスクに用いて上記絶縁膜１２５
および第２層目の導電膜１２４をエッチングして、図７
の（８）に示すように、第２層目の導電膜１２４上に絶
縁膜１２５を設けたもので上記プラグ１０５に接続する
第２の配線１０６を形成する。
【００１２】さらに上層の配線を形成する場合には、図
７の（３）〜（８）によって説明した層間絶縁膜の形
成、コンタクトホールの形成、プラグの形成、配線の形
成等の工程を繰り返し行えばよい。
【００１３】
【発明が解決しようとする課題】しかしながら、被り余
裕を縮小するかもしくは全く形成しないと、以下のよう
な問題を生じる。その問題を、図８に示す被り余裕の無
い状態の構造によって説明する。図８では、上記従来の
技術によって説明した製造方法によって配線層を３層に
形成した多層配線構造を示している。なお多層配線構造
より下の層に形成されているＭＯＳトランジスタ、抵
抗、キャパシタ等のデバイス構造の図示は省略してあ
り、多層配線部分のみを図面に示してある。
【００１４】図８に示すように、層間絶縁膜１０１上に
酸化シリコン系の絶縁膜１２２を被せた第１の配線１０
２が形成され、それを覆うように層間絶縁膜１０３が形
成されている。この層間絶縁膜１０３には第１の配線１
０２に達するコンタクトホール１０４が形成され、その
内部にはプラグ１０５が形成されている。さらに層間絶
縁膜１０３上には酸化シリコン系の絶縁膜１２５を被せ
た第２の配線１０６が形成され、その一部はプラグ１０
５に接続されている。
【００１５】さらに上記層間絶縁膜１０３上に上記第２
の配線１０６を覆うように層間絶縁膜１０７が形成され
ている。この層間絶縁膜１０７には第２の配線１０６に
達するコンタクトホール１０８が形成され、その内部に
はプラグ１０９が形成されている。さらに層間絶縁膜１
０８上には酸化シリコン系の絶縁膜１２６を被せた第３
の配線１１０が形成され、プラグ１０９に接続されてい
る。
【００１６】上記構成の多層配線構造を形成する際に、
例えばコンタクトホール１０８を形成する際の露光工程
でのマスク合わせずれを起こした場合には、図示したよ
うにコンタクトホール１０８が第２の配線１０６に対し
てずれて形成される。しかも、第２の配線１０６には被
り余裕が形成されていないため、また層間絶縁膜１０
７、１０３が全て酸化シリコン系の膜で形成されている
ために、コンタクトホール１０８を形成するエッチング
の際に、第２の配線１０６をはみ出した部分でオーバエ
ッチングが進み、最悪の場合には、図示したように第１
の配線１０３に達するようにコンタクトホール１０８が
形成される。そのように形成されたコンタクトホール１
０８内にプラグ１０９を形成した場合には、プラグ１０
９に接続する第３の配線１１０、第２の配線１０６はそ
の下層の第１の配線１０３と接続してショートを起こす
ことになる。その結果、配線の信頼性が著しく損なわれ
ていた。
【００１７】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた半導体装置の製造方法であり、す
なわち、表面に導電体が露出されている第１の絶縁膜上
にその導電体上を覆う第２の絶縁膜を形成する工程と、
エッチングによって第２の絶縁膜に凹部を導電体に達す
るように形成する工程とを備え、第２の絶縁膜の下層を
少なくとも第１の絶縁膜の上層に対してエッチング速度
の大きい材料で形成することを特徴としている。
【００１８】上記半導体装置の製造方法では、第２の絶
縁膜の下層を少なくとも第１の絶縁膜の上層に対してエ
ッチング速度の大きい材料で形成することから、エッチ
ングによって第２の絶縁膜に例えば接続孔のような凹部
を第１の導電体に達するように形成する際に、そのエッ
チングは第１の絶縁膜上で停止される。少なくとも、第
１の絶縁膜を貫通してエッチングが進行するようなこと
はない。したがって、凹部を形成する際に、マスク合わ
せずれが発生して所定の位置に凹部が形成されない場
合、例えば導電体より一部分が外れて凹部が形成された
場合であっても、オーバエッチングによって凹部が第１
の絶縁膜を貫通して形成されるようなことはなく、第１
の絶縁膜上、少なくとも第１の絶縁膜の上層中に凹部の
底部が形成される。
【００１９】
【発明の実施の形態】本発明に係わる第１の実施の形態
を、図１の製造工程図によって説明する。
【００２０】図１の（１）に示すように、第１の絶縁膜
１には、導電体２が形成され、その導電体２の表面は第
１の絶縁膜１の表面に露出されている。上記導電体２
は、例えば、配線もしくはプラグからなり、図面では配
線として示した。このように構成された第１の絶縁膜１
上に、例えば化学的気相成長（以下ＣＶＤという、ＣＶ
ＤはChemical Vapor Deposition の略）法により導電体
２を覆う第２の絶縁膜３を形成する。
【００２１】上記第１の絶縁膜１と上記第３の絶縁膜３
とは、以下の条件を満たすように形成する。すなわち、
第２の絶縁膜３の下層は少なくとも第１の絶縁膜１の上
層に対してエッチング速度の大きい材料、例えば第２の
絶縁膜３をエッチングした際に例えば３０％程度のオー
バエッチングを行っても、第１の絶縁膜１がエッチング
されない、もしくは第１の絶縁膜１が最大にエッチング
されても、そのエッチング深さが例えば上記導電体２の
厚さ以内となるようなエッチング速度となるような材料
で、上記第１の絶縁膜１と上記第２の絶縁膜３とを形成
する。例えば第１の絶縁膜１に対して第２の絶縁膜３の
エッチング選択比が最小で３以上、好ましくは５以上と
なるような材料で、第１の絶縁膜１および第２の絶縁膜
３を形成する。
【００２２】次いで図１の（２）に示すように、レジス
ト塗布技術により第２の絶縁膜３上にレジスト膜４を形
成した後、リソグラフィー技術によりそのレジスト膜４
に凹部を形成するための開口パターン５を形成する。次
いでそのレジスト膜４をエッチングマスクに用いたエッ
チングによって、上記第２の絶縁膜３に凹部６を上記導
電体２に達するように形成する。この凹部４は、接続
孔、または溝、または溝およびその溝の底部に形成した
接続孔からなるものであり、図面では、一例として、接
続孔として示した。そして上記凹部６は、既存のリソグ
ラフィー技術とエッチング技術とにより形成することが
可能である。その後、上記レジスト膜４を除去する。
【００２３】次に、上記第１の絶縁膜１に対する上記第
２の絶縁膜３のエッチング速度が大きくなるような、言
い換えれば、第２の絶縁膜３に対する第１の絶縁膜１の
エッチング選択比が例えば最小で３以上、好ましくは５
以上となるような、第１の絶縁膜１および第２の絶縁膜
３の材料の組み合わせの一例を以下に説明する。
【００２４】〔第１の例〕第１の絶縁膜１は無機絶縁膜
で形成し、第２の絶縁膜３は有機絶縁膜で形成し、かつ
この無機絶縁膜に対する有機絶縁膜のエッチング選択比
が例えば最小で３以上、好ましくは５以上となるように
する。例えば、第１の絶縁膜１をポーラスシリカのよう
なシリコン系のキセロゲル膜、フッ素を含む酸化シリコ
ン膜、酸化シリコン膜、ブラックダイヤモンドのような
酸化炭化シリコン（ＳｉＯＣ）等の無機膜で形成し、第
２の絶縁膜３をポリアリールエーテル（例えば、アライ
ドシグナル社製のＦＬＡＲＥ；商品名、ダウケミカル社
製のＳｉＬＫ；商品名、シューマッカー社製のＶＥＬＯ
Ｘ；商品名等）、ポリイミド、ＢＣＢ、フッ素樹脂〔例
えば、環状フッ素樹脂、テフロン（登録商標）（ＰＴＦ
Ｅ）、アモルファステフロン（デュポン社製のテフロン
ＡＦ；商品名）、フッ化ポリアリールエーテル、フッ化
ポリイミド等〕のような有機膜で形成する。
【００２５】そして、上記第１の絶縁膜１に対する第２
の絶縁膜３のエッチング選択比を上記のようにするに
は、一例として、第１の絶縁膜１にキセロゲル膜を用
い、第２の絶縁膜３にフッ素樹脂のフッ化ポリアリール
エーテルを用いた場合には、第２の絶縁膜３をエッチン
グするエッチングガスにヘキサフルオロエタン（Ｃ2 Ｆ
6）と一酸化炭素（ＣＯ）とアルゴン（Ａｒ）との混合
ガスを用い、例えば一般的なプラズマエッチング装置に
よりエッチングを行う。
【００２６】〔第２の例〕第１の絶縁膜１は第１の有機
絶縁膜で形成し、第２の絶縁膜３は第２の有機絶縁膜で
形成し、かつこの第１の有機絶縁膜に対する第２の有機
絶縁膜のエッチング選択比が例えば最小で３以上、好ま
しくは５以上となるようにする。例えば、第１の絶縁膜
１をポリアリールエーテル、ポリイミドのようなフッ素
を含まない有機膜で形成し、第２の絶縁膜３をフッ素樹
脂のようなフッ素を含む有機膜で形成する。
【００２７】そして、上記第１の絶縁膜１に対する第２
の絶縁膜３のエッチング選択比を上記のようにするに
は、一例として、第１の絶縁膜１をポリアリールエーテ
ルで形成し、第２の絶縁膜３をフッ素樹脂のフッ化ポリ
アリールエーテルで形成した場合、第２の絶縁膜３をエ
ッチングするエッチングガスにヘキサフルオロエタン
（Ｃ2 Ｆ6 ）と一酸化炭素（ＣＯ）とアルゴン（Ａｒ）
との混合ガスを用い、例えば一般的なプラズマエッチン
グ装置によりエッチングを行う。
【００２８】〔第３の例〕第１の絶縁膜１は有機絶縁膜
で形成し、第２の絶縁膜３は無機絶縁膜で形成し、かつ
無機絶縁膜に対する有機絶縁膜のエッチング選択比が例
えば最小で３以上、好ましくは５以上となるようにす
る。例えば、第１の絶縁膜１をポリアリールエーテル
（例えば、アライドシグナル社製のＦＬＡＲＥ；商品
名、ダウケミカル社製のＳｉＬＫ；商品名、シューマッ
カー社製のＶＥＬＯＸ；商品名等）、ポリイミド、ＢＣ
Ｂ、フッ素樹脂〔例えば、環状フッ素樹脂、テフロン
（ＰＴＦＥ）、アモルファステフロン（デュポン社製の
テフロンＡＦ；商品名）、フッ化ポリアリールエーテ
ル、フッ化ポリイミド等〕のような有機膜で形成する。
例えば、第２の絶縁膜３をポーラスシリカのようなシリ
コン系のキセロゲル膜、フッ素を含む酸化シリコン膜、
酸化シリコン膜、ブラックダイヤモンド（商品名）のよ
うな酸化炭化シリコン（ＳｉＯＣ）等の無機膜で形成す
る。
【００２９】そして、上記第１の絶縁膜１に対する第２
の絶縁膜３のエッチング選択比を上記のようにするに
は、一例として、第１の絶縁膜１をポリアリールエーテ
ルで形成し、第２の絶縁膜３をフッ素樹脂で形成する場
合には、第２の絶縁膜３をエッチングするエッチングガ
スにオクタフルオロブテン（Ｃ4 Ｆ8 ）と一酸化炭素
（ＣＯ）とアルゴン（Ａｒ）との混合ガスを用い、例え
ば一般的なプラズマエッチング装置によりエッチングを
行う。
【００３０】〔第４の例〕第１の絶縁膜１は第１の無機
絶縁膜で形成し、第２の絶縁膜３は第２の無機絶縁膜で
形成し、かつこの第１の無機絶縁膜に対する第２の無機
絶縁膜のエッチング選択比が例えば最小で３以上、好ま
しくは５以上となるようにする。例えば、第１の絶縁膜
１をポーラスシリカのようなシリコン系のキセロゲル
膜、フッ素を含む酸化シリコン膜、酸化シリコン膜、ブ
ラックダイヤモンドのような酸化炭化シリコン（ＳｉＯ
Ｃ）等の無機膜で形成し、第２の絶縁膜３をポーラスシ
リカのようなシリコン系のキセロゲル膜、フッ素を含む
酸化シリコン膜、酸化シリコン膜、ブラックダイヤモン
ドのような酸化炭化シリコン（ＳｉＯＣ）等の無機膜の
うちの第１の絶縁膜とは異なる材料でかつ上記エッチン
グ選択比を満たす材料で形成する。
【００３１】そして、上記第１の絶縁膜１に対する第２
の絶縁膜３のエッチング選択比を上記のようにするに
は、一例として、第１の絶縁膜１に窒化シリコン膜を用
い、第２の絶縁膜３に酸化シリコン膜を用い、第２の絶
縁膜３をエッチングするエッチングガスにオクタフルオ
ロブテン（Ｃ4 Ｆ8 ）と一酸化炭素（ＣＯ）とアルゴン
（Ａｒ）との混合ガスを用い、例えば一般的なプラズマ
エッチング装置によりエッチングを行う。
【００３２】上記第１の実施の形態では、図２に示すよ
うに、たとえ、マスク合わせずれが起こってレイアウト
的に見て開口パターン５の形成位置が所定の位置よりず
れて導電体２よりはみだした位置に形成されたとして
も、そのレジスト膜４をエッチングマスクに用いたエッ
チングにより、第２の絶縁膜３に凹部６を形成し、その
エッチング際にオーバエッチングを行っても、第２の絶
縁膜３は第１の絶縁膜１よりもエッチング速度の大きい
材料で形成されていることから、凹部６のエッチングは
導電体２の一側面に沿って第１の絶縁膜１の表面より少
し入ったところで少なくとも停止する。したがって、凹
部６が導電体２の側方を突き抜けて形成されるようなこ
とはない。
【００３３】次に、本発明に係わる第２の実施の形態
を、図３の製造工程図によって説明する。
【００３４】図３の（１）に示すように、表面側に層間
絶縁膜（図示せず）が形成された基板１１上に第１の絶
縁膜１２を形成する。この第１の絶縁膜１２は、例えば
無機材料のキセロゲル（例えばポーラスシリカ）で形成
する。上記キセロゲルは、芳香族などの比較的高分子の
アルキル基を有するシラノール樹脂を塗布し、それをゲ
ル化させ、シランカップリング剤を用いた疎水化処理を
行って疎水化したものもしくは水素化処理を行って疎水
化したものであれば、どのようなキセロゲルであっても
適用することができる。続いて通常のレジスト塗布技術
により、上記第１の絶縁膜１２上にレジスト膜５１を形
成した後、リソグラフィー技術によりレジスト膜５１に
配線溝を形成するための開口部５２を形成する。そして
レジスト膜５１をエッチングマスクに用いて第１の絶縁
膜１２をエッチングし、配線溝１３を形成する。
【００３５】次いで図３の（２）に示すように、第１の
配線溝１３の内面にバリア層１４を例えば窒化タンタル
膜で形成した後、第１の配線溝１３を埋め込む配線材料
膜１５を形成する。この配線材料膜１５は、例えば、ス
パッタリングにより銅もしくは銅合金のシード層を形成
した後、電解メッキ法により銅もしくは銅合金を堆積し
て形成する。
【００３６】その後、化学的機械研磨（以下ＣＭＰとい
う、ＣＭＰはChemical MechanicalPolishing の略）に
よって第１の絶縁膜１２上の余分なバリア層１４および
配線材料膜１５を研磨除去して、図３の（３）に示すよ
うに、第１の配線溝１３の内部にバリア層１４を介した
配線材料膜１５からなる第１の導電体（第１の配線）１
６を形成する。
【００３７】次いで図３の（４）に示すように、第１の
絶縁膜１２上に第１の配線１６を覆う第２の絶縁膜１７
を形成する。この第２の絶縁膜１７は、下層を上記第１
の絶縁膜１２のエッチング選択比が大きくなるような有
機材料、例えばポリアリールエーテル膜１８を例えば４
５０ｎｍの厚さに形成し、上層をハードマスクとなる酸
化シリコン膜１９を例えば５０ｎｍの厚さに形成する。
次いで通常のレジスト塗布技術によりレジスト膜５３を
形成した後、リソグラフィー技術によりレジスト膜５３
に凹部、例えば第１の接続孔を形成するための開口部５
４を所定の位置に形成する。
【００３８】次いで、上記レジスト膜５３をエッチング
マスクに用いて第２の絶縁膜１７の酸化シリコン膜１９
をエッチングし、次いで酸化シリコン膜１９をエッチン
グマスクに用いてポリアリールエーテル膜１８をエッチ
ングして、第１の配線１６に達する第１の接続孔２０を
形成する。上記ポリアリールエーテル膜１８とレジスト
膜５３とは同様なるエッチング特性を有するため、ポリ
アリールエーテル膜１８をエッチング中にレジスト膜５
３はエッチング除去される。
【００３９】上記エッチング条件の一例としては、先ず
酸化シリコン膜１９のエッチング条件は、一般的なプラ
ズマエッチング装置を用い、エッチングガスにオクタフ
ルオロブテン（Ｃ4 Ｆ8 ）とアルゴン（Ａｒ）と一酸化
炭素（ＣＯ）とを用い、エッチング雰囲気の圧力を例え
ば６Ｐａ、ＲＦ電力を例えば１．５ｋＷに設定する。ま
たポリアリールエーテル膜１８のエッチング条件は、エ
ッチング装置に一般的なＥＣＲ（Electron Cycrotron R
esonance）プラズマエッチング装置を用い、エッチング
ガスに窒素（Ｎ2 ）とヘリウム（Ｈｅ）とを用い、エッ
チング雰囲気の圧力を例えば１Ｐａ、マイクロ波電力を
１．０ｋＷ、バイアスＲＦ電力を例えば３００Ｗに設定
する。
【００４０】次いで、図３の（５）に示すように、上記
第１の接続孔２０の内面および第２の絶縁膜１７の表面
上に密着層２１を例えば窒化チタン膜で形成する。さら
にＣＶＤ法により第１の接続孔２０の内部および第２の
絶縁膜１７上にプラグを形成するためのプラグ材料膜２
２を例えばタングステン膜で形成する。その後、ＣＭＰ
もしくはエッチバックによって上記第２の絶縁膜１７上
の余分なプラグ材料膜２２および密着層２１（図面の２
点鎖線で示す部分）を除去して、第１の接続孔２０の内
部に密着層２１を介したプラグ形成膜２２からなるプラ
グ２３を形成する。なお、図３の（５）では、余分なプ
ラグ材料膜２２および密着層２１を除去した後の状態を
示した。
【００４１】次に、図３の（６）に示すように、第２の
絶縁膜１７上にプラグ２３を覆う第３の絶縁膜２４を形
成する。この第３の絶縁膜２４は、例えば、無機材料の
シリコン系のキセロゲルで形成する。続いて通常のレジ
スト塗布技術により、第３の絶縁膜２４上にレジスト膜
５５を形成した後、リソグラフィー技術によりレジスト
膜５５に配線溝を形成するための開口部５６を形成す
る。そしてレジスト膜５５をエッチングマスクに用いて
第３の絶縁膜２４をエッチングし、第２の配線溝２５を
形成する。
【００４２】上記エッチング条件の一例としては、一般
的なプラズマエッチング装置を用い、エッチングガスに
オクタフルオロブテン（Ｃ4 Ｆ8 ）とアルゴン（Ａｒ）
と一酸化炭素（ＣＯ）とを用い、エッチング雰囲気の圧
力を例えば６Ｐａ、ＲＦ電力を例えば１．５ｋＷに設定
する。このエッチングでは、たとえ上記酸化シリコン膜
１９がエッチングされてもその下層の有機材料からなる
ポリアリールエーテル膜１８で上記エッチングを停止す
ることができる。
【００４３】次いで、図３の（７）に示すように、第２
の配線溝２５の内面にバリア層２６を例えば窒化タンタ
ル膜で形成した後、第２の配線溝２５を埋め込む配線材
料膜２７を形成する。この配線材料膜２７は、例えば、
スパッタリングにより銅もしくは銅合金のシード層を形
成した後、電解メッキ法により銅もしくは銅合金を堆積
して形成する。その後、ＣＭＰによって第２の絶縁膜２
４上の余分なバリア層２６および配線材料膜２７（図面
の２点鎖線で示す部分）を研磨除去して、第２の配線溝
２５の内部にバリア層２６を介して配線材料膜２７から
なる第２の導電体（第２の配線）２８を形成する。
【００４４】次いで図３の（８）に示すように、第３の
絶縁膜２４上に上記第２の配線２８を覆う第４の絶縁膜
２９を形成する。この第４の絶縁膜２９は、下層を前記
第３の絶縁膜２４のエッチング選択比が大きくなるよう
な有機材料、例えばポリアリールエーテル膜３０を例え
ば４５０ｎｍの厚さに形成し、上層をハードマスクとな
る酸化シリコン膜３１を例えば５０ｎｍの厚さに形成す
る。次いで、通常のレジスト塗布技術によりレジスト膜
５７を形成した後、リソグラフィー技術によりレジスト
膜５７に凹部、例えば第２の接続孔を形成するための開
口部５８を形成する。
【００４５】次いで、上記レジスト膜５７をエッチング
マスクに用いて第４の絶縁膜２９の酸化シリコン膜３０
をエッチングし、次いで酸化シリコン膜３０をエッチン
グマスクに用いてポリアリールエーテル膜３１をエッチ
ングして、第２の配線２８に達する第２の接続孔３２を
形成する。上記ポリアリールエーテル膜３０とレジスト
膜５７とは同様なるエッチング特性を有するため、ポリ
アリールエーテル膜３０をエッチング中にレジスト膜５
７はエッチング除去される。上記エッチング条件の一例
としては、先ず酸化シリコン膜３１のエッチング条件お
よびポリアリールエーテル膜３０のエッチング条件は、
前記図３の（４）によって説明したのと同様である。
【００４６】上記第２の実施の形態で説明した製造方法
では、第１の絶縁膜１２を少なくとも第２の絶縁膜１７
の下層、すなわちポリアリールエーテル膜１８に対して
エッチング選択比の大きい無機材料のシリコン系のキセ
ロゲル（例えばポーラスシリカ）で形成することから、
エッチングによって第２の絶縁膜１７に例えば第１の接
続孔２０を第１の配線１６に達するように形成する際
に、そのエッチングは第１の絶縁膜１２上で停止され
る。少なくとも、第１の絶縁膜１２を貫通してエッチン
グが進行するようなことはない。したがって、第１の接
続孔２０を形成する際に、マスク合わせずれが発生して
所定の位置に第１の接続孔２０が形成されない場合、例
えば第１の配線１６より第１の接続孔２０の一部分が外
れて形成された場合であっても、オーバエッチングによ
って第１の接続孔２０が第１の絶縁膜１２を貫通して形
成されるようなことはなく、第１の絶縁膜１２上、少な
くとも第１の絶縁膜１２中に第１の接続孔２０の底部が
形成される。
【００４７】同様に、第３の絶縁膜２４を少なくとも第
４の絶縁膜２９の下層、すなわちポリアリールエーテル
膜３０に対してエッチング選択比の大きい無機材料のシ
リコン系のキセロゲル（例えばポーラスシリカ）で形成
することから、エッチングによって第４の絶縁膜２９に
例えば第２の接続孔３２を第２の配線２８に達するよう
に形成する際に、そのエッチングは第３の絶縁膜２４上
で停止される。少なくとも、第３の絶縁膜２４を貫通し
てエッチングが進行するようなことはない。
【００４８】したがって、図４の（１）に示すように、
第２の接続孔３２を形成する際に、マスク合わせずれが
発生して所定の位置に第２の接続孔３２が形成されない
場合、例えば第２の配線２８より第２の接続孔３２の一
部分が外れて形成された場合であっても、オーバエッチ
ングによって第２の接続孔３２が第３の絶縁膜２４を貫
通して形成されるようなことはなく、第３の絶縁膜２４
上、少なくとも第３の絶縁膜２４中に第２の接続孔３２
の底部が形成される。
【００４９】このような状態で、図４の（２）に示すよ
うに、前記図３の（５）によって説明したのと同様にし
て、第２の接続孔３２の内部に密着層３３を介してプラ
グ３４を形成する。さらに第４の絶縁膜２９上にプラグ
３４を覆う第５の絶縁膜３５を、例えば無機材料のシリ
コン系のキセロゲルで形成する。続いて前記図３の
（６）によって説明したのと同様にして、第５の絶縁膜
３５に第３の配線溝３６を形成する。次いで、前記図３
の（７）によって説明したのと同様にして、第３の配線
溝３６の内部にバリア層３７を介して第３の導電体（第
３の配線）３８を形成する。
【００５０】したがって、第２の配線２８はプラグ２２
を介して第１の配線１６のみ接続され、第３の配線３８
はプラグ３６を介して第２の配線２８のみ接続される。
【００５１】上記第２の実施の形態で説明した第１の絶
縁膜１２、第２の絶縁膜１７、第３の絶縁膜２４、第４
の絶縁膜２９は、前記第１の実施の形態で説明したよう
な有機膜および無機膜の組み合わせを用いることができ
る。
【００５２】次に、本発明に係わる第３の実施の形態
を、図５の製造工程図によって説明する。図５では、各
絶縁膜が２層に形成されている構成の製造方法を示す。
【００５３】図５の（１）に示すように、表面側に層間
絶縁膜（図示せず）が形成された基板１１上に第１の絶
縁膜６２を形成する。この第１の絶縁膜６２は、例えば
無機材料からなり、窒化シリコン膜６３を下層に形成し
た後、その上に酸化シリコン膜６４を形成する。続いて
通常のレジスト塗布技術により、上記第１の絶縁膜６２
上にレジスト膜９１を形成した後、リソグラフィー技術
によりレジスト膜９１に配線溝を形成するための開口部
９２を形成する。そしてレジスト膜９１をエッチングマ
スクに用いて酸化シリコン膜６４をエッチングする。こ
のエッチングは窒化シリコン膜６３上で停止させる。続
いて窒化シリコン膜６３をエッチングする。このように
して、第１の絶縁膜６２に配線溝６５を形成する。
【００５４】次いで図５の（２）に示すように、例えば
スパッタリングによって、第１の配線溝６５内に例えば
アルミニウム銅合金を埋め込むように、上記第１の絶縁
膜６２上に配線材料膜６６を形成する。なお、必要に応
じてアルミニウム銅合金を埋め込む前に窒化チタン等か
らなる密着層（図示せず）を形成する。また配線材料膜
を銅もしくは銅合金で形成する場合には、第１の配線溝
６５の内面にバリア層（図示せず）を例えば窒化タンタ
ル膜で形成しておく。その後、化学的機械研磨（以下Ｃ
ＭＰという、ＣＭＰはChemical Mechanical Polishing
の略）によって第１の絶縁膜６２上の余分な配線材料膜
６６を研磨除去して、図５の（３）に示すように、第１
の配線溝６５の内部に配線材料膜６６からなる第１の配
線６７を形成する。
【００５５】次いで図５の（４）に示すように、第１の
絶縁膜６２上に第１の配線６７を覆う第２の絶縁膜６８
を形成する。この第２の絶縁膜６８は、下層を窒化シリ
コン膜６８で形成し、上層を酸化シリコン膜７０で形成
する。次いで通常のレジスト塗布技術によりレジスト膜
９３を形成した後、リソグラフィー技術によりレジスト
膜９３に凹部、例えば第１の接続孔を形成するための開
口部９４を所定の位置に形成する。
【００５６】次いで、上記レジスト膜９３をエッチング
マスクに用いて第２の絶縁膜６８の酸化シリコン膜７０
をエッチングし、次いで窒化シリコン膜６９をエッチン
グして、第１の配線６７に達する第１の接続孔７１を形
成する。
【００５７】次いで、図５の（５）に示すように、上記
第１の接続孔７１の内面および第２の絶縁膜６８の表面
上に密着層（図示せず）を例えば窒化チタン膜で形成す
る。さらにＣＶＤ法により第１の接続孔７１の内部およ
び第２の絶縁膜６８上にプラグを形成するためのプラグ
材料膜を例えばタングステン膜で形成する。その後、Ｃ
ＭＰもしくはエッチバックによって上記第２の絶縁膜６
８上の余分なプラグ材料膜および密着層を除去して、第
１の接続孔７１の内部に密着層を介したプラグ形成膜か
らなるプラグ７２を形成する。
【００５８】次に、上記窒化シリコン膜６３の成膜、酸
化シリコン膜６４の成膜により第１の絶縁膜６２を形成
する工程から、第１の配線６７を形成する工程までの配
線形成工程を繰り返して行うことによって、図５の
（６）に示すように、第２の絶縁膜６８上にプラグ７２
を覆う第３の絶縁膜７３を形成し、この第３の絶縁膜７
３に第２の配線溝７４を形成し、その後、第２の配線溝
７４の内部に密着層（図示せず）を介して第２の配線７
５を形成する。
【００５９】さらに、図示はしないが、図５の（４）〜
（５）によって説明したプラグ形成工程を行い、さらに
上記同様の配線形成工程を行うことによって、さらに配
線層を多層化することが可能である。
【００６０】上記第３の実施の形態で説明した製造方法
では、第１の絶縁膜６２を少なくとも第２の絶縁膜６８
の下層、すなわち酸化シリコン膜６４に対してエッチン
グ選択比の大きい窒化シリコン膜６９で形成することか
ら、エッチングによって第２の絶縁膜６８に例えば第１
の接続孔７１を第１の配線６５に達するように形成する
際に、そのエッチングは第１の絶縁膜６２上で停止され
る。少なくとも、第１の絶縁膜６２を貫通してエッチン
グが進行するようなことはない。
【００６１】したがって、第１の接続孔７１を形成する
際に、マスク合わせずれが発生して所定の位置に第１の
接続孔７１が形成されない場合、例えば第１の配線６５
より第１の接続孔７１の一部分が外れて形成された場合
であっても、オーバエッチングによって第１の接続孔７
１が第１の絶縁膜６２を貫通して形成されるようなこと
はなく、第１の絶縁膜６２上、少なくとも第１の絶縁膜
６２中に第１の接続孔７１の底部が形成される。このこ
とは、さらに配線層を多層化した構成であっても、同様
に絶縁膜に接続孔を形成する場合に、接続孔が形成され
る絶縁膜の下層に形成した窒化シリコン膜とその下層の
酸化シリコン膜とにおいて、エッチング選択比がとれる
ことから、接続孔が下層の絶縁膜を貫通して形成される
ようなことはない。
【００６２】
【発明の効果】以上、説明したように本発明によれば、
第２の絶縁膜の下層を少なくとも第１の絶縁膜の上層に
対してエッチング速度の大きい材料で形成するので、エ
ッチングによって第２の絶縁膜に例えば接続孔のような
凹部を第１の導電体に達するように形成する際に、その
エッチングを第１の絶縁膜上もしくは第１の絶縁膜の上
層中で停止することができる。そのため、凹部を形成す
る際に、マスク合わせずれが発生して所定の位置に凹部
が形成されない場合にオーバエッチングを行っても、凹
部が第１の絶縁膜を貫通して形成されるようなことはな
く、第１の絶縁膜上、少なくとも第１の絶縁膜の上層中
に凹部の底部を形成することができる。よって、配線層
間のショートを起こすことなく、信頼性の高い多層配線
構造を形成することができるので、半導体装置の信頼性
の向上が図れる。
【図面の簡単な説明】
【図１】本発明に係わる第１の実施の形態を説明する製
造工程図である。
【図２】第１の実施の形態の作用、効果の説明図であ
る。
【図３】本発明に係わる第２の実施の形態を説明する製
造工程図である。
【図４】第２の実施の形態の作用、効果の説明図であ
る。
【図５】本発明に係わる第３の実施の形態を説明する製
造工程図である。
【図６】従来の配線構造のレイアウトの説明図である。
【図７】従来の多層配線構造の製造方法を説明する製造
工程図である。
【図８】課題の説明図である。
【符号の説明】
１…第１の絶縁膜、２…導電体、３…第２の絶縁膜、６
…凹部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/312 Ｈ０１Ｌ 21/314 Ａ 21/314 Ｍ 21/302 Ｆ 21/90 Ｓ Ｆターム(参考） 5F004 AA02 BA14 CA02 CA03 CB20 DA00 DA22 DA23 DA25 DB03 DB24 DB25 EA06 EA28 EB03 5F033 HH11 HH12 HH32 JJ19 JJ33 KK09 KK11 KK12 KK32 KK33 MM12 MM13 NN06 NN07 PP06 PP15 PP27 QQ09 QQ10 QQ12 QQ25 QQ28 QQ30 QQ31 QQ35 QQ37 QQ48 RR01 RR04 RR06 RR09 RR11 RR21 RR22 RR24 SS21 TT02 TT04 XX15 XX31 5F058 AA10 AC02 AC03 AD01 AD02 AD04 AD05 AD06 AD10 AD12 AF04 AG04 AH01 AH02 BA20 BD01 BD03 BD04 BD10 BD19 BH12 BJ01 BJ02

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 表面に導電体が露出されている第１の絶
    縁膜上に前記導電体上を覆う第２の絶縁膜を形成する工
    程と、 エッチングによって前記第２の絶縁膜に凹部を前記導電
    体に達するように形成する工程とを備え、 前記第２の絶縁膜の下層を少なくとも前記第１の絶縁膜
    の上層に対してエッチング速度の大きい材料で形成する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項２】 前記第１の絶縁膜の上層を有機絶縁膜で
    形成し、 前記第２の絶縁膜の下層を少なくとも前記第１の絶縁膜
    の上層に対してエッチング速度の大きい材料で形成する
    ことを特徴とする請求項１記載の半導体装置の製造方
    法。
  3. 【請求項３】 前記第１の絶縁膜の上層を無機絶縁膜で
    形成し、 前記第２の絶縁膜の下層を少なくとも前記第１の絶縁膜
    の上層に対してエッチング速度の大きい材料で形成する
    ことを特徴とする請求項１記載の半導体装置の製造方
    法。
  4. 【請求項４】 前記凹部を、接続孔、または溝、または
    溝およびその溝の底部に形成した接続孔で形成すること
    を特徴とする請求項１記載の半導体装置の製造方法。
JP11175354A 1999-06-22 1999-06-22 半導体装置の製造方法 Pending JP2001007202A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11175354A JP2001007202A (ja) 1999-06-22 1999-06-22 半導体装置の製造方法
US09/598,306 US6376365B1 (en) 1999-06-22 2000-06-21 Method for fabricating semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11175354A JP2001007202A (ja) 1999-06-22 1999-06-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001007202A true JP2001007202A (ja) 2001-01-12

Family

ID=15994616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11175354A Pending JP2001007202A (ja) 1999-06-22 1999-06-22 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6376365B1 (ja)
JP (1) JP2001007202A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081655A1 (fr) * 2002-03-25 2003-10-02 Tokyo Electron Limited Procédé d'attaque chimique au plasma

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4011870B2 (ja) * 2001-08-09 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6762127B2 (en) * 2001-08-23 2004-07-13 Yves Pierre Boiteux Etch process for dielectric materials comprising oxidized organo silane materials
US6686293B2 (en) * 2002-05-10 2004-02-03 Applied Materials, Inc Method of etching a trench in a silicon-containing dielectric material
JP3779243B2 (ja) 2002-07-31 2006-05-24 富士通株式会社 半導体装置及びその製造方法
US7071112B2 (en) * 2002-10-21 2006-07-04 Applied Materials, Inc. BARC shaping for improved fabrication of dual damascene integrated circuit features
US7319065B1 (en) * 2003-08-08 2008-01-15 Advanced Micro Devices, Inc. Semiconductor component and method of manufacture
US20070264843A1 (en) * 2006-05-09 2007-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Formation and applications of nitrogen-free silicon carbide in semiconductor manufacturing
US10875039B1 (en) 2016-04-13 2020-12-29 Sue A Coulston Wiping solution band dispenser
US10238243B1 (en) 2016-04-13 2019-03-26 Sue A Coulston Wiping solution band dispenser

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5565384A (en) * 1994-04-28 1996-10-15 Texas Instruments Inc Self-aligned via using low permittivity dielectric
TW379418B (en) * 1998-06-12 2000-01-11 United Microelectronics Corp Damascence involving borderless via technologies
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081655A1 (fr) * 2002-03-25 2003-10-02 Tokyo Electron Limited Procédé d'attaque chimique au plasma
CN100367469C (zh) * 2002-03-25 2008-02-06 东京毅力科创株式会社 等离子体蚀刻方法

Also Published As

Publication number Publication date
US6376365B1 (en) 2002-04-23

Similar Documents

Publication Publication Date Title
US10714379B2 (en) Reducing contact resistance in vias for copper interconnects
US8299617B2 (en) Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
US7312532B2 (en) Dual damascene interconnect structure with improved electro migration lifetimes
US7056823B2 (en) Backend metallization method and device obtained therefrom
US6265307B1 (en) Fabrication method for a dual damascene structure
JP2000091422A (ja) 多層配線構造の製造方法
JP3686325B2 (ja) 半導体装置及びその製造方法
JPH10150105A (ja) 半導体装置及びその製造方法
JP2000323479A (ja) 半導体装置およびその製造方法
JP2001007202A (ja) 半導体装置の製造方法
JPH11186391A (ja) 半導体装置およびその製造方法
US7074712B2 (en) Semiconductor device having multilevel interconnections and method of manufacturing the same
US20070141842A1 (en) Method of Manufacturing Semiconductor Device
US20030186534A1 (en) Method for manufacturing semiconductor device using dual-damascene techniques
JP2001176965A (ja) 半導体装置及びその製造方法
JP2002299437A (ja) 半導体装置の製造方法
JP2001168192A (ja) 半導体装置の製造方法
JP2001044202A (ja) 半導体装置及びその製造方法
US6352919B1 (en) Method of fabricating a borderless via
US6642139B1 (en) Method for forming interconnection structure in an integration circuit
JP4797821B2 (ja) 半導体装置の製造方法
KR100410811B1 (ko) 반도체장치의다층금속배선형성방법
JP2000114375A (ja) 半導体装置の製造方法
JP2003174085A (ja) デュアルダマシン構造体及びその形成方法、並びに半導体装置及びその製造方法
JP2001044198A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080617

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081014