JP4011870B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP4011870B2 JP4011870B2 JP2001241793A JP2001241793A JP4011870B2 JP 4011870 B2 JP4011870 B2 JP 4011870B2 JP 2001241793 A JP2001241793 A JP 2001241793A JP 2001241793 A JP2001241793 A JP 2001241793A JP 4011870 B2 JP4011870 B2 JP 4011870B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- temperature
- insulating film
- integrated circuit
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 109
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- 239000000758 substrate Substances 0.000 claims description 64
- 239000003990 capacitor Substances 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 48
- 238000010438 heat treatment Methods 0.000 claims description 37
- 238000005229 chemical vapour deposition Methods 0.000 claims description 36
- 239000004020 conductor Substances 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 21
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 18
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 15
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 claims description 2
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 112
- 229910052814 silicon oxide Inorganic materials 0.000 description 112
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 55
- 230000035882 stress Effects 0.000 description 47
- 239000011229 interlayer Substances 0.000 description 32
- 239000010410 layer Substances 0.000 description 28
- 230000015572 biosynthetic process Effects 0.000 description 24
- 229910052581 Si3N4 Inorganic materials 0.000 description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 21
- 230000000694 effects Effects 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 238000000151 deposition Methods 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 12
- 230000008025 crystallization Effects 0.000 description 12
- 239000012535 impurity Substances 0.000 description 11
- 230000008859 change Effects 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- -1 tungsten nitride Chemical class 0.000 description 6
- 229910052736 halogen Inorganic materials 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- VKYKSIONXSXAKP-UHFFFAOYSA-N hexamethylenetetramine Chemical compound C1N(C2)CN3CN1CN2C3 VKYKSIONXSXAKP-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- HSXKFDGTKKAEHL-UHFFFAOYSA-N tantalum(v) ethoxide Chemical compound [Ta+5].CC[O-].CC[O-].CC[O-].CC[O-].CC[O-] HSXKFDGTKKAEHL-UHFFFAOYSA-N 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体集積回路装置の製造技術に関し、特に、金属配線上の絶縁膜の形成に適用して有効な技術に関する。
【0002】
【従来の技術】
近年、LSIの高集積化に伴い、素子や配線の積層構造化が進んでいる。これらの間は、層間絶縁膜で分離されるが、積層化が進むにつれ、素子や配線を構成する導電性層や層間絶縁膜の膜応力によって配線の剥離や断線等の問題が生じている。
【0003】
特に、配線等の上部に層間絶縁膜を形成した後に、高温の熱処理を有する場合には、かかる熱処理によって膜応力が増大し、配線の剥離や断線等の問題が顕著になる。
【0004】
例えば、特開平10−173049号公報には、ビット線配線層表面に、BPSG(ボロ・フォスフォ・シリケート・ガラス)膜83をCVD(化学気相成長)法にて被着する技術が記載されており、さらに、BPSG膜に代えてHDP−SiO(ハイデンシティー・プラズマシリコンオキサイド)膜を用いれば、形成工程途中で高温を加える必要がなくなるので、熱ストレスを格段に抑えることができるとの記載がある。
【0005】
また、特開平11−243180号公報には、ビット線27とキャパシタの下部電極との間を絶縁するための第3層間絶縁膜を、プラズマCVD法によって、酸化シリコン膜で形成する場合の成膜条件についての記載がある。
【0006】
【発明が解決しようとする課題】
本発明者は、前述の配線の剥離や断線等の問題の解消を始め、半導体集積回路装置の特性の向上について種々の検討を行っている。
【0007】
例えば、DRAM(Dynamic Random Access Memory)のメモリセルは、メモリセル選択用MISFET(Metal Insulator Semiconductor Field Effect Transistor)とこれに直列に接続されたキャパシタ(情報蓄積用容量素子)とから構成され、前記MISFETのキャパシタに接続されていない端子は、ビット線と接続される。
【0008】
このDRAMの構成のうち、いわゆるCOB(capacitor over bit-line)構造においては、後述するように、ビット線の上部にキャパシタが形成され、ビット線とキャパシタ間には、層間絶縁膜が形成される。追って詳細に説明するように、このキャパシタの形成工程には、高温の熱処理工程が含まれており、この際のビット線と層間絶縁膜の膜応力の変化により、ビット線の断線や剥離が生じる。
【0009】
本発明の目的は、半導体集積回路装置を構成する配線やその上部に形成される絶縁膜の膜応力を緩和し、配線の断線や剥離を防止することにある。
【0010】
また、本発明の他の目的は、半導体集積回路装置の特性の向上を図ることにある。
【0011】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0012】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0013】
(1)本発明の半導体集積回路装置の製造方法は、(a)半導体基板上に第1絶縁膜を形成する工程と、(b)前記第1絶縁膜上に複数の配線を形成する工程と、(c)前記配線を覆うように第1温度で第2絶縁膜を高密度プラズマを用いた化学気相成長法で形成する工程と、(d)前記第2絶縁膜に第2温度で熱処理を施す工程と、(e)前記第2絶縁膜上に第1電極、誘電体膜及び第2電極からなるキャパシタを形成し、前記誘電体膜を第3温度で熱処理する工程と、を有し、前記第2温度は前記第1温度および前記第3温度より高いことを特徴とするものである。
【0015】
(2)本発明の半導体集積回路装置の製造方法は、(a)半導体基板上に第1絶縁膜を形成する工程と、(b)前記第1絶縁膜上に複数の配線を形成する工程と、(c)前記配線を覆うように第1温度で第2絶縁膜を高密度プラズマを用いた化学気相成長法で形成する工程と、(d)前記第2絶縁膜に第2温度で熱処理を施す工程と、(e)前記配線の表面を露出するように、前記第2絶縁膜に開口を形成するために前記第2絶縁膜にエッチングを施す工程と、(f)前記開口内に第1導体層を第3温度の化学気相成長法で形成する工程と、(g)前記第1導体層上に第2導体層を形成する工程と、(h)前記第2導体層および前記第1導体層に研磨を施し、前記開口内に選択的に前記第1導体層および前記第2導体層を残す工程と、を有し、前記第2温度は前記第1温度および前記第3温度より高いことを特徴とするものである。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【0017】
(実施の形態1)
以下、本実施形態のDRAMの製造方法を図1〜図11を用いて工程順に説明する。
【0018】
まず、図1および図2に示すように、半導体基板1(p型ウエル3、活性領域L)の主表面にメモリセル選択用MISFETQsを形成する。以下、このメモリセル選択用MISFETQsを形成する工程の一例を示す。図1は、本実施の形態のDRAMの製造工程を示す半導体基板の要部断面図であり、図2は、本実施の形態のDRAMの製造工程を示す半導体基板の要部平面図である。図1は、例えば、図2のA−A断面部と対応している。
【0019】
図2に示すように、活性領域(L)は、素子分離2によって区画され、この素子分離2は次のように形成することができる。
【0020】
まず、半導体基板1の表面をエッチングして溝を形成し、この溝の内部に薄い酸化シリコン膜(図示せず)を形成する。続いてこの溝の内部を含む半導体基板1上に化学気層成長法(CVD:Chemical Vapor Deposition)法で酸化シリコン膜5を堆積した後、酸化シリコン膜5を化学機械研磨(Chemical Mechanical Polishing;CMP)法で研磨する。次に、半導体基板1にB(ホウ素)をイオン打ち込みすることによってp型ウエル3を形成する。この結果、図2に示すような、素子分離2によって周囲を囲まれた細長い島状の活性領域(L)が形成される。これらの活性領域(L)のそれぞれには、ソース、ドレインの一方を共有するメモリセル選択用MISFETQsが2個ずつ形成される。
【0021】
続いて、メモリセル選択用MISFETQsを形成する。このメモリセル選択用MISFETQsを形成するには、まず、p型ウエル3の表面をHF(フッ酸)系の洗浄液で洗浄した後、半導体基板1を熱酸化することによってp型ウエル3(活性領域L)の表面に、ゲート絶縁膜8を形成する。
【0022】
次に、ゲート絶縁膜8の上部にゲート電極(導体片)Gを形成する。このゲート電極Gを形成するには、まず、ゲート絶縁膜8の上部にP(リン)などをドープしたn型多結晶シリコン膜9a、WN(窒化タングステン、図示せず)、W(タングステン)膜9bおよび窒化シリコン膜10を順次堆積した後、フォトレジスト膜(図示せず)をマスクにして窒化シリコン膜10をドライエッチングすることにより、ゲート電極を形成する領域に窒化シリコン膜10を残す。
【0023】
次に、窒化シリコン膜10をマスクにしてW膜9b、WN膜(図示せず)および多結晶シリコン膜9aをドライエッチングすることにより、多結晶シリコン膜9a、WN膜およびW膜9bからなるゲート電極Gを形成する。なお、ゲート電極Gは、ワード線WLとして機能する。
【0024】
次に、H2OおよびH2雰囲気下において、いわゆるWet. Hydrogen(ウエット・ハイドロゲン)酸化を行い、多結晶シリコン膜9aの側壁に薄い酸化膜(ライト酸化膜)11aを形成する。この酸化膜は、ゲート電極と、ソース、ドレイン領域との絶縁耐圧の向上のために形成される。また、このWet. Hydrogen酸化によれば、W膜9bを酸化することなく、シリコン(多結晶シリコン、シリコン基板)のみを選択的に酸化することができる。従って、W膜9bの異常酸化を防止することができる。
【0025】
次いで、ゲート電極Gの両側のp型ウエル3にn型不純物(リン)を注入することによってn-型半導体領域13を形成する。
【0026】
次いで、半導体基板1上にCVD法で窒化シリコン膜を堆積し、異方的にエッチングすることによって、ゲート電極Gの側壁にサイドウォール膜16を形成する。
【0027】
次いで、、図3および図4に示すように、半導体基板1の上部にCVD法で酸化シリコン膜19を堆積した後、酸化シリコン膜19の上部をCMP法で研磨してその表面を平坦化する。図3は、本実施の形態のDRAMの製造工程を示す半導体基板の要部断面図であり、図4は、本実施の形態のDRAMの製造工程を示す半導体基板の要部平面図である。図3は、例えば、図4のA−A断面部と対応している。
【0028】
次に、n-型半導体領域13の上部にコンタクトホール20、21を形成し、半導体基板1(n-型半導体領域13)の表面を露出させ、このコンタクトホール20、21を通じてメモリセルアレイ部のp型ウエル3(n-型半導体領域13)にn型不純物(リン)をイオン打ち込みすることによって、n+型半導体領域17を形成する。
【0029】
ここまでの工程で、DRAMメモリセルを構成するメモリセル選択用MISFETQsが、完成する。
【0030】
続いて、メモリセル選択用MISFETQsのn+型半導体領域17と電気的に接続されるビット線BLやキャパシタ(情報蓄積用容量素子)Cが形成される。本実施の形態のDRAMは、前述のCOB構造を有するため、ビット線BLの形成後に、キャパシタCが形成される。以下に、これらの形成工程について詳細に説明する。
【0031】
ビット線BLやキャパシタCは、メモリセル選択用MISFETQsのn+型半導体領域17とプラグ22を介して接続される(図8、図9参照)。
【0032】
このプラグ22は、図5および図6に示すように、コンタクトホール20、21の内部に形成される。図5は、本実施の形態のDRAMの製造工程を示す半導体基板の要部断面図であり、図6は、本実施の形態のDRAMの製造工程を示す半導体基板の要部平面図である。図5は、例えば、図6のA−A断面部と対応している。
【0033】
このプラグ22を形成するには、まず、コンタクトホール20、21の内部を含む酸化シリコン膜19の上部にリン(P)などのn型不純物をドープした低抵抗多結晶シリコン膜をCVD法で堆積し、続いてこの多結晶シリコン膜を研磨してコンタクトホール20、21の内部のみに残すことによって形成する。
【0034】
次に、酸化シリコン膜19の上部にCVD法で酸化シリコン膜23を堆積した後、フォトレジスト膜(図示せず)をマスクにしたドライエッチングでコンタクトホール21内に形成されたプラグ22の上部にスルーホール24を形成する。
【0035】
次いで、スルーホール24の内部を含む酸化シリコン膜23の上部にCVD法でW膜を堆積した後、酸化シリコン膜23の上部のW膜をCMP法で研磨し、W膜をスルーホール24の内部のみに残すことによってプラグ26を形成する。
【0036】
次に、プラグ26の上部にビット線BLを形成する。このビット線BLは、例えばプラグ26上を含む酸化シリコン膜23の上部にスパッタリング法でW膜を堆積した後、図示しないフォトレジスト膜をマスクにしてこのW膜をドライエッチングすることによって形成する。なお、ビット線BLは、A−A断面部には表れないが、MISFETQs(プラグ22)とビット線BLとの関係を明確にするため、図6のA−A断面部より上部に位置するプラグ26およびビット線BLの一部を、図5中に記載している(図10について同じ)。
【0037】
次に、図7に示すように、ビット線BL上を含む酸化シリコン膜(絶縁膜)23の上部に酸化シリコン膜34を堆積する。図7は、例えば、前記図6のB−B断面部と対応する(図8について同じ)。図示するように、ビット線BLは、一定の間隔を置いて配置されている。
【0038】
このビット線BL上の酸化シリコン膜34は、高密度プラズマCVD(以下HDP−CVDという)法により形成する。以下、この酸化シリコン膜をHDP酸化シリコン膜という。このHDP−CVDとは、低圧かつ高電子密度雰囲気で行われるCVDであって、通常のプラズマCVDでは、圧力1〜10Torrで、電子密度が1×109〜1×1010で処理が行われるのに対し、HDP−CVDでは、圧力0.001〜0.01Torrで、電子密度が1×1012以上で処理が行われる。従って、成膜成分(この場合酸化シリコン)が堆積すると同時に、高密度プラズマによるエッチングが同時に起こり、幅の狭い微細な溝(隙間)であっても、溝の内部まで酸化シリコンを埋め込むことができる。なお、この際の成膜温度(第1温度)は、700℃以下であり、例えば、この酸化シリコン膜34の場合は、350℃〜650℃とした。
【0039】
次いで、半導体基板1に、750℃(第2温度)で、60秒以内のRTA(Rapid Thermal Anneal、ランプアニール、熱処理)を施す。このRTAは、タングステンハロゲンランプなどのランプ光を半導体基板1(ウエハ)上に照射し、その輻射熱にて加熱を行うものである。
【0040】
次いで、HDP酸化シリコン膜34の上部をCMP法で研磨してその表面を平坦化する。なお、この研磨の後に、前記熱処理を行ってもよい。このHDP酸化シリコン膜34は、ビット線BLと後述するキャパシタCとの間を絶縁する層間絶縁膜となる。
【0041】
このように、本実施の形態によれば、HDP酸化シリコン膜34の形成後に、熱処理(RTA)を行ったので、HDP酸化シリコン膜34によって生じる膜応力をあらかじめ低減することができ、以降の工程で、高温の熱処理、例えば、キャパシタCの容量絶縁膜(酸化タンタル膜)の結晶化アニールが行われても、ビット線BLに加わる膜応力を低減することができ、ビット線BLの断線や剥離(はがれ)を低減することができる。なお、本実施の形態においては、750℃でRTAを行ったが、このRTA温度を、HDP酸化シリコン膜34の成膜温度以上とすることで効果が出始める。また、RTA温度を、前記結晶化アニールの温度以上とすることによって、かかるアニール時にビット線BLやHDP酸化シリコン膜34に加わる応力と同程度の応力が緩和される。
【0042】
以下、酸化シリコン膜やビット線を構成するW膜等の膜応力について説明する。図12は、750℃で、60秒のRTA(熱処理)を施した場合の膜の応力(MPa)の変化を表す図である。図中の横軸は、膜の種類を示し、Wは、W膜を、P−SiNは、プラズマCVD法で形成された窒化シリコン膜を、HDPは、HDP酸化シリコン膜を、TEOSは、オゾン(O3)およびテトラエトキシシランを原料とし、CVD法により形成された酸化シリコン膜(以下、TEOS膜という)を示す。また、応力が正の領域では、半導体基板(ウエハ)が、凹形状となる方向に応力が働き、負の領域では、凸形状となる方向に応力が働く。
【0043】
図示するように、W膜においては、RTAの前後で、膜の応力が、約900MPaから約500MPaとなり、約−400MPaの応力変化がみられた。また、HDP酸化シリコン膜の場合は、約−180MPaから約−80MPaとなり、膜の応力変化は、約+100MPaで、TEOS膜の場合は、約−120MPaから約−105MPaとなり、膜の応力変化は、約+15MPaであった。
【0044】
一方、プラズマCVD法で形成された窒化シリコン膜の場合は、約−200MPaから約150MPaとなり、約+350MPaの応力変化がみられた。ここで、酸化シリコン膜や窒化シリコン膜のような絶縁膜は、RTAによって、応力が正の方向へ変化している。即ち、これらの膜は、ウエハが凹となるように変化しようとし、一方のW膜のような金属膜は、RTAによって、ウエハが凸となるように変化しようとする。
【0045】
従って、これらの膜を積層した状態で、RTAを行えば、種々の膜の応力変化によって、膜の接着面が剥離し、また、配線のような細いパターンの場合には、断線が生じうる。特に、DRAMの高集積化によりビット線BL幅が、0.12μm以下であるような場合には、断線や剥離が生じやすくなる。また、前述したように、絶縁膜と金属膜では、応力の変化する方向が異なるため、配線に剥離や断線が生じやすい。
【0046】
例えば、追って詳細に説明するが、キャパシタCが形成される溝を形成する際のエッチングストッパーとして窒化シリコン膜40が形成される。さらに、その上部には酸化シリコン膜41が堆積され、その後、キャパシタCの容量絶縁膜(酸化タンタル膜)の結晶化アニールが行われる。このアニールの際に、これらの膜(ビット線BL、HDP酸化シリコン膜34、窒化シリコン膜40および酸化シリコン膜41等)について、個々に応力が変化すれば、ビット線BLに、急に大きな応力が加わることとなり、ビット線BLの断線や剥離が生じる。
【0047】
しかしながら、本実施の形態によれば、ビット線BL上にHDP酸化シリコン膜34を堆積した状態で、RTAを行ったので、HDP酸化シリコン膜34によって生じる膜応力をあらかじめ低減することができる。
【0048】
次に、RTAの昇温速度について説明する。図13は、RTAの2種の昇温条件を示したもので、図14は、図13の各昇温条件で処理した場合の歩留まりを、種々のビット線BLの幅(μm)についてプロットしたものである。
【0049】
図13の実線の(a)の昇温条件は、HDP酸化シリコン膜34の成膜温度である500℃近傍から約20℃/秒で昇温させた場合を示す。これに対して、破線の(b)は、500℃以上においても当初の昇温速度である60℃/秒を維持し、処理した場合を示す。
【0050】
これらの昇温条件を、ビット線BLの幅の異なる種々のDRAMに適用し、その歩留まりを測定したところ、(b)の昇温条件(四角のマーク)においては、ビット線幅が0.12μm程度で、90%以上の歩留まりが得られたものがあるが、ビット線幅が小さくなるに従って、歩留まりが減少し、ビット線幅が0.11μmでは、歩留まりが75%となった。これに対して、(a)の昇温条件(菱形のマーク)においては、ビット線幅が0.13μm〜0.1μmのどの範囲においても、90%以上の歩留まりが得られ、歩留まりが100%に近いものも多く見られた。
【0051】
このように、RTAの昇温速度を60℃/秒以下とし、ゆっくり昇温させることで、ビット線BLに加わる応力をより緩和し、ビット線の断線や剥離を防止することができる。その結果、歩留まりを向上させることができる。なお、酸化シリコン膜の成膜温度までは、昇温速度を小さくする必要はなく、かかる温度以降においてゆっくり昇温させればよい。また、RTAにおける昇温速度は、ランプ出力を制御することによって制御することができる。
【0052】
また、本実施の形態においては、ビット線BLと後述するキャパシタCとの間を単層(HDP酸化シリコン膜34のみ)とし、その表面をCMP法を用いて平坦化したので、異物の発生を低減することができる。
【0053】
即ち、参考の形態3に示すように、SOG(Spin On Glass)膜を用いて平坦化することも可能であるが、かかる場合には、層間絶縁膜の強度や、SOG膜から発生する水分の影響を避けるため、SOG膜の上下を緻密なTEOS膜で挟んだ構造とする必要がある。この場合、ビット線BL上に、TEOS膜、SOG膜およびTEOS膜を順次形成する必要があり、これらの膜間に異物が残存しやすい。特に、後述するように、SOG膜は、塗布膜であるため、TEOS膜とは異なる装置で形成され、これらの装置間の移送の際に、異物が付着する可能性が高い。
【0054】
図15および図16に、ビット線BLとキャパシタCとを絶縁する層間絶縁膜形成後の異物量を示す。図15は、かかる層間絶縁膜をTEOS膜、SOG膜およびTEOS膜の3層構造とした場合の異物量を示し、図16は、層間絶縁膜を酸化シリコン膜のみの単層とした場合の異物量を示す。図15および図16に示すように、層間絶縁膜を3層とした場合には、異物量が「22〜33」のものが一番多く、「44〜55」、「33〜44」、「55〜66」の順となっている。また、これらの異物量「22〜66」に相当するものが、全体の約74%を占めている。これに対して、層間絶縁膜を酸化シリコン膜のみの単層とした場合は、異物量が、「0〜10」のものが一番多く、次ぐ、「10〜20」のものと合わせて全体の約96%を占めている。このように、異物の発生を低減することができる。
【0055】
また、SOGを用いないことにより次のような効果を有する。ビット線BLとキャパシタCとを絶縁する層間絶縁膜中には、追って詳細に説明するように、メモリセル選択用MISFETQsとキャパシタCとを電気的に接続するためのプラグ39が形成される。このプラグは、層間絶縁膜中に形成されたコンタクトホール内にW等の導電性膜を埋め込むことにより形成される。
【0056】
しかしながら、層間絶縁膜中にSOG膜を有する場合には、導電成膜を埋め込む際に、SOG膜中から蒸発する水やガスが、コンタクトホール内に溜まり、導電成膜が充分に埋め込まれない場合が生じうる。その結果、図17に示すように、プラグ中にボイドBが生じ、接続不良を起こしやすい。
【0057】
しかしながら、本実施の形態においては、ビット線BLと後述するキャパシタCとの間を単層(HDP酸化シリコン膜34のみ)とし、その表面をCMP法を用いて平坦化したので、かかる接続不良を低減することができる。
【0058】
続いて、キャパシタCおよびこのキャパシタCとメモリセル選択用MISFETQsとを電気的に接続するためのプラグ39の形成工程について説明する。
【0059】
まず、図9〜図11に示すように、HDP酸化シリコン膜34およびその下層の酸化シリコン膜23をドライエッチングし、コンタクトホール20内に形成されたプラグ22上部にスルーホール38を形成する。次いで、スルーホール38の内部を含むHDP酸化シリコン膜34の上部にCVD法でW膜を堆積した後、HDP酸化シリコン膜34の上部のW膜をCMP法で研磨し、W膜をスルーホールの内部のみに残すことによってプラグ39を形成する。図9は、図11のA−A断面図、図10は、図11のB−B断面部である。ここで、本実施の形態によれば、前述したように、層間絶縁膜中に、水やガスを発生させやすいSOG膜を用いていないので、スルーホール38の内部に精度良くW膜を堆積することができる。その結果、プラグ39とその下層のプラグ22等との接続不良を低減することができる。
【0060】
次に、キャパシタCを形成するのであるが、このキャパシタCを形成するためには、まず、HDP酸化シリコン膜34の上部にプラズマCVD法で窒化シリコン膜40を堆積し、続いて窒化シリコン膜40の上部にCVD法で酸化シリコン膜41を堆積した後、酸化シリコン膜41および窒化シリコン膜40をドライエッチングすることにより、スルーホール38の上部に溝42を形成する。この窒化シリコン膜40は、酸化シリコン膜41をエッチングする際のストッパーの役割を有する。また、酸化シリコン膜41を、厚く形成することにより、溝42の表面積を大きくし、その内部に形成される容量絶縁膜の表面積を大きくすることができる。その結果、キャパシタの容量を大きくすることができる。
【0061】
次に、上記溝42の内部を含む酸化シリコン膜41の上部にリン(P)などのn型不純物をドープした低抵抗多結晶シリコン膜をCVD法で堆積した後、溝42の内部にフォトレジスト膜などを埋め込み、酸化シリコン膜41の上部の多結晶シリコン膜をエッチバックすることによって、溝42の内壁のみに残す。これにより、溝42の内壁に沿ってキャパシタCの下部電極43が形成される。
【0062】
次に、下部電極43が形成された溝42の内部および酸化シリコン膜41上に容量絶縁膜(誘電体膜)となる酸化タンタル膜44を堆積する。酸化タンタル膜44はペンタエトキシタンタル(Ta(OC2H5)5)と酸素を原料としたCVD法で堆積する。
【0063】
次いで、この酸化タンタル膜44の膜質の改善のため、700℃以上の温度で、熱処理(アニール)を施す。この熱処理により、酸化タンタル膜44は、結晶化する。また、この熱処理により、酸化タンタル膜中の欠陥を修復でき、リーク電流を低減することができる。
【0064】
このように、本実施の形態によれば、前述したように、HDP酸化シリコン膜34の形成後に、RTA(熱処理)を施し、ビット線BLやHDP酸化シリコン膜34によって生じる膜応力をあらかじめ低減しているので、酸化タンタル膜の結晶化アニール時に、ビット線BLに加わる膜応力を低減することができ、ビット線BLの断線や剥離を低減することができる。ここで、本実施の形態においては、容量絶縁膜として酸化タンタルを用いたが、例えば、チタン酸ジルコン酸鉛等からなる高〜強誘電体を用いてもよい。このような膜も、結晶化アニールを必要とするため、HDP酸化シリコン膜34の熱処理により同様の効果を奏する。
【0065】
次いで、この酸化タンタル膜44の上部に上部電極45となるTiN膜45を、CVD法で、溝42の内部が埋まるように堆積する。
【0066】
これにより、多結晶シリコン膜で構成された下部電極33、酸化タンタル膜で構成された容量絶縁膜44およびTiN膜で構成された上部電極45からなるキャパシタCが形成される。また、ここまでの工程により、メモリセル選択用MISFETQsとこれに直列に接続されたキャパシタCとで構成されるDRAMのメモリセルが完成する。図11に、キャパシタC形成後の半導体基板の要部平面図を示す。
【0067】
その後、キャパシタCの上部に、酸化シリコン膜50およびAl(アルミニウム)等よりなる配線55を形成した後、さらに、酸化シリコン膜および配線を形成し、その上部に表面保護膜を形成するが、それらの図示は省略する。
【0068】
(参考の形態1)
実施の形態1においては、ビット線BLとキャパシタCとを絶縁する層間絶縁膜としてHDP−CVD膜(HDP酸化シリコン膜34)を用いたが、プラズマCVD法により形成されたTEOS膜を層間絶縁膜として用いてもよい。なお、ビット線BLとキャパシタCとを絶縁する層間絶縁膜の形成工程以外、即ち、ビット線BL形成工程(図1〜図6)まで、プラグ39形成工程以降の工程(図9〜図11)は、実施の形態1の場合と同様であるためその説明を省略する。
【0069】
まず、ビット線BLが形成された半導体基板を準備し、図18に示すように、ビット線BLおよびその下層の酸化シリコン膜23の上部にTEOS膜234を堆積する。図18は、本参考の形態のDRAMの製造工程を示す半導体基板の要部断面図であり、例えば、図11のB−B断面部と対応する。なお、図18においては、酸化シリコン膜23より下層の層(例えば、プラグ22や、素子分離2等)を省略している(後述する図19、図20について同じ)。
【0070】
このTEOS膜234は、前述した通り、オゾン(O3)およびテトラエトキシシランを原料とし、プラズマCVD法により形成される。この際の成膜温度(第1温度)は、450℃以下であり、例えば、このTEOS膜234の場合は、400℃とした。
【0071】
次いで、半導体基板1に、750℃(第2温度)で、60秒以下のRTA(Rapid Thermal Anneal、熱処理)を施す。このRTAは、タングステンハロゲンランプなどのランプ光を半導体基板1(ウエハ)上に照射し、その輻射熱にて加熱を行うものである。
【0072】
次いで、TEOS膜234の表面をCMP法で研磨してその表面を平坦化する。なお、図18に示すように、TEOS膜234の成膜後には、その中にボイドBが生じ得るため、このボイドBより下の位置まで、研磨することが望ましい。ボイドBが残存すると、CMP時のスラリーが残留し異物発生源となったり、TEOS膜234表面に、凹凸が生じ、TEOS膜234中に形成されるコンタクトホールや、その上層のパターンのフォトリソグラフィー時の焦点精度が悪くなるからである。
【0073】
なお、この研磨の後に、前記熱処理を行ってもよい。このTEOS膜234は、ビット線BLと後述するキャパシタCとの間を絶縁する層間絶縁膜となる。
【0074】
このように、本参考の形態によれば、実施の形態1の場合と同様に、TEOS膜234の形成後に、熱処理を行ったので、TEOS膜234によって生じる膜応力をあらかじめ低減することができ、以降の工程で、高温の熱処理、例えば、キャパシタCの容量絶縁膜(酸化タンタル膜)の結晶化アニールが行われても、ビット線BLに加わる膜応力を低減することができ、ビット線BLの断線や剥離を低減することができる。なお、本参考の形態においては、750℃でRTAを行ったが、このRTA温度を、TEOS膜234の成膜温度以上とすることで効果が出始める。また、RTA温度を、前記結晶化アニールの温度以上とすることによって、かかるアニール時にビット線BLやTEOS膜234に加わる応力と同程度の応力が緩和される。
【0075】
また、本参考の形態においては、ビット線BLと後述するキャパシタCとの間を単層(TEOS膜234のみ)とし、その表面をCMP法を用いて平坦化したので、実施の形態1の場合と同様に、異物の発生を低減することができる。また、ビット線BLと後述するキャパシタCとの間を単層(TEOS膜234のみ)とし、水やガスを発生させやすいSOG膜を用いていないので、スルーホール38の内部に精度良くW膜を堆積することができ、プラグ39とその下層のプラグ22等との接続不良を低減することができる。
【0076】
続いて、キャパシタCおよびこのキャパシタCとメモリセル選択用MISFETQsとを電気的に接続するためのプラグ39を形成するが、これらの工程は、図9〜図11を参照しながら説明した、実施の形態1の場合と同様であるためその説明を省略する。
【0077】
(参考の形態2)
実施の形態1においては、ビット線BLとキャパシタCとを絶縁する層間絶縁膜としてHDP−CVD膜(HDP酸化シリコン膜34)を用いたが、この層間絶縁膜をHDP酸化シリコン膜と、TEOS膜との積層膜としてもよい。なお、ビット線BLとキャパシタCとを絶縁する層間絶縁膜の形成工程以外、即ち、ビット線BL形成工程(図1〜図6)まで、プラグ39形成工程以降の工程(図9〜図11)は、実施の形態1の場合と同様であるためその説明を省略する。
【0078】
まず、ビット線BLが形成された半導体基板を準備し、図19に示すように、ビット線BLおよびその下層の酸化シリコン膜23の上部に、実施の形態1の場合と同様に、HDP−CVD法によりHDP酸化シリコン膜334aを形成する。HDP−CVD法によると幅の狭い微細な溝(隙間)であっても、溝の内部まで酸化シリコンを埋め込むことができる。なお、この際の成膜温度は、450℃以下(第1温度)である。次いで、HDP酸化シリコン膜334a上に、オゾン(O3)およびテトラエトキシシランを原料としたCVD法によりTEOS膜334bを形成する。この際の成膜温度(第1温度)は、450℃以下であり、例えば、このTEOS膜334bの場合は、400℃とした。
【0079】
次いで、半導体基板1に、750℃(第2温度)で、60秒以下のRTAを施す。このRTAは、タングステンハロゲンランプなどのランプ光を半導体基板1(ウエハ)上に照射し、その輻射熱にて加熱を行うものである。
【0080】
次いで、TEOS膜334bの上部をCMP法で研磨してその表面を平坦化する。なお、この研磨の後に、前記RTAを行ってもよい。この酸化シリコン膜334aとTEOS膜334bとの積層膜は、ビット線BLと後述するキャパシタCとの間を絶縁する層間絶縁膜となる。
【0081】
このように、本参考の形態によれば、HDP−CVD法により酸化シリコン膜334aを形成し、さらに、その上部にTEOS膜334bを形成したので、酸化シリコン膜の膜厚を確保でき、研磨精度を向上させることができる。
【0082】
また、実施の形態1の場合と同様に、酸化シリコン膜334aとTEOS膜334bの形成後に、RTA(熱処理)を行ったので、これらの膜によって生じる膜応力をあらかじめ低減することができ、以降の工程で、高温の熱処理、例えば、キャパシタCの容量絶縁膜(酸化タンタル膜)の結晶化アニールが行われても、ビット線BLに加わる膜応力を低減することができ、ビット線BLの断線や剥離を低減することができる。なお、本参考の形態においては、750℃でRTAを行ったが、このRTA温度を、HDP酸化シリコン膜334aやTEOS膜334bの成膜温度以上とすることで効果が出始める。また、RTA温度を、前記結晶化アニールの温度以上とすることによって、かかるアニール時にビット線BL、HDP酸化シリコン膜334aやTEOS膜334bに加わる応力と同程度の応力が緩和される。
【0083】
また、本参考の形態においては、ビット線BLと後述するキャパシタCとの間に、水やガスを発生させやすいSOG膜を用いていないので、スルーホール38の内部に精度良くW膜を堆積することができ、プラグ39とその下層のプラグ22等との接続不良を低減することができる。
【0084】
続いて、キャパシタCおよびこのキャパシタCとメモリセル選択用MISFETQsとを電気的に接続するためのプラグ39を形成するが、これらの工程は、図9〜図11を参照しながら説明した、実施の形態1の場合と同様であるためその説明を省略する。
【0085】
(参考の形態3)
参考の形態2においては、ビット線BLとキャパシタCとを絶縁する層間絶縁膜としてHDP−CVD膜とTEOS膜との積層膜を用いたが、この層間絶縁膜を、TEOS膜、SOG膜(塗布膜)およびTEOS膜の3層構造としてもよい。なお、ビット線BLとキャパシタCとを絶縁する層間絶縁膜の形成工程以外、即ち、ビット線BL形成工程(図1〜図6)まで、プラグ39形成工程以降の工程(図9〜図11)は、実施の形態1の場合と同様であるためその説明を省略する。
【0086】
まず、ビット線BLが形成された半導体基板を準備し、図20に示すように、ビット線BLおよびその下層の酸化シリコン膜23の上部に、オゾン(O3)およびテトラエトキシシランを原料としたCVD法によりTEOS膜434aを形成する。この際の成膜温度(第1温度)は、450℃以下であり、例えば、このTEOS膜434aの場合は、400℃とした。次いで、TEOS膜434a上にSOG膜434bを塗布する。
【0087】
次いで、半導体基板1に、750℃(第2温度)で、60秒以下のRTAを施す。このRTAは、タングステンハロゲンランプなどのランプ光を半導体基板1(ウエハ)上に照射し、その輻射熱にて加熱を行うものである。
【0088】
次いで、SOG膜434b上に、TEOS膜434aと同様に、TEOS膜434cを堆積する。なお、このTEOS膜434c形成後に、前記RTAを行ってもよい。このTEOS膜、SOG膜およびTEOS膜の積層膜は、ビット線BLと後述するキャパシタCとの間を絶縁する層間絶縁膜となる。
【0089】
このように、本参考の形態によれば、常用されるTEOS膜、SOG膜およびTEOS膜で、層間絶縁膜を構成したので、低コストで容易に層間絶縁膜を形成することができる。
【0090】
また、これらの積層膜形成後に、750℃、即ち、キャパシタCの容量絶縁膜(酸化タンタル膜)の結晶化アニール以上の温度で熱処理を行ったので、これらの膜によって生じる膜応力をあらかじめ低減することができ、前記結晶化アニール時に、ビット線BLに加わる膜応力を低減することができ、ビット線BLの断線や剥離を低減することができる。なお、本参考の形態においては、750℃でRTAを行ったが、かかる温度に限定されず、RTA温度を前記結晶化アニールの温度以上とすることによって、かかるアニール時にビット線BL、SOG膜やTEOS膜に加わる応力と同程度の応力が緩和される。
【0091】
続いて、キャパシタCおよびこのキャパシタCとメモリセル選択用MISFETQsとを電気的に接続するためのプラグ39を形成するが、これらの工程は、図9〜図11を参照しながら説明した、実施の形態1の場合と同様であるためその説明を省略する。
【0092】
(実施の形態2)
以下、本実施形態の半導体集積回路装置の製造方法を図21〜図26を用いて工程順に説明する。
【0093】
まず、半導体基板1の主表面に半導体素子を形成する。図21に、この半導体素子の一例としてnチャネル型MISFETQnおよびpチャネル型MISFETQpを形成した場合を示す。これらのMISFETQn、Qpは、通常のMISFET形成プロセスにより形成する。
【0094】
通常のMISFET形成プロセスには、例えば、次のようなものがある。
【0095】
まず、p型の単結晶シリコンからなる半導体基板1に、実施の形態1と同様に、素子分離2を形成する。
【0096】
次に、基板1にp型不純物およびn型不純物をイオン打ち込みし、熱処理により不純物を拡散させることによって、p型ウエル3およびn型ウエル4を形成する。
【0097】
その後、熱酸化によりp型ウエル3およびn型ウエル4のそれぞれの表面にゲート酸化膜8を形成する。次に、ゲート酸化膜8の上部にリンをドープした低抵抗多結晶シリコン膜9をCVD法で堆積し、続いてその上部にCVD法で窒化シリコン膜10を堆積する。
【0098】
次に、窒化シリコン膜10をドライエッチングすることにより、ゲート電極を形成する領域に窒化シリコン膜10を残し、窒化シリコン膜10をマスクにして多結晶シリコン膜9をドライエッチングすることにより、ゲート電極9を形成する。
【0099】
次に、ゲート電極9の両側のp型ウエル3にn型不純物をイオン打ち込みすることによってn-型半導体領域13を形成し、n型ウエル4にp型不純物をイオン打ち込みすることによってp-型半導体領域14を形成する。
【0100】
次に、基板1上にCVD法で窒化シリコン膜を堆積した後、異方的にエッチングすることによって、ゲート電極9の側壁にサイドウォール膜16を形成する。
【0101】
次に、p型ウエル3にn型不純物をイオン打ち込みすることによってn+型半導体領域17(ソース、ドレイン)を形成し、n型ウエル4にp型不純物をイオン打ち込みすることによってp+型半導体領域18(ソース、ドレイン)を形成する。
【0102】
ここまでの工程で、LDD(Lightly Doped Drain)構造のソース、ドレインを備えたnチャネル型MISFETQnおよびpチャネル型MISFETQpが形成される。
【0103】
次いで、MISFETQnおよびQp上にCVD法で酸化シリコン膜51を堆積した後、酸化シリコン膜51の上部をCMP法で研磨してその表面を平坦化する。
【0104】
次に、酸化シリコン膜51上にフォトレジスト膜を形成し(図示せず)、このフォトレジスト膜をマスクに酸化シリコン膜51をエッチングすることにより半導体基板1主面のn+型半導体領域17およびp+型半導体領域18上にコンタクトホールC1を形成する。
【0105】
次いで、コンタクトホールC1内を含む酸化シリコン膜51上に、CVD法により薄いTiN膜を形成した後、さらに、CVD法によりW膜を堆積した後、コンタクトホールC1外部のTiN膜およびW膜をCMP法で研磨し、これらの膜をコンタクトホールC1の内部のみに残すことによってプラグP1を形成する。
【0106】
次いで、図22に示すように、酸化シリコン膜51およびプラグP1上にTiN膜およびW膜を順次堆積し、所望の形状にパターニングすることにより、第1層配線M1を形成する。
【0107】
次に、図23に示すように、第1層配線M1および酸化シリコン膜51上に、酸化シリコン膜52を堆積する。この酸化シリコン膜52は、高密度プラズマCVD法により形成する。高密度プラズマCVD法によれば、実施の形態1で説明したように、幅の狭い微細な溝(隙間)であっても、溝の内部まで酸化シリコンを埋め込むことができる。なお、この際の成膜温度は、700℃以下であり、例えば、この酸化シリコン膜52の場合は、350℃〜650℃とした。
【0108】
次いで、半導体基板1に、750℃(第2温度)で、60秒以下のRTA(Rapid Thermal Anneal、ランプアニール、熱処理)を施す。このRTAは、タングステンハロゲンランプなどのランプ光を半導体基板1(ウエハ)上に照射し、その輻射熱にて加熱を行うものである。
【0109】
次いで、図24に示すように、酸化シリコン膜52の上部をCMP法で研磨してその表面を平坦化する。
【0110】
このように、本実施の形態によれば、酸化シリコン膜52の形成後に、熱処理を行ったので、酸化シリコン膜52によって生じる膜応力をあらかじめ低減することができ、以降の工程で、高温の処理、例えば、プラグP2を構成するTiN(窒化チタン)膜のCVD法による堆積のような高温処理が行われても、配線M1に加わる膜応力を低減することができ、配線M1の断線や剥離を低減することができる。
【0111】
その後、図25に示すように、酸化シリコン膜(絶縁膜)52上にフォトレジスト膜を形成し(図示せず)、このフォトレジスト膜をマスクに酸化シリコン膜52をエッチングすることにより第1層配線M1上にコンタクトホールC2を形成する。
【0112】
次いで、コンタクトホールC2内を含む酸化シリコン膜52上に、CVD法により薄いTiN膜(導体層)を形成した後、さらに、CVD法によりW膜(導体層)を堆積する。その後、コンタクトホールC2外部のTiN膜およびW膜をCMP法で研磨し、これらの膜をコンタクトホールC2の内部のみに残すことによってプラグP2を形成する。このTiN(窒化チタン)膜は、バリアメタル膜としての機能を有し、その成膜温度は、600〜650℃程度であり、このTiN膜の場合は、630℃とした。
【0113】
このように、本実施の形態によれば、前述したように、酸化シリコン膜52の形成後に、熱処理を施し、配線M1や酸化シリコン膜52によって生じる膜応力をあらかじめ低減しているので、プラグP2を構成するTiN(窒化チタン)膜の堆積の時に、配線M1に加わる膜応力を低減することができ、配線M1の断線や剥離を低減することができる。なお、本実施の形態においては、750℃でRTAを行ったが、このRTA温度を、酸化シリコン膜52の成膜温度以上とすることで効果が出始める。また、RTA温度を、前記TiN膜形成時の温度以上とすることによって、かかる工程時にビット線BLや酸化シリコン膜52に加わる応力と同程度の応力が緩和される。
【0114】
次いで、図26に示すように、酸化シリコン膜52およびプラグP2上にTiN膜およびW膜を順次堆積し、所望の形状にパターニングすることにより、第2層配線(導体層)M2を形成する。なお、本実施の形態においては、第2層配線M2をTiN膜およびW膜で形成したが、この他、Al(アルミニウム)やCu(銅)を用いて形成してもよい。次いで、第2層配線M2および酸化シリコン膜52上に、酸化シリコン膜53を堆積する。
【0115】
さらに、プラグ、配線および層間絶縁膜(酸化シリコン膜)の形成工程を繰り返すことにより3層以上の配線が形成されるが、以降の工程は、省略する。
【0116】
また、本実施の形態においては、酸化シリコン膜52に、RTA(熱処理)を施したが、酸化シリコン膜51や53、もしくは図示しない第3層配線より上層に位置する絶縁膜に熱処理を施してもよい。
【0117】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0118】
特に、前記実施の形態においては、DRAMのビット線上に形成される絶縁膜や、配線上の絶縁膜に本発明を適用したが、その形成後に熱処理を有する導電層上の絶縁膜に広く適用可能である。
【0119】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【0120】
(1)配線を覆うように第1温度で第2絶縁膜を形成した後、前記第2絶縁膜に前記第1温度より高い第2温度で熱処理を施し、さらに、前記第2絶縁膜上に第1電極、誘電体膜及び第2電極を形成したので、誘電体膜の熱処理工程を経ても、配線にかかる膜応力を低減し、配線の断線や剥離を防止することができる。
【0121】
(2)配線を覆うように第2絶縁膜を形成し、前記第2絶縁膜に第1温度で熱処理を施したので、この後、前記配線の表面を露出するように、前記第2絶縁膜に開口を形成するために前記第2絶縁膜にエッチングを施し、前記開口内に第1導体層を第2温度の化学気相成長法で形成しても、配線にかかる膜応力を低減し、配線の断線や剥離を防止することができる。
【0122】
その結果、前記配線を有する半導体集積回路装置の特性の向上を図ることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部断面図である。
【図2】 本発明の実施の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部平面図である。
【図3】 本発明の実施の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部断面図である。
【図4】 本発明の実施の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部平面図である。
【図5】 本発明の実施の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部断面図である。
【図6】 本発明の実施の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部平面図である。
【図7】 本発明の実施の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部断面図である。
【図8】 本発明の実施の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部断面図である。
【図9】 本発明の実施の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部断面図である。
【図10】 本発明の実施の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部断面図である。
【図11】 本発明の実施の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部平面図である。
【図12】 本発明の実施の形態の効果を説明するための図である。
【図13】 本発明の実施の形態の効果を説明するための図である。
【図14】 本発明の実施の形態の効果を説明するための図である。
【図15】 本発明の実施の形態の効果を説明するための図である。
【図16】 本発明の実施の形態の効果を説明するための図である。
【図17】 本発明の実施の形態の効果を説明するための半導体集積回路装置(DRAM)の基板の要部断面図である。
【図18】 本発明の参考の形態1である半導体集積回路装置(DRAM)の製造方法を示す基板の要部断面図である。
【図19】 本発明の参考の形態2である半導体集積回路装置(DRAM)の製造方法を示す基板の要部断面図である。
【図20】 本発明の参考の形態3である半導体集積回路装置(DRAM)の製造方法を示す基板の要部断面図である。
【図21】 本発明の実施の形態2である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図22】 本発明の実施の形態2である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図23】 本発明の実施の形態2である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図24】 本発明の実施の形態2である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図25】 本発明の実施の形態2である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【図26】 本発明の実施の形態2である半導体集積回路装置の製造方法を示す基板の要部断面図である。
【符号の説明】
1 半導体基板
2 素子分離
3 p型ウエル
4 n型ウエル
5 酸化シリコン膜
8 ゲート酸化膜
G ゲート電極
9a 多結晶シリコン膜
9b W(タングステン)膜
9 多結晶シリコン膜(ゲート電極)
10 窒化シリコン膜
11a ライト酸化膜
13 n−型半導体領域
14 p−型半導体領域
16 サイドウォール膜
17 n+型半導体領域
18 p+型半導体領域
19 酸化シリコン膜
20、21 コンタクトホール
P1、P2 コンタクトホール
22 プラグ
P1、P2 プラグ
23 酸化シリコン膜
24 スルーホール
26 プラグ
34 HDP酸化シリコン膜
38 スルーホール
39 プラグ
40 窒化シリコン膜
41 酸化シリコン膜
42 溝
43 下部電極
44 容量絶縁膜
45 上部電極
BL ビット線
WL ワード線
234 TEOS膜
334a HDP酸化シリコン膜
334b TEOS膜
434a、434c TEOS膜
434b SOG膜
M1、M2 配線
51、52、53 酸化シリコン膜
C キャパシタ
Qs メモリセル選択用MISFET
Qn nチャネル型MISFET
Qp pチャネル型MISFET
B ボイド
L 活性領域
Claims (16)
- (a)半導体基板上に第1絶縁膜を形成する工程と、
(b)前記第1絶縁膜上に複数の配線を形成する工程と、
(c)前記配線を覆うように第1温度で第2絶縁膜を高密度プラズマを用いた化学気相成長法で形成する工程と、
(d)前記第2絶縁膜に第2温度で熱処理を施す工程と、
(e)前記第2絶縁膜上に第1電極、誘電体膜及び第2電極からなるキャパシタを形成し、前記誘電体膜を第3温度で熱処理する工程と、を有し、
前記第2温度は前記第1温度および前記第3温度より高いことを特徴とする半導体集積回路装置の製造方法。 - 請求項1において、工程(a)と(b)の間に、
前記第1絶縁膜に研磨を施すことを特徴とする半導体集積回路装置の製造方法。 - 請求項1において、工程(c)と(d)の間に、
前記第2絶縁膜に研磨を施すことを特徴とする半導体集積回路装置の製造方法。 - 請求項1において、工程(d)と(e)の間に、
前記第2絶縁膜に研磨を施すことを特徴とする半導体集積回路装置の製造方法。 - 請求項1において、工程(a)の前に
(f)前記半導体基板上に第3絶縁膜を介して複数の導体片を形成する工程と、
(g)前記導体片の両端の前記半導体基板表面に一対の半導体領域を形成する工程と、
を有し、
前記配線は前記一対の半導体領域の一方に接続されており、前記第1電極は前記一対の半導体領域の他方に接続されていることを特徴とする半導体集積回路装置の製造方法。 - 請求項1において、前記配線はタングステンで形成することを特徴とする半導体集積回路装置の製造方法。
- 請求項1において、工程(d)における前記熱処理はランプアニール法を用いることを特徴とする半導体集積回路装置の製造方法。
- 請求項7において、工程(d)における前記熱処理は、昇温速度の速い第1段階と、前記第1段階より昇温速度の低い第2段階を経て、前記第2温度に達することを特徴とする半導体集積回路装置の製造方法。
- 請求項1において、前記誘電体膜は酸化タンタル膜であることを特徴とする半導体集積回路装置の製造方法。
- 請求項1において、前記誘電体膜はチタン酸ジルコン酸鉛膜であることを特徴とする半導体集積回路装置の製造方法。
- (a)半導体基板上に第1絶縁膜を形成する工程と、
(b)前記第1絶縁膜上に複数の配線を形成する工程と、
(c)前記配線を覆うように第1温度で第2絶縁膜を高密度プラズマを用いた化学気相成長法で形成する工程と、
(d)前記第2絶縁膜に第2温度で熱処理を施す工程と、
(e)前記配線の表面を露出するように、前記第2絶縁膜に開口を形成するために前記第2絶縁膜にエッチングを施す工程と、
(f)前記開口内に第1導体層を第3温度の化学気相成長法で形成する工程と、
(g)前記第1導体層上に第2導体層を形成する工程と、
(h)前記第2導体層および前記第1導体層に研磨を施し、前記開口内に選択的に前記第1導体層および前記第2導体層を残す工程と、を有し、
前記第2温度は前記第1温度および前記第3温度より高いことを特徴とする半導体集積回路装置の製造方法。 - 請求項11において、前記配線はタングステン膜であることを特徴とする半導体集積回路装置の製造方法。
- 請求項12において、前記第1導体層は窒化チタン層であることを特徴とする半導体集積回路装置の製造方法。
- 請求項11において、さらに、前記第2絶縁膜及び前記第2導体層上に第3導体層を形成する工程を有することを特徴とする半導体集積回路装置の製造方法。
- 請求項14において、前記第3導体層はアルミニウム層からなることを特徴とする半導体集積回路装置の製造方法。
- 請求項14において、前記第3導体層は銅層からなることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241793A JP4011870B2 (ja) | 2001-08-09 | 2001-08-09 | 半導体集積回路装置の製造方法 |
TW091114347A TW569429B (en) | 2001-08-09 | 2002-06-28 | Method for manufacturing semiconductor integrated circuit device |
US10/187,003 US6803271B2 (en) | 2001-08-09 | 2002-07-02 | Method for manufacturing semiconductor integrated circuit device |
KR1020020039991A KR100617621B1 (ko) | 2001-08-09 | 2002-07-10 | 반도체 집적회로장치의 제조방법 |
US10/930,845 US7084055B2 (en) | 2001-08-09 | 2004-09-01 | Method for manufacturing semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001241793A JP4011870B2 (ja) | 2001-08-09 | 2001-08-09 | 半導体集積回路装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003060082A JP2003060082A (ja) | 2003-02-28 |
JP2003060082A5 JP2003060082A5 (ja) | 2005-04-07 |
JP4011870B2 true JP4011870B2 (ja) | 2007-11-21 |
Family
ID=19072168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001241793A Expired - Fee Related JP4011870B2 (ja) | 2001-08-09 | 2001-08-09 | 半導体集積回路装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6803271B2 (ja) |
JP (1) | JP4011870B2 (ja) |
KR (1) | KR100617621B1 (ja) |
TW (1) | TW569429B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100761361B1 (ko) * | 2006-05-02 | 2007-09-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
JP5302522B2 (ja) * | 2007-07-02 | 2013-10-02 | スパンション エルエルシー | 半導体装置及びその製造方法 |
US8034691B2 (en) * | 2008-08-18 | 2011-10-11 | Macronix International Co., Ltd. | HDP-CVD process, filling-in process utilizing HDP-CVD, and HDP-CVD system |
KR101676810B1 (ko) | 2014-10-30 | 2016-11-16 | 삼성전자주식회사 | 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2747036B2 (ja) * | 1989-07-07 | 1998-05-06 | 日本電信電話株式会社 | 薄膜形成方法 |
US5654589A (en) * | 1995-06-06 | 1997-08-05 | Advanced Micro Devices, Incorporated | Landing pad technology doubled up as local interconnect and borderless contact for deep sub-half micrometer IC application |
JPH09289247A (ja) | 1996-04-19 | 1997-11-04 | Sony Corp | コンタクト形成方法 |
US6157083A (en) * | 1996-06-03 | 2000-12-05 | Nec Corporation | Fluorine doping concentrations in a multi-structure semiconductor device |
JP2985789B2 (ja) | 1996-08-30 | 1999-12-06 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2962250B2 (ja) * | 1996-11-12 | 1999-10-12 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
JPH10173049A (ja) | 1996-12-11 | 1998-06-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3109449B2 (ja) * | 1997-04-25 | 2000-11-13 | 日本電気株式会社 | 多層配線構造の形成方法 |
KR19980084463A (ko) * | 1997-05-23 | 1998-12-05 | 김영환 | 반도체 소자의 제조방법 |
KR100447259B1 (ko) * | 1997-06-30 | 2004-11-03 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
KR19990042091A (ko) * | 1997-11-25 | 1999-06-15 | 김영환 | 반도체 장치의 절연막 평탄화 방법 |
JP3686248B2 (ja) * | 1998-01-26 | 2005-08-24 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
JPH11243180A (ja) | 1998-02-25 | 1999-09-07 | Sony Corp | 半導体装置の製造方法 |
US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
JP4052729B2 (ja) * | 1998-06-12 | 2008-02-27 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
US5858829A (en) * | 1998-06-29 | 1999-01-12 | Vanguard International Semiconductor Corporation | Method for fabricating dynamic random access memory (DRAM) cells with minimum active cell areas using sidewall-spacer bit lines |
US6150209A (en) * | 1999-04-23 | 2000-11-21 | Taiwan Semiconductor Manufacturing Company | Leakage current reduction of a tantalum oxide layer via a nitrous oxide high density annealing procedure |
KR20010001924A (ko) * | 1999-06-09 | 2001-01-05 | 김영환 | 반도체소자의 커패시터 제조방법 |
JP2001007202A (ja) * | 1999-06-22 | 2001-01-12 | Sony Corp | 半導体装置の製造方法 |
KR100304503B1 (ko) * | 1999-07-09 | 2001-11-01 | 김영환 | 반도체장치의 제조방법 |
US6485988B2 (en) * | 1999-12-22 | 2002-11-26 | Texas Instruments Incorporated | Hydrogen-free contact etch for ferroelectric capacitor formation |
-
2001
- 2001-08-09 JP JP2001241793A patent/JP4011870B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-28 TW TW091114347A patent/TW569429B/zh not_active IP Right Cessation
- 2002-07-02 US US10/187,003 patent/US6803271B2/en not_active Expired - Lifetime
- 2002-07-10 KR KR1020020039991A patent/KR100617621B1/ko not_active IP Right Cessation
-
2004
- 2004-09-01 US US10/930,845 patent/US7084055B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100617621B1 (ko) | 2006-09-01 |
US20030032233A1 (en) | 2003-02-13 |
US6803271B2 (en) | 2004-10-12 |
US20050026358A1 (en) | 2005-02-03 |
JP2003060082A (ja) | 2003-02-28 |
TW569429B (en) | 2004-01-01 |
US7084055B2 (en) | 2006-08-01 |
KR20030014569A (ko) | 2003-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6215144B1 (en) | Semiconductor integrated circuit device, and method of manufacturing the same | |
TW529130B (en) | Semiconductor integrated circuit device and process for manufacturing the same | |
US6794694B2 (en) | Inter-wiring-layer capacitors | |
JP3878724B2 (ja) | 半導体集積回路装置およびその製造方法 | |
KR20000006269A (ko) | 반도체장치및그제조방법및제조장치 | |
JP3998373B2 (ja) | 半導体集積回路装置の製造方法 | |
JP3201468B2 (ja) | 容量素子及びその製造方法 | |
KR100695028B1 (ko) | 집적회로용 대머신 커패시터 | |
JP3752795B2 (ja) | 半導体記憶装置の製造方法 | |
JP4053226B2 (ja) | 半導体集積回路装置およびその製造方法 | |
KR20000053435A (ko) | 집적회로용 다마스커스 캐패시터 | |
JP4011870B2 (ja) | 半導体集積回路装置の製造方法 | |
JP4336477B2 (ja) | 半導体集積回路装置の製造方法 | |
US6724034B2 (en) | Semiconductor integrated circuit device and manufacturing method which avoids oxidation of silicon plug during thermal treatment of capacitor insulating film | |
JP2001024169A (ja) | 半導体装置およびその製造方法 | |
JP4543357B2 (ja) | 半導体装置の製造方法 | |
JPH11274431A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2000323480A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
JP2002217388A (ja) | 半導体装置の製造方法 | |
JP2001332707A (ja) | 半導体集積回路装置およびその製造方法 | |
KR20050047661A (ko) | 구리 배선 및 커패시터를 포함하는 반도체 장치의 제조방법. | |
JP2000299444A (ja) | 半導体装置およびその製造方法 | |
JP2002076301A (ja) | 半導体集積回路装置の製造方法 | |
JP2002334878A (ja) | 半導体装置の製造方法 | |
JP2005026332A (ja) | メモリ装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040513 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050316 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070906 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |