JP3109449B2 - 多層配線構造の形成方法 - Google Patents
多層配線構造の形成方法Info
- Publication number
- JP3109449B2 JP3109449B2 JP09109291A JP10929197A JP3109449B2 JP 3109449 B2 JP3109449 B2 JP 3109449B2 JP 09109291 A JP09109291 A JP 09109291A JP 10929197 A JP10929197 A JP 10929197A JP 3109449 B2 JP3109449 B2 JP 3109449B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- siof
- intermediate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 41
- 229910020177 SiOF Inorganic materials 0.000 claims description 84
- 239000011737 fluorine Substances 0.000 claims description 38
- 229910052731 fluorine Inorganic materials 0.000 claims description 38
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 36
- 239000007789 gas Substances 0.000 claims description 31
- 238000005530 etching Methods 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 238000001312 dry etching Methods 0.000 claims description 12
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 238000004528 spin coating Methods 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 230000005284 excitation Effects 0.000 claims 2
- XVYIJOWQJOQFBG-UHFFFAOYSA-N triethoxy(fluoro)silane Chemical compound CCO[Si](F)(OCC)OCC XVYIJOWQJOQFBG-UHFFFAOYSA-N 0.000 claims 2
- 239000010410 layer Substances 0.000 description 62
- 239000011229 interlayer Substances 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 11
- 230000015654 memory Effects 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000007888 film coating Substances 0.000 description 3
- 238000009501 film coating Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- -1 fluorine ions Chemical class 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は多層配線構造とその
形成方法に関し、特に層間絶縁膜が低誘電率化されると
共に平坦化される半導体装置の多層配線に関する。
形成方法に関し、特に層間絶縁膜が低誘電率化されると
共に平坦化される半導体装置の多層配線に関する。
【０００２】
【従来の技術】近年の半導体集積回路の微細化および高
集積化にともない、配線ピッチの微細化および多層配線
化が顕著に進行している。このような中で、ロジック系
半導体デバイスにおいては、信号の伝搬遅延の短縮が必
須であるため、層間絶縁膜の低誘電率化が求められる。
そこで、高密度プラズマＣＶＤ（以下、ＨＤＰ−ＣＶＤ
という）装置を用いて成膜時にフッ素含有ガスを導入
し、低誘電率膜であるフッ素含有シリコン酸化膜（以
下、ＳｉＯＦ膜という）を成膜することが検討されてい
る。この低誘電率膜であるＨＤＰ−ＣＶＤのＳｉＯＦ膜
を使用すると、従来のＴＥＯＳ（テトラエチルオルソシ
リケート）等の反応ガスを用いるプラズマ励起ＣＶＤ
（以下、ＰＥ−ＣＶＤという）法で形成したシリコン酸
化膜の場合では、埋設することが難しい０．２５μｍ以
下の配線間スペースへも良好に埋め込むことが可能であ
る。これは、ＨＤＰ−ＣＶＤ法による膜の堆積時、基板
にバイアスを印加し成膜と同時にスパッタエッチングが
行われるためである。ここでは、特に配線上に堆積する
シリコン酸化膜のエッジ部分が選択的にエッチングされ
てその埋め込み性が向上するようになる。
集積化にともない、配線ピッチの微細化および多層配線
化が顕著に進行している。このような中で、ロジック系
半導体デバイスにおいては、信号の伝搬遅延の短縮が必
須であるため、層間絶縁膜の低誘電率化が求められる。
そこで、高密度プラズマＣＶＤ（以下、ＨＤＰ−ＣＶＤ
という）装置を用いて成膜時にフッ素含有ガスを導入
し、低誘電率膜であるフッ素含有シリコン酸化膜（以
下、ＳｉＯＦ膜という）を成膜することが検討されてい
る。この低誘電率膜であるＨＤＰ−ＣＶＤのＳｉＯＦ膜
を使用すると、従来のＴＥＯＳ（テトラエチルオルソシ
リケート）等の反応ガスを用いるプラズマ励起ＣＶＤ
（以下、ＰＥ−ＣＶＤという）法で形成したシリコン酸
化膜の場合では、埋設することが難しい０．２５μｍ以
下の配線間スペースへも良好に埋め込むことが可能であ
る。これは、ＨＤＰ−ＣＶＤ法による膜の堆積時、基板
にバイアスを印加し成膜と同時にスパッタエッチングが
行われるためである。ここでは、特に配線上に堆積する
シリコン酸化膜のエッジ部分が選択的にエッチングされ
てその埋め込み性が向上するようになる。
【０００３】ロジック系半導体デバイスと同様にメモリ
ー系半導体デバイス、特にダイナミックランダムアクセ
スメモリー（ＤＲＡＭ）においても、配線の微細化およ
び多層化が進んでおり、特に層間絶縁膜の埋設性が問題
になっている。しかし、ＨＤＰ−ＣＶＤ装置のような高
密度なプラズマを発生させる装置では、上記のようなス
パッタエッチング効果が大きいため、膜の堆積が非常に
遅く製造コストが高くなる傾向にある。そこで、平行平
板型のＰＥ−ＣＶＤ装置にフッ素系のガスを導入しＳｉ
ＯＦ膜を形成して層間絶縁膜の埋設性を向上させる方法
が検討されている。
ー系半導体デバイス、特にダイナミックランダムアクセ
スメモリー（ＤＲＡＭ）においても、配線の微細化およ
び多層化が進んでおり、特に層間絶縁膜の埋設性が問題
になっている。しかし、ＨＤＰ−ＣＶＤ装置のような高
密度なプラズマを発生させる装置では、上記のようなス
パッタエッチング効果が大きいため、膜の堆積が非常に
遅く製造コストが高くなる傾向にある。そこで、平行平
板型のＰＥ−ＣＶＤ装置にフッ素系のガスを導入しＳｉ
ＯＦ膜を形成して層間絶縁膜の埋設性を向上させる方法
が検討されている。
【０００４】通常、ロジック系半導体デバイスの場合で
は、化学機械的研磨（ＣＭＰ）法による研磨でＳｉＯＦ
膜は簡単に平坦化できる。しかし、メモリー系半導体デ
バイスその中でも特にＤＲＡＭでは、メモリセル部にお
いてＭＯＳトランジスタ上にキャパシタ部を形成する場
合が多い。そして、狭い領域に容量電極の大きな表面積
が得られるように、容量電極部は垂直方向に伸びる傾向
にある。このために、メモリセル部と周辺回路部との段
差が大きくなる。そして、ＣＭＰ法で配線上の層間絶縁
膜を研磨する場合、上記の段差を低減することは難しく
なる。このことについて図６に従って説明する。図６は
ＤＲＡＭの一部を模式化した断面図である。
は、化学機械的研磨（ＣＭＰ）法による研磨でＳｉＯＦ
膜は簡単に平坦化できる。しかし、メモリー系半導体デ
バイスその中でも特にＤＲＡＭでは、メモリセル部にお
いてＭＯＳトランジスタ上にキャパシタ部を形成する場
合が多い。そして、狭い領域に容量電極の大きな表面積
が得られるように、容量電極部は垂直方向に伸びる傾向
にある。このために、メモリセル部と周辺回路部との段
差が大きくなる。そして、ＣＭＰ法で配線上の層間絶縁
膜を研磨する場合、上記の段差を低減することは難しく
なる。このことについて図６に従って説明する。図６は
ＤＲＡＭの一部を模式化した断面図である。
【０００５】図６（ａ）に示すように、半導体基板上に
第１の下地絶縁膜１０１が形成される。そして、メモリ
セル部ではキャパシタ部を被覆するように第２の下地絶
縁膜１０２が形成される。そして、ＤＲＡＭの周辺回路
部には第１の下地絶縁膜１０１表面に配線層１０３が形
成されることになる。また、ＤＲＡＭのメモリセル部に
は第２の絶縁膜１０２上に配線層１０３ａが形成される
ようになる。
第１の下地絶縁膜１０１が形成される。そして、メモリ
セル部ではキャパシタ部を被覆するように第２の下地絶
縁膜１０２が形成される。そして、ＤＲＡＭの周辺回路
部には第１の下地絶縁膜１０１表面に配線層１０３が形
成されることになる。また、ＤＲＡＭのメモリセル部に
は第２の絶縁膜１０２上に配線層１０３ａが形成される
ようになる。
【０００６】以上のようにして段差のあるメモリセル部
と周辺回路部に配設された配線層１０３，１０３ａを被
覆するようにして層間絶縁膜１０４が堆積される。ここ
で、層間絶縁膜１０４はＳｉＯＦ膜である。
と周辺回路部に配設された配線層１０３，１０３ａを被
覆するようにして層間絶縁膜１０４が堆積される。ここ
で、層間絶縁膜１０４はＳｉＯＦ膜である。
【０００７】次に、図６（ｂ）に示すように層間絶縁膜
１０４はＣＭＰ法で研磨される。しかし、周辺回路部の
配線層１０３とメモリセル部の配線層１０３ａとに段差
が形成されているため、メモリセル部の配線層１０３ａ
上の層間絶縁膜１０４が研磨され平坦化しても、周辺回
路部上の層間絶縁膜１０４が研磨されないことが生じ
る。そして、周辺回路部上の層間絶縁膜１０４に配線層
パターンに対応した凹凸が残存するようになる。これ
は、上述したように半導体デバイス構造が微細になると
共により顕著になることである。
１０４はＣＭＰ法で研磨される。しかし、周辺回路部の
配線層１０３とメモリセル部の配線層１０３ａとに段差
が形成されているため、メモリセル部の配線層１０３ａ
上の層間絶縁膜１０４が研磨され平坦化しても、周辺回
路部上の層間絶縁膜１０４が研磨されないことが生じ
る。そして、周辺回路部上の層間絶縁膜１０４に配線層
パターンに対応した凹凸が残存するようになる。これ
は、上述したように半導体デバイス構造が微細になると
共により顕著になることである。
【０００８】以上のような層間絶縁膜の形成方法以外
に、層間絶縁膜上に平坦化膜を積層した後にエッチバッ
クして層間絶縁膜の表面を平坦化する方法がある。ここ
で、平坦化膜としてフォトレジストあるいはＳＯＧ（ス
ピン・オン・グラス）が用いられる。平坦化膜としてフ
ォトレジストを使用する場合については特開平５−２２
６４８０号公報に詳細な説明がある。そこで、ＳＯＧを
平坦化膜としてエッチバックする方法について図７に基
づいて説明する。図７はこのような層間絶縁膜の形成工
程順の断面図である。
に、層間絶縁膜上に平坦化膜を積層した後にエッチバッ
クして層間絶縁膜の表面を平坦化する方法がある。ここ
で、平坦化膜としてフォトレジストあるいはＳＯＧ（ス
ピン・オン・グラス）が用いられる。平坦化膜としてフ
ォトレジストを使用する場合については特開平５−２２
６４８０号公報に詳細な説明がある。そこで、ＳＯＧを
平坦化膜としてエッチバックする方法について図７に基
づいて説明する。図７はこのような層間絶縁膜の形成工
程順の断面図である。
【０００９】図７（ａ）に示すように、シリコン基板２
０１上にシリコン酸化膜等で下地絶縁膜２０２が形成さ
れる。次に、下地絶縁膜２０２上に第１の配線層２０３
が形成されその上部に反射防止膜２０４が積層して形成
される。そして、全体を被覆するように第１の保護絶縁
膜２０５が堆積される。ここで、保護絶縁膜２０５はＰ
Ｅ−ＣＶＤ法で堆積されるシリコン酸化膜である。
０１上にシリコン酸化膜等で下地絶縁膜２０２が形成さ
れる。次に、下地絶縁膜２０２上に第１の配線層２０３
が形成されその上部に反射防止膜２０４が積層して形成
される。そして、全体を被覆するように第１の保護絶縁
膜２０５が堆積される。ここで、保護絶縁膜２０５はＰ
Ｅ−ＣＶＤ法で堆積されるシリコン酸化膜である。
【００１０】次に、保護絶縁膜２０５上にＳｉＯＦ膜２
０６が堆積される。そして、このＳｉＯＦ膜２０６上に
ＳＯＧ膜２０７が形成されてＳｉＯＦ膜２０６の表面が
平坦にされる。
０６が堆積される。そして、このＳｉＯＦ膜２０６上に
ＳＯＧ膜２０７が形成されてＳｉＯＦ膜２０６の表面が
平坦にされる。
【００１１】次に、図７（ｂ）に示すようにＳＯＧ膜２
０７とＳｉＯＦ膜２０６表面とのエッチバックが施され
る。ここで、エッチバックはフッ素系ガスによるドライ
エッチングの方法でなされる。次に、図７（ｃ）に示す
ようにエッチバックされたＳｉＯＦ膜２０６上に第２の
保護絶縁膜２０８が堆積される。ここで、第２の保護絶
縁膜２０８もＰＥ−ＣＶＤ法で形成されるシリコン酸化
膜である。
０７とＳｉＯＦ膜２０６表面とのエッチバックが施され
る。ここで、エッチバックはフッ素系ガスによるドライ
エッチングの方法でなされる。次に、図７（ｃ）に示す
ようにエッチバックされたＳｉＯＦ膜２０６上に第２の
保護絶縁膜２０８が堆積される。ここで、第２の保護絶
縁膜２０８もＰＥ−ＣＶＤ法で形成されるシリコン酸化
膜である。
【００１２】次に、図７（ｄ）に示すように第２の保護
絶縁膜２０８およびＳｉＯＦ膜２０６の所定の領域にス
ルーホール２０９が形成される。そして、第１の配線層
２０３に電気接続する第２の配線層２１０が形成され
る。
絶縁膜２０８およびＳｉＯＦ膜２０６の所定の領域にス
ルーホール２０９が形成される。そして、第１の配線層
２０３に電気接続する第２の配線層２１０が形成され
る。
【００１３】
【発明が解決しようとする課題】上記従来の技術におい
ては、エッチバック工程でＳＯＧ膜のエッチングが進行
し、ＳｉＯＦ膜とＳＯＧ膜とが露出してくると、ＳｉＯ
Ｆ膜表面から出てくるフッ素によりＳＯＧ膜が急速にエ
ッチングされるようになる。
ては、エッチバック工程でＳＯＧ膜のエッチングが進行
し、ＳｉＯＦ膜とＳＯＧ膜とが露出してくると、ＳｉＯ
Ｆ膜表面から出てくるフッ素によりＳＯＧ膜が急速にエ
ッチングされるようになる。
【００１４】このために、ＳｉＯＦ膜上にＳＯＧ膜を形
成しドライエッチングでエッチバックする工程におい
て、ＳｉＯＦ膜の段差を平坦化することが難しくなる。
そして、ＳｉＯＦ膜上に形成される上層配線が断線した
り短絡したりする。あるいは、次工程でのパターン形成
におけるフォトリソグラフィ工程で良好な結像性能が得
られにくくなる。また、ＳｉＯＦ膜成膜後に大気中の水
分やＳＯＧ膜中の水分がＳｉＯＦ膜中に入り込みＳｉＯ
Ｆ膜中に残りやすくなる。このため、ＳｉＯＦ膜中に含
まれる水分量が多くなる。そして、スルーホール内に金
属膜を充填する際に、このような水分がスルーホール側
壁から出てくる。このために、スルーホールでの配線の
抵抗が高くなったり、配線が断線したりするようにな
る。また、このようなＳｉＯＦ膜中の水分量の増加はこ
の膜の比誘電率を増加させ、配線層間の低誘電率化を阻
害するようになる。
成しドライエッチングでエッチバックする工程におい
て、ＳｉＯＦ膜の段差を平坦化することが難しくなる。
そして、ＳｉＯＦ膜上に形成される上層配線が断線した
り短絡したりする。あるいは、次工程でのパターン形成
におけるフォトリソグラフィ工程で良好な結像性能が得
られにくくなる。また、ＳｉＯＦ膜成膜後に大気中の水
分やＳＯＧ膜中の水分がＳｉＯＦ膜中に入り込みＳｉＯ
Ｆ膜中に残りやすくなる。このため、ＳｉＯＦ膜中に含
まれる水分量が多くなる。そして、スルーホール内に金
属膜を充填する際に、このような水分がスルーホール側
壁から出てくる。このために、スルーホールでの配線の
抵抗が高くなったり、配線が断線したりするようにな
る。また、このようなＳｉＯＦ膜中の水分量の増加はこ
の膜の比誘電率を増加させ、配線層間の低誘電率化を阻
害するようになる。
【００１５】本発明の目的は、ＳｉＯＦ膜を層間絶縁膜
として、平坦性に優れ信頼性の高い多層配線構造とその
形成方法を提供することにある。
として、平坦性に優れ信頼性の高い多層配線構造とその
形成方法を提供することにある。
【００１６】
【課題を解決するための手段】このために本発明の多層
配線構造は、半導体基板上に形成された複数の配線層
と、前記複数の配線層の間を埋めるフッ素を含有する酸
化膜と、前記フッ素を含有する酸化膜上に形成され表面
が平坦化されたフッ素を含まない酸化膜とを有する。
配線構造は、半導体基板上に形成された複数の配線層
と、前記複数の配線層の間を埋めるフッ素を含有する酸
化膜と、前記フッ素を含有する酸化膜上に形成され表面
が平坦化されたフッ素を含まない酸化膜とを有する。
【００１７】あるいは、本発明の多層配線構造は、半導
体基板上に形成された複数の配線層と、前記複数の配線
層の間を埋めるフッ素を含有する酸化膜と、前記フッ素
を含有する酸化膜上にプラズマＣＶＤ法で形成され表面
が平坦化されたフッ素を含まない酸化膜と、前記フッ素
を含まない酸化膜上に形成されるようになるＳＯＧ膜と
を有する。ここで、前記フッ素を含有する酸化膜中のフ
ッ素濃度は１０ａｔ％を越えないように形成されてい
る。
体基板上に形成された複数の配線層と、前記複数の配線
層の間を埋めるフッ素を含有する酸化膜と、前記フッ素
を含有する酸化膜上にプラズマＣＶＤ法で形成され表面
が平坦化されたフッ素を含まない酸化膜と、前記フッ素
を含まない酸化膜上に形成されるようになるＳＯＧ膜と
を有する。ここで、前記フッ素を含有する酸化膜中のフ
ッ素濃度は１０ａｔ％を越えないように形成されてい
る。
【００１８】本発明の多層配線構造の形成方法は、半導
体基板上に絶縁膜を介して第１の配線層を形成する工程
と、フッ素を含有する酸化膜であるＳｉＯＦ膜を成膜す
る工程と、フッ素を含まない酸化膜である中間絶縁膜を
成膜する工程と、ＳＯＧ塗布溶液を全面に回転塗布しＳ
ＯＧ膜を形成して前記中間絶縁膜の表面を平坦化する工
程と、前記ＳＯＧ膜および中間絶縁膜表面をフッ素系ガ
スでのドライエッチングでエッチバックする工程と、所
定位置に前記第１の配線層に達するスルーホールを形成
する工程と、前記第１の配線層に電気接続する第２の配
線層を形成する工程とを含む。
体基板上に絶縁膜を介して第１の配線層を形成する工程
と、フッ素を含有する酸化膜であるＳｉＯＦ膜を成膜す
る工程と、フッ素を含まない酸化膜である中間絶縁膜を
成膜する工程と、ＳＯＧ塗布溶液を全面に回転塗布しＳ
ＯＧ膜を形成して前記中間絶縁膜の表面を平坦化する工
程と、前記ＳＯＧ膜および中間絶縁膜表面をフッ素系ガ
スでのドライエッチングでエッチバックする工程と、所
定位置に前記第１の配線層に達するスルーホールを形成
する工程と、前記第１の配線層に電気接続する第２の配
線層を形成する工程とを含む。
【００１９】ここで、前記ＳｉＯＦ膜と前記中間絶縁膜
とは同一の成膜装置内で連続して堆積される。あるい
は、前記エッチバックの工程後にシリコン酸化膜が全面
に成膜される。あるいは、前記第１の配線上にＳｉＯＦ
膜を形成する前に前記第１の配線層がシリコン酸化膜で
被覆される。
とは同一の成膜装置内で連続して堆積される。あるい
は、前記エッチバックの工程後にシリコン酸化膜が全面
に成膜される。あるいは、前記第１の配線上にＳｉＯＦ
膜を形成する前に前記第１の配線層がシリコン酸化膜で
被覆される。
【００２０】そして、前記ＳｉＯＦ酸化膜、中間絶縁膜
およびシリコン酸化膜は平行平板型のＰＥ−ＣＶＤ装置
あるいは、高密度プラズマ装置を用いて形成される。ま
た、前記ＳｉＯＦ膜はシラン系ガス或いはＴＥＯＳと、
フッ素系ガス或いはＴＥＦＳ（トリエトキシフルオロソ
ラン）と、酸素をソースガスとして形成される。
およびシリコン酸化膜は平行平板型のＰＥ−ＣＶＤ装置
あるいは、高密度プラズマ装置を用いて形成される。ま
た、前記ＳｉＯＦ膜はシラン系ガス或いはＴＥＯＳと、
フッ素系ガス或いはＴＥＦＳ（トリエトキシフルオロソ
ラン）と、酸素をソースガスとして形成される。
【００２１】また、前記フッ素系ガスとしてＣＦ4 、Ｃ
2 Ｆ6 、ＮＦ3 、ＳｉＦ4 等が使用される。そして、前
記エッチバックの工程において、配線層間に形成される
領域に埋め込まれたＳＯＧ膜が残存するようにドライエ
ッチングがなされる。あるいは、前記エッチバックの工
程において、前記第１の配線層上の前記ＳｉＯＦ膜が現
れる前にドライエッチングが終了し、前記ＳｉＯＦ膜上
に前記中間絶縁膜が残存するようになる。そして、前記
エッチバックの工程において、前記ＳＯＧ膜および中間
絶縁膜表面のエッチング速度が同一になるように設定さ
れる。
2 Ｆ6 、ＮＦ3 、ＳｉＦ4 等が使用される。そして、前
記エッチバックの工程において、配線層間に形成される
領域に埋め込まれたＳＯＧ膜が残存するようにドライエ
ッチングがなされる。あるいは、前記エッチバックの工
程において、前記第１の配線層上の前記ＳｉＯＦ膜が現
れる前にドライエッチングが終了し、前記ＳｉＯＦ膜上
に前記中間絶縁膜が残存するようになる。そして、前記
エッチバックの工程において、前記ＳＯＧ膜および中間
絶縁膜表面のエッチング速度が同一になるように設定さ
れる。
【００２２】このように本発明では、配線層上にＳｉＯ
Ｆ膜が形成され、このＳｉＯＦ膜上にフッ素を含まない
酸化膜すなわち中間絶縁膜が形成され、この中間絶縁膜
上に平坦化膜であるＳＯＧ膜等が形成される。
Ｆ膜が形成され、このＳｉＯＦ膜上にフッ素を含まない
酸化膜すなわち中間絶縁膜が形成され、この中間絶縁膜
上に平坦化膜であるＳＯＧ膜等が形成される。
【００２３】ここで、中間絶縁膜は次のような２つの大
きな機能を有している。すなわち、その第１はＳＯＧ膜
等の平坦化膜を用いるエッチバックの精度を大幅に向上
させることである。これは、中間絶縁膜７にフッ素が含
まれていないため、エッチバック工程で平坦化膜と中間
絶縁膜のエッチング速度が容易に同程度にできるように
なるためである。
きな機能を有している。すなわち、その第１はＳＯＧ膜
等の平坦化膜を用いるエッチバックの精度を大幅に向上
させることである。これは、中間絶縁膜７にフッ素が含
まれていないため、エッチバック工程で平坦化膜と中間
絶縁膜のエッチング速度が容易に同程度にできるように
なるためである。
【００２４】そして、その第２は、吸湿性の高いＳｉＯ
Ｆ膜中に水分が進入するのを防止するようになることで
ある。このために、ＳｉＯＦ膜の誘電率の上昇するのが
防止され、スルーホール部の配線のこのような水分によ
る腐食は無くなる。
Ｆ膜中に水分が進入するのを防止するようになることで
ある。このために、ＳｉＯＦ膜の誘電率の上昇するのが
防止され、スルーホール部の配線のこのような水分によ
る腐食は無くなる。
【００２５】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１と図２に基づいて説明する。図１および図２は本
発明の製造工程順の断面図である。なお、本発明の多層
配線構造についてはこの製造工程の中で説明される。
を図１と図２に基づいて説明する。図１および図２は本
発明の製造工程順の断面図である。なお、本発明の多層
配線構造についてはこの製造工程の中で説明される。
【００２６】図１（ａ）に示すように、従来の技術と同
様にシリコン基板１上に下地絶縁膜２が形成される。次
に、下地絶縁膜２上に第１のバリア層３、第１の配線層
４および反射防止膜５の積層した配線層が形成される。
そして、全体を被覆するように膜厚が３００〜８００ｎ
ｍのＳｉＯＦ膜６が堆積される。ここで、ＳｉＯＦ膜６
は次のようにして堆積される。
様にシリコン基板１上に下地絶縁膜２が形成される。次
に、下地絶縁膜２上に第１のバリア層３、第１の配線層
４および反射防止膜５の積層した配線層が形成される。
そして、全体を被覆するように膜厚が３００〜８００ｎ
ｍのＳｉＯＦ膜６が堆積される。ここで、ＳｉＯＦ膜６
は次のようにして堆積される。
【００２７】すなわち、ＳｉＯＦ膜６は通常の平行平板
型ＰＥ−ＣＶＤ装置にＴＥＯＳあるいはＳｉＨ4 系のガ
スとフッ素系のガス（例えばＣ2 Ｆ6 、ＴＥＦＳ等のガ
ス）、酸素、ヘリウムの混合ガスを反応ガスとして成膜
される。ここで、ＴＥＯＳとＣ2 Ｆ6 を使用する場合の
ＳｉＯＦ膜中のフッ素濃度は、成膜時のＰＥ−ＣＶＤ装
置のパワー（ＲＦパワー）、基板温度、混合ガス流量比
等で２〜１０ａｔ％になるように調整する。このＳｉＯ
Ｆ膜中のフッ素濃度については図３に基づきその効果の
ところで後述される。
型ＰＥ−ＣＶＤ装置にＴＥＯＳあるいはＳｉＨ4 系のガ
スとフッ素系のガス（例えばＣ2 Ｆ6 、ＴＥＦＳ等のガ
ス）、酸素、ヘリウムの混合ガスを反応ガスとして成膜
される。ここで、ＴＥＯＳとＣ2 Ｆ6 を使用する場合の
ＳｉＯＦ膜中のフッ素濃度は、成膜時のＰＥ−ＣＶＤ装
置のパワー（ＲＦパワー）、基板温度、混合ガス流量比
等で２〜１０ａｔ％になるように調整する。このＳｉＯ
Ｆ膜中のフッ素濃度については図３に基づきその効果の
ところで後述される。
【００２８】なお、具体的な成膜条件としては、ＴＥＯ
Ｓ原料ガスを５０〜２００ＳＣＣＭ、Ｃ2 Ｆ6 ガスを３
００〜６００ＳＣＣＭ、酸素ガスを５００〜２０００Ｓ
ＣＣＭ、ヘリウムガスを５００〜２５００ＳＣＣＭ、Ｒ
Ｆパワーを８００〜１０００Ｗ、基板温度を３００〜４
００℃で調整する。また、ＴＥＯＳとＴＥＦＳを使用す
る場合は、ＴＥＯＳ原料ガスを５０〜１５０ＳＣＣＭ、
ＴＥＦＳガスを１０〜１００ＳＣＣＭ、酸素ガスを５０
０〜２０００ＳＣＣＭ、ヘリウムガスを５００〜２５０
０ＳＣＣＭ、ＲＦパワーを４００〜８００Ｗ、基板温度
を３００〜４００℃で調整する。
Ｓ原料ガスを５０〜２００ＳＣＣＭ、Ｃ2 Ｆ6 ガスを３
００〜６００ＳＣＣＭ、酸素ガスを５００〜２０００Ｓ
ＣＣＭ、ヘリウムガスを５００〜２５００ＳＣＣＭ、Ｒ
Ｆパワーを８００〜１０００Ｗ、基板温度を３００〜４
００℃で調整する。また、ＴＥＯＳとＴＥＦＳを使用す
る場合は、ＴＥＯＳ原料ガスを５０〜１５０ＳＣＣＭ、
ＴＥＦＳガスを１０〜１００ＳＣＣＭ、酸素ガスを５０
０〜２０００ＳＣＣＭ、ヘリウムガスを５００〜２５０
０ＳＣＣＭ、ＲＦパワーを４００〜８００Ｗ、基板温度
を３００〜４００℃で調整する。
【００２９】続いて、同一の平行平板型ＰＥ−ＣＶＤ装
置内で、ＴＥＯＳガスを反応ガスとして上記のＳｉＯＦ
膜６上に中間絶縁膜７が形成される。ここで、この中間
絶縁膜７は膜厚が５００ｎｍ程度のフッ素を含まないシ
リコン酸化膜である。
置内で、ＴＥＯＳガスを反応ガスとして上記のＳｉＯＦ
膜６上に中間絶縁膜７が形成される。ここで、この中間
絶縁膜７は膜厚が５００ｎｍ程度のフッ素を含まないシ
リコン酸化膜である。
【００３０】ここで、ＳｉＯＦ膜６が堆積された時点で
は、第１の配線層４ａ，４ｂ間のように配線間スペース
が狭いところでは、ＳｉＯＦ膜６表面の段差はなくほぼ
平坦になっているが、第１の配線層４，４ａ間のように
配線間スペースが広い部分や孤立配線層に近いところで
は、配線層の膜厚とほぼ同程度の段差が生じる。
は、第１の配線層４ａ，４ｂ間のように配線間スペース
が狭いところでは、ＳｉＯＦ膜６表面の段差はなくほぼ
平坦になっているが、第１の配線層４，４ａ間のように
配線間スペースが広い部分や孤立配線層に近いところで
は、配線層の膜厚とほぼ同程度の段差が生じる。
【００３１】なお、ＳｉＯＦ膜６は堆積と同時に添加ガ
スのＣ2 Ｆ6 から発生するフッ素ラジカルやフッ素イオ
ンよるエッチングも同時に進行する。そして、このエッ
チングは配線層上の肩部で速いため、ＳｉＯＦ膜６は
０．２５μｍ程度の配線間スペースでも隙間無く良好に
埋設されるようになる。しかし、ＳｉＯＦ膜６の膜厚が
３００ｎｍより薄いと、配線層間をＳｉＯＦ膜６で埋め
込むことができない場所において段差肩部のエッチング
が不十分となる。そして、ＳｉＯＦ膜６で埋め込まれて
いない配線層間にボイドが形成されてしまう。また、Ｓ
ｉＯＦ膜６の膜厚が８００ｎｍより厚くなると、ＳｉＯ
Ｆ膜６は第１の配線層４，４ａ，４ｂ上にそのままそっ
くり残るため第１の配線層上の膜厚が厚くなり過ぎる。
以上のことから、ＳｉＯＦ膜６の膜厚は３００〜８００
ｎｍとするのが望ましい。
スのＣ2 Ｆ6 から発生するフッ素ラジカルやフッ素イオ
ンよるエッチングも同時に進行する。そして、このエッ
チングは配線層上の肩部で速いため、ＳｉＯＦ膜６は
０．２５μｍ程度の配線間スペースでも隙間無く良好に
埋設されるようになる。しかし、ＳｉＯＦ膜６の膜厚が
３００ｎｍより薄いと、配線層間をＳｉＯＦ膜６で埋め
込むことができない場所において段差肩部のエッチング
が不十分となる。そして、ＳｉＯＦ膜６で埋め込まれて
いない配線層間にボイドが形成されてしまう。また、Ｓ
ｉＯＦ膜６の膜厚が８００ｎｍより厚くなると、ＳｉＯ
Ｆ膜６は第１の配線層４，４ａ，４ｂ上にそのままそっ
くり残るため第１の配線層上の膜厚が厚くなり過ぎる。
以上のことから、ＳｉＯＦ膜６の膜厚は３００〜８００
ｎｍとするのが望ましい。
【００３２】そして、このようなＳｉＯＦ膜６上に中間
絶縁膜７が堆積された時点では、このような段差はある
程度軽減されるようになる。
絶縁膜７が堆積された時点では、このような段差はある
程度軽減されるようになる。
【００３３】次に、図１（ｂ）に示すようにこの中間絶
縁膜７上に膜厚が２００ｎｍ程度のＳＯＧ膜８が形成さ
れて中間絶縁膜７の表面が完全に平坦化されるようにな
る。ここで、ＳＯＧ膜８は無機系のＳＯＧ膜塗布液の回
転塗布とその後の焼成で形成される。なお、１回のＳＯ
Ｇ膜塗布液で段差がなくならない場合には、ＳＯＧ膜は
複数回の塗布と焼成を経て形成される。
縁膜７上に膜厚が２００ｎｍ程度のＳＯＧ膜８が形成さ
れて中間絶縁膜７の表面が完全に平坦化されるようにな
る。ここで、ＳＯＧ膜８は無機系のＳＯＧ膜塗布液の回
転塗布とその後の焼成で形成される。なお、１回のＳＯ
Ｇ膜塗布液で段差がなくならない場合には、ＳＯＧ膜は
複数回の塗布と焼成を経て形成される。
【００３４】次に、図１（ｃ）に示すように、フッ素系
ガス（例えば、ＣＨＦ3 、ＣＦ4 、Ｃ2 Ｆ6 、ＮＦ3 、
ＳｉＦ4等）を用いて、ＳＯＧ膜８および中間絶縁膜７
表面がドライエッチングでエッチバックされる。具体的
には、Ｃ2 Ｆ6 ガス流量を１０〜３０ＳＣＣＭ，ヘリウ
ムガス流量を１００ＳＣＣＭ程度にガス圧力を２００〜
３００Ｐａとし、エッチングパワーを３５０〜４００ワ
ットにしてエッチバックを行う。このような条件にすれ
ば、中間絶縁膜７とＳＯＧ膜８のエッチング速度には大
きな差がないため一様なエッチバックが進行し、図１
（ｃ）に示すように完全に平坦な表面が形成される。こ
のエッチバック工程では、まず、第１の配線層上部の膜
厚の薄いＳＯＧ膜部がエッチング除去されその下の中間
絶縁膜７の表面が現れる。そして、エッチバックは中間
絶縁膜７が所望の膜厚になるまで継続される。最終的に
は、第１の配線層間にはＳＯＧ膜８が残るようになる。
このように中間絶縁膜７は、ＳＯＧ膜８を用いるエッチ
バックの精度を大幅に向上させる。ここで、中間絶縁膜
７とＳＯＧ膜８のエッチング速度が同一になるように設
定されると平坦化の精度が大幅に向上する。
ガス（例えば、ＣＨＦ3 、ＣＦ4 、Ｃ2 Ｆ6 、ＮＦ3 、
ＳｉＦ4等）を用いて、ＳＯＧ膜８および中間絶縁膜７
表面がドライエッチングでエッチバックされる。具体的
には、Ｃ2 Ｆ6 ガス流量を１０〜３０ＳＣＣＭ，ヘリウ
ムガス流量を１００ＳＣＣＭ程度にガス圧力を２００〜
３００Ｐａとし、エッチングパワーを３５０〜４００ワ
ットにしてエッチバックを行う。このような条件にすれ
ば、中間絶縁膜７とＳＯＧ膜８のエッチング速度には大
きな差がないため一様なエッチバックが進行し、図１
（ｃ）に示すように完全に平坦な表面が形成される。こ
のエッチバック工程では、まず、第１の配線層上部の膜
厚の薄いＳＯＧ膜部がエッチング除去されその下の中間
絶縁膜７の表面が現れる。そして、エッチバックは中間
絶縁膜７が所望の膜厚になるまで継続される。最終的に
は、第１の配線層間にはＳＯＧ膜８が残るようになる。
このように中間絶縁膜７は、ＳＯＧ膜８を用いるエッチ
バックの精度を大幅に向上させる。ここで、中間絶縁膜
７とＳＯＧ膜８のエッチング速度が同一になるように設
定されると平坦化の精度が大幅に向上する。
【００３５】次に、図２（ａ）に示すように全面に上層
絶縁膜９が堆積される。この上層絶縁膜９は膜厚が２０
０程度のシリコン酸化膜である。ＳＯＧ膜８上に接して
配線層が形成されるとＳＯＧ膜８中の不純物や水分の影
響により配線層に腐食が発生したり剥がれたりすること
があるが、この上層絶縁膜９はこれらの悪影響を防ぐよ
うになる。なお、この時点で配線段差が十分に解消され
ていない場合には、再びＳＯＧ膜が塗布され、エッチバ
ック工程が繰り返されて更なる平坦化がなされる。
絶縁膜９が堆積される。この上層絶縁膜９は膜厚が２０
０程度のシリコン酸化膜である。ＳＯＧ膜８上に接して
配線層が形成されるとＳＯＧ膜８中の不純物や水分の影
響により配線層に腐食が発生したり剥がれたりすること
があるが、この上層絶縁膜９はこれらの悪影響を防ぐよ
うになる。なお、この時点で配線段差が十分に解消され
ていない場合には、再びＳＯＧ膜が塗布され、エッチバ
ック工程が繰り返されて更なる平坦化がなされる。
【００３６】その後は、図２（ｂ）に示すように周知の
フォトリソグラフィ技術およびエッチング技術により、
第１の配線層４，４ａ，４ｂ上のＳｉＯＦ膜３と中間絶
縁膜７および上層絶縁膜９にスルーホール１０が形成さ
れる。続いて、第２のバリア層１１がチタン系金属のス
パッタ法やＣＶＤ法で形成される。そして、タングステ
ン（Ｗ）等の金属が４５０℃程度での減圧ＣＶＤ法で堆
積された後、スルーホール１０内にのみにＷが残るまで
エッチバックが施され金属プラグ１２が形成される。こ
の金属プラグ上に第２の配線層１３が公知の技術により
形成される。さらに多層化する場合は、先述した工程が
繰り返される。
フォトリソグラフィ技術およびエッチング技術により、
第１の配線層４，４ａ，４ｂ上のＳｉＯＦ膜３と中間絶
縁膜７および上層絶縁膜９にスルーホール１０が形成さ
れる。続いて、第２のバリア層１１がチタン系金属のス
パッタ法やＣＶＤ法で形成される。そして、タングステ
ン（Ｗ）等の金属が４５０℃程度での減圧ＣＶＤ法で堆
積された後、スルーホール１０内にのみにＷが残るまで
エッチバックが施され金属プラグ１２が形成される。こ
の金属プラグ上に第２の配線層１３が公知の技術により
形成される。さらに多層化する場合は、先述した工程が
繰り返される。
【００３７】なお、本実施の形態では、ＳｉＯＦ膜が平
行平板型のＰＥ−ＣＶＤ装置で成膜される例が示された
が、ＳｉＯＦ膜の形成方法はこれに限定するものではな
く、通常のＩＣＰやＥＣＲ等の高密度プラズマ発生源を
用いたＨＤＰ−ＣＶＤ装置で形成する場合でもよい。
行平板型のＰＥ−ＣＶＤ装置で成膜される例が示された
が、ＳｉＯＦ膜の形成方法はこれに限定するものではな
く、通常のＩＣＰやＥＣＲ等の高密度プラズマ発生源を
用いたＨＤＰ−ＣＶＤ装置で形成する場合でもよい。
【００３８】上記実施の形態で用いられる中間絶縁膜７
の機能は先述したようにＳＯＧ膜８を用いるエッチバッ
クの精度を大幅に向上させることである。これが可能に
なる理由は、中間絶縁膜７にフッ素が含まれていないた
め、エッチバック工程でＳＯＧ膜８と中間絶縁膜７のエ
ッチング速度が容易に同程度にできるようになるためで
ある。そして、この中間絶縁膜の別の機能は、水分の量
が多いＳＯＧ膜からＳｉＯＦ膜中に水分が進入するのを
防止することである。このために、ＳｉＯＦ膜の比誘電
率の上昇が防止され、スルーホール部の配線のこのよう
な水分による腐食はなくなる。
の機能は先述したようにＳＯＧ膜８を用いるエッチバッ
クの精度を大幅に向上させることである。これが可能に
なる理由は、中間絶縁膜７にフッ素が含まれていないた
め、エッチバック工程でＳＯＧ膜８と中間絶縁膜７のエ
ッチング速度が容易に同程度にできるようになるためで
ある。そして、この中間絶縁膜の別の機能は、水分の量
が多いＳＯＧ膜からＳｉＯＦ膜中に水分が進入するのを
防止することである。このために、ＳｉＯＦ膜の比誘電
率の上昇が防止され、スルーホール部の配線のこのよう
な水分による腐食はなくなる。
【００３９】しかし、上記のようなＳｉＯＦ膜６では、
フッ素濃度が増大するとその吸湿性が高くなる。そし
て、中間絶縁膜７中に水分があるとそれが吸収されＳｉ
ＯＦ膜の誘電率が高くなってしまう。そこで、発明者は
ＳｉＯＦ膜中のフッ素濃度とその吸湿性について検討し
た。
フッ素濃度が増大するとその吸湿性が高くなる。そし
て、中間絶縁膜７中に水分があるとそれが吸収されＳｉ
ＯＦ膜の誘電率が高くなってしまう。そこで、発明者は
ＳｉＯＦ膜中のフッ素濃度とその吸湿性について検討し
た。
【００４０】図３は、ＳｉＯＦ膜の吸湿量とフッ素濃度
の関係を示す。ここで、ＳｉＯＦ膜は実施の形態で説明
した方法で形成された。また、吸湿量は、成膜後大気中
に１日中放置した後の吸水量の重さ変化で測定された。
の関係を示す。ここで、ＳｉＯＦ膜は実施の形態で説明
した方法で形成された。また、吸湿量は、成膜後大気中
に１日中放置した後の吸水量の重さ変化で測定された。
【００４１】図３から判るように、ＳｉＯＦ膜中のフッ
素濃度が１０ａｔ％を越えるとこの膜の吸湿量は急激の
増大するようになる。このことは、上記の実施の形態の
ように水分が多く含まれる中間絶縁膜の場合には、Ｓｉ
ＯＦ膜中のフッ素濃度が１０ａｔ％以下になるように設
定するのがよいことを示す。
素濃度が１０ａｔ％を越えるとこの膜の吸湿量は急激の
増大するようになる。このことは、上記の実施の形態の
ように水分が多く含まれる中間絶縁膜の場合には、Ｓｉ
ＯＦ膜中のフッ素濃度が１０ａｔ％以下になるように設
定するのがよいことを示す。
【００４２】次に、本発明の第２の実施の形態を図４に
基づいて説明する。図４はこの実施の形態の主な製造工
程順の断面図である。なお、図４で本発明の第１の実施
の形態と同一のものは同一符号で示される。
基づいて説明する。図４はこの実施の形態の主な製造工
程順の断面図である。なお、図４で本発明の第１の実施
の形態と同一のものは同一符号で示される。
【００４３】図４（ａ）に示すように、シリコン基板１
上に下地絶縁膜２が形成される。そして、第１の実施の
形態と同様に、第１のバリア層３、第１の配線層４およ
び反射防止膜５の積層した配線層が形成される。また、
全体を被覆するように膜厚が４００ｎｍ程度のＳｉＯＦ
膜６が堆積される。ここで、ＳｉＯＦ膜６は第１の実施
の形態で説明したのと同様の方法で堆積される。但し、
この場合にはＳｉＯＦ膜６に含まれるフッ素の濃度は１
０ａｔ％を越えるようになってもよい。
上に下地絶縁膜２が形成される。そして、第１の実施の
形態と同様に、第１のバリア層３、第１の配線層４およ
び反射防止膜５の積層した配線層が形成される。また、
全体を被覆するように膜厚が４００ｎｍ程度のＳｉＯＦ
膜６が堆積される。ここで、ＳｉＯＦ膜６は第１の実施
の形態で説明したのと同様の方法で堆積される。但し、
この場合にはＳｉＯＦ膜６に含まれるフッ素の濃度は１
０ａｔ％を越えるようになってもよい。
【００４４】次に、このＳｉＯＦ膜６上に中間絶縁膜７
ａが堆積される。ここで、中間絶縁膜７ａは膜厚が１０
００ｎｍ程度のシリコン酸化膜である。このシリコン酸
化膜は、ＳｉＯＦ膜６を成膜した平行平板型ＰＥ−ＣＶ
Ｄ装置内で連続して、ＳｉＨ4 とＮ2 Ｏの混合ガスを反
応ガスとしＩｎ−Ｓｉｔｕに形成される。この場合に
は、水分および水酸基は中間絶縁膜７ａに含まれない。
しかし、中間絶縁膜７ａの成膜時のカバレッジは中間絶
縁膜７のそれに比べて悪くなる。
ａが堆積される。ここで、中間絶縁膜７ａは膜厚が１０
００ｎｍ程度のシリコン酸化膜である。このシリコン酸
化膜は、ＳｉＯＦ膜６を成膜した平行平板型ＰＥ−ＣＶ
Ｄ装置内で連続して、ＳｉＨ4 とＮ2 Ｏの混合ガスを反
応ガスとしＩｎ−Ｓｉｔｕに形成される。この場合に
は、水分および水酸基は中間絶縁膜７ａに含まれない。
しかし、中間絶縁膜７ａの成膜時のカバレッジは中間絶
縁膜７のそれに比べて悪くなる。
【００４５】次に、図４（ｂ）に示すようにこの中間絶
縁膜７ａ上に膜厚が５００ｎｍ程度のＳＯＧ膜８ａが形
成されて中間絶縁膜７ａの表面が完全に平坦化されるよ
うになる。ここで、ＳＯＧ膜８ａは有機系のＳＯＧ膜塗
布液の回転塗布とその後の焼成で形成される。
縁膜７ａ上に膜厚が５００ｎｍ程度のＳＯＧ膜８ａが形
成されて中間絶縁膜７ａの表面が完全に平坦化されるよ
うになる。ここで、ＳＯＧ膜８ａは有機系のＳＯＧ膜塗
布液の回転塗布とその後の焼成で形成される。
【００４６】次に、図４（ｃ）に示すように、ＣＦ4 と
微量の酸素との混合ガスを用いて、ＳＯＧ膜８ａおよび
中間絶縁膜７ａ表面がドライエッチングでエッチバック
される。このエッチバック工程では、まず、第１の配線
層４，４ａ，４ｂ上部の膜厚の薄いＳＯＧ膜がエッチン
グ除去されその下の中間絶縁膜７ａの表面が現れる。そ
して、エッチバックは中間絶縁膜７ａが所望の膜厚にな
るまで継続されＳＯＧ膜８ａは全て除去される。このエ
ッチバック工程では、ＳＯＧ膜８ａのエッチング速度が
中間絶縁膜７ａのそれより少し大きくなるように設定さ
れる。
微量の酸素との混合ガスを用いて、ＳＯＧ膜８ａおよび
中間絶縁膜７ａ表面がドライエッチングでエッチバック
される。このエッチバック工程では、まず、第１の配線
層４，４ａ，４ｂ上部の膜厚の薄いＳＯＧ膜がエッチン
グ除去されその下の中間絶縁膜７ａの表面が現れる。そ
して、エッチバックは中間絶縁膜７ａが所望の膜厚にな
るまで継続されＳＯＧ膜８ａは全て除去される。このエ
ッチバック工程では、ＳＯＧ膜８ａのエッチング速度が
中間絶縁膜７ａのそれより少し大きくなるように設定さ
れる。
【００４７】以下、図２（ｂ）に基づいて説明した第１
の実施の形態と同様に、スルーホール、第２のバリア
層、金属プラグおよび第２の配線層が形成される。
の実施の形態と同様に、スルーホール、第２のバリア
層、金属プラグおよび第２の配線層が形成される。
【００４８】膜厚が５００ｎｍ程度の第１の配線層上の
ＳｉＯＦ膜上にＳＯＧ膜を形成し、エッチバック後、さ
らにシリコン酸化膜を形成するような従来の技術で層間
絶縁膜を形成した場合、Ｗプラグでスルーホールを充填
すると、直径０．６μｍのスルーホールまではほぼ１０
０％の良品率で形成可能であったが、それより小さいス
ルーホールでは不良が発生した。この不良率は直径の小
さいスルーホールで大きい。これは、スルーホール開口
後のＷプラグの形成の際ＳｉＯＦ膜中に大気やＳＯＧ膜
から入り込んだ水分が、スルーホール側壁に露出してい
るＳｉＯＦ膜からＷの下地膜としてＴｉＮ／Ｔｉをスパ
ッタ法により形成する時や、その上にＷをＣＶＤ法によ
り形成する時に放出されてＴｉ，ＴｉＮ，Ｗを酸化した
り成膜が行えなくなったためである。
ＳｉＯＦ膜上にＳＯＧ膜を形成し、エッチバック後、さ
らにシリコン酸化膜を形成するような従来の技術で層間
絶縁膜を形成した場合、Ｗプラグでスルーホールを充填
すると、直径０．６μｍのスルーホールまではほぼ１０
０％の良品率で形成可能であったが、それより小さいス
ルーホールでは不良が発生した。この不良率は直径の小
さいスルーホールで大きい。これは、スルーホール開口
後のＷプラグの形成の際ＳｉＯＦ膜中に大気やＳＯＧ膜
から入り込んだ水分が、スルーホール側壁に露出してい
るＳｉＯＦ膜からＷの下地膜としてＴｉＮ／Ｔｉをスパ
ッタ法により形成する時や、その上にＷをＣＶＤ法によ
り形成する時に放出されてＴｉ，ＴｉＮ，Ｗを酸化した
り成膜が行えなくなったためである。
【００４９】これに対して、同一のＰＥ−ＣＶＤ装置内
でＳｉＯＦ膜、中間絶縁膜７ａを連続形成した後ＳＯＧ
膜を形成し、エッチバックを行いこのＳＯＧ膜を完全に
除去し、第１の配線上の層間絶縁膜の膜厚を従来の技術
と同じくし、Ｗプラグでスルーホールを充填した場合
は、直径０．４μｍのスルーホールにおいても良品率は
ほぼ１００％であった。これは、ＳｉＯＦ膜の成膜後に
大気やＳＯＧ膜に触れることが無くＳｉＯＦ膜中にはほ
とんど水分が含まれないためである。さらに、ＳｉＯＦ
膜中に水分が含まれると比誘電率が上昇するが、本発明
の方法では水分によるこの比誘電率の上昇はなく、Ｓｉ
ＯＦ膜本来の比誘電率が維持され配線容量も小さくでき
るようになる。
でＳｉＯＦ膜、中間絶縁膜７ａを連続形成した後ＳＯＧ
膜を形成し、エッチバックを行いこのＳＯＧ膜を完全に
除去し、第１の配線上の層間絶縁膜の膜厚を従来の技術
と同じくし、Ｗプラグでスルーホールを充填した場合
は、直径０．４μｍのスルーホールにおいても良品率は
ほぼ１００％であった。これは、ＳｉＯＦ膜の成膜後に
大気やＳＯＧ膜に触れることが無くＳｉＯＦ膜中にはほ
とんど水分が含まれないためである。さらに、ＳｉＯＦ
膜中に水分が含まれると比誘電率が上昇するが、本発明
の方法では水分によるこの比誘電率の上昇はなく、Ｓｉ
ＯＦ膜本来の比誘電率が維持され配線容量も小さくでき
るようになる。
【００５０】次に、本発明の第３の実施の形態を図５に
基づいて説明する。図５はこの実施の形態の主な製造工
程の断面図である。なお、図５で本発明の第２の実施の
形態と同一のものは同一符号で示される。
基づいて説明する。図５はこの実施の形態の主な製造工
程の断面図である。なお、図５で本発明の第２の実施の
形態と同一のものは同一符号で示される。
【００５１】図５に示すように、シリコン基板１上に下
地絶縁膜２が形成される。そして、第２の実施の形態と
同様に、第１のバリア層３、第１の配線層４および反射
防止膜５の積層した配線層が形成される。
地絶縁膜２が形成される。そして、第２の実施の形態と
同様に、第１のバリア層３、第１の配線層４および反射
防止膜５の積層した配線層が形成される。
【００５２】そして、この積層した配線層と下地絶縁膜
２を被覆するように保護絶縁膜１４が形成される。ここ
で、保護絶縁膜１４はＳｉＨ4 とＮ2 Ｏの混合ガスを反
応ガスとするＰＥ−ＣＶＤ法で堆積される膜厚が１００
ｎｍ以下のシリコン酸化膜である。次に、全体を被覆す
るように膜厚が３００ｎｍ程度のＳｉＯＦ膜６が堆積さ
れる。ここで、第２の実施の形態で説明したのと同様
に、ＳｉＯＦ膜６に含まれるフッ素の濃度は１０ａｔ％
を越えるように形成される。
２を被覆するように保護絶縁膜１４が形成される。ここ
で、保護絶縁膜１４はＳｉＨ4 とＮ2 Ｏの混合ガスを反
応ガスとするＰＥ−ＣＶＤ法で堆積される膜厚が１００
ｎｍ以下のシリコン酸化膜である。次に、全体を被覆す
るように膜厚が３００ｎｍ程度のＳｉＯＦ膜６が堆積さ
れる。ここで、第２の実施の形態で説明したのと同様
に、ＳｉＯＦ膜６に含まれるフッ素の濃度は１０ａｔ％
を越えるように形成される。
【００５３】次に、このＳｉＯＦ膜６上に中間絶縁膜７
ａが堆積される。ここで、中間絶縁膜７ａは膜厚が６０
０ｎｍ程度のシリコン酸化膜である。このシリコン酸化
膜は第２の実施の形態と同様にして形成される。この場
合も、水分および水酸基は中間絶縁膜７ａに含まれな
い。そして、以後の工程で、第２の実施の形態で説明し
たのと同様の工程を経て配線層間の層間絶縁膜が平坦化
され第２の配線層が形成される。
ａが堆積される。ここで、中間絶縁膜７ａは膜厚が６０
０ｎｍ程度のシリコン酸化膜である。このシリコン酸化
膜は第２の実施の形態と同様にして形成される。この場
合も、水分および水酸基は中間絶縁膜７ａに含まれな
い。そして、以後の工程で、第２の実施の形態で説明し
たのと同様の工程を経て配線層間の層間絶縁膜が平坦化
され第２の配線層が形成される。
【００５４】この場合には、ＳｉＯＦ膜中のフッ素濃度
が高い場合でも、このフッ素とアルミ等の配線層との反
応による腐食は皆無になる。また、アルミや反射防止膜
であるＴｉＮとの密着性が悪くＳｉＯＦ膜が剥がれやす
いというような問題も皆無になる。
が高い場合でも、このフッ素とアルミ等の配線層との反
応による腐食は皆無になる。また、アルミや反射防止膜
であるＴｉＮとの密着性が悪くＳｉＯＦ膜が剥がれやす
いというような問題も皆無になる。
【００５５】
【発明の効果】以上に説明したように本発明では、Ｓｉ
ＯＦ膜上に中間絶縁膜としてＰＥ−ＣＶＤ法等でシリコ
ン酸化膜が形成される。ここで、このシリコン酸化膜に
はフッ素原子は含有されない。そして、この中間絶縁膜
上に平坦化膜が形成される。ここで、平坦化膜は無機系
あるいは有機系のＳＯＧ膜である。このようにした後、
ドライエチングにより全面のエッチバックが施される。
このエッチバックでは、中間絶縁膜と平坦化膜のエッチ
ング速度はほぼ同一になるように設定される。
ＯＦ膜上に中間絶縁膜としてＰＥ−ＣＶＤ法等でシリコ
ン酸化膜が形成される。ここで、このシリコン酸化膜に
はフッ素原子は含有されない。そして、この中間絶縁膜
上に平坦化膜が形成される。ここで、平坦化膜は無機系
あるいは有機系のＳＯＧ膜である。このようにした後、
ドライエチングにより全面のエッチバックが施される。
このエッチバックでは、中間絶縁膜と平坦化膜のエッチ
ング速度はほぼ同一になるように設定される。
【００５６】このために、ＳｉＯＦ膜上に中間絶縁膜を
介してＳＯＧ膜を形成しドライエッチングでエッチバッ
クする工程において、ＳｉＯＦ膜上の段差を平坦化する
ことが容易になる。そして、ＳｉＯＦ膜上に形成される
上層配線が断線したり短絡したりすることは皆無にな
る。あるいは、次工程でのパターン形成におけるフォト
リソグラフィ工程で良好な結像性能が容易に得られるよ
うになる。また、ＳｉＯＦ膜中に含まれる水分によりス
ルーホールでの配線の抵抗が高くなったり、配線が断線
したりするようなこともなくなる。さらに、ＳｉＯＦ膜
中のフッ素とアルミ等の配線層との反応による腐食は皆
無になる。また、アルミや反射防止膜であるＴｉＮとの
密着性が悪くＳｉＯＦ膜が剥がれやすいというような問
題も皆無になる。
介してＳＯＧ膜を形成しドライエッチングでエッチバッ
クする工程において、ＳｉＯＦ膜上の段差を平坦化する
ことが容易になる。そして、ＳｉＯＦ膜上に形成される
上層配線が断線したり短絡したりすることは皆無にな
る。あるいは、次工程でのパターン形成におけるフォト
リソグラフィ工程で良好な結像性能が容易に得られるよ
うになる。また、ＳｉＯＦ膜中に含まれる水分によりス
ルーホールでの配線の抵抗が高くなったり、配線が断線
したりするようなこともなくなる。さらに、ＳｉＯＦ膜
中のフッ素とアルミ等の配線層との反応による腐食は皆
無になる。また、アルミや反射防止膜であるＴｉＮとの
密着性が悪くＳｉＯＦ膜が剥がれやすいというような問
題も皆無になる。
【００５７】このようにして、ＳｉＯＦ膜を層間絶縁膜
とした配線において、層間絶縁膜の誘電率が低くなり平
坦性に優れ且つ信頼性の高い多層配線構造の形成が容易
になる。
とした配線において、層間絶縁膜の誘電率が低くなり平
坦性に優れ且つ信頼性の高い多層配線構造の形成が容易
になる。
【図１】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図２】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図３】上記実施の形態の条件を説明するためのグラフ
である。
である。
【図４】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図５】本発明の第３の実施の形態を説明するための製
造工程順の断面図である。
造工程順の断面図である。
【図６】従来の技術を説明するための製造工程順の模式
的断面図である。
的断面図である。
【図７】従来の技術を説明するための製造工程順の断面
図である。
図である。
１，２０１ シリコン基板 ２，２０２ 下地絶縁膜 ３ 第１のバリア層 ４，４ａ，４ｂ，１０３，１０３ａ，２０３ 第１の
配線層 ５，２０４ 反射防止膜 ６，１０４，２０６ ＳｉＯＦ膜 ７，７ａ 中間絶縁膜 ８，８ａ，２０７ ＳＯＧ膜 ９ 上層絶縁膜 １０，２０９ スルーホール １１ 第２のバリア層 １２ 金属プラグ １３，２１０ 第２の配線層 １４ 保護絶縁膜 １０１ 第１の下地絶縁膜 １０２ 第２の下地絶縁膜 ２０５ 第１の保護絶縁膜 ２０８ 第２の保護絶縁膜
配線層 ５，２０４ 反射防止膜 ６，１０４，２０６ ＳｉＯＦ膜 ７，７ａ 中間絶縁膜 ８，８ａ，２０７ ＳＯＧ膜 ９ 上層絶縁膜 １０，２０９ スルーホール １１ 第２のバリア層 １２ 金属プラグ １３，２１０ 第２の配線層 １４ 保護絶縁膜 １０１ 第１の下地絶縁膜 １０２ 第２の下地絶縁膜 ２０５ 第１の保護絶縁膜 ２０８ 第２の保護絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−283485（ＪＰ，Ａ) 特開 平７−201985（ＪＰ，Ａ) 特開 平10−56009（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/31 - 21/3213 H01L 21/768
Claims (10)
- 【請求項１】 半導体基板上に絶縁膜を介して第１の配
線層を形成する工程と、フッ素を含有する酸化膜である
ＳｉＯＦ膜を成膜する工程と、フッ素を含まない酸化膜
である中間絶縁膜を成膜する工程と、ＳＯＧ塗布溶液を
全面に回転塗布しＳＯＧ膜を形成して前記中間絶縁膜の
表面を平坦化する工程と、前記ＳＯＧ膜および中間絶縁
膜表面をフッ素系ガスでのドライエッチングでエッチバ
ックする工程と、所定位置に前記第１の配線層に達する
スルーホールを形成する工程と、前記第１の配線層に電
気接続する第２の配線層を形成する工程と、を含むこと
を特徴とする多層配線構造の形成方法。 - 【請求項２】 前記ＳｉＯＦ膜と前記中間絶縁膜とが同
一の成膜装置内で連続して堆積されることを特徴とする
請求項１記載の多層配線構造の形成方法。 - 【請求項３】 前記エッチバックの工程後にシリコン酸
化膜が全面に成膜されることを特徴とする請求項１また
は請求項２記載の多層配線構造の形成方法。 - 【請求項４】 前記第１の配線上にＳｉＯＦ膜を形成す
る前に前記第１の配線層がシリコン酸化膜で被覆される
ことを特徴とする請求項１、請求項２または請求項３記
載の多層配線構造の形成方法。 - 【請求項５】 前記ＳｉＯＦ膜、中間絶縁膜およびシリ
コン酸化膜が平行平板型のプラズマ励起ＣＶＤ装置ある
いは、高密度プラズマ励起ＣＶＤ装置を用いて形成され
ることを特徴とする請求項１、請求項２、請求項３また
は請求項４記載の多層配線構造の形成方法。 - 【請求項６】 前記ＳｉＯＦ膜がシラン系ガス或いはテ
トラエチルオルソシリケ―ト（ＴＥＯＳ）と、フッ素系
ガス或いはトリエトキシフルオロシラン（ＴＥＦＳ）
と、酸素をソースガスとして形成されることを特徴とす
る請求項３から請求項５に記載のうち１つの請求項に記
載の多層配線構造の形成方法。 - 【請求項７】 前記フッ素系ガスがＣＦ４、Ｃ２Ｆ６、
ＮＦ３、ＳｉＦ４のうちの少なくとも１つであることを
特徴とする請求項１から請求項６に記載のうち１つの請
求項に記載の多層配線構造の形成方法。 - 【請求項８】 前記エッチバックの工程において、配線
層間に形成される領域に埋め込まれたＳＯＧ膜が残存す
るようにドライエッチングがなされることを特徴とする
請求項１から請求項７に記載のうち１つの請求項に記載
の多層配線構造の形成方法。 - 【請求項９】 前記エッチバックの工程において、前記
第１の配線層上の前記ＳｉＯＦ膜が現れる前にドライエ
ッチングが終了し、前記ＳｉＯＦ膜上に前記中間絶縁膜
が残存することを特徴とする請求項１から請求項８に記
載のうち１つの請求項に記載の多層配線構造の形成方
法。 - 【請求項１０】 前記エッチバックの工程において、前
記ＳＯＧ膜および中間絶縁膜表面のエッチング速度が同
一になるように設定されていることを特徴とする請求項
１から請求項９に記載のうち１つの請求項に記載の多層
配線構造の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09109291A JP3109449B2 (ja) | 1997-04-25 | 1997-04-25 | 多層配線構造の形成方法 |
| CN98101625A CN1198015A (zh) | 1997-04-25 | 1998-04-22 | 半导体器件中的多层互连结构及其形成方法 |
| US09/066,115 US6287956B2 (en) | 1997-04-25 | 1998-04-23 | Multilevel interconnecting structure in semiconductor device and method of forming the same |
| KR1019980014762A KR100327949B1 (ko) | 1997-04-25 | 1998-04-24 | 반도체장치에서의다층배선구조및이의형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09109291A JP3109449B2 (ja) | 1997-04-25 | 1997-04-25 | 多層配線構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303298A JPH10303298A (ja) | 1998-11-13 |
| JP3109449B2 true JP3109449B2 (ja) | 2000-11-13 |
Family
ID=14506459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09109291A Expired - Fee Related JP3109449B2 (ja) | 1997-04-25 | 1997-04-25 | 多層配線構造の形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6287956B2 (ja) |
| JP (1) | JP3109449B2 (ja) |
| KR (1) | KR100327949B1 (ja) |
| CN (1) | CN1198015A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101569932B1 (ko) | 2013-06-18 | 2015-11-17 | 이성현 | 목욕용 안전 회전의자 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6077764A (en) * | 1997-04-21 | 2000-06-20 | Applied Materials, Inc. | Process for depositing high deposition rate halogen-doped silicon oxide layer |
| US6432808B1 (en) * | 1999-12-03 | 2002-08-13 | Xilinx, Inc. | Method of improved bondability when using fluorinated silicon glass |
| KR100339433B1 (ko) | 1999-12-30 | 2002-05-31 | 박종섭 | 반도체소자의 금속층 및 그 형성방법 |
| US6645873B2 (en) * | 2000-06-21 | 2003-11-11 | Asm Japan K.K. | Method for manufacturing a semiconductor device |
| JP4011870B2 (ja) * | 2001-08-09 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| KR20030039286A (ko) * | 2001-11-12 | 2003-05-17 | 아남반도체 주식회사 | 반도체 소자 제조 방법 |
| KR100443148B1 (ko) * | 2001-12-21 | 2004-08-04 | 동부전자 주식회사 | 반도체소자의 제조방법 |
| KR100417687B1 (ko) * | 2002-05-07 | 2004-02-11 | 아남반도체 주식회사 | 반도체 소자의 금속전 절연막 형성 방법 |
| JP4387654B2 (ja) * | 2002-10-10 | 2009-12-16 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| KR100557577B1 (ko) * | 2002-12-07 | 2006-03-03 | 주식회사 하이닉스반도체 | 반도체소자의 형성 방법 |
| US7009281B2 (en) | 2003-03-14 | 2006-03-07 | Lam Corporation | Small volume process chamber with hot inner surfaces |
| US7232766B2 (en) | 2003-03-14 | 2007-06-19 | Lam Research Corporation | System and method for surface reduction, passivation, corrosion prevention and activation of copper surface |
| US7078344B2 (en) * | 2003-03-14 | 2006-07-18 | Lam Research Corporation | Stress free etch processing in combination with a dynamic liquid meniscus |
| US6939796B2 (en) * | 2003-03-14 | 2005-09-06 | Lam Research Corporation | System, method and apparatus for improved global dual-damascene planarization |
| US7217649B2 (en) * | 2003-03-14 | 2007-05-15 | Lam Research Corporation | System and method for stress free conductor removal |
| KR100650835B1 (ko) * | 2004-10-29 | 2006-11-27 | 에스티마이크로일렉트로닉스 엔.브이. | 반도체 소자의 소자분리막 형성방법 |
| US8952458B2 (en) | 2011-04-14 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gate dielectric layer having interfacial layer and high-K dielectric over the interfacial layer |
| US9188544B2 (en) * | 2012-04-04 | 2015-11-17 | Kla-Tencor Corporation | Protective fluorine-doped silicon oxide film for optical components |
| CN103788736B (zh) * | 2014-01-14 | 2016-04-20 | 深圳先进技术研究院 | 绝缘层用组合物及在硅晶圆的硅通孔上制备绝缘层的方法 |
| CN103956331B (zh) * | 2014-04-29 | 2016-09-28 | 复旦大学 | 一种用于多孔互连介质表面封孔的薄膜及其制备方法 |
| CN115662903B (zh) * | 2022-11-14 | 2023-05-26 | 合肥晶合集成电路股份有限公司 | 半导体器件的制作方法以及半导体器件 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4920071A (en) * | 1985-03-15 | 1990-04-24 | Fairchild Camera And Instrument Corporation | High temperature interconnect system for an integrated circuit |
| US4807016A (en) * | 1985-07-15 | 1989-02-21 | Texas Instruments Incorporated | Dry etch of phosphosilicate glass with selectivity to undoped oxide |
| GB8907898D0 (en) * | 1989-04-07 | 1989-05-24 | Inmos Ltd | Semiconductor devices and fabrication thereof |
| US5225372A (en) * | 1990-12-24 | 1993-07-06 | Motorola, Inc. | Method of making a semiconductor device having an improved metallization structure |
| US5279976A (en) * | 1991-05-03 | 1994-01-18 | Motorola, Inc. | Method for fabricating a semiconductor device having a shallow doped region |
| US5426076A (en) * | 1991-07-16 | 1995-06-20 | Intel Corporation | Dielectric deposition and cleaning process for improved gap filling and device planarization |
| JP2737478B2 (ja) * | 1991-09-30 | 1998-04-08 | 日本電気株式会社 | 半導体装置の表面保護膜の形成方法 |
| JPH05226480A (ja) | 1991-12-04 | 1993-09-03 | Nec Corp | 半導体装置の製造方法 |
| US5393708A (en) * | 1992-10-08 | 1995-02-28 | Industrial Technology Research Institute | Inter-metal-dielectric planarization process |
| US5444016A (en) * | 1993-06-25 | 1995-08-22 | Abrokwah; Jonathan K. | Method of making ohmic contacts to a complementary III-V semiconductor device |
| US5442235A (en) * | 1993-12-23 | 1995-08-15 | Motorola Inc. | Semiconductor device having an improved metal interconnect structure |
| US5753975A (en) * | 1994-09-01 | 1998-05-19 | Kabushiki Kaisha Toshiba | Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film |
| US5567658A (en) * | 1994-09-01 | 1996-10-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for minimizing peeling at the surface of spin-on glasses |
| US5607773A (en) * | 1994-12-20 | 1997-03-04 | Texas Instruments Incorporated | Method of forming a multilevel dielectric |
| JPH0982799A (ja) * | 1995-09-13 | 1997-03-28 | Hitachi Ltd | 配線基板およびその製造方法 |
| US6001728A (en) * | 1996-03-15 | 1999-12-14 | Applied Materials, Inc. | Method and apparatus for improving film stability of halogen-doped silicon oxide films |
| US5710454A (en) * | 1996-04-29 | 1998-01-20 | Vanguard International Semiconductor Corporation | Tungsten silicide polycide gate electrode formed through stacked amorphous silicon (SAS) multi-layer structure. |
| US5763010A (en) * | 1996-05-08 | 1998-06-09 | Applied Materials, Inc. | Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers |
| US5817571A (en) * | 1996-06-10 | 1998-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multilayer interlevel dielectrics using phosphorus-doped glass |
| US5773360A (en) * | 1996-10-18 | 1998-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of surface contamination in post-CMP cleaning |
| US5693547A (en) * | 1996-10-22 | 1997-12-02 | Advanced Micro Devices, Inc. | Method of making vertical MOSFET with sub-trench source contact |
| US5888905A (en) * | 1997-11-06 | 1999-03-30 | Texas Instruments Incorporated | Integrated circuit insulator and method |
-
1997
- 1997-04-25 JP JP09109291A patent/JP3109449B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-22 CN CN98101625A patent/CN1198015A/zh active Pending
- 1998-04-23 US US09/066,115 patent/US6287956B2/en not_active Expired - Fee Related
- 1998-04-24 KR KR1019980014762A patent/KR100327949B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101569932B1 (ko) | 2013-06-18 | 2015-11-17 | 이성현 | 목욕용 안전 회전의자 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980081721A (ko) | 1998-11-25 |
| CN1198015A (zh) | 1998-11-04 |
| KR100327949B1 (ko) | 2002-07-02 |
| JPH10303298A (ja) | 1998-11-13 |
| US6287956B2 (en) | 2001-09-11 |
| US20010003060A1 (en) | 2001-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3109449B2 (ja) | 多層配線構造の形成方法 | |
| KR100265256B1 (ko) | 반도체 장치와 그의 제조방법 | |
| US6162583A (en) | Method for making intermetal dielectrics (IMD) on semiconductor integrated circuits using low dielectric constant spin-on polymers | |
| US6879042B2 (en) | Semiconductor device and method and apparatus for manufacturing the same | |
| US6316351B1 (en) | Inter-metal dielectric film composition for dual damascene process | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| US6277764B1 (en) | Interlayered dielectric layer of semiconductor device and method of manufacturing the same | |
| US6734116B2 (en) | Damascene method employing multi-layer etch stop layer | |
| US6211570B1 (en) | Semiconductor device having a multilayer interconnection structure | |
| US6436850B1 (en) | Method of degassing low k dielectric for metal deposition | |
| US6376367B1 (en) | Method for manufacturing multilayer interconnects by forming a trench with an underlying through-hole in a low dielectric constant insulator layer | |
| JP2001185614A (ja) | 半導体装置およびその製造方法 | |
| JP3186998B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3729731B2 (ja) | 半導体素子の製造方法 | |
| KR100567021B1 (ko) | 반도체 장치의 ｆｓｇ의 층간 절연막 형성방법 | |
| KR100265051B1 (ko) | 반도체 소자의 제조방법 | |
| US6709975B2 (en) | Method of forming inter-metal dielectric | |
| JPH09139428A (ja) | 半導体装置 | |
| KR100457740B1 (ko) | 반도체소자의 다층 금속배선 형성방법 | |
| JP3467393B2 (ja) | 半導体装置の配線形成方法 | |
| JP3442064B2 (ja) | 半導体装置の製造方法 | |
| KR100367499B1 (ko) | 반도체소자의제조방법 | |
| KR100419878B1 (ko) | 반도체소자의제조방법 | |
| KR100427539B1 (ko) | 반도체소자의다중금속층형성방법 | |
| JPH09246374A (ja) | 多層配線構造体及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000815 |
|
| LAPS | Cancellation because of no payment of annual fees |