CN1198015A - 半导体器件中的多层互连结构及其形成方法 - Google Patents

半导体器件中的多层互连结构及其形成方法 Download PDF

Info

Publication number
CN1198015A
CN1198015A CN98101625A CN98101625A CN1198015A CN 1198015 A CN1198015 A CN 1198015A CN 98101625 A CN98101625 A CN 98101625A CN 98101625 A CN98101625 A CN 98101625A CN 1198015 A CN1198015 A CN 1198015A
Authority
CN
China
Prior art keywords
film
fluorine
interconnection layer
siof
interlayer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98101625A
Other languages
English (en)
Inventor
横山孝司
山田义明
岸本光司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1198015A publication Critical patent/CN1198015A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种多层互连结构,包括:形成于半导体衬底上的互连接层;用于掩埋互连层之间的区域的掺氟氧化膜;及形成于掺氟氧化膜上的氧化膜,该氧化膜有平面化的表面,且不含氟。还公开了一种形成多层互连结构的方法。

Description

半导体器件中的多层互连结构及其形成方法
本发明涉及一种半导体器件中的多层互连结构及其形成方法，特别涉及在一种半导体器件的多层互连结构其中绝缘中间层的介电常数减小的同时进行绝缘中间层的平面化，及其形成方法。
近年来，随着半导体集成电路连续不断地小型化和集成度提高，互连间距的减小及多层互连的形成已有显著发展。在这种情况下，要求逻辑半导体器件中绝缘中间层的介电常数减小，这是由于它对减小信号的传播延迟很重要的缘故。因此，正在研究通过提供含氟气体利用高密度等离子体CVD(此后称之为HDP-CVD)设备形成掺氟的氧化硅膜(此后称之为SiOF膜)作为低介电膜。这种作为低介电膜的HDP SiOF膜可以是掩埋于0.25微米以下的层间互连间隙中的阱，但该阱很难用利用如TEOS(原硅酸四乙酯)等常规反应气体由等离子激发CVD(此后称之为PE-CVD)形成的氧化硅膜来填充。这是由于在利用HDP-CVD淀积膜时偏压加到衬底上，在进行膜形成的同时进行溅射腐蚀。按这种方法，特别是淀积在互连层上的氧化硅膜的边缘被选择性地腐蚀掉，以提高膜的掩埋特性。
在存储半导体器件中，特别是动态随机存取存储器(DRAM)中，由于逻辑半导体器件中互连的减小和多层互连的形成已有新发展，尤其是绝缘中间层的掩埋特性是个问题。然而，例如HD-CVD设备等产生高密度等离子体的设备如上所述具有较大的溅射腐蚀效应。这极大地降低了膜的淀积速率，导致制造成本增加。因此，已经在研究通过给平行板PE-CVD设备提供氟类气体形成SiOF膜以提高绝缘中间层的掩埋特性的方法。
一般情况下，逻辑半导体器件中，SiOF膜可以容易地通过化学机械抛光(CMP)进行平面化。然而，其它一些存储半导体器件中的DRAM中，电容经常形成于存储单元的MOS晶体管上。为了在窄区域上得到大面积的电容电极，电容电极趋于垂直延伸。所以增大了存储单元和其外围电路间的台阶。在通过CMP抛光互连上的绝缘中间层时，很难减少这种台阶。对此将参照图1A和1B进行说明。图1A和1B是展示DRAM的一部分的示意剖面图。
如图1A所示，在半导体衬底100上形成第一底敷层绝缘膜101。在存储单元中，形成第二底敷层绝缘膜102来覆盖电容。互连层103形成于DRAM外围电路中的第一底敷层绝缘膜101的表面上。另外，互连层103a形成于DRAM存储单元中的第二绝缘膜102上。
绝缘中间层104淀积成覆盖形成于存储单元和外围电路上的互连层103和103a，如上所述互连层103和103a间存在台阶。此绝缘中间层104为SiOF膜。
接着，如图1B所示，利用CMP抛光绝缘中间层104。然而，在外围电路中的互连层103和存储单元中的互连层103a间存在台阶。因此，甚至在抛光和平面化了存储单元中的互连层103a上的绝缘中间层104时，仍未抛光外围电路中的绝缘中间层104。相应地，外围电路中的绝缘中间层104由于互连层的图形而变得不平整。这种不平整随着如上所述的半导体器件结构特征尺寸不断地减小而严重。
在如上所述的形成绝缘中间层的方法外，可以利用在绝缘中间层上叠置平化面膜和深腐蚀以平面化绝缘中间层表面的方法。由于采用了此平面化膜，所以要利用光刻胶或SOG(旋涂玻璃)。日本未审查专利公报平5-226480中具体介绍了利用光刻胶作平面化膜的方法。因此，下面将参照图2A-2D介绍深腐蚀SOG平面化膜的方法。图2A-2D是顺序展示形成这种绝缘中间层的步骤的剖面图。
如图2A所示，例如利用硅衬底201上的氧化硅膜形成底敷层绝缘膜202。随后，在底敷层绝缘膜202上形成第一互连层203，并在第一互连层203上形成抗反射膜204。然后淀积第一保护绝缘膜205，覆盖整个表面。
接着，在保护绝缘膜205上淀积SiOF膜206。并在此SiOF膜206上形成SOG膜207，以平面化SiOF膜206的表面。
如图2B所示，深腐蚀SOG膜207和SiOF膜206的表面。该深腐蚀采用使用氟类气体的干法腐蚀法。接着，如图2C所示，在深腐蚀过的SiOF膜206上淀积第二保护绝缘膜208。第二保护膜208也是通过PE-CVD形成的氧化硅膜。
如图2D所示，在第二保护绝缘膜208和SiOF膜206的预定区域形成通孔209。最后，形成与第一互连层203电连接的第二互连层210。
按上述的现有技术，在深腐蚀步骤腐蚀SOG膜暴露SiOF膜和SOG膜时，SOG膜因从SiOF膜表面释放的氟迅速被腐蚀。
所以难以在SiOF膜上形成SOG膜并通过干法腐蚀进行深腐蚀的步骤中平面化SiOF膜的台阶。相应地，形成于SiOF膜上的上层互连层断裂或短路。另外，在下一步的图形形成光刻中变得很难实现良好的成象性能。
另外，形成SiOF膜后，大气中的水分或SOG膜中的水分易进入和残留于SiOF膜中。这会增加SiOF膜中的含水量。在用金属膜填充通孔后，这些水会从通孔的侧壁慢慢涌出来。所以通孔中互连的电阻增大，或导致互连断开。而且，这种SiOF膜中水含量的增加导致该膜的相对介电常数增大，造成了难以降低互连层间的介电常数。
本发明是在考虑了上述现有技术中存在问题做出的，目有是提供一种半导体器件的多层互连结构及其形成方法，通过利用SiOF膜作绝缘中间层降低绝缘中间层的介电常数，并且具有高平整度和高可靠性。
为了实现上述目的，根据本发明的第一方案，提供一种多层互连结构，其特征在于包括：形成于半导体衬底上的多层互连层；用于掩埋互连层间的区域的掺氟氧化膜；及形成于掺氟氧化膜上的氧化膜，该膜具有平面化的表面，且不含氟。
根据本发明的第二方案，提供一种多层互连结构，其特征在于包括：形成于半导体衬底上的多层互连层；用于掩埋互连层间的区域的掺氟氧化膜；通过等离子CVD形成于掺氟氧化膜上的氧化膜，该膜具有平面化的表面，且不含氟；及形成于不含氟氧化膜上的旋涂玻璃(SOG)膜。
根据本发明的第三方案，提供一种根据上述第一和第二方案的多层互连结构，其特征在于掺氟氧化膜中氟的浓度不超过10at％。
根据本发明的第四方案，提供一种形成多层互连结构的方法，其特征在于，包括以下步骤：在半导体衬底上通过绝缘膜形成第一互连层；形成作为掺氟氧化膜的SiOF膜；形成作为不含氟氧化膜的层间绝缘膜的表面；利用由SOG涂敷溶液涂敷在层间绝缘层的整个表面上形成的SOG膜平面化层间绝缘膜；利用氟类气体，通过干法腐蚀深腐蚀SOG膜和层间绝缘膜的表面；在预定位置形成抵达第一互连层的通孔；及形成与第一互连层电连接的第二互连层。
根据本发明的第五方案，提供一种根据上述第四方案的形成多层互连结构的方法，其特征在于在同一形成膜的设备中连续淀积SiOF膜和层间绝缘膜。
根据本发明的第六方案，提供一种根据上述第四或第五方案的形成多层互连结构的方法，其特征在于深腐蚀后在整个表面上形成氧化硅膜。
根据本发明的第七方案，提供一种根据上述第四至第六方案中任一方案的形成多层互连结构的方法，其特征在于在第一互连层上形成SiOF膜前用氧化硅膜覆盖第一互连层。
根据本发明的第八方案，提供一种根据上述第四至第七方案中任一方案的形成多层互连结构的方法，其特征在于利用平行板PE-CVD设备或高密度等离子激发CVD设备形成SiOF膜和层间绝缘膜。
根据本发明的第九方案，提供一种根据上述第四至第八方案中任一方案的形成多层互连结构的方法，其特征在于利用硅烷类气体或原硅酸四乙酯(TEOS)、氟类气体或三乙氧基氟硅烷(TEFS)和氧气作为源气形成SiOF膜。
根据本发明的第十方案，提供一种根据上述第四至第九方案中任一方案的形成多层互连结构的方法，其特征在于氟类气体至少为选自CF4、C2F6、NF3和SiF4中的一种气体。
根据本发明的第十一方案，提供一种根据上述第四至第十方案中任一方案的形成多层互连结构的方法，其特征在于在深腐蚀步骤，进行干法腐蚀以便在两互连层间形成的区域中留下掩埋SOG膜。
根据本发明的第十二方案，提供一种根据上述第四至第十一方案中任一方案的形成多层互连结构的方法，其特征在于在深腐蚀步骤，在暴露第一互连层上的SiOF膜之前停止干法腐蚀，以便在SiOF膜上留下层间绝缘膜。
根据本发明的第十三方案，提供一种根据上述第四至第十二方案中任一方案的形成多层互连结构的方法，其特征在于在深腐蚀步骤，将对SOG膜表面和对层间绝缘膜表面的腐蚀速率设置成相等。
按本发明，从上述方案可知，SiOF膜形成于互连层上，不含氟的氧化膜即层间绝缘膜形成于SiOF膜上，作为平面化膜的SOG膜等形成于层间绝缘膜上。
层间绝缘膜有以下重要作用。即，第一个作用是将极大地提高利用如SOG膜等平面化膜的深腐蚀精度。由于层间绝缘膜中不含氟，所以深腐蚀步骤中平面化膜和层间绝缘膜的腐蚀速率容易彼此相同。
第二个作用是防止水进入高吸湿性的SiOF膜中。所以可以防止SiOF膜的介电常数增大，避免因水造成的通孔中的互连遭侵蚀。
按上述的本发明，SiOF膜上台阶容易在通过层间绝缘膜形成SOG膜和通过干法腐蚀深腐蚀SOG膜的步骤中平面化。相应地，形成于SiOF膜上的上层互连既不会断开也不会短路。另外，在下一步的图形形成光刻步骤中容易实现良好的成像性能。
另外，通孔中的互连的电阻不会由于SiOF膜中所含水而增加，且互连不会断开。
而且，SiOF膜中的氟与如铝等互连线的反应不会造成侵蚀，且提高了SiOF膜与铝或TiN的粘附性。可以避免SiOF膜剥离的问题。
因此，在具有SiOF膜作为绝缘中间层的半导体器件中，可以提供可靠的多层互连结构，绝缘中间层的介电常数减小且有高平整度。另外多层互连结构的形成也是容易的。
结合以下的具体描述和附图会使本发明的上述和许多其它目的、特点及附加优点变得更清楚，所说具体描述和附图示例性地展示了体现本发明原理的优选实施例。
图1A和1B是顺序展示第一现有技术的主要制造步骤的示意剖面图；
图2A-2D是顺序展示第二现有技术的主要制造步骤的示意剖面图；
图3A-3E是顺序展示本发明第一实施例的主要制造步骤的示意剖面图；
图4是本发明第一实施例的SiOF膜中氟浓度的曲线图；
图5A-5C是顺序展示本发明第二实施例的主要制造步骤的示意剖面图；
图6是展示本发明第三实施例的一个主要制造步骤的示意剖面图。
下面将结合附图详细说明本发明的几个优选实施例。
图3A-3C是顺序展示本发明第一实施例的主要制造步骤的剖面图。下面将根据此制造工艺介绍本发明的多层互连结构。
如图3A所示，与现有技术一样，底敷层绝缘膜2形成于硅衬底1上。随后，在底敷层绝缘膜2上堆叠第一阻挡层3、第一互连层4和抗反射膜5，由此形成互连层。淀积300-800nm厚的SiOF膜6，使之覆盖整个表面。该SiOF膜是按如下方法淀积的。
即，给普通的平行板PE-CVD设备提供TEOS或SiH4类气体、氟类气体(例如C2F6或TEFS)、氧气和氦气的混合气作为反应气体，由此形成SiOF膜6。在采用TEOS和C2F6时，在膜形成过程中，调节PE-CVD设备的功率(RF功率)、衬底温度、气体混合物的流速等因素，将SiOF膜中的氟浓度调节到2-10at％。SiOF膜中的氟浓度以后将结合图4作说明。
实际的膜形成条件如下：TEOS源气、C2F6气、氧气和氦气的流速分别为50-200SCCM、300-600SCCM、500-2000SCCM和500-2500SCCM；RF功率为800-1000W；衬底温度为300-400℃。在采用TEOS和TEFS时，TEOS源气、TEFS气、氧气和氦气的流速分别为50-150SCCM、10-100SCCM、500-2000SCCM和500-2500SCCM；RF功率为400-800W；衬底温度为300-400℃。
随后，在同一平行板PE-CVD设备中，利用TEOS气作为反应气在SiOF膜6上形成层间绝缘膜7。该层间绝缘膜7是约500nm厚的不含氟的氧化硅膜。
在淀积SiOF膜6时，SiOF膜6在中间互连间隙窄的部分例如第一互连层4a和4b间没有台阶，为几乎平坦表面。然而，在互连间隙宽的地方例如第一互连层4和4a间或靠近隔离的互连层处，形成了基本上等于互连层膜厚的台阶。
应注意，在淀积时，作为附加气体的C2F6产生的氟原子或离子同时会腐蚀SiOF膜6。由于这种腐蚀在互连接层的台肩处较快，所以SiOF膜6为掩埋的阱，在约0.25微米的中间互连接间隙中没有形成任何间隙。然而，如果SiOF膜6的厚度小于300nm，则在SiOF膜6不能掩埋于互连层之间的地方不能充分腐蚀台阶的台肩部分。因此，在其间不能掩埋SiOF膜6的的互连层之间形成空洞。如果SiOF膜6的厚度大于800nm，则SiOF膜6整个保留于第一互连层4、4a和4b上。这过多地增加了第一互连层上膜的厚度。由此可知，要求SiOF膜6的厚度在300-800nm。
在该SiOF膜6上形成层间绝缘膜7时，上述台阶减小到一定程度。
接着，如图3B所示，在该层间绝缘膜7上形成约200nm厚的SOG膜8，用于完全平面化层间绝缘膜的表面。该SOG膜8通过无机SOG膜涂敷溶液的旋涂和随后的烧结形成。如果一次涂敷SOG膜涂敷溶液不能消除台阶，则进行多次涂敷和烧结形成SOG膜。
如图3C所示，通过干法腐蚀，用氟类气体(例如CHF3、CF4、C2F6、NF3或SiF4)深腐蚀SOG膜8和层间绝缘膜7的表面。具体地，在以下条件下进行深腐蚀：C2F6气和氦气的流速分别为10-30SCCM和约100CCM；气压为200-300Pa；腐蚀功率为350-400W。在这种条件下，层间绝缘膜7和SOG膜8的腐蚀速率没有很大的差别，深腐蚀均匀进行，形成了完全平坦的表面，如图3C所示。在该深腐蚀步骤，第一互连层上的薄SOG膜首先被腐蚀掉，暴露出底下的层间绝缘膜7的表面。深腐蚀继续进行，直到绝缘膜7有要求的膜厚。最终SOG膜8保留在第一互连层之间。这种层间绝缘膜7极大提高了利用SOG膜8的深腐蚀的精度。在层间绝缘膜7和SOG膜8的腐蚀速率相同时，极大提高了平面化的精度。
接着，如图3D所示，在整个表面上淀积上层绝缘膜9。该上层绝缘膜9为约200nm厚的氧化硅膜。在形成与SOG膜8接触的互连层时，由于SOG膜8中的杂质或水的影响，有时互连层受侵蚀或剥离。上层绝缘膜9可以防止这种不良影响。如果此时互连台阶仍未充分消除，则需再一次涂敷SOG膜，并再进行深腐蚀，以进一步平面化表面。
此后，如图3E所示，进行公知的光刻和腐蚀，在第一互连层4、4a和4b上的SiOF膜3、层间绝缘膜7和上层绝缘膜9中形成通孔10。然后，通过钛类金属的溅射或CVD形成第二阻挡层7。在约450℃低压CVD淀积了如钨(W)等金属后，进行深腐蚀，直到W只保留于通孔10中形成金属塞12。在这些金属塞上用公知技术形成第二互连层13。要增加层数，可以重复上述步骤。
按第一实施例，SiOF膜6由平行板PE-CVD设备形成。然而，SiOF膜的形成不限于这种方法，例如可以借助利用例如ICP或ECR等的高密度等离子源的HDP-CVD设备形成SiOF膜。
如上所述，上述实施例所用层间绝缘膜7的作用是极大提高了利用SOG膜的深腐蚀的精度。这可能是由层间绝缘膜7不含氟，所以容易使得深腐蚀步骤中的SOG膜8和层间绝缘膜7的腐蚀速率相同的缘故。这种层间绝缘膜7的另一作用是防止水从含大量水的SOG膜进入SiOF膜。这种作用防止了SiOF膜的相对介电常数的增大，防止了因水导致的通孔中的互连受侵蚀。
然而，如果氟浓度增加的话，如上所述SiOF膜6对湿汽的吸收将增加。如果层间绝缘膜7含水，则这种水被吸收，会增大SiOF膜的介电常数。因此，本发明人研究了SiOF膜中的氟浓度和膜对水汽的吸收问题。
图4展示了SiOF膜的水汽吸收与氟浓度的关系。由上述实施例的方法形成这种SiOF膜。在膜形成后将膜留在空气中，随着水吸收程度的变化测量水汽的吸收。
从图4可知，在SiOF膜中氟浓度超过10at％时，膜对水汽的吸收突然增加。这表明在如上所述的实施例那样层间绝缘膜含大量水时，最好是使SiOF膜中氟浓度在10at％以下。
下面将结合图5A-5C说明本发明的第二实施例。图5A-5C是顺序展示该实施例的主要制造步骤的剖面图。注意，图5A-5C中与本发明第一实施例相同的参考标号表面相同的部件。
如图5A所示，在硅衬底1上形成底敷层绝缘膜2。与第一实施例一样，堆叠第一阻挡层3、第一互连层4和抗反射膜5，由此形成互连层。另外，淀积400nm厚的SiOF膜6，使之覆盖整个表面。该SiOF膜6的淀积过程与第一实施例所述相同。然而，第二实施例中SiOF膜6中氟浓度可以超过10at％。
接着，在SiOF膜6上淀积层间绝缘膜7a，该膜为约1000nm厚的氧化硅膜。该氧化硅膜是在平行板PE-CVD设备中，利用SiH4和N2O作反应气现场连续形成的。用该方法，层间绝缘膜7a中既不含水也不含氢氧根。然而，形成层间绝缘膜后的覆盖比层间绝缘膜7差。
如图5B所示，在层间绝缘膜7a上形成约500nm厚的SOG膜8a，以完全平面化层间绝缘膜7a的表面。该SOG膜8a是通过涂敷有机SOG膜涂敷溶液然后烧结形成的。
接着，如图5C所示，用CF4与少量氧气的混合气，通过干法腐蚀深腐蚀SOG膜8a和层间绝缘膜7a的表面。在该深腐蚀步骤中，第一互连层4、4a和4b上的薄SOG膜部分首先被腐蚀掉，露出底下的层间绝缘膜7a的表面。继续进行深腐蚀，直到层间绝缘膜7a有要求的厚度为止，由此完全去掉SOG膜8a。该深腐蚀步骤中，对SOG膜的腐蚀速率设为稍高于层间绝缘膜7a的腐蚀速率。
然后，与结合图3E介绍的第一实施例那样，形成通孔、第二阻挡层、金属塞和第二互连层。
利用常规技术形成绝缘中间层，并用W塞填充通孔，所说常规技术在第一互连接层上的SiOF膜上形成约500nm厚的SOG膜，并深腐蚀，然后再形成氧化硅膜。因此，可以形成几乎百分之百没有缺陷的直径为0.6微米的通孔，但较小的通孔会有缺陷。这种百分比的缺陷对于较小的通孔平说较高。原因如下，即，形成通孔后，形成W塞时，水从空气或SOG膜进入到SiOF膜中。在通过溅射形成作为W的底敷层膜的TiN/Ti膜时、或在这种TiN/Ti膜上通过CVD形成W时，这种水从SiOF释放出为，氧化Ti、TiN或W，或导致不可能形成膜。
另一方面，在同一PE-CVD设备中连续形成SiOF膜和层间绝缘膜7a后，形成SOG膜，然后通过深腐蚀完全去掉该SOG膜，第一互连上的层间绝缘膜的厚度等于常规方法形成的层间绝缘膜的厚度，通孔由W塞填充。因此，甚至在通孔直径为0.4微米的情况下没有缺陷的百分比也几乎为100％。这是由于形成后SiOF膜没与空气或SOG膜接触，因此几乎不含水的缘故。如果SiOF膜中含水，其相对介电常数会增大。然而，按本发明的方法，即使水也不会使相对介电常数增大。因此，保持了SiOF膜的原始介电常数，互连的电容便可以降低。
下面将结合图6介绍本发明的第三实施例，图6是展示本实施例的主要制造步骤的剖面图。注意，图6中与第二实施例相同的参考标号表示相同的部件。
如图6所示，在硅衬底1上形成底敷层绝缘膜2。以后的步骤与第二实施例相同，堆叠第一阻挡层3、第一互连层4和抗反射膜5，由此形成互连层。
形成保护绝缘膜14，使之覆盖这样堆叠的互连层和底敷层绝缘膜2。保护绝缘膜14为利用SiH4和N2O的混合气作反应气通过PE-CVD淀积的厚约100nm以下的氧化硅膜。接着，淀积约300nm厚的SiOF膜6，使之覆盖整个表面。与第二实施例所述相同，形成的该SiOF膜6中氟浓度超过10at％。
然后，在SiOF膜6上淀积层间绝缘膜7a。层间绝缘膜7a为约600nm厚的氧化硅膜。这种氧化硅膜由与第二实施例所述相同步骤形成。与第二实施例一样，层间绝缘膜7a中既不含水也不含氢氧根。然后，平面化互连层间的绝缘中间层，用与第二实施例所述相同的步骤形成第二互连层。
按该结构，即使SiOF膜中氟浓度高，氟与如铝等互连层反应也不会引起锓蚀。另外，由于如同抗反射膜那样对铝或TiN的粘附性低，所以不会发生SiOF膜的剥离。

Claims (15)

1.一种多层互连结构，其特征在于包括：
形成于半导体衬底上的多层互连层；
用于掩埋所说互连层之间的区域的掺氟氧化膜；及
形成在所说掺氟氧化膜上的氧化膜，其具有平面化的表面，且不含氟。
2.一种多层互连结构，其特征在于包括：
形成于半导体衬底上的多层互连层；
用于掩埋所说互连层之间的区域的掺氟氧化膜；
利用等离子CVD形成在所说掺氟氧化膜上的氧化膜，其具有平面化的表面，且不含氟；及
形成在所说不含氟的氧化膜上的旋涂玻璃(SOG)膜。
3.一种如权利要求1或2的结构，其特征在于，所说掺氟氧化膜中氟的浓度不超过10at％。
4.一种形成多层互连结构的方法，其特征在于，包括以下步骤：
在半导体衬底上通过绝缘膜形成第一互连层；
形成作为掺氟氧化膜的SiOF膜；
形成作为不含氟氧化膜的层间绝缘膜；
利用由SOG涂敷溶液涂敷在所说层间绝缘层的整个表面上形成的SOG膜，平面化所说层间绝缘膜的表面；
利用氟类气体，通过干法腐蚀深腐蚀所说SOG膜和所说层间绝缘膜的表面；
在预定位置形成抵达所说第一互连层的通孔；及
形成与所说第一互连层电连接的第二互连层。
5.如权利要求4的方法，其特征在于，在同一形成膜的设备中连续淀积所说SiOF膜和所说层间绝缘膜。
6.如权利要求4的方法，其特征在于，深腐蚀后在整个表面上形成氧化硅膜。
7.如权利要求4的方法，其特征在于，在所说第一互连层上形成所说SiOF膜之前，用氧化硅膜覆盖所说第一互连层。
8.如权利要求4的方法，其特征在于，利用平行板PE-CVD设备或高密度等离子体激发CVD设备形成所说SiOF膜和所说层间绝缘膜。
9.如权利要求7的方法，其特征在于，利用平行板PE-CVD设备或高密度等离子体激发CVD设备形成氧化硅膜。
10.如权利要求4的方法，其特征在于，利用硅烷类气体或原硅酸四乙酯(TEOS)、氟类气体或三乙氧基氟硅烷(TEFS)和氧气作为源气形成所说SiOF膜。
11.如权利要求4的方法，其特征在于，所说氟类气体至少为选自CF4、C2F6、NF3和SiF4中的一种气体。
12.如权利要求9的方法，其特征在于，所说氟类气体至少为选自CF4、C2F6、NF3和SiF4中的一种气体。
13.如权利要求4的方法，其特征在于，在深腐蚀步骤中，进行干法腐蚀以便在所说互连层之间形成的区域中留下所说掩埋的SOG膜。
14.如权利要求4的方法，其特征在于，在深腐蚀步骤中，在暴露所说第一互连层上的所说SiOF膜之前停止干法腐蚀，以便在所说SiOF膜上留下所说层间绝缘膜。
15.如权利要求4的方法，其特征在于，在深腐蚀步骤，将对所说SOG膜表面和对所说层间绝缘膜表面的腐蚀速率设置成相等。
CN98101625A 1997-04-25 1998-04-22 半导体器件中的多层互连结构及其形成方法 Pending CN1198015A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP109291/97 1997-04-25
JP09109291A JP3109449B2 (ja) 1997-04-25 1997-04-25 多層配線構造の形成方法

Publications (1)

Publication Number Publication Date
CN1198015A true CN1198015A (zh) 1998-11-04

Family

ID=14506459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98101625A Pending CN1198015A (zh) 1997-04-25 1998-04-22 半导体器件中的多层互连结构及其形成方法

Country Status (4)

Country Link
US (1) US6287956B2 (zh)
JP (1) JP3109449B2 (zh)
KR (1) KR100327949B1 (zh)
CN (1) CN1198015A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319164C (zh) * 2002-10-10 2007-05-30 松下电器产业株式会社 半导体器件及其制造方法
CN1906751B (zh) * 2004-01-30 2010-09-29 兰姆研究有限公司 用于无应力导体去除的系统和方法
CN103788736A (zh) * 2014-01-14 2014-05-14 深圳先进技术研究院 绝缘层用组合物及在硅晶圆的硅通孔上制备绝缘层的方法
CN103956331B (zh) * 2014-04-29 2016-09-28 复旦大学 一种用于多孔互连介质表面封孔的薄膜及其制备方法
CN115662903A (zh) * 2022-11-14 2023-01-31 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
US6432808B1 (en) * 1999-12-03 2002-08-13 Xilinx, Inc. Method of improved bondability when using fluorinated silicon glass
KR100339433B1 (ko) * 1999-12-30 2002-05-31 박종섭 반도체소자의 금속층 및 그 형성방법
US6645873B2 (en) * 2000-06-21 2003-11-11 Asm Japan K.K. Method for manufacturing a semiconductor device
JP4011870B2 (ja) * 2001-08-09 2007-11-21 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
KR20030039286A (ko) * 2001-11-12 2003-05-17 아남반도체 주식회사 반도체 소자 제조 방법
KR100443148B1 (ko) * 2001-12-21 2004-08-04 동부전자 주식회사 반도체소자의 제조방법
KR100417687B1 (ko) * 2002-05-07 2004-02-11 아남반도체 주식회사 반도체 소자의 금속전 절연막 형성 방법
KR100557577B1 (ko) * 2002-12-07 2006-03-03 주식회사 하이닉스반도체 반도체소자의 형성 방법
US7009281B2 (en) 2003-03-14 2006-03-07 Lam Corporation Small volume process chamber with hot inner surfaces
US6939796B2 (en) * 2003-03-14 2005-09-06 Lam Research Corporation System, method and apparatus for improved global dual-damascene planarization
US7232766B2 (en) 2003-03-14 2007-06-19 Lam Research Corporation System and method for surface reduction, passivation, corrosion prevention and activation of copper surface
US7078344B2 (en) * 2003-03-14 2006-07-18 Lam Research Corporation Stress free etch processing in combination with a dynamic liquid meniscus
KR100650835B1 (ko) * 2004-10-29 2006-11-27 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 소자분리막 형성방법
US8952458B2 (en) 2011-04-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gate dielectric layer having interfacial layer and high-K dielectric over the interfacial layer
WO2013152031A1 (en) * 2012-04-04 2013-10-10 Kla-Tencor Corporation Protective fluorine-doped silicon oxide film for optical components
KR101569932B1 (ko) 2013-06-18 2015-11-17 이성현 목욕용 안전 회전의자

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
US4807016A (en) * 1985-07-15 1989-02-21 Texas Instruments Incorporated Dry etch of phosphosilicate glass with selectivity to undoped oxide
GB8907898D0 (en) * 1989-04-07 1989-05-24 Inmos Ltd Semiconductor devices and fabrication thereof
US5225372A (en) * 1990-12-24 1993-07-06 Motorola, Inc. Method of making a semiconductor device having an improved metallization structure
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US5426076A (en) * 1991-07-16 1995-06-20 Intel Corporation Dielectric deposition and cleaning process for improved gap filling and device planarization
JP2737478B2 (ja) * 1991-09-30 1998-04-08 日本電気株式会社 半導体装置の表面保護膜の形成方法
JPH05226480A (ja) 1991-12-04 1993-09-03 Nec Corp 半導体装置の製造方法
US5393708A (en) * 1992-10-08 1995-02-28 Industrial Technology Research Institute Inter-metal-dielectric planarization process
US5444016A (en) * 1993-06-25 1995-08-22 Abrokwah; Jonathan K. Method of making ohmic contacts to a complementary III-V semiconductor device
US5442235A (en) * 1993-12-23 1995-08-15 Motorola Inc. Semiconductor device having an improved metal interconnect structure
US5753975A (en) * 1994-09-01 1998-05-19 Kabushiki Kaisha Toshiba Semiconductor device with improved adhesion between titanium-based metal wiring layer and insulation film
US5567658A (en) * 1994-09-01 1996-10-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for minimizing peeling at the surface of spin-on glasses
US5607773A (en) * 1994-12-20 1997-03-04 Texas Instruments Incorporated Method of forming a multilevel dielectric
JPH0982799A (ja) * 1995-09-13 1997-03-28 Hitachi Ltd 配線基板およびその製造方法
US6001728A (en) * 1996-03-15 1999-12-14 Applied Materials, Inc. Method and apparatus for improving film stability of halogen-doped silicon oxide films
US5710454A (en) * 1996-04-29 1998-01-20 Vanguard International Semiconductor Corporation Tungsten silicide polycide gate electrode formed through stacked amorphous silicon (SAS) multi-layer structure.
US5763010A (en) * 1996-05-08 1998-06-09 Applied Materials, Inc. Thermal post-deposition treatment of halogen-doped films to improve film stability and reduce halogen migration to interconnect layers
US5817571A (en) * 1996-06-10 1998-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multilayer interlevel dielectrics using phosphorus-doped glass
US5773360A (en) * 1996-10-18 1998-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of surface contamination in post-CMP cleaning
US5693547A (en) * 1996-10-22 1997-12-02 Advanced Micro Devices, Inc. Method of making vertical MOSFET with sub-trench source contact
US5888905A (en) * 1997-11-06 1999-03-30 Texas Instruments Incorporated Integrated circuit insulator and method

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319164C (zh) * 2002-10-10 2007-05-30 松下电器产业株式会社 半导体器件及其制造方法
CN1906751B (zh) * 2004-01-30 2010-09-29 兰姆研究有限公司 用于无应力导体去除的系统和方法
CN103788736A (zh) * 2014-01-14 2014-05-14 深圳先进技术研究院 绝缘层用组合物及在硅晶圆的硅通孔上制备绝缘层的方法
CN103788736B (zh) * 2014-01-14 2016-04-20 深圳先进技术研究院 绝缘层用组合物及在硅晶圆的硅通孔上制备绝缘层的方法
CN103956331B (zh) * 2014-04-29 2016-09-28 复旦大学 一种用于多孔互连介质表面封孔的薄膜及其制备方法
CN115662903A (zh) * 2022-11-14 2023-01-31 合肥晶合集成电路股份有限公司 半导体器件的制作方法以及半导体器件

Also Published As

Publication number Publication date
KR100327949B1 (ko) 2002-07-02
US20010003060A1 (en) 2001-06-07
KR19980081721A (ko) 1998-11-25
JP3109449B2 (ja) 2000-11-13
US6287956B2 (en) 2001-09-11
JPH10303298A (ja) 1998-11-13

Similar Documents

Publication Publication Date Title
CN1198015A (zh) 半导体器件中的多层互连结构及其形成方法
CN1106043C (zh) 半导体器件及其制造方法
US8264060B2 (en) Method of sealing an air gap in a layer of a semiconductor structure and semiconductor structure
US20050191851A1 (en) Barrier metal cap structure on copper lines and vias
CN1649126A (zh) 用于在半导体器件中形成互连线的方法及互连线结构
JPH09507617A (ja) 積層低誘電率技術
CN1627477A (zh) 具有金属－绝缘体－金属电容器的半导体器件及制造方法
US6495448B1 (en) Dual damascene process
CN100561729C (zh) 双镶嵌结构的制造方法
US6734116B2 (en) Damascene method employing multi-layer etch stop layer
US7351653B2 (en) Method for damascene process
CN1885503A (zh) 用于在半导体器件中形成接触孔的方法
US6037251A (en) Process for intermetal SOG/SOP dielectric planarization
CN101192513A (zh) 金属-绝缘体-金属电容器及其制造方法
KR100258044B1 (ko) 반도체 장치 및 그 제조 방법
CN103378128A (zh) 钝化层结构及其形成方法、刻蚀方法
US6475901B2 (en) Method for manufacturing semiconductor device having a multi-layer interconnection
CN1279603C (zh) 形成双镶嵌结构的方法
US6472330B1 (en) Method for forming an interlayer insulating film, and semiconductor device
JP4028032B2 (ja) 半導体装置及びその製造方法
JPH11111845A (ja) 半導体装置及びその製造方法
CN1448995A (zh) 在具有金属图案的半导体基底形成堆叠式介电层的方法
US6852628B2 (en) Method of insulating interconnects, and memory cell array with insulated interconnects
CN108573912A (zh) 半导体结构及其形成方法
KR20000056181A (ko) 반도체 장치의 비아 및 그 제조 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication