CN1885503A - 用于在半导体器件中形成接触孔的方法 - Google Patents
用于在半导体器件中形成接触孔的方法 Download PDFInfo
- Publication number
- CN1885503A CN1885503A CNA2006100833769A CN200610083376A CN1885503A CN 1885503 A CN1885503 A CN 1885503A CN A2006100833769 A CNA2006100833769 A CN A2006100833769A CN 200610083376 A CN200610083376 A CN 200610083376A CN 1885503 A CN1885503 A CN 1885503A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- etching
- hard mask
- mask pattern
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 46
- 230000004888 barrier function Effects 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 239000005388 borosilicate glass Substances 0.000 claims description 5
- 239000005360 phosphosilicate glass Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910017083 AlN Inorganic materials 0.000 claims description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 3
- 229920000620 organic polymer Polymers 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical group [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 239000000203 mixture Substances 0.000 claims 1
- 229920000642 polymer Polymers 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 6
- 125000006850 spacer group Chemical group 0.000 abstract 2
- 239000011229 interlayer Substances 0.000 description 24
- 239000010410 layer Substances 0.000 description 13
- 238000005452 bending Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920005573 silicon-containing polymer Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/1052—Formation of thin functional dielectric layers
- H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
提供一种用于在半导体器件中形成接触孔的方法。用于在半导体器件中形成接触孔的方法包括：在底结构之上形成绝缘层；在绝缘层之上形成硬掩模图案；使用硬掩模图案作为蚀刻掩模来蚀刻绝缘层的一部分以形成开口；在硬掩模图案和通过蚀刻而图案化的绝缘层的侧壁之上形成间隔物；蚀刻绝缘层的剩余部分以形成暴露底结构一部分的接触孔；以及去除间隔物和硬掩模图案。
Description
技术领域
本发明涉及一种用于制造半导体器件的方法；并更为具体地，涉及一种用于在半导体器件中形成接触孔的方法。
背景技术
一般而言，半导体器件包括许多单位器件。随着半导体器件已经变得更为高度集成，这些单位器件不得不被密集地形成在有限的单元面积内。结果，诸如晶体管和电容器的单位器件按比例缩减。特别地，随着在诸如动态随机存取存储器(DRAM)的半导体存储器件中的设计规则已经向着小型化转变，形成在单元面积内的单位器件的尺寸已经降低；但是，其纵横比(aspect ratio)不得不增加以确保电容的足够水平。
增加纵横比的一个代表性例子是在位线和电容器被形成在单元区域中之后在外围区域中为金属线形成深接触孔的工艺。如果电容器形成在凹的结构中，则用于形成金属接触的蚀刻目标的厚度增加，导致了接触孔不打开或打开不合适的发生(incidence)。
当使用具有193nm波长的氟化物(ArF)作为光源的光刻工艺连同亚-80nm水平的半导体器件来使用时，除已知的蚀刻条件之外，例如用于精确形成图案或垂直蚀刻轮廓的条件，还需要用以防止在蚀刻工艺期间可能出现的光阻剂图案变形的条件。由此，对于这种亚-80nm水平的半导体器件的制造，许多研究者已经着力于开发这样的工艺条件，该工艺条件同时满足已知的蚀刻条件和用于防止光阻剂变形的附加条件。
由于大规模集成而引起的渐减设计规则的目前趋势，使得有可能实现多金属线的结构。但是，因为器件元件之间的高度差由于大规模集成而增加，所以接触孔彼此接近地形成，并且施加到外围区域的设计规则几乎等同于施加到单元区域的设计规则以便增加单元效率。由此，在用于为金属线形成深接触孔的蚀刻工艺期间经常出现弯曲的发生(bowing incidence)，并且该弯曲的发生引起器件中缺陷的产生。
图1是图示了用于在半导体器件中形成接触孔的常规方法的截面图。
如图所示，多级绝缘层12形成在衬底11上，在衬底11中形成了器件隔离区域、字线、位线和对于DRAM的配置所必需的其它元件。多水平绝缘层12由硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、原硅酸四乙酯(TEOS)、高密度等离子体(HDP)氧化物、玻璃旋涂(SOG)或先进平坦化层(advanced planarization layer，APL)形成。除这些基于氧化物的材料之外，也能够将有机或无机低-K电介质材料用于多水平绝缘层12。
虽然没有示出，但是硬掩模图案形成在多水平绝缘层12上，随后将硬掩模图案用作蚀刻掩模来蚀刻多水平绝缘层12，从而形成深接触孔13，这些孔暴露了为接触区域而指定的衬底11的部分。在该蚀刻工艺期间，蚀刻离子过度蚀刻多水平绝缘层12的上部，并由此在接触孔13的横侧中出现了弯曲的发生。图1中的参考符号‘A’代表该弯曲的发生。
关于弯曲发生的细节，由于大规模集成，接触孔的深度增加，并且接触孔的宽度减少，而且蚀刻目标增大。由此，蚀刻离子过度蚀刻绝缘层的上部，这种过度蚀刻经常引起接触孔中的弯曲发生。经常发生在相邻设置的接触孔之间的弯曲发生可能是不利的。
发明内容
因此，本发明的目的是提供一种用于在半导体器件中形成接触孔的方法，其中该方法可减少弯曲发生的出现，以由此改善用于形成塞的传导层的间隙填充余量和器件的成品率。
根据本发明的一方面，提供一种用于在半导体器件中形成接触孔的方法，包括：在底结构之上形成绝缘层；在绝缘层之上形成硬掩模图案；使用硬掩模图案作为蚀刻掩模来蚀刻绝缘层的一部分以形成开口；在硬掩模图案和通过蚀刻而图案化的绝缘层的侧壁之上形成间隔物；蚀刻绝缘层的剩余部分以形成暴露底结构的一部分的接触孔；以及去除间隔物和硬掩模图案。
根据本发明的另一个方面，提供一种用于在半导体器件中形成接触孔的方法，包括：在底结构之上顺序地形成第一至第三绝缘层；在第三绝缘层之上形成硬掩模图案；使用硬掩模图案作为蚀刻掩模来蚀刻第三绝缘层以形成开口；在硬掩模图案和通过蚀刻而图案化的第三绝缘层的侧壁之上形成间隔物；蚀刻第二绝缘层和第一绝缘层以形成暴露底结构的一部分的接触孔；以及去除间隔物和硬掩模图案。
附图说明
参考结合附图给出的优选实施例的下列描述，本发明的上述和其它目的及特征将变得更好理解，在附图中：
图1是图示用于在半导体器件中形成接触孔的常规方法的截面图；以及
图2A至图2E是图示根据本发明实施例用于在半导体器件中形成接触孔的方法的截面图。
具体实施方式
参考附图，将详细描述根据本发明示例性实施例用于在半导体器件中形成接触孔的方法。
图2A至图2E是图示根据本发明实施例用于在半导体器件中形成接触孔的方法的截面图。
参考图2A，用于为动态随机存取存储器(DRAM)配置字线、位线和其它元件而必需的底结构22形成在衬底21上，在衬底21中形成器件隔离区域。底结构22可包括可用来形成塞的传导层。第一至第三层间绝缘层23、24和25形成在底结构22上。第一层间绝缘层23和第三层间绝缘层25包括选自基于氧化物材料、基于氮化物材料、低-K电介质材料和其组合所组成的组中的一个。基于氧化物的材料选自硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)、原硅酸四乙酯(TEOS)、等离子体增强型原硅酸四乙酯(PETEOS)、低压原硅酸四乙酯(LPTEOS)、高密度等离子体(HDP)氧化物、玻璃上旋涂(SOG)或先进平坦化层(APL)组成的组。基于氮化物的材料包括等离子体增强型氮化物或等离子体增强氧氮化物(oxynitride)。低-K电介质材料可以是有机或无机低-K电介质材料。而且，第一层间绝缘层23和第三层间绝缘层25形成为范围从约2,000到约15,000的厚度。第二层间绝缘层24包括诸如未掺杂多晶硅、氧化铝、氮化铝或氧化钽的绝缘材料，并用作蚀刻停止层。而且，第二层间绝缘层24形成为从约50到约500的厚度。由此，第一至第三层间绝缘层的全部厚度范围从约8,000到约30,000。
硬掩模层26和光阻剂图案27顺序地形成在第三层间绝缘层25上。硬掩模层26包括选自钨、无定形碳、多晶硅和基于有机聚合物材料如siLK或含硅聚合物组成的组中的一个，而且在本实施例中，硬掩模26包括无定形碳并形成到从约2,000到约10,000的厚度。
参考图2B，使用光阻剂图案作为蚀刻掩模来蚀刻硬掩模层26以形成硬掩模图案26A。剥去光阻剂图案27，此后执行清扫工艺以去除蚀刻剩余物。
使用硬掩模图案26A作为蚀刻掩模，典型地出现弯曲发生的第三层间绝缘层25的部分被蚀刻以形成开口28。在这点，第三层间绝缘层25的蚀刻厚度范围从约3,000到约12,000。为了蚀刻当执行用于形成后续深接触孔的蚀刻工艺时倾向于弯曲发生的多个绝缘层的部分，并为了提供随后为形成间隔物而蚀刻的绝缘层的均匀性，开口28暴露第二层间绝缘层24的预定部分。参考号25A表示图案化的第三层间绝缘层。
用于形成间隔物的薄层29被形成于在第三层间绝缘层25的选择性蚀刻之后获得的上述所得结构之上。薄层29包括氮化硅(SiN)或氮氧化硅(SiON)，并形成到从约50到约500的厚度。
参考图2C，执行回蚀刻工艺以选择性地去除设置在硬掩模图案26A之上和开口28的底部处的薄层29的部分。在回蚀刻工艺之后，间隔物29A形成在硬掩模图案26A和图案化的第三层间绝缘层25A的侧壁之上。间隔物29A保护经常出现弯曲发生的部分，由此最小化弯曲发生的出现。结果，可实现在后续的传导材料与底结构22之间的有效传导性水平。
参考图2D，使用硬掩模图案26A作为蚀刻掩模，连同蚀刻绝缘材料的蚀刻气体，顺序地蚀刻第二层间绝缘层24、第一层间绝缘层23和底结构22。继续此蚀刻工艺直到暴露底结构22的传导层，并通过此蚀刻工艺，形成深开口30。参考号24A、23A和22A分别代表图案化的第二层间绝缘层、图案化的第一层间绝缘层和图案化的底结构。
参考图2E，去除硬掩模图案26A和间隔物29A。这时，硬掩模图案26A具有相关于图案化的第二层间绝缘层24A的湿蚀刻选择性。例如，如果图案化的第二层间绝缘层24A包括多晶硅，硬掩模图案26A包括无定形碳或钨。
根据本发明的本实施例，在弯曲发生经常出现的区域中形成间隔物，并使用间隔物作为蚀刻掩模形成深接触孔。特别地，间隔物使得有可能形成深接触孔而不产生弯曲发生。结果，可改善用于形成塞的传导材料的空隙填充余量和在相邻接触孔之间的短余量，从而可提高半导体器件的成品率。
本申请包含于2005年6月24日提交的韩国专利申请No.KR 2005-54893所涉及的主题内容，通过引用将其全部内容结合于此。
虽然已关于特定的优选实施例描述了本发明，但是对本领域技术人员显然的是，在不脱离如所附权利要求限定的本发明的精神和范围，可以进行不同的变化和修改。
【主要组件符号说明】
21 衬底
22 底结构
23 第一层间绝缘层
24 第二层间绝缘层
25A 第三层间绝缘层
26A 硬掩模图案
29A 间隔物。
Claims (20)
1.一种用于在半导体器件中形成接触孔的方法，包括：
在底结构之上形成绝缘层；
在所述绝缘层之上形成硬掩模图案；
使用所述硬掩模图案作为蚀刻掩模来蚀刻所述绝缘层的一部分以形成开口；
在所述硬掩模图案和通过蚀刻而图案化的所述绝缘层的侧壁之上形成间隔物；
蚀刻所述绝缘层的剩余部分以形成暴露所述底结构一部分的接触孔；以及
去除所述间隔物和所述硬掩模图案。
2.权利要求1的方法，其中所述绝缘层在所述底结构之上的形成包括在所述底结构之上形成蚀刻停止层。
3.权利要求1的方法，其中所述绝缘层的形成包括使用选自基于氧化物材料、基于氮化物材料、低-K电介质材料和其组合所组成的组中的一个。
4.权利要求3的方法，其中所述基于氧化物材料选自磷硅酸盐玻璃、硼硅酸盐玻璃、硼磷硅酸盐玻璃、等离子体增强型原硅酸四乙酯、低压原硅酸四乙酯、高密度等离子体氧化物组成的组。
5.权利要求3的方法，其中所述基于氮化物材料包括等离子体增强型氮化物和等离子体增强型氧氮化物中的至少一个。
6.权利要求1的方法，其中所述绝缘层具有范围从约8,000到约30,000的厚度。
7.权利要求1的方法，其中所述底结构包括传导层。
8.权利要求2的方法，其中所述蚀刻停止层包括选自未掺杂多晶硅、氧化铝、氮化铝和氧化钽组成的组中的一个。
9.权利要求8的方法，其中所述蚀刻停止层形成为范围从约50到约500的厚度。
10.权利要求1的方法，其中所述间隔物包括氮化硅和氧氮化硅中的至少一个。
11.权利要求1的方法，其中所述间隔物形成为范围从约50到约500的厚度。
12.权利要求1的方法，其中蚀刻所述绝缘层的一部分以形成所述开口包括蚀刻所述绝缘层的约3,000到约12,000。
13.权利要求1的方法，其中所述硬掩模图案包括选自无定形碳、钨和基于有机聚合物的材料组成的组中的一个。
14.权利要求9的方法，其中所述基于有机聚合物的材料包括SiLK和基于硅的聚合物中的至少一个。
15.一种用于在半导体器件中形成接触孔的方法，包括：
在底结构之上顺序地形成第一至第三绝缘层；
在所述第三绝缘层之上形成硬掩模图案；
使用所述硬掩模图案作为蚀刻掩模蚀刻所述第三绝缘层以形成开口；
在所述硬掩模图案和通过蚀刻而图案化的所述第三绝缘层的侧壁之上形成间隔物；
蚀刻所述第二绝缘层和所述第一绝缘层以形成暴露所述底结构一部分的接触孔；以及
去除所述间隔物和所述硬掩模图案。
16.权利要求15的方法，其中所述第一至第三绝缘层具有范围从约8,000到约30,000的总厚度。
17.权利要求15的方法，其中所述底结构包括传导层。
18.权利要求15的方法，其中所述第一至第三绝缘层的顺序形成包括将用作蚀刻停止层的第二绝缘层形成为范围从约50到约500的厚度。
19.权利要求18的方法，其中所述蚀刻停止层包括选自未掺杂多晶硅、氧化铝、氮化铝和氧化钽组成的组中的一个。
20.权利要求15的方法，其中所述间隔物包括氮化硅和氧氮化硅中的至少一个。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050054893A KR100744672B1 (ko) | 2005-06-24 | 2005-06-24 | 반도체 소자의 콘택홀 형성 방법 |
| KR1020050054893 | 2005-06-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1885503A true CN1885503A (zh) | 2006-12-27 |
Family
ID=37583591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006100833769A Pending CN1885503A (zh) | 2005-06-24 | 2006-06-06 | 用于在半导体器件中形成接触孔的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20070015356A1 (zh) |
| JP (1) | JP2007005770A (zh) |
| KR (1) | KR100744672B1 (zh) |
| CN (1) | CN1885503A (zh) |
| TW (1) | TW200701396A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465282B (zh) * | 2007-12-20 | 2014-06-25 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN105244291A (zh) * | 2015-09-01 | 2016-01-13 | 中国科学院上海微系统与信息技术研究所 | 一种用于三维集成的大厚度光敏bcb的涂覆方法 |
| CN110707085A (zh) * | 2018-09-07 | 2020-01-17 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100811443B1 (ko) * | 2007-02-15 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택홀 형성 방법 |
| KR20090070710A (ko) * | 2007-12-27 | 2009-07-01 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치 형성 방법 |
| KR101607265B1 (ko) * | 2009-11-12 | 2016-03-30 | 삼성전자주식회사 | 수직 채널 트랜지스터의 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5882535A (en) * | 1997-02-04 | 1999-03-16 | Micron Technology, Inc. | Method for forming a hole in a semiconductor device |
| US6291891B1 (en) * | 1998-01-13 | 2001-09-18 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and semiconductor device |
| TW408443B (en) * | 1998-06-08 | 2000-10-11 | United Microelectronics Corp | The manufacture method of dual damascene |
| US6211090B1 (en) * | 2000-03-21 | 2001-04-03 | Motorola, Inc. | Method of fabricating flux concentrating layer for use with magnetoresistive random access memories |
| US6514849B1 (en) * | 2001-04-02 | 2003-02-04 | Advanced Micro Devices, Inc. | Method of forming smaller contact size using a spacer hard mask |
| US6583043B2 (en) * | 2001-07-27 | 2003-06-24 | Motorola, Inc. | Dielectric between metal structures and method therefor |
| KR100790965B1 (ko) * | 2002-03-09 | 2008-01-02 | 삼성전자주식회사 | 링 디펙트를 방지하기 위한 반도체 소자 및 그 제조방법 |
| KR100428791B1 (ko) * | 2002-04-17 | 2004-04-28 | 삼성전자주식회사 | 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법 |
| KR20050000902A (ko) * | 2003-06-25 | 2005-01-06 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| KR100555533B1 (ko) * | 2003-11-27 | 2006-03-03 | 삼성전자주식회사 | 실린더형 스토리지 전극을 포함하는 반도체 메모리 소자및 그 제조방법 |
-
2005
- 2005-06-24 KR KR1020050054893A patent/KR100744672B1/ko not_active IP Right Cessation
-
2006
- 2006-02-24 US US11/361,525 patent/US20070015356A1/en not_active Abandoned
- 2006-03-06 TW TW095107358A patent/TW200701396A/zh unknown
- 2006-04-27 JP JP2006122812A patent/JP2007005770A/ja active Pending
- 2006-06-06 CN CNA2006100833769A patent/CN1885503A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465282B (zh) * | 2007-12-20 | 2014-06-25 | 海力士半导体有限公司 | 制造半导体器件的方法 |
| CN105244291A (zh) * | 2015-09-01 | 2016-01-13 | 中国科学院上海微系统与信息技术研究所 | 一种用于三维集成的大厚度光敏bcb的涂覆方法 |
| CN105244291B (zh) * | 2015-09-01 | 2018-07-31 | 中国科学院上海微系统与信息技术研究所 | 一种用于三维集成的大厚度光敏bcb的涂覆方法 |
| CN110707085A (zh) * | 2018-09-07 | 2020-01-17 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
| US11244948B2 (en) | 2018-09-07 | 2022-02-08 | United Microelectronics Corp. | Semiconductor device and method of forming the same |
| CN110707085B (zh) * | 2018-09-07 | 2022-05-03 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100744672B1 (ko) | 2007-08-01 |
| TW200701396A (en) | 2007-01-01 |
| JP2007005770A (ja) | 2007-01-11 |
| US20070015356A1 (en) | 2007-01-18 |
| KR20060135170A (ko) | 2006-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7476625B2 (en) | Method for fabricating semiconductor device | |
| US7396772B2 (en) | Method for fabricating semiconductor device having capacitor | |
| CN1941322A (zh) | 在快闪存储器件中形成金属线的方法 | |
| US6709945B2 (en) | Reduced aspect ratio digit line contact process flow used during the formation of a semiconductor device | |
| CN1885503A (zh) | 用于在半导体器件中形成接触孔的方法 | |
| US6534408B2 (en) | Utilization of disappearing silicon hard mask for fabrication of semiconductor structures | |
| US20050280035A1 (en) | Semiconductor device and method for fabricating the same | |
| US7199051B2 (en) | Method for fabricating semiconductor device capable of preventing damages to conductive structure | |
| US20040195607A1 (en) | Method of reducing erosion of a nitride gate cap layer during reactive ion etch of nitride liner layer for bit line contact of DRAM device | |
| CN101064283A (zh) | 半导体器件的制造方法 | |
| CN1841698A (zh) | 用于制造半导体器件的方法 | |
| CN103107125A (zh) | 半导体器件及其形成方法 | |
| US6780763B2 (en) | Method for fabricating semiconductor device capable of improving gap-fill property | |
| KR100643568B1 (ko) | 반도체소자의 깊은 콘택홀 형성 방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| US7094638B2 (en) | Method of forming gate structure | |
| KR20050107027A (ko) | 콘택홀 형성 방법 및 이를 이용한 도전성 구조물 형성방법 | |
| KR100365944B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100701425B1 (ko) | 반도체소자 제조 방법 | |
| KR100353807B1 (ko) | 고유전체 캐패시터의 하부전극 형성방법 | |
| US7622381B2 (en) | Semiconductor structure and the forming method thereof | |
| KR20050002984A (ko) | 반도체 메모리 소자의 제조방법 | |
| KR20060096639A (ko) | 반도체 소자 제조 방법 | |
| KR20050002005A (ko) | 스토리지 노드 콘택홀 및 비트라인 절연막 스페이서를동시에 형성하는 반도체 소자 제조 방법 | |
| KR20010061114A (ko) | 반도체소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |