KR100365944B1 - 반도체소자의 저장전극 형성방법 - Google Patents

반도체소자의 저장전극 형성방법 Download PDF

Info

Publication number
KR100365944B1
KR100365944B1 KR1019990023480A KR19990023480A KR100365944B1 KR 100365944 B1 KR100365944 B1 KR 100365944B1 KR 1019990023480 A KR1019990023480 A KR 1019990023480A KR 19990023480 A KR19990023480 A KR 19990023480A KR 100365944 B1 KR100365944 B1 KR 100365944B1
Authority
KR
South Korea
Prior art keywords
storage electrode
insulating film
etching
sacrificial insulating
gas
Prior art date
Application number
KR1019990023480A
Other languages
English (en)
Other versions
KR20010003258A (ko
Inventor
신현상
박창현
김명필
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990023480A priority Critical patent/KR100365944B1/ko
Publication of KR20010003258A publication Critical patent/KR20010003258A/ko
Application granted granted Critical
Publication of KR100365944B1 publication Critical patent/KR100365944B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 고유전체를 사용하는 캐패시터에서 저장전극의 형태를 형성하기 위한 희생절연막의 식각공정시 식각조건을 조절하여 상기 희생절연막의 식각면에 요철을 형성한 후 금속층으로된 저장전극을 형성함으로써 단순한 공정으로 손상밀도(defect density)가 낮고 표면적이 증가된 저장전극을 형성하여 소자의 특성 및 공정수율을 증가시키고, 증가된 면적만큼 저장전극의 높이를 낮출 수 있으므로 토폴로지(topology)를 균일하게 형성하여 후속공정을 용이하게 할 수 있으며 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 저장전극 형성방법{Forming method for storage node of semiconductor device}
본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로서, 특히 고유전체를 사용하는 캐패시터의 실린더형 저장전극 형성공정에서 금속 저장전극의 표면적을 증가시키는 반도체소자의 저장전극 형성방법에 관한 것이다.
최근 반도체소자의 고집적화에 따라 셀 크기와 토폴로지(topology)는 작아지는 반면 대용량의 캐패시터가 요구되고 있기 때문에 하나의 트랜지스터와 하나의 캐패시터로 구성되는 DRAM 소자에서 캐패시터의 정전용량(C)은 εA/d(ε: 유전율, A : 표면적, d : 유전체두께)와 같이 저장전극의 표면적과 저장전극 사이의 유전체의 유전율에 비례하는 값을 나타내기 때문에 캐패시터의 유전상수가 높은 물질을 사용하거나, 유전체막의 두께를 얇게 하거나, 저장전극의 표면적을 증가시키는 방법 등이 대두되고 있다.
따라서, 반도체소자가 적절히 작동하기 위한 일정량 이상의 정전용량을 확보하기 위하여, 저장전극의 모양을 삼차원구조로 형성하여 저장전극의 표면적을 증가시킴으로써 정전용량을 확보하는 방법이 주로 사용되고 있으며, 최근에는 유전율이 높은 Ta2O5, TiO2또는 SrTiO3등을 고유전체막으로 사용하고 있다.
한편, 저장전극의 표면적을 증대시키기 위하여 핀형, 적층형, 실린더형 저장전극 등을 개발하여 사용하고 있다.
상기와 같은 종래기술에 따른 반도체소자의 저장전극 형성방법에서 정전용량을 증가시키기 위하여 고유전체를 유전체막으로 사용하는 경우 전극물질을 다결정실리콘층으로 사용하게 되면 상기 고유전체의 산소가 다결정실리콘층의 계면으로 확산되어 고유전체의 산소 화학량론(oxygen stoichiometry)를 유지하기 어렵기 때문에 캐피시터의 전기적 특성을 열화시키는 문제점이 있어 전극물질로 W, WN등의 금속물질을 사용하고 있으며, 상기 금속물질을 저장전극으로 사용하는 경우에는 일함수(work function) 차이가 크게 나서 누설전류를 감소시킬 수 있는 장점이 있다.그러나, 도 1 에 도시된 바와 같이 종래기술에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 금속 저장전극에는 선택적 준안정실리콘(selective meta stable polysilicon)층과 같이 표면적을 증가시키는 방법을 적용할 수 없다는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 고유전물질을 유전체막으로 사용하는 캐패시터의 금속저장전극의 형성공정에서 반도체기판 상부에 희생절연막을 형성하고, 저장전극으로 예정되는 부분을 노출시키는 감광막 패턴을 식각마스크로 사용하여 상기 희생절연막을 식각하되, 상기 희생절연막의 식각면에 요철이 형성되는 식각조건으로 식각공정을 실시한 후 요철을 갖는 실린더형 저장전극을 형성함으로써 표면적이 증가된 저장전극을 형성하는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 저장전극의 사진.
도 2 는 본 발명에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 저장전극의 사진.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,저장전극 마스크를 이용한 사진식각공정으로 상기 층간절연막 상의 저장전극으로 예정된 부분이 제거되어 상기 저장전극 콘택플러그를 노출시키는 제1희생절연막패턴을 형성하되, 상기 제1희생절연막 패턴의 식각면에 요철이 구비되는 공정과,상기 저장전극으로 예정된 부분을 포함한 전체표면상부에 저장전극용 금속층을 형성하는 공정과,상기 저장전극으로 예정된 부분을 매립하는 제2희생절연막을 전체표면상부에 평탄화시켜 형성하는 공정과,상기 제1희생절연막 패턴을 노출시키는 상기 제2희생절연막과 저장전극용 금속층을 화학적 기계적으로 연마하는 공정과,
상기 제2희생절연막과 제1희생절연막패턴을 제거하여 표면에 요철을 갖는 실린더형 저장전극을 형성하는 공정을 포함하는 것을 특징으로 한다.이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2 는 본 발명에 따른 반도체소자의 저장전극 형성방법에 의해 형성된 저장전극의 사진으로서, 저장전극의 내벽 및 외벽에 요철이 형성된 것을 나타낸다.
도시되지 않았으나, 본 발명에 따른 반도체소자의 저장전극 형성방법을 설명하면 다음과 같다.먼저, 모스전계효과 트랜지스터, 비트라인 등과 같은 소정의 하부구조물이 형성되어 있는 반도체기판(도시안됨) 상에 층간절연막과 식각방지막을 순차적으로 형성한다.
그리고, 저장전극 콘택마스크를 이용한 사진식각공정으로 상기 층간절연막과 식각방지막을 식각하여 저장전극 콘택으로 예정되는 부분을 노출시키는 저장전극 콘택홀(도시안됨)을 형성한다.
다음, 저장전극 콘택홀을 매립하는 다결정실리콘층(도시안됨)을 전체표면 상부에 형성한 후, 상기 다결정실리콘층을 전면식각 또는 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정으로 제거하여 상기 저장전극 콘택홀을 매립하는 저장전극 콘택플러그를 형성한다.
그 후, 전체표면 상부에 제1희생절연막(도시안됨)을 형성한다.이때, 상기 제1희생산화막은 상기 식각방지막과 식각선택비 차이를 갖는 절연물질로 형성한다.
다음, 저장전극 마스크(도시안됨)를 이용한 사진식각공정으로 상기 제1희생절연막을 식각하여 상기 저장전극 콘택플러그를 노출시키는 상기 층간절연막 상의 저장전극 부분, 즉 저장전극으로 예정된 부분을 노출시키는 제1희생절연막 패턴을 형성한다.이때, 상기 제1희생절연막 식각공정은 상기 제1희생절연막의 식각면에 요철이 형성되도록 식각공정을 실시한다.
상기 제1희생절연막 식각공정은 제1단계인 주식각(main etching)과 제2단계인 과도식각(over etching)공정으로 실시하되, 상기 식각공정은 플라즈마에 자기장(magnetic field)를 가하여 전자의 충돌 확률을 효과적으로 유도하고 이를 통하여 플라즈마 밀도를 증가시키는 MERIE(Magnetically Enhanced Reactive Ion Etching) 플라즈마 식각챔버를 사용하여 실시한 것이다. 이때, 장비는 AMT사의 MxP장비를 사용하여 실시한다.
상기 제1단계인 주식각 공정은 5 ∼ 10 sccm 의 O2가스, 50 ∼ 70 sccm 의 CHF3가스 및 80 ∼ 120 sccm 의 Ar 가스의 혼합가스를 식각가스로 사용하며,상기 O2가스의 증가에 의한 감광막 패턴과의 식각선택비 마진을 확보하기 위하여 하부전극온도(bottom electrode temperature)의 온도를 5 ∼ 10 ℃, 식각챔버 내의 압력을 70 ∼ 100 mTorr 로 하고,식각률의 감소를 방지하기 위하여 파워를 750 ∼ 900 W, 자기장을 50 ∼ 70 G(gauss) 정도로 인가하여 실시한다.여기서, 상기 O2가스는 상기 제1희생절연막의 식각면에 요철이 형성되도록 상기 제1희생절연막의 식각시 폴리머의 제거역할을 한다.상기 Ar가스는 불활성가스로서 화학적 반응은 없지만 상기 식각가스의 펌핑레이트를 유지하고 이온 충돌효과(ion bambardment effect)를 향상시켜 상기 제1희생절연막패턴의 식각면에 요철을 형성하는 역할을 한다.
또한, 상기 식각가스에 CH2F2/C4F8혼합가스를 첨가하여 상기 제1희생절연막패턴의 프로파일이 버티칼하게 형성되도록 하고, 80 ∼ 120 sccm 의 CO 가스를 첨가시켜 상기 식각이 정지되는 현상을 방지할 수도 있다.
상기 제2단계인 과도식각공정은 40 ∼ 60 sccm 의 CHF3가스, 0 ∼ 2 sccm 의 O2가스 및 80 ∼ 120 sccm 의 Ar 가스의 혼합가스를 식각가스로 사용하여 실시하되, 40 ∼ 70 mTorr 의 압력하에서 750 ∼ 900 W 의 파워와 50 ∼ 70 G(gauss) 의 자기장을 인가하며 실시한 것이다.
이때, 상기 O2가스는 상기 주식각 공정에서 형성된 제1희생절연막패턴의 식각면에 형성된 요철에 영향을 미치지 않고, 상기 식각방지막과의 식각선택비를 향상시키기 위하여 사용된 것이다.
그 후, 전체표면 상부에 저장전극용 금속층을 형성하되, 상기 저장전극용 금속층은 W, WN 또는 TiN 막 중에서 선택된 임의의 한가지를 사용하여 400 ∼ 800 Å 두께로 형성한다.이때, 상기 저장전극용 금속층을 형성한 후 상기 저장전극용 금속층의 표면은 상기 제1희생절연막패턴의 표면에 형성된 요철이 그대로 나타나게 된다.
다음, 상기 저장전극으로 예정된 부분을 매립하는 제2희생절연막을 전체표면상부에 형성하여 평탄화시키고 상기 제1희생절연막패턴을 노출시키도록 제2희생절연막과 저장전극용 도전층을 CMP 식각한다.그리고, 상기 제1희생절연막패턴과 제2희생절연막을 제거하여 상기 저장전극 콘택플러그에 접속되어 섬패턴으로 구비되는 실린더형 저장전극을 형성한다.여기서, 상기 실린더형 저장전극은 상기 제1희생절연막패턴의 식각면에 형성된 요철이 상기 실린더형 저장전극의 측벽에 전사되어 표면적이 증가된 것이다.
그 후, 유전체막 및 상부전극을 형성하여 캐패시터를 완성한다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 고유전체를 사용하는 캐패시터에서 저장전극의 형태를 형성하기 위한 희생절연막의 식각공정시 식각조건을 조절하여 상기 희생절연막의 식각면에 요철을 형성한 후 금속층으로된 저장전극을 형성함으로써 단순한 공정으로 손상밀도(defect density)가 낮고 표면적이 증가된 저장전극을 형성하여 소자의 특성 및 공정수율을 증가시키고, 증가된 면적만큼 저장전극의 높이를 낮출 수 있으므로 토폴로지를 균일하게 형성하여 후속공정을 용이하게 할 수 있으며 그에 따른 반도체소자의 고집적화를 가능하게 하는 이점이 있다.

Claims (10)

  1. 소정의 하부구조물이 형성되어 있는 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,
    저장전극 마스크를 이용한 사진식각공정으로 상기 층간절연막 상의 저장전극으로 예정된 부분이 제거되어 상기 저장전극 콘택플러그를 노출시키는 제1희생절연막패턴을 형성하되, 상기 제1희생절연막 패턴의 식각면에 요철이 구비되는 공정과,
    상기 저장전극으로 예정된 부분을 포함한 전체표면상부에 저장전극용 금속층을 형성하는 공정과,
    상기 저장전극으로 예정된 부분을 매립하는 제2희생절연막을 전체표면상부에 평탄화시켜 형성하는 공정과,
    상기 제1희생절연막 패턴을 노출시키는 상기 제2희생절연막과 저장전극용 금속층을 화학적 기계적으로 연마하는 공정과,
    상기 제2희생절연막과 제1희생절연막패턴을 제거하여 표면에 요철을 갖는 실린더형 저장전극을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
  2. 제 1 항에 있어서,
    상기 제1희생절연막 식각 공정은 MERIE(Magnetically Enhanced Reactive ion etching) 플라즈마 식각장비를 사용하여 제1단계인 주식각(main etching)공정과 제2단계인 과도식각(over etching)공정의 2단계로 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  3. 제 2 항에 있어서,
    상기 주식각공정은 5 ∼ 10 sccm 의 O2가스, 50 ∼ 70 sccm 의 CHF3가스 및 80 ∼ 120 sccm 의 Ar 가스의 혼합가스를 사용하여 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  4. 제 2 항에 있어서,
    상기 주식각공정은 CH2F2/C4F8혼합가스를 첨가하여 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  5. 제 2 항에 있어서,
    상기 제1희생절연막을 식각하는 공정은 80 ∼ 120sccm의 CO가스를 첨가시켜 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  6. 제 2 항에 있어서,
    상기 주식각공정은 5 ∼ 10 ℃ 의 하부전극온도와 70 ∼ 100 mTorr 압력 하에서 750 ∼ 900 W 의 파워와 50 ∼ 70 G(gauss) 의 자기장을 인가하여 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  7. 제 2 항에 있어서,
    상기 과도식각공정은 40 ∼ 60 sccm 의 CHF3가스, 80 ∼ 120 sccm 의 Ar 가스 및 0 ∼ 2 sccm 의 O2가스가 혼합가스를 이용하여 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  8. 제 2 항에 있어서,
    상기 과도식각공정은 40 ∼ 70 mTorr 의 압력하에서 750 ∼ 900 W 의 파워와 50 ∼ 70 G(gauss) 의 자기장을 인가하여 실시되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  9. 제 1 항에 있어서,
    상기 저장전극용 금속층은 W, WN 또는 TiN 막 중에서 선택된 임의의 한가지로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  10. 제 1 항에 있어서,
    상기 제1희생절연막 식각 공정은 80 ∼ 120 sccm 의 CO 가스를 첨가하여 실시하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
KR1019990023480A 1999-06-22 1999-06-22 반도체소자의 저장전극 형성방법 KR100365944B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023480A KR100365944B1 (ko) 1999-06-22 1999-06-22 반도체소자의 저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023480A KR100365944B1 (ko) 1999-06-22 1999-06-22 반도체소자의 저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR20010003258A KR20010003258A (ko) 2001-01-15
KR100365944B1 true KR100365944B1 (ko) 2002-12-26

Family

ID=19594191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023480A KR100365944B1 (ko) 1999-06-22 1999-06-22 반도체소자의 저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR100365944B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464648B1 (ko) * 2002-03-13 2005-01-03 주식회사 하이닉스반도체 캐패시터 형성 방법

Also Published As

Publication number Publication date
KR20010003258A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US6239022B1 (en) Method of fabricating a contact in a semiconductor device
TWI271806B (en) Method for fabricating semiconductor device
CN1333456C (zh) 用于制造具有细微图案的半导体装置的方法
KR19980020386A (ko) 반도체소자의 캐패시터 형성방법
US6960523B2 (en) Method of reducing erosion of a nitride gate cap layer during reactive ion etch of nitride liner layer for bit line contact of DRAM device
KR100950470B1 (ko) 반도체 메모리소자의 스토리지전극 형성방법
KR100365944B1 (ko) 반도체소자의 저장전극 형성방법
KR19980086199A (ko) 강유전체를 이용한 반도체 메모리의 커패시터 형성방법
KR100345069B1 (ko) 반도체 소자의 폴리실리콘 플러그 형성방법
KR20010059019A (ko) 반도체소자의 비트라인 형성방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR100388453B1 (ko) 캐패시터 제조 방법
KR100609531B1 (ko) 반도체소자의 캐패시터 형성방법
KR100268911B1 (ko) 반도체소자의 커패시터 및 이의 제조방법
KR100696774B1 (ko) 반도체소자의 캐패시터 형성방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR20010063497A (ko) 반도체 메모리 소자의 콘택 플러그 형성 방법
KR20020045893A (ko) 반도체소자의 제조방법
KR20040001480A (ko) 랜딩 플러그 형성 방법
KR20010046152A (ko) 고용량 반도체 메모리장치의 커패시터 제조방법
KR100400298B1 (ko) 반도체소자의 자기정렬적인 콘택방법
KR20010065795A (ko) 반도체메모리장치의 스토리지노드 전극 제조방법
KR20000042489A (ko) 반도체소자의 저장전극 형성방법
KR20030049390A (ko) 랜딩 플러그 형성 방법
KR20020025351A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee