KR20010065795A - 반도체메모리장치의 스토리지노드 전극 제조방법 - Google Patents
반도체메모리장치의 스토리지노드 전극 제조방법 Download PDFInfo
- Publication number
- KR20010065795A KR20010065795A KR1019990065738A KR19990065738A KR20010065795A KR 20010065795 A KR20010065795 A KR 20010065795A KR 1019990065738 A KR1019990065738 A KR 1019990065738A KR 19990065738 A KR19990065738 A KR 19990065738A KR 20010065795 A KR20010065795 A KR 20010065795A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- sacrificial insulating
- storage node
- forming
- sacrificial
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
- H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체메모리장치의 스토리지노드 전극 제조방법에 관한 것으로, 이 방법은 반도체 기판의 하부 구조물에 제 1층간절연막을 형성하고, 그 위에 식각장벽막을 형성하고, 식각장벽막 상부에 이후 형성될 도펀트 함유 산화물과 선택비를 갖는 제 2층간절연막을 증착한 후에 제 2층간절연막, 식각장벽막 및 제 1층간절연막내에 콘택플러그를 형성한 후에 그 결과물에 도펀트를 함유한 산화물로 제 1희생절연막과, 제 1희생절연막과 도펀트 농도차를 갖는 제 2희생절연막을 순차 형성한 후에, 제 2 및 제 1희생절연막과 제 2층간절연막내에 콘택홀을 형성하고 콘택홀내에 도전체로 스토리지노드 전극을 형성한 후에, 제 1 및 제 2희생절연막을 제거한다. 그러므로, 본 발명은 도펀트 농도차가 있는 2중 희생 절연막내에 콘택홀을 형성한 후에 습식 세정 공정을 진행하여 콘택홀 측벽에 불균일한 토포로지를 형성함으로써 콘택홀 식각시 희생 절연막의 상부분에 발생하는 침식량을 줄여 안정되게 스토리지노드 전극의 패턴을 형성할 수 있다. 따라서, 고집적 반도체메모리장치의 스토리지노드 전극 사이에 발생하는 브릿지를 줄일 수 있다.
Description
본 발명은 반도체 제조방법에 관한 것으로서, 특히 고집적 반도체메모리장치의 스토리지노드 전극 제조방법에 관한 것이다.
현재, 반도체 소자의 기술은 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구/개발이 활발하게 진행되고 있다. 더구나, 반도체 소자의 고집적화가 이루어질수록 커패시터의 면적은 급격하게 감소하고 있기 때문에 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스를 더욱 증가시켜야만 한다.
한편, 메모리 셀에 사용되는 커패시터의 기본 구조는 스토리지노드(storage node) 전극, 유전체막 및 플레이트노드(plate node) 전극으로 구성된다. 이러한 구조를 가지는 커패시터는 작은 면적 내에서 보다 큰 고정전용량을 얻기 위해서 첫째 얇은 유전체막 두께를 확보하거나, 둘째 3차원적인 커패시터의 구조를 통해서 유효 면적을 증가하거나, 셋째 유전율이 높은 물질을 사용하여 유전체막을 형성하는 등의 몇 가지 조건이 만족되어야만 한다.
반도체장치의 커패시터는 통상적으로 주어진 유전체막의 두께에서 누설 전류가 적어지면 적어질수록, 파괴 전압이 커지면 커질수록 좋은 유전체막을 얻지만 유전체막의 두께가 100Å 이하로 박막화될 경우 파울러-노드하임(Fowler-Nordheim) 터널링에 의하여 누설 전류가 증가하여 신뢰성이 저하되기 때문에 이 방법은 한계가 있다. 그리고, 고집적화 메모리장치의 좁은 면적에서도 고정전용량의 확보가 충분히 이루어질 수 있도록 메모리 셀의 커패시터에서 높은 유전율을 갖는 물질을 이용하는 방법이 계속 연구중에 있다. 또한, 마지막으로 커패시터의 유효 면적을증가시키기 위해서 3차원 구조로 스토리지노드 전극의 단면적을 증가시키는 방법이 진행중에 있다.
그중에서도 현재 256M DRAM이상급의 반도체소자에서는 일반적으로 이너 실린더형태(Inner Cylinder Type)의 스토리지노드 전극을 적용하고 있다. 통상의 스토리지노드 전극의 제조는 희생 절연막의 콘택홀을 형성하고 도전체 증착 및 평탄화 공정을 진행한 후에 희생 절연막을 제거함으로써 이너 실린더 형태의 커패시터를 형성하게 된다.
하지만, 반도체소자의 고집적화에 따라 감소된 면적 내에서 일정한 용량을 확보하기 위해서 실린더형태의 커패시터 높이는 점차 증가하고 있으나, 미세한 패턴 형성 때문에 콘택홀을 매립하는 갭필막(산화물 또는 포토레지스트)의 두께의 증가는 한계가 있다. 이에 따라, 이너 실린더 형태의 스토리지노드의 패턴 형성을 위한 희생 절연막을 지나치게 두껍게 증착한 후에 콘택홀 식각 공정을 진행하면 희생 절연막의 상부 부분이 침식되어 이후 스토리지노드 전극간에 브릿지가 발생하는등 제조 공정상 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 희생 절연막 제조 공정시 도펀트 농도가 다른 산화물질을 이중 증착하고 이 2중 희생 절연막에 콘택홀을 형성한 후에 습식 세정 공정을 진행하여 콘택홀 측벽에 단차가 있는 토포로지를 형성함으로써 콘택홀 식각시 희생 절연막의 상부분에 발생하는 침식을 줄여 안정되게 스토리지노드 전극의 패턴을 형성할 수 있는 반도체메모리장치의 스토리지노드 전극 제조 방법을 제공하는데 있다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 반도체메모리장치의 스토리지노드 전극 제조방법을 설명하기 위한 공정 순서도.
*도면의 주요 부분에 대한 부호의 설명*
10: 반도체 기판의 하부구조물 20: 비트라인
30: 제 1층간절연막 32: 식각 장벽막
34: 제 2층간절연막 36,44: 콘택홀
38: 콘택 플러그 40: 제 1희생절연막
42: 제 2희생절연막 46: 스토리지노드 전극
48: 포토레지스트
상기 목적을 달성하기 위하여 본 발명은 고집적 반도체 메모리장치의 스토리지노드 전극 제조 방법에 있어서, 반도체 기판의 하부 구조물에 제 1층간절연막을 형성하고, 그 위에 식각장벽막을 형성하는 단계와, 식각장벽막 상부에 이후 형성될 도펀트 함유 산화물과 선택비를 갖는 제 2층간절연막을 증착하는 단계와, 제 2층간절연막, 식각장벽막 및 제 1층간절연막내에 콘택홀을 형성하고 도전체를 매립하고 이를 평탄화해서 콘택플러그를 형성하는 단계와, 콘택플러그가 형성된 결과물에 도펀트를 함유한 산화물로 제 1희생절연막을 형성하는 단계와, 제 1희생절연막 상부에 제 1희생절연막과 도펀트 농도차를 갖는 제 2희생절연막을 형성하는 단계와, 제 2 및 제 1희생절연막과 제 2층간절연막내에 콘택홀을 형성하는 단계와, 콘택홀이 형성된 결과물에 도전체로 스토리지노드 전극을 형성하는 단계와, 제 1 및 제 2희생절연막을 제거하는 단계를 포함한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 반도체메모리장치의 스토리지노드 전극 제조방법을 설명하기 위한 공정 순서도로서, 이를 참조하면 본 발명의일 실시예는 다음과 같다.
우선, 도면에 미도시되었지만 반도체기판으로서 실리콘 기판에 일련의 소자 공정을 실시하여 트랜지스터를 형성하고 층간 절연막 내에 트랜지스터의 접합 영역과 연결되는 콘택 전극을 형성한다.
그 다음, 도 1에 도시된 바와 같이 층간 절연막 상부에 통상의 배선 공정을 진행하여 비트라인(20)을 형성한다. 이때, 비트라인(22)은 도전체로서 도프트 폴리실리콘(22)과, 그 위에 절연막 패턴(24)과 그 측벽에 절연성 스페이서(26)로 이루어진다.
이어서, 도 2에 도시된 바와 같이 상술한 반도체기판의 하부 구조물에 산화물로 제 1층간절연막(30)을 형성하고, 그 위에 질화물로 식각장벽막(32)을 형성한다. 그리고, 상기 식각장벽막(32) 상부에 이후 형성될 도펀트 함유 산화물과 선택비를 갖는 제 2층간절연막(34)을 증착한다. 여기서, 상기 제 2층간절연막(34)은 고온열산화막(HTO:High Temperature Oxide)이거나 고밀도 플라즈마방식(High Density Plasma) 방식의 산화막을 사용한다.
그 다음, 도 3 및 도 4에 도시된 바와 같이, 콘택 마스크를 사용한 사진 및 식각 공정을 진행하여 상기 제 2층간절연막(34), 식각장벽막(32) 및 제 1층간절연막(30)내에 콘택홀(36)을 형성한다. 콘택홀이 형성된 구조물에 도전체로서 도프트 폴리실리콘을 매립하고 이를 평탄화해서 콘택플러그(38)를 형성한다.
그 다음, 본 발명에 따른 이너 실린더형태의 스토리지노드 전극을 패터닝하기 위하여 희생절연막 제조 공정을 진행한다.
이에, 도 5에 도시된 바와 같이, 상기 콘택플러그(38)가 형성된 결과물에 도펀트를 함유한 산화물로서 BPSG(Boro Phospho Silicate Glass), PSG(Phospho Silicate Glass), BSG(Boro Silicate Glass) 중에서 어느 하나를 사용하여 제 1희생절연막(40)을 형성한다. 그리고, 제 1희생절연막(40) 상부에 제 1희생절연막과 도펀트 농도차를 갖는 제 2희생절연막(42)을 형성하는데, 이는 장비 상에서 인시튜(In-Situ)로 진행 가능하므로 작업공정에 아무런 영향도 주지 않는다.
또, 상기 제 1 및 제 2희생절연막(40,42)의 도펀트 농도는 제 1희생절연막에 비해 제 2희생절연막이 더 크게 한다. 예컨대, 제 1 및 제 2희생절연막(40,42)이 BPSG일 경우 P의 농도차를 주어 1차 BPSG 증착시 P의 농도를 높이고 2차 BPSG 증착시 P의 농도를 낮춘다.
그 다음 도 6에 도시된 바와 같이, 스토리지노드 전극용 마스크를 이용한 사진 및 식각 공정을 진행하여 제 2 및 제 1희생절연막(42,40)과 제 2층간절연막(36)내에 콘택 플러그(38)가 노출되는 콘택홀(44)을 형성한다. 이때, 마스크 공정은 언더 노광을 실시하여 마스크의 개구부를 작게 컨트롤하거나 레티클 자체를 작게 형성함으로써 스토리지노드 전극의 장축,단축 CD(Critical Dimension)를 정확하게 컨트롤하는 종래 기술보다 작업이 용이하게 된다. 그리고, 스토리지노드 전극 영역 확보를 위한 콘택홀 식각시 우선, 건식 식각으로 식각장벽막에서 식각정지시키고, H2SO4, BOE, NH4OH를 이용한 습식 세정 공정을 실시한다. 그러면, 습식 세정 공정에 의해 제 1 및 제 2희생절연막(40,42)은 도펀트 농도차로 인한 습식 식각비의 차이에 의해 아래 도펀트 농도가 큰 제 1희생절연막(40)이 더 많이 식각된다. 이에 따라, 콘택홀(44) 측면에 토포로지 단차가 발생한다.
그 다음, 도 7에 도시된 바와 같이 상기 콘택홀(44)이 형성된 결과물에 도전체로서 도프트 폴리실리콘(46)을 증착한다. 그리고, 이후 평탄화 공정시 하부 폴리실리콘막의 장벽 역할을 하기 위하여 콘택홀(44)에 갭필막으로서 포토레지스트(48)를 완전히 매립되도록 두껍게 도포한다.
그 다음, 도 8에 도시된 바와 같이 화학기계적 연마(chemical mechanical polishing) 또는 전면 식각(etch back) 공정을 실시하여 제 2희생절연막(42) 표면이 드러날때까지 결과물을 평탄화한다.
그리고, 도 9에 도시된 바와 같이, 상기 결과물에서 포토레지스트(48)를 선택적으로 제거하고, 딥-아웃(dip-out) 공정을 진행하여 제 2 및 제 1희생절연막(42,40)을 모두 제거한다. 이때, 딥-아웃 공정시 희생절연막과 제 2층간절연막, 즉 BPSG 와 HDP방식의 산화막의 습식 식각비 차이로 인해 제 2층간절연막이 하부 구조물의 식각 손상을 방지하는 역할을 한다.
이렇게 포토레지스트(48)와, 제 1 및 제 2희생 절연막(40,42)을 제거하고 나면, 제 2층간 절연막(34) 상부에는 도프트 폴리실리콘패턴이 실린더 형태로 남게 되어 본 발명에 따른 스토리지노드 전극이 완성된다.
상기한 바와 같이, 본 발명은 도펀트 농도차가 있는 산화물질을 희생절연막으로써 사용하기 때문에 이후 스토리지노드 전극 패턴을 확보하기 위한 콘택홀 식각시 희생 절연막 상부에 발생하는 침식을 줄일 수 있다. 이에 따라, 고집적 반도체메모리장치의 스토리지노드 전극 사이에 발생하는 브릿지없이 안정되게 스토리지노드 전극을 제조할 수 있어 제조 수율을 증가시킬 수 있다.
Claims (8)
- 고집적 반도체 메모리장치의 스토리지노드 전극 제조 방법에 있어서,반도체 기판의 하부 구조물에 제 1층간절연막을 형성하고, 그 위에 식각장벽막을 형성하는 단계;상기 식각장벽막 상부에 이후 형성될 도펀트 함유 산화물과 선택비를 갖는 제 2층간절연막을 증착하는 단계;상기 제 2층간절연막, 식각장벽막 및 제 1층간절연막내에 콘택홀을 형성하고 도전체를 매립하고 이를 평탄화해서 콘택플러그를 형성하는 단계;상기 콘택플러그가 형성된 결과물에 도펀트를 함유한 산화물로 제 1희생절연막을 형성하는 단계;상기 제 1희생절연막 상부에 제 1희생절연막과 도펀트 농도차를 갖는 제 2희생절연막을 형성하는 단계;상기 제 2 및 제 1희생절연막과 제 2층간절연막내에 콘택홀을 형성하는 단계;상기 콘택홀이 형성된 결과물에 도전체로 스토리지노드 전극을 형성하는 단계; 및상기 제 1 및 제 2희생절연막을 제거하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체메모리장치의 스토리지노드 전극 제조방법.
- 제 1항에 있어서, 상기 제 1층간절연막은 산화물인 것을 특징으로 하는 반도체메모리장치의 스토리지노드 전극 제조방법.
- 제 1항에 있어서, 상기 식각장벽막은 질화물인 것을 특징으로 하는 반도체메모리장치의 스토리지노드 전극 제조방법.
- 제 1항에 있어서, 상기 제 2층간절연막은 열산화막이거나 고밀도 플라즈마방식의 산화막인 것을 특징으로 하는 반도체메모리장치의 스토리지노드 전극 제조방법.
- 제 1항에 있어서, 상기 제 1 및 제 2희생절연막은 BPSG, PSG, BSG 중에서 어느 하나인 것을 특징으로 하는 반도체메모리장치의 스토리지노드 전극 제조방법.
- 제 1항에 있어서, 상기 제 1 및 제 2희생절연막의 도펀트 농도는 제 1희생절연막에 비해 제 2희생절연막이 더 큰 것을 특징으로 하는 반도체메모리장치의 스토리지노드 전극 제조방법.
- 제 1항에 있어서, 상기 제 2 및 제 1희생절연막과 제 2층간절연막내에 콘택홀을 형성하는 공정은, 건식 식각으로 제 2층간절연막까지 식각한 후에 습식 세정 공정을 실시하여 콘택홀 측면에 토포로지 단차를 발생하는 것을 특징으로 하는 반도체메모리장치의 스토리지노드 전극 제조방법.
- 제 7항에 있어서, 상기 습식 세정 공정은 H2SO4, BOE, NH4OH를 이용하는 것을 특징으로 하는 반도체메모리장치의 스토리지노드 전극 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065738A KR20010065795A (ko) | 1999-12-30 | 1999-12-30 | 반도체메모리장치의 스토리지노드 전극 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990065738A KR20010065795A (ko) | 1999-12-30 | 1999-12-30 | 반도체메모리장치의 스토리지노드 전극 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010065795A true KR20010065795A (ko) | 2001-07-11 |
Family
ID=19632916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990065738A KR20010065795A (ko) | 1999-12-30 | 1999-12-30 | 반도체메모리장치의 스토리지노드 전극 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010065795A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7018892B2 (en) | 2003-08-13 | 2006-03-28 | Samsung Electronics Co., Ltd. | Semiconductor capacitor structure and method for manufacturing the same |
| US7544985B2 (en) | 2003-08-13 | 2009-06-09 | Samsung Electronics Co., Ltd. | Semiconductor capacitor structure and method for manufacturing the same |
-
1999
- 1999-12-30 KR KR1019990065738A patent/KR20010065795A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7018892B2 (en) | 2003-08-13 | 2006-03-28 | Samsung Electronics Co., Ltd. | Semiconductor capacitor structure and method for manufacturing the same |
| US7544985B2 (en) | 2003-08-13 | 2009-06-09 | Samsung Electronics Co., Ltd. | Semiconductor capacitor structure and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6680511B2 (en) | Integrated circuit devices providing improved short prevention | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR20140019705A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100338958B1 (ko) | 반도체 소자의 커패시터 형성 방법 | |
| US6509244B2 (en) | Method for forming storage node electrode using a polysilicon hard mask on a sacrificial insulation film | |
| KR20010065795A (ko) | 반도체메모리장치의 스토리지노드 전극 제조방법 | |
| KR20010059517A (ko) | 고집적 반도체 메모리장치의 실린더형 하부전극 제조방법 | |
| KR100764336B1 (ko) | 반도체소자의 저장전극 및 그 제조방법 | |
| KR100702112B1 (ko) | 반도체 메모리장치의 스토리지노드 전극 제조방법 | |
| KR100351455B1 (ko) | 반도체장치의 스토리지노드 전극 형성방법 | |
| KR100369868B1 (ko) | 반도체소자의 저장전극 형성방법 | |
| KR100955263B1 (ko) | 반도체 소자의 제조방법 | |
| KR100843940B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20010044903A (ko) | 셀 영역과 코아/주변 영역간의 단차 방지 방법 | |
| KR20000042489A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20010057935A (ko) | 고집적 반도체 메모리장치의 커패시터 하부전극 제조방법 | |
| KR100390846B1 (ko) | 반도체 소자 제조방법 | |
| KR100400247B1 (ko) | 반도체 메모리장치의 커패시터 하부전극 제조방법 | |
| KR100641083B1 (ko) | 반도체장치의 스토리지노드 전극용 콘택부 제조 방법 | |
| KR20010065794A (ko) | 반도체장치의 스토리지노드 전극용 콘택홀 제조방법 | |
| KR20010005308A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20020048719A (ko) | 이너 실린더 캐패시터의 전하저장 전극 형성방법 | |
| KR20050073040A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20010005304A (ko) | 반도체소자의 저장전극 형성방법 | |
| KR20020089987A (ko) | 엠에프이엘 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |