KR100369868B1 - 반도체소자의 저장전극 형성방법 - Google Patents

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 유전체막으로 BST((Ba_1-xSr_x)TiO₃)막을 사용하는 캐패시터에서 저장전극물질로 사용되는 플라티늄막이나 이리듐막은 식각하기 어렵기 때문에 희생절연막을 사용하여 저장전극 패턴을 형성하고 저장전극물질로 상기 플라티늄막 또는 이리듐막을 형성한 다음, 감광막을 형성하여 평탄화시킨 후 상기 감광막을 전면식각하여 저장전극물질에 의해 형성된 틈에만 남게한 다음, 상기 저장전극물질을 전면식각하여 서로 분리시킨 후 상기 감광막 및 희생절연막을 제거하여 버티칼한 프로파일을 갖는 실린더형의 저장전극을 형성함으로써 소자의 고집적화를 가능하게 하고 고유전특성이 우수한 캐패시터를 형성하고, 그에 따른 소자의 특성 및 수율을 향상시키는 기술에 관한 것이다.

Description

반도체소자의 저장전극 형성방법{A forming method for storage node of semiconductor device}

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로서, 특히 고유전체인 BST((Ba_1-xSr_x)TiO₃)막을 사용하는 캐패시터에서 감광막을 사용하여 오목한 실린더형 저장전극을 형성하여 반도체소자의 고집적화를 가능하게 하는 반도체소자의 저장전극 형성방법에 관한 것이다.

최근 반도체소자의 고집적화 추세에 따라 셀 크기가 감소되어 충분한 정전용량을 갖는 캐패시터를 형성하기가 어려워지고 있다.

특히, 하나의 모스 트랜지스터와 캐패시터로 구성되는 디램 소자에서는 캐패시터의 정전용량을 증가시키기 위하여 유전상수가 높은 물질을 유전체막으로 사용하거나, 유전체막의 두께를 얇게 하거나 또는 저장전극의 표면적을 증가시키는 등의 방법이 있다.

도시되어 있지는 않지만, 종래기술에 따른 반도체소자의 저장전극 형성방법을 살펴보면 다음과 같다.

먼저, 반도체기판 상에 소자분리 산화막과 게이트 산화막을 형성하고, 게이트전극과 소오스/드레인전극으로 구성되는 모스 전계효과 트랜지스터 및 비트라인을 형성한 후, 상기 구조의 전표면에 층간절연막을 형성한다.

그 다음 상기 소오스/드레인전극 중 저장전극 콘택으로 예정되어 있는 부분 상측의 층간절연막을 제거하여 저장전극 콘택홀을 형성하고, 상기 콘택홀을 통하여 소오스/드레인전극과 접촉되는 저장전극을 다결정실리콘층 패턴으로 형성한 후, 상기 저장전극의 표면에 산화막(Oxide)-질화막(Nitride)-산화막(Oxide)구조의 유전체막을 형성하고, 상기 유전체막상에 플레이트전극을 형성하여 캐패시터를 완성한다.

상기와 같은 종래기술에 따른 반도체소자의 캐패시터에서 유전체막은 고유전율, 저누설전류밀도, 높은 절연파괴전압 및 상하측 전극과의 안정적인 계면특성 등이 요구되는데, 통상 산화막은 유전상수가 약 3.8 정도이고 질화막은 약 7.2 정도로 비교적 작고, 전극으로 사용되는 다결정실리콘층은 비저항이 800 ∼ 1000μΩ㎝ 정도로 비교적 높아 정전용량이 제한된다.

상기와 같은 문제점을 해결하기 위하여 산화막-질화막-산화막의 적층구조로된 유전체막 대신에 Ta₂O₅막 또는 BST막과 같은 고유전체막을 사용한다.

상기 BST막은 256M DRAM 이상의 고집적 메모리 소자의 캐패시터의 유전체막으로 사용이 널리 고려되고 있다.

상기 BST막과 같은 고유전체를 사용하는 캐패시터에서는 저장전극물질으로 플라티늄(Platinium)막 또는 이리듐(Iridium)막을 사용하는데, 상기 저장전극물질들은 식각하기 어려워서 미세패턴을 형성하기 힘들다. 즉, 저장전극을 형성하는 방법에는 감광막 패턴을 식각마스크로 사용하여 식각하거나, 하드마스크를 식각마스크로 사용하여 식각할 수 있지만, 이는 모두 고집적소자 개발에 적용가능한 85。이상의 프로파일(profile)을 얻기 힘들다. 또한, 화학적으로 매우 안정한 귀금속(noble metal)인 플라티늄이나 이리듐이 화학적으로 반응하는 상태(condition)를 찾기 어려운 문제점이 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, BST막을 유전체막으로 사용하는 캐패시터의 형성공정에서 저장전극으로 예정되는 부분을 노출시키는 희생절연막 상부에 일정 두께의 저장전극물질을 형성하고, 감광막으로 평탄화시킨 다음 상기 감광막을 전면식각한 후, 상기 저장전극물질을 전면식각하여 버티칼한 프로파일을 갖으며 미세하고 오목한 형태의 저장전극을 형성함으로써 전기적 특성을 향상시키는 반도체소자의 저장전극 형성방법을 제공하는데 그 목적이 있다.

도 1 내지 도 8 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.

<도면의 주요부분에 대한 부호 설명>

11 : 반도체기판 13 : 층간절연막

15 : 저장전극 콘택플러그 17 : 식각방지막

19 : 희생절연막 21 : 제1감광막 패턴

23 : 콘택홀 25 : 확산방지막

27 : 저장전극용 박막 29 : 제2감광막

이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 저장전극 형성방법은,반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,상기 층간절연막 상부에 제 1 식각방지막과 희생절연막을 형성하는 공정과,저장전극마스크를 식각마스크로 상기 희생절연막과 제 1 식각방지막을 식각하여 상기 콘택플러그를 노출시키는 공정과,상기 구조 전표면에 확산방지막과 귀금속층을 형성하는 공정과,상기 플러그가 노출된 부위의 귀금속층 표면상에 제 2 식각 방지막을 형성하여 매립하는 공정과,상기 귀금속층을 전면식각하여 전극과 전극간을 분리시키고, 상기 제 2 식각 방지막을 제거하는 공정과,상기 희생절연막을 제거하고, 상기 제 1 식각방지막 상측의 확산방지막을 제거하여 버티칼한 프로파일을 갖는 실린더형 저장전극을 형성하는 공정을 포함하는 것을 특징으로 한다.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.

도 1 내지 도 8 은 본 발명에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도이다.

먼저, 반도체기판(11) 상에 소자분리절연막(도시안됨), 게이트 산화막(도시안됨)을 형성하고, 게이트전극(도시안됨)과 소오스/드레인영역(도시안됨)으로 구성되는 모스 전계효과 트랜지스터 및 비트라인(도시안됨)을 형성한 다음, 전체표면 상부에 스텝 커버리지(step coverage)가 우수한 절연막을 사용하여 층간절연막(13)을 형성한다.

다음, 저장전극 콘택마스크를 이용하여 상기 층간절연막(13)을 식각하여 상기 반도체기판(11)에서 저장전극 콘택으로 예정되는 부분을 노출시키는 저장전극 콘택홀(도시안됨)을 형성한다.

그 다음, 전체표면 상부에 화학기상증착(chemical vapor deposition, 이하 CVD 라 함)방법으로 다결정실리콘층(도시안됨)을 증착한 후, 상기 저장전극 콘택홀 내에만 상기 다결정실리콘층이 남도록 화학적 기계적 연마(chemical mechanical polishing, 이하 CMP 라 함)공정이나 전면식각공정으로 상기 다결정실리콘층을 제거하여 저장전극 콘택플러그(15)를 형성한다.

다음, 전체표면 상부에 식각방지막(17)을 형성한다. 상기 식각방지막(17) 후속공정에서 저장전극 패턴을 형성한 후 희생절연막의 제거공정시 상기 층간절연막(13)이 제거되는 것을 방지하기 위하여 SiON막 또는 SiN막으로 형성한다.

그 다음, 상기 식각방지막(17) 상부에 희생절연막(19)을 형성한다. 상기 희생절연막(19)은 상기 식각방지막(17)과 식각선택비차이를 갖는 PSG(phosphosilicate glass)막으로 형성한다.

다음, 상기 희생절연막(19) 상부에 저장전극으로 예정되는 부분을 노출시키는 제1감광막 패턴(21)을 형성한다. (도 1참조)

그 다음, 상기 제1감광막 패턴(21)을 식각마스크로 상기 희생절연막(19)과 식각방지막(17)을 식각하여 상기 저장전극 콘택플러그(15)를 노출시키는 콘택홀(23)을 형성한다. 이때, 상기 식각공정은 상기 식각방지막(17)을 식각장벽으로 이용하여 자기정렬콘택식각을 하면 상기 층간절연막(13)의 손실을 최소화시키고, 그 후 상기 식각방지막(17)을 식각함으로써 공정마진을 증가시킬 수 있다.

다음, 상기 제1감광막 패턴(21)을 제거한다. (도 2참조)

그 다음, 전체표면 상부에 소정 두께의 확산방지막(25)을 형성하되, 상기 확산방지막(25)은 TiN막 또는 TiAlN막 또는 IrO₂막을 사용하여 형성한다. 상기 확산방지막(25)은 후속공정에서 형성되는 저장전극용 박막인 플라티늄막 또는 이리듐막의 증착시 접착층으로 사용되고, 유전체막인 BST막의 형성시 상기 BST막 내의 산소가 플라티늄막을 통해서 저장전극 콘택플러그(15)를 산화시키는 것을 방지하는 역할을 한다.

다음, 상기 확산방지막(25) 상부에 저장전극용 박막(27)을 형성한다. 상기 저장전극용 박막(27)은 플라티늄(Pt)막 또는 이리듐(Ir)막과 같은 귀금속층으로 형성하되, 상기 콘택홀(23)의 내부에 일정 두께로 증착되도록 한다. (도 3참조)

그 다음, 상기 저장전극용 박막(27) 상부에 제2감광막(29)을 도포한다.이때, 상기 제2감광막(29)은 상기 콘택홀(23) 내부에 형성된 저장전극용 박막(27)에 의해 형성된 틈을 모두 메울 수 있도록 평탄화특성이 우수하고, 후속 저장전극용 박막의 식각공정시 고온에서도 열화되지 않는 내열성을 갖는 물질을 사용한다. (도 4참조)

다음, 상기 제2감광막(29)을 O₂플라즈마를 사용하여 전면식각하되, 플라즈마 분석기를 통해서 식각종말점을 감지하면서 실시한다. 상기 전면식각공정후 상기 콘택홀(23) 내부에만 제2감광막(29)이 남게 된다. (도 5참조)

그 다음, 상기 저장전극용 박막(27)을 Ar/Cl₂혼합플라즈마를 이용하여 전면식각하여 상기 콘택홀(23) 내에 형성되어 있는 저장전극용 박막(27)을 서로 고립시킨다.

그 후, 상기 희생절연막(19) 상부에 남아있는 저장전극용 박막(27)을 제거하되, 상기 희생절연막(19)의 손실을 최소화하기 위하여 Cl₂플라즈마를 이용하여 식각한다. 이때, 상기 콘택홀(23) 내부의 제2감광막(29) 때문에 상기 저장전극용 박막(27)은 식각되지 않는다. (도 6참조)

다음, 상기 콘택홀(23) 내에 매립되어 있는 제2감광막(29) 패턴은 O₂플라즈마를 사용하여 제거한다. 이때, 상기 제2감광막(29) 패턴은 O₂플라즈마의 양은 증가시키고 파워를 낮추어 상기 저장전극용 박막(27)에 영향을 미치지 않도록 제거한다. (도 7참조)

그 다음, 상기 희생절연막(19)은 불산(HF)을 이용한 습식식각방법으로 제거함으로써 버티칼(vertical)한 프로파일(profile)을 갖는 실린더형 저장전극을 형성한다. 이때, 상기 식각방지막(17)이 식각장벽이 되어 하부의 층간절연막(13)이 손상되는 것을 방지한다. (도 8참조)

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 저장전극 형성방법은, 유전체막으로 BST막을 사용하는 캐패시터에서 저장전극물질로 사용되는 플라티늄막이나 이리듐막은 식각하기 어렵기 때문에 희생절연막을 사용하여 저장전극 패턴을 형성하고 저장전극물질로 상기 플라티늄막 또는 이리듐막을 형성한 다음, 감광막을 형성하여 평탄화시킨 후 상기 감광막을 전면식각하여 저장전극물질에 의해 형성된 틈에만 남게한 다음, 상기 저장전극물질을 전면식각하여 서로 분리시킨 후 상기 감광막 및 희생절연막을 제거하여 버티칼한 프로파일을 갖는 실린더형의 저장전극을 형성함으로써 소자의 고집적화를 가능하게 하고 고유전특성이 우수한 캐패시터를 형성하고, 그에 따른 소자의 특성 및 수율을 향상시키는 이점이 있다.

Claims (9)

1. 반도체기판 상부에 저장전극 콘택플러그가 구비된 층간절연막을 형성하는 공정과,

   상기 층간절연막 상부에 제 1 식각방지막과 희생절연막을 형성하는 공정과,

   저장전극마스크를 식각마스크로 상기 희생절연막과 제 1 식각방지막을 식각하여 상기 콘택플러그를 노출시키는 공정과,

   상기 구조 전표면에 확산방지막과 귀금속층을 형성하는 공정과,

   상기 플러그가 노출된 부위의 귀금속층 표면상에 제 2 식각 방지막을 형성하여 매립하는 공정과,

   상기 귀금속층을 전면식각하여 전극과 전극간을 분리시키고, 상기 제 2 식각 방지막을 제거하는 공정과,

   상기 희생절연막을 제거하고, 상기 제 1 식각방지막 상측의 확산방지막을 제거하여 버티칼한 프로파일을 갖는 실린더형 저장전극을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
2. 제 1 항에 있어서,

   상기 제 1 식각방지막은 SiON막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
3. 제 1 항에 있어서,

   상기 희생절연막은 PSG막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
4. 제 1 항에 있어서,

   상기 확산방지막은 TiN막, TiAlN막 및 IrO₂막으로 이루어진 군에서 선택된 하나로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
5. 제 1 항에 있어서,

   상기 귀금속층은 이리듐막 또는 플라티늄막으로 형성하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
6. 삭제
7. 제 1 항에 있어서,

   상기 귀금속층은 Ar/Cl₂혼합플라즈마를 사용하여 전면식각하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
8. 제 1 항에 있어서,

   상기 저장전극을 형성한 다음, Cl₂플라즈마를 이용한 식각공정을 실시하여 잔류하는 귀금속층을 제거하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
9. 제 1 항에 있어서,

   상기 희생절연막은 불산용액을 이용한 습식식각방법으로 제거하는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.