KR20030000695A - 반도체소자의 스토리지 노드 형성방법 - Google Patents
반도체소자의 스토리지 노드 형성방법 Download PDFInfo
- Publication number
- KR20030000695A KR20030000695A KR1020010036762A KR20010036762A KR20030000695A KR 20030000695 A KR20030000695 A KR 20030000695A KR 1020010036762 A KR1020010036762 A KR 1020010036762A KR 20010036762 A KR20010036762 A KR 20010036762A KR 20030000695 A KR20030000695 A KR 20030000695A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- semiconductor device
- film
- forming
- photoresist
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000003860 storage Methods 0.000 title abstract description 25
- 238000000034 method Methods 0.000 title abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 스토리지 노드 형성방법에 관한 것으로, 특히 하부 플러그가 형성된 반도체기판 상의 플러그 상부에만 감광막을 도포하고 희생절연막을 적층한 후, 감광막을 제거하고, 유전막을 적층함으로써, 상기 두꺼운 희생절연막의 식각공정이 제거되어, 스토리지 노드의 높이를 증가시키는 것이 가능하며, 그 결과 충분한 셀 커패시턴스 값을 확보할 수 있는 것을 특징으로 하여, 반도체 소자의 특성, 신뢰성을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.
Description
본 발명은 반도체소자 제조방법에 관한 것으로, 보다 상세하게는 하부 플러그가 형성된 반도체기판 상의 플러그 상부에만 감광막을 도포하고 희생절연막을 적층한 후, 감광막을 제거하고, 유전막을 적층하여, 상기 두꺼운 희생절연막의 식각공정이 제거됨으로써, 스토리지 노드의 높이를 증가시키는 것이 가능하며, 그 결과 충분한 셀 커패시턴스 값을 확보하도록 하는 반도체소자의 스토리지 노드 형성방법에 관한 것이다.
현재 반도체 소자의 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구개발이 활발하게 진행되고 있으며, 반도체 소자의 고집적화가 이루어질수록 커패시터의 면적이 급격하게 감소되지만 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스는 증가되어야만 한다.
이러한 커패시터는 작은 면적 내에서 보다 큰 고정전용량을 얻기 위해서 얇은 유전체막 두께 확보, 3차원적인 커패시터의 구조를 통해서 유효 면적 증가, 유전율이 높은 물질을 사용하여 유전체막을 형성하는 등의 몇 가지 조건이 만족되어야만 한다.
도 1a 내지 도 1c는 종래 반도체소자의 스토리지 노드 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 1a에 도시된 바와 같이, 소정의 하부구조를 가지고 있는 반도체기판 상에 산화물질을 이용하여 층간절연막(20)을 형성한 후에 층간절연막(20)내에 커패시터의 스토리지노드 전극과 연결될 도전체 콘택 플러그(30)를 형성한다.
이어, 도 1b에 도시된 바와 같이, 상기 결과물상에 스토리지노드 전극의 영역을 정의하기 위하여 희생절연막(40)이 두껍게 증착된다.
그리고, 상기 희생절연막(40) 상부에 스토리지노드 전극 영역(60)을 정의하는 마스크(50)를 이용한 사진 및 식각 공정을 실시함으로써 희생절연막(40) 내에 개구부(65)가 형성되었다.
이어서, 도 1c에 도시된 바와 같이, 상기 개구부(65)가 형성된 결과물 상에 유전체막(70)을 증착하여 스토리지 노드가 형성된다.
그런데, 상기와 같은 종래 기술을 이용하게 되면, 상기 희생절연막의 두께가 두꺼울 경우, 희생절연막 내부에 개구부 형성 시, 식각 에천트(etchant)인 플라즈마나 세정액이 개구부 내부로 진입하기가 어려운 문제점이 있었다.
또한, 상기 식각 에천트인 플라즈마나 세정액이 하부 실리콘 기판과 반응하여 형성된 생성 가스가 홀을 빠져나오기 어려워 홀 내부에 잔류되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 하부 플러그가 형성된 반도체기판 상의 플러그 상부에만 감광막을 도포하고 희생절연막을 적층한 후, 감광막을 제거하고, 유전막을 적층함으로써, 상기 두꺼운 희생절연막의 식각공정이 제거되어, 스토리지 노드의 높이를 증가시킬 수 있으며, 그 결과 충분한 셀 커패시턴스 값을 확보하여 반도체 소자의 특성, 신뢰성을 향상시키는 것이 목적이다.
도 1a 내지 도 1c는 종래 반도체소자의 스토리지 노드 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 스토리지 노드 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 실리콘기판 110 : 층간절연막
120 : 플러그 130 : 감광막
140 : 희생절연막 150 : 스토리지 노드 형성지역
160 : 유전체막
상기 목적을 달성하기 위하여, 본 발명은 반도체소자 제조방법에 있어서, 하부 플러그가 형성된 반도체기판 상의 플러그 상부에만 감광막을 도포하는 단계와; 상기 감광막이 도포된 결과물 상에 희생절연막을 적층한 후, 감광막이 드러날 때까지 연마하여 평탄화하는 단계와; 상기 감광막을 산화물 식각 용액으로 제거한 후, 유전막을 적층하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 스토리지 노드 형성방법을 제공한다.
본 발명은 반도체소자의 스토리지 노드 형성방법에 있어서, 하부 플러그가 형성된 반도체기판 상의 스토리지 노드 형성지역에 감광막을 미리 형성하고, 희생절연막을 적층한 후, 상기 감광막을 세정공정을 통하여 제거함으로써, 스토리지 노드의 높이를 증가시킬 수 있으며, 그 결과 충분한 셀 커패시턴스 값을 확보하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 스토리지 노드 형성방법을 설명하기 위해 순차적으로 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 반도체기판으로서 실리콘 기판(100)에 필드산화막(미도시함)을 형성하여 소자의 활성 영역과 비활성 영역을 정의하며, 그 기판 상부면에 일련의 소자 공정으로 게이트산화막, 게이트 전극, 스페이서 및 소스/드레인 영역을 갖는 트렌지스터(미도시함)를 형성한다.
그 후, 상기 결과물상에 USG(Undoped Silicate Glass), BPSG(Boro Phospho Silicate Glass) 및 SiON 중에서 선택한 물질을 증착하고 CMP(Chemical Mechanical Polishing) 공정을 실시하여 층간절연막(110)을 형성한 후에 층간절연막(110)내에 커패시터의 스토리지노드 전극과 연결될 도전체 콘택 플러그(120)를 형성한다.
이어, 상기 결과물상의 스토리지 노드 형성지역에 감광막(130)을 도포한다.
그리고, 도 2b에 도시된 바와 같이, 상기 감광막(130)이 형성된 결과물 상에 희생절연막(140))을 두껍게 증착한다.
이때, 상기 희생절연막(140)은 USG, PSG, BPSG, PE-TEOS(Plasma Enhanced Tetra Ethly Ortho Silicate), LP-TEOS 등의 산화물질 중에서 어느 하나를 이용한다.
그리고, 상기 결과물 상에 CMP공정 내지 전면 식각 공정을 실시하여 감광막(미도시함)이 드러날 때까지 상기 결과물을 연마한 후, 상기 감광막(미도시함)을 산화물 식각용액인 HF용액을 이용여 딥아웃(dip-out)공정으로 약 10분간 실시하여 제거하여 스토리지 노드 형성지역(150)을 형성한다.
계속하여, 도 2c에 도시된 바와 같이, 상기 감광막이 제거된 결과물 전체에 유전체막(160)을 적층하여 반도체소자의 스토리지 노드를 형성한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 스토리지 노드 형성방법을 이용하게 되면, 하부 플러그가 형성된 반도체기판 상의 플러그 상부에만 감광막을 도포하고 희생절연막을 적층한 후, 감광막을 제거하고, 유전막을 적층함으로써, 상기 두꺼운 희생절연막의 식각공정이 제거되어, 스토리지 노드의 높이를 증가시킬 수 있으며, 그 결과 충분한 셀 커패시턴스 값을 확보하여 반도체 소자의 특성, 신뢰성을 향상시킬 수 있다.
또한, 상기 희생절연막의 식각공정이 제거됨으로써, 희생절연막 적층 시, 실온에서 적층하는 것이 가능하여 열적인 측면에서 반도체소자의 안정성을 확보할 수 있다.
Claims (1)
- 반도체소자 제조방법에 있어서,하부 플러그가 형성된 반도체기판 상의 플러그 상부에만 감광막을 도포하는 단계와;상기 감광막이 도포된 결과물 상에 희생절연막을 적층한 후, 감광막이 드러날 때까지 연마하여 평탄화하는 단계와;상기 감광막을 산화물 식각 용액으로 제거한 후, 유전막을 적층하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 스토리지 노드 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010036762A KR20030000695A (ko) | 2001-06-26 | 2001-06-26 | 반도체소자의 스토리지 노드 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010036762A KR20030000695A (ko) | 2001-06-26 | 2001-06-26 | 반도체소자의 스토리지 노드 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030000695A true KR20030000695A (ko) | 2003-01-06 |
Family
ID=27711295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010036762A KR20030000695A (ko) | 2001-06-26 | 2001-06-26 | 반도체소자의 스토리지 노드 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030000695A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100721505B1 (ko) * | 2005-07-20 | 2007-05-23 | 김유관 | 숯이 포함된 황토구이판 |
| KR100772681B1 (ko) * | 2005-12-14 | 2007-11-02 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지노드콘택홀 형성 방법 |
| US7371636B2 (en) | 2005-12-14 | 2008-05-13 | Hynix Semiconductor Inc. | Method for fabricating storage node contact hole of semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010001450A (ko) * | 1999-06-04 | 2001-01-05 | 김영환 | 반도체소자의 저장전극 형성방법 |
| KR20010003058A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 반도체 메모리 소자의 제조방법 |
-
2001
- 2001-06-26 KR KR1020010036762A patent/KR20030000695A/ko not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010001450A (ko) * | 1999-06-04 | 2001-01-05 | 김영환 | 반도체소자의 저장전극 형성방법 |
| KR20010003058A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 반도체 메모리 소자의 제조방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100721505B1 (ko) * | 2005-07-20 | 2007-05-23 | 김유관 | 숯이 포함된 황토구이판 |
| KR100772681B1 (ko) * | 2005-12-14 | 2007-11-02 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지노드콘택홀 형성 방법 |
| US7371636B2 (en) | 2005-12-14 | 2008-05-13 | Hynix Semiconductor Inc. | Method for fabricating storage node contact hole of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100449030B1 (ko) | 스택형 캐패시터 및 그의 제조방법 | |
| KR100270211B1 (ko) | 디램 셀 커패시터 및 그의 제조 방법 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| KR20030061099A (ko) | 반도체 장치의 커패시터 및 그 제조 방법 | |
| KR100667653B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100721579B1 (ko) | 캐패시터의 제조 방법 | |
| KR101557871B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100756788B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030000695A (ko) | 반도체소자의 스토리지 노드 형성방법 | |
| KR100877093B1 (ko) | 반도체 메모리장치의 커패시터 제조 방법 | |
| KR100764336B1 (ko) | 반도체소자의 저장전극 및 그 제조방법 | |
| KR20080108697A (ko) | 커패시터의 형성 방법 및 반도체 소자의 제조방법 | |
| KR100400327B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100483204B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20030000722A (ko) | 반도체소자의 비트라인 형성방법 | |
| KR20020024738A (ko) | 반도체 메모리장치의 스토리지노드 전극 제조 방법 | |
| KR0166038B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0159020B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR100542496B1 (ko) | 반도체 소자의 제조방법 | |
| KR100703832B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR0166495B1 (ko) | 반도체소자의 저장전극 제조방법 | |
| KR100653982B1 (ko) | 반도체 메모리장치의 스토리지노드 전극 제조 방법 | |
| KR101044005B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| TW200847341A (en) | Methods for forming a bit line contact | |
| KR19990004656A (ko) | 반도체 소자의 캐퍼시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |