KR20020024738A - 반도체 메모리장치의 스토리지노드 전극 제조 방법 - Google Patents
반도체 메모리장치의 스토리지노드 전극 제조 방법 Download PDFInfo
- Publication number
- KR20020024738A KR20020024738A KR1020000056526A KR20000056526A KR20020024738A KR 20020024738 A KR20020024738 A KR 20020024738A KR 1020000056526 A KR1020000056526 A KR 1020000056526A KR 20000056526 A KR20000056526 A KR 20000056526A KR 20020024738 A KR20020024738 A KR 20020024738A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- node electrode
- insulating film
- memory device
- tin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 메모리장치의 스토리지노드 전극 제조 방법에 관한 것으로서, 특히 반도체소자가 형성된 반도체 기판의 하부 구조물에 층간절연막을 형성하고, 층간절연막의 콘택홀을 통해서 하부 기판의 접합면과 수직으로 연결되는 도전형 콘택 플러그를 형성한 후에 그 결과물에 희생 절연막을 형성하고 희생 절연막을 식각해서 스토리지노드 전극의 패턴 영역을 정의하며 콘택 플러그의 표면이 드러나는 개구부를 형성하고, 개구부가 형성된 희생 절연막에 TiN 함유 도전체를 증착하고 희생 절연막 표면이 노출될 때까지 결과물을 평탄화한 후에, NH3가스를 이용하여 급속한 열처리를 실시하여 막질 결합력을 증대시키고, 희생 절연막을 제거하여 도전체막으로 이루어진 스토리지노드 전극을 형성한다. 이에 따라, 본 발명은 스토리지노드 전극에 급속한 가열 및 감압 열처리 공정으로 암모니아 질화 처리하여 결합력을 향상시킴으로써 희생 절연막 제거를 위한 습식 세정 공정시 습식 케미컬로부터 스토리지노드 전극을 안전하게 보호할 수 있다.
Description
본 발명은 반도체 메모리 장치의 커패시터 제조 방법에 관한 것으로서, 보다 상세하게는 고커패시턴스 확보와 제조 수율을 높일 수 있는 반도체 메모리장치의 스토리지노드 전극 제조 방법에 관한 것이다.
현재 반도체 소자의 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구개발이 활발하게 진행되고 있으며, 반도체 소자의 고집적화가 이루어질수록 커패시터의 면적이 급격하게 감소되지만 기억소자의 동작에 필요한 전하 즉, 단위 면적에 확보되는 커패시턴스는 증가되어야만 한다.
한편, DRAM 등의 메모리소자의 셀에 사용되는 커패시터의 기본 구조는 스토리지노드 전극, 유전체막 및 플레이트노드(plate node) 전극으로 구성된다.
이러한 커패시터는 작은 면적 내에서 보다 큰 고정전용량을 얻기 위해서 얇은 유전체막 두께 확보, 3차원적인 커패시터의 구조를 통해서 유효 면적 증가, 유전율이 높은 물질을 사용하여 유전체막을 형성하는 등의 몇 가지 조건이 만족되어야만 한다.
최근에는, 초고집적 반도체 소자의 커패시터를 위해 스토리지노드 전극을 형성하기 위한 공정 순서도이다.
우선, 도 1a에 도시된 바와 같이, 반도체기판으로서 실리콘 기판(10)에 필드산화막(미도시함)을 형성하여 소자의 활성 영역과 비활성 영역을 정의하며, 그 기판 상부면에 일련의 소자 공정으로 게이트산화막, 게이트 전극, 스페이서 및 소스/드레인 영역을 갖는 트렌지스터(미도시함)를 형성한다. 상기 결과물상에 USG(Undoped Silicate Glass), BPSG(Boro Phospho Silicate Glass) 및 SiON 중에서선택한 물질을 증착하고 CMP(Chemical Mechanical Polishing) 공정을 실시하여 층간절연막(12)을 형성한 후에 층간절연막(12)내에 커패시터의 스토리지노드 전극과 연결될 도전체 콘택 플러그(14)를 형성한다. 이어, 상기 결과물상에 식각정지막(16)을 형성한 후 스토리지노드 전극의 영역을 정의하기 위하여 희생절연막(18)을 두껍게 증착한다. 이때 희생절연막(18)은 USG, PSG, BPSG, PE-TEOS(Plasma Enhanced Tetra Ethly Ortho Silicate), LP-TEOS 등의 산화물질 중에서 어느 하나를 이용한다.
도 1b에 도시된 바와 같이, 스토리지노드 전극 영역을 정의하는 마스크를 이용한 사진 및 식각 공정을 실시하여 희생절연막(18) 내에 개구부를 형성한 후 상기 결과물상에 도전체로서 TiN을 포함한 도전체막(20)을 증착한다.
그리고, 도 1c에 도시된 바와 같이, 상기 결과물상에 CMP공정 내지 전면 식각 공정을 실시하여 희생절연막(18)표면이 드러날 때까지 상기 결과물을 연마한다. 즉, 이 연마 공정은 희생절연막(18)표면의 도전체막(20)을 제거하기 위함이다.
마지막으로, 도 1d에 도시된 바와 같이, 희생절연막(18)만을 제거하고자 HF 또는 BOE 등의 산화물 식각용액을 이용한 딥아웃(dip-out)공정을 실시한다. 따라서, 3차원 구조의 스토리지노드 전극(20')이 형성된다.
그러나, 딥 아웃 공정과 세정 공정의 습식 케미컬(pyranha, HF, BOE 등)에 의해 스토리지노드 전극(20')이 침식(F)을 받아 급격하게 녹거나 3차원 구조가 불균형하게 되어 실린더 부분이 쓰러지게 되는 문제점을 가지고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 스토리지노드 전극에 급속한 ramp-up heating 및 감압 (low presssure) RTA (Rapid Thermal Anneal) 공정으로 암모니아 질화 처리하여 결합력을 향상시킴으로써 희생 절연막 제거를 위한 습식 세정 공정시 스토리지노드 전극을 습식 케미컬로부터 안전하게 보호할 수 있도록 하는 것이 목적이다.
도 1a 내지 도 1d는 종래 기술에 의한 반도체 메모리장치의 스토리지노드 전극을 형성하기 위한 공정 순서도이다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 메모리장치의 스토리지노드 전극 제조 방법을 설명하기 위한 공정 순서도이다.
-- 도면의 주요 부분에 대한 부호의 설명 --
100: 실리콘 기판 102: 층간 절연막
104: 콘택 플러그 106: 식각방지막
108: 희생 절연막 110: TiN 함유 도전체막
110a: 급속 열 어닐닝 처리된 스토리지노드 전극
상기 목적을 달성하기 위하여, 본 발명은 반도체 메모리장치의 스토리지노드 전극 제조 방법에 있어서, 반도체 소자가 형성된 반도체 기판의 하부 구조물에 층간 절연막을 형성하는 단계와, 상기 층간절연막의 콘택홀을 통해서 하부 기판의 접합면과 수직으로 연결되는 도전형 콘택 플러그를 형성하는 단계와, 상기 결과물상에 희생 절연막을 형성하고 희생 절연막을 식각해서 스토리지노드 전극의 패턴 영역을 정의하며 콘택 플러그의 표면이 드러나는 개구부를 형성하는 단계와, 상기 개구부가 형성된 희생 절연막에 TiN 함유 도전체를 증착하고 희생 절연막 표면이 노출될 때까지 CMP공정을 실시하여 상기 결과물을 평탄화하는 단계와, 상기 도전체 막에 NH3가스를 이용하여 RTA공정을 실시하는 단계와, 상기 희생 절연막을 제거하여 도전체막으로 이루어진 스토리지노드 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조 방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명하고자 한다.
우선, 도2a에 도시된 바와 같이, 반도체기판으로서 실리콘 기판(100)에 필드산화막(미도시함)을 형성하여 소자의 활성 영역과 비활성 영역을 정의하며, 그 기관 상부면에 일련의 소자 공정으로 게이트산화막, 게이트전극, 스페이서 및 소스/드레인 영역을 갖는 트랜지스터(미도시함)를 형성한다.
그리고, 그 기판(100) 전면에 USG(Undoped Silicate Glass), BPSG(Boro Phospho Silicate Glass) 및 SiON 중에서 선택한 물질을 증착하고 CMP(Chemical Mechanical Polishing) 공정을 실시하여 층간절연막(102)을 형성한 후에 층간절연막(102)내에 커패시터의 스토리지노드 전극과 연결될 도전체 콘택 플러그(104)를 형성한다. 그 다음, 상기 결과물상에 식각정지막(106)을 형성한 후 스토리지노드 전극의 영역을 정의하기 위하여 희생절연막(108)을 두껍게 증착한다. 이때 희생절연막(108)은 USG, PSG, BPSG, PE-TEOS(Plasma Enhanced Tetra Ethly Ortho Silicate), LP-TEOS 등의 산화물질 중에서 어느 하나를 이용한다.
도2b에 도시된 바와 같이, 스토리지노드 전극 영역을 정의하는 마스크를 이용한 사진 및 식각 공정을 실시하여 희생절연막(108) 내에 콘택 플러그(104) 표면이 드러나는 개구부를 형성한 후 상기 결과물상에 도전체로서 TiN을 포함한 도전체막(110)을 증착한다.
이때, TiN 함유도전체(110)는 TiN, TiON, TiOCN, TixNy 이다.
그리고, 도2c에 도시된 바와 같이, 상기 결과물상에 식각 내지 CMP를 진행하기 전 스트로지노드가 형성될 부위(Cylinder의 경우 Cylinder 내부에 존재하는 TiN)의 TiN을 보호하기 위하여 PR(Photo Resist)등을 채운후 식각 내지 CMP 공정을 진행하는 방법을 사용하여 희생절연막(108)표면이 드러날 때까지 상기 결과물을 연마한 후 PR등은 Strip등의 방법으로 제거한다.
도2d에 도시된 바와 같이, 도전체막(110)에 암모니아 질화 가스를 이용하여 RTA공정을 실시하여 스토리지노드 전극용 도전체막(110)의 표면뿐만 아니라 막의 내부까지 열처리되어 결합력을 향상시켜 습식 케미컬에 저항성을 갖도록 한다.
이때, RTA 방식을 이용한 질화 처리 방법에서 RTA ramp up rate는 100℃/sec~ 120℃/sec을 필요로 하며, 감압(low pressure)은 1mTorr ~ 100Torr의 압력하에서 600℃ ~ 900℃의 온도로 진행한다. 그리고 질화처리에서 질화 반응 가스는 NH3, NH4, NH3라디칼을 이용하는 것이 바람직하다.
이어, 도2e에 도시된 바와 같이, 희생절연막(108)만을 제거하고자 HF 또는 BOE 등의 산화물 식각 용액을 이용한 딥아웃(dip-out)공정을 실시한다. 결과적으로, 희생절연막(108)이 모두 제거되어 TiN 도전체로 이루어진 3차원 구조의 스토리지노드 전극(110a)이 형성된다. 이 딥아웃 공정 또는 이후 실시되는 세정공정시 상기 RTA공정 처리된 스토리지노드 전극은 습식 케미컬로부터 안전하게 보호되어 식각 손상으로 인한 수율 저하를 막을 수 있다.
그리고나서, 도면에 도시되지 않았지만, 이러한 스토리지노드 전극(110a) 상부에 유전체박막과 플레이트 노드 전극을 순차 형성하여 본 발명에 따른 반도체 메모리장치의 커패시터 제조 공정을 종료한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체 메모리장치의 스토리지노드 전극 제조 방법을 이용하게 되면, 스토리지노드 전극에 급속한 ramp-up heating 및 감압 (low presssure) RTA (Rapid Thermal Anneal) 공정으로 암모니아 질화 처리하여 결합력을 향상시킴으로써 희생 절연막 제거를 위한 습식 세정 공정시 습식 케미컬로부터 스토리지노드 전극을 안전하게 보호할 수 있어 고용량 및 고집적 반도체 메모리장치의 커패시터 제조 수율을 크게 증대시킬 수 있다.
Claims (5)
- 반도체 메모리장치의 스토리지노드 전극 제조 방법에 있어서,반도체소자가 형성된 반도체 기판의 하부 구조물에 층간절연막을 형성하는 단계와;상기 층간절연막의 콘택홀을 통해서 하부 기판의 접합면과 수직으로 연결되는 도전형 콘택 플러그를 형성하는 단계와;상기 결과물상에 희생 절연막을 형성하고 희생 절연막을 식각해서 스토리지노드 전극의 패턴 영역을 정의하며 상기 콘택 플러그의 표면이 드러나는 개구부를 형성하는 단계와;상기 개구부가 형성된 희생 절연막에 TiN 함유 도전체를 증착하고 상기 희생 절연막 표면이 노출될 때까지 상기 결과물을 평탄화하는 단계와;상기 도전체막에 급속 열처리 어닐링 공정을 실시하는 단계와;상기 희생 절연막을 제거하여 도전체막으로 이루어진 스토리지노드 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조 방법.
- 제 1항에 있어서, 상기 TiN 함유 도전체는 TiN, TiON, TiOCN, TIxNy인 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조 방법.
- 제 1항에 있어서, 상기 급속 열처리 어닐링시 1mTorr ~ 100Torr의 압력하에서 600℃ ~ 900℃의 온도로 진행하고 RTA ramp up rate는 100℃/sec ~ 120℃/sec을 필요로 하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조 방법.
- 제 1항에 있어서, 상기 급속 열처리 어닐링시 반응가스는 NH3, NH4, NH3라디칼을 이용하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조 방법.
- 제 1항에 있어서, 상기 TiN 하부 전극에 질화 처리시 사용되는 가스는 NH3를 이용하는 것을 특징으로 하는 반도체 메모리장치의 스토리지노드 전극 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000056526A KR20020024738A (ko) | 2000-09-26 | 2000-09-26 | 반도체 메모리장치의 스토리지노드 전극 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000056526A KR20020024738A (ko) | 2000-09-26 | 2000-09-26 | 반도체 메모리장치의 스토리지노드 전극 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020024738A true KR20020024738A (ko) | 2002-04-01 |
Family
ID=19690545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000056526A KR20020024738A (ko) | 2000-09-26 | 2000-09-26 | 반도체 메모리장치의 스토리지노드 전극 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20020024738A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100763506B1 (ko) * | 2005-06-27 | 2007-10-05 | 삼성전자주식회사 | 커패시터 제조 방법 |
| KR101128976B1 (ko) * | 2004-09-06 | 2012-04-02 | 주식회사 하이닉스반도체 | 커패시터의 제조방법 |
-
2000
- 2000-09-26 KR KR1020000056526A patent/KR20020024738A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101128976B1 (ko) * | 2004-09-06 | 2012-04-02 | 주식회사 하이닉스반도체 | 커패시터의 제조방법 |
| KR100763506B1 (ko) * | 2005-06-27 | 2007-10-05 | 삼성전자주식회사 | 커패시터 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4111427B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US6777305B2 (en) | Method for fabricating semiconductor device | |
| US5364813A (en) | Stacked DRAM poly plate capacitor | |
| KR100413606B1 (ko) | 캐패시터의 제조 방법 | |
| KR100548553B1 (ko) | 캐패시터 형성 방법 | |
| KR100687871B1 (ko) | 반도체 소자의 스토리지노드 전극 제조 방법 | |
| KR100721579B1 (ko) | 캐패시터의 제조 방법 | |
| KR100355777B1 (ko) | 집적회로 구조물 및 그 제조방법 | |
| KR100598983B1 (ko) | 반도체 소자의 스토리지노드 전극 제조 방법 | |
| US6225232B1 (en) | Semiconductor processing methods, and methods of forming capacitor constructions | |
| KR20020024738A (ko) | 반도체 메모리장치의 스토리지노드 전극 제조 방법 | |
| KR19980086199A (ko) | 강유전체를 이용한 반도체 메모리의 커패시터 형성방법 | |
| KR100653982B1 (ko) | 반도체 메모리장치의 스토리지노드 전극 제조 방법 | |
| KR100877093B1 (ko) | 반도체 메모리장치의 커패시터 제조 방법 | |
| KR20030000695A (ko) | 반도체소자의 스토리지 노드 형성방법 | |
| KR100482754B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100338827B1 (ko) | 반도체 메모리장치의 스토리지노드 전극 제조방법 | |
| KR100520514B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| KR100483204B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20030000722A (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100507364B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR20040039592A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20040008621A (ko) | 캐패시터의 제조 방법 | |
| KR20010002095A (ko) | 확산방지막과 유전막의 접촉을 방지할 수 있는 반도체 메모리 소자 제조 방법 | |
| KR20010058611A (ko) | ＴａＯＮ 식각 정지막을 갖는 반도체 메모리장치의실린더형 커패시터 구조 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |