KR100598983B1 - 반도체 소자의 스토리지노드 전극 제조 방법 - Google Patents
반도체 소자의 스토리지노드 전극 제조 방법 Download PDFInfo
- Publication number
- KR100598983B1 KR100598983B1 KR1020040100522A KR20040100522A KR100598983B1 KR 100598983 B1 KR100598983 B1 KR 100598983B1 KR 1020040100522 A KR1020040100522 A KR 1020040100522A KR 20040100522 A KR20040100522 A KR 20040100522A KR 100598983 B1 KR100598983 B1 KR 100598983B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- node electrode
- edge
- film
- wafer
- Prior art date
Links
- 238000003860 storage Methods 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 230000000903 blocking effect Effects 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims abstract description 18
- 238000004140 cleaning Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 235000012489 doughnuts Nutrition 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000002245 particle Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 스토리지노드 전극 제조 방법에 관한 것으로서, 특히 층간 절연막에 스토리지노드 전극용 도전막을 형성하는 단계와, 스토리지노드 전극용 도전막이 형성된 웨이퍼의 에지에서 패턴이 형성되지 않거나 더미 패턴이 형성된 영역에 블록킹막을 형성하는 단계 및 스토리지노드 전극용 도전막을 전면 식각하여 분리하고 후속 세정하는 단계를 포함한다. 그러므로 본 발명은 스토리지노드 전극을 형성하고 웨이퍼 에지와 그 테두리에만 블록킹막을 추가 형성한 후에전면 식각 공정 및 습식 세정 공정을 진행함으로써 웨이퍼 에지와 그 테두리의 불안정성으로 인한 스토리지노드 전극 또는 패턴이 분리되지 않도록 보호한다.
스토리지노드 전극, 블록킹막, 웨이퍼 에지, 테두리
Description
도 1은 종래 기술에 의한 반도체 소자의 스토리지노드 전극의 세정 공정에 의해 웨이퍼 에지 및 테두리에서 발생하는 스토리지노드 전극의 리프트-오프를 나타낸 도면이다.
도 2a 내지 도 2c는 본 발명에 따라 반도체 소자의 스토리지노드 전극의 제조 공정을 설명하기 위한 공정 순서도이다.
도 3은 본 발명에 따른 반도체 소자의 스토리지노드 전극의 식각 분리 및 세정 공정 이전에 웨이퍼 에지 및 테두리에 블록킹막을 증착하는 장비를 나타낸 도면이다.
도 4는 본 발명에 따른 블록킹막 형태를 나타낸 도면이다.
도 5는 본 발명에 따라 웨이퍼 에지 및 테두리에 형성된 스트로지노드 전극 형태를 나타낸 도면이다.
도 6a 및 도 6b는 본 발명에 따라 웨이퍼 넷 다이 영역과 에지 영역에서의 스토리지노드 전극 제조 공정을 설명하기 위한 공정 순서도이다.
-- 도면의 주요 부분에 대한 부호의 설명 --
20 : 층간 절연막 22 : 스토리지노드 전극
24 : 블록킹막
본 발명은 반도체 소자의 스토리지노드 제조 방법에 관한 것으로서, 특히 웨이퍼 에지와 테두리 부근의 스토리지노드 전극이 리프트-오프(lift-off)되는 것을 방지하기 위한 방법에 관한 것이다.
일반적으로 DRAM 등의 반도체 소자 제조 공정 중에서 수율 저하의 큰 원인 중의 하나가 커패시터 형성시 발생하게 되는 리프트-오프 파티클이다. 리프트-오프 파티클은 웨이퍼 전체가 용액에 담겨지는 습식 용액에서 발생하게 되는데, 습식 식각률이 다른 막들이 불규칙하게 붙어있는 부분에서 식각률이 빠른 막위에 식각률이 느린 막이 있는 부분에서 발생하게 된다. 그 대표적인 예가 스토리지노드 전극 제조 공정시 HF가 포함된 습식 세정 공정으로서, 스토리지노드 전극을 식각하는 전면 식각(etch back)을 진행한 후에 HSG(Hemispherical Silicon Grain) 전 세정, 유전체막 증착 전 세정 공정에서 웨이퍼 에지 부분에 노광하는 더미 패턴들이 불안전성(defocus)으로 인해 도 1과 같이 비정상적으로 패터닝된 스토리지노드 전극(12) 또는 패턴이 층간 절연막(10)으로부터 떨어져 리프트-오프된다.
또한, 반도체 소자가 형성되는 웨이퍼 앞면뿐만 아니라 뒷면으로 이어지는 에지 부분과 테두리(bevel)에서도 스토리지노드 전극의 습식 세정 공정에 의해 식각이 진행되므로 리프트-오프가 발생하게 된다.
그러므로 이와 같이 웨이퍼 에지와 테두리 부근에서도 리프트-오프된 파티클은 크기가 큰 스토리지노드 전극일 경우 이후 반도체 소자의 전극간 브릿지 역할을 하여 결국 반도체 소자의 수율 저하를 초래한다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 스토리지노드 전극용 도전막을 증착하고, 웨이퍼 에지와 그 테두리에만 블록킹막을 추가 형성한 후에 전면 식각 공정 및 습식 세정 공정을 진행함으로써 웨이퍼 에지와 그 테두리의 불안정성으로 인한 스토리지노드 전극 또는 패턴이 분리되지 않도록 하여 리프트-오프 파티클 발생을 줄일 수 있는 반도체 소자의 스토리지노드 전극 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 스토리지노드 전극을 갖는 반도체 소자의 제조 방법에 있어서, 층간 절연막에 스토리지노드 전극용 도전막을 형성하는 단계와, 상기 스토리지노드 전극용 도전막이 형성된 웨이퍼의 에지에서 패턴이 형성되지 않거나 더미 패턴이 형성된 영역에 블록킹막을 형성하는 단계 및 스토리지노드 전극용 도전막을 전면 식각하여 분리하고 후속 세정하는 단계를 포함한다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2a 내지 도 2c는 본 발명에 따라 반도체 소자의 스토리지노드 전극의 제조 공정을 설명하기 위한 공정 순서도로서, 이들 도면을 참조하면 본 발명의 스토지노드 전극은 다음과 같이 제조된다. 이때 도면은 웨이퍼 에지 및 테두리만에 있는 스토리지노드 전극 부분을 나타낸 것이다.
도 2a에 도시한 바와 같이, 반도체 소자가 형성된 웨이퍼에 층간 절연막(20)(예를 들어, 실리콘산화막 등)을 형성하고 스토리지노드 전극용 마스크를 이용한 웨이퍼 풀 샷(full shot)으로 사진 공정을 진행하고 식각 공정으로 층간 절연막(20)을 식각하여 하부의 스토리지노드용 콘택 전극(미도시한)이 오픈되는 영역을 형성한다. 그리고 저압 화학기상증착(LP-CVD) 장비로 스토리지노드 전극용 도전막(예를 들어, 도프트 폴리실리콘 등)(22)을 증착하고 스토리지노드 전극용 도전막(22)을 패터닝한다. 여기서, 스토리지노드 전극용 도전막(22)은 배치(batch) 타입의 저압 화학기상증착(LP-CVD) 장비를 이용할 경우 웨이퍼 앞면 또는 뒷면에 함께 형성할 수도 있다. 그리고 도전막 패터닝시 웨이퍼 에지 및 테두리는 디포커 스 영역으로서, 하부 구조물과 연결되지 않는 스토리지노드 전극용 도전막(22)이 남게 된다.
도 2b에 도시한 바와 같이, 웨이퍼 에지와 그 테두리에만 블록킹막(예를 들어, 실리콘산화막 등)(24)을 추가 형성한다. 이때 블록킹막(24)은 도넛(donut) 타입의 플라즈마 화학기상증착(PE-CVD) 장비를 이용하여 웨이퍼 에지 및 그 테두리에 형성할 수도 있으며 블록킹막(24)의 소스 가스로는 SiH4 또는 TEOS와 O3 또는 N2
O를 사용한다.
그리고, 상기 블록킹막(24)은 하부 전극의 분리를 위한 전면 식각 공정에 의해 스토리지노드 전극용 도전막이 손실되지 않는 두께를 가지는 것이 바람직하다.
도 2c에 도시한 바와 같이, 웨이퍼 전면을 전면 식각 공정을 진행하여 스토리지노드 전극용 도전막(22)을 식각한다. 여기서, 스토리지노드 전극용 도전막(22)의 전면 식각 공정시 웨이퍼 에지와 그 테두리에 형성된 블록킹막에 의해 해당 부분의 스토리지노드 전극용 도전막(22)이 식각되지 않고 그대로 남아 있게 되고 나머지 부분의 도전막만 식각된다.
그러므로 웨이퍼 전체가 습식 용액에 담겨지는 습식 세정 공정을 진행하더라도 블록킹막에 의해 웨이퍼 에지와 테두리 부분에서 스토리지노드 전극용 도전막이 리프트-오프되지 않는다.
도 3은 본 발명에 따른 반도체 소자의 스토리지노드 전극의 평탄화 및 세정 공정 이전에 웨이퍼 에지 및 테두리에 블록킹막을 증착하는 장비를 나타낸 도면이다.
도 3을 참조하면, 본 발명에 따라 반도체 소자의 스토리지노드 전극의 제조 공정시 도넛(donut) 타입의 플라즈마 화학기상증착(PE-CVD) 장비를 이용하여 웨이퍼 에지 및 그 테두리에 실리콘산화막의 블록킹막을 형성한다.
웨이퍼(34)가 안착된 전극(32)에 약 2.45 GHz의 RF 전원이 공급되며 증착 장비의 압력과 기판 온도가 설정된 값(예를 들어, 100~1,000W의 압력과 350~500??의 온도)으로 조정된 후에 웨이퍼 중앙에 제 1가스 공급부(36)를 통해 웨이퍼의 산화 반응을 막기 위한 제 1가스(예를 들어, N2 또는 He)가 공급되면서 웨이퍼 양쪽 에지 및 테두리에 제 2가스 공급부(38)를 통해 웨이퍼의 산화 반응을 일으키기 위한 제 2가스(예를 들어, SiH4 또는 TEOS와 O3 또는 N2O)가 공급된다.
이에 따라 도 4와 같이 웨이퍼(34) 윗면 에지(A), 테두리(B), 및 웨이퍼(34) 뒷면 에지(C)까지 실리콘산화막으로 이루어진 블록킹막(43)이 형성되며, 웨이퍼(34)의 윗면 중 패턴이 형성된 영역에는 블록킹막의 형성이 억제된다.
도 5는 본 발명에 따라 웨이퍼 에지 및 테두리에 형성된 스토리지노드 전극 형태를 나타낸 도면이다.
도 5를 참조하면, 본 발명에 따라 스토리지노드 전극용 도전막을 형성한 후에 플라즈마 화학기상증착(PE-CVD) 장비를 이용하여 웨이퍼 에지 및 그 테두리에 실리콘산화막의 블록킹막을 추가 형성할 경우 스토리지노드 전극용 도전막의 전면 식각 공정과 습식 세정 공정시 웨이퍼 에지와 그 테두리의 넷 다이(net die)(82, 84)에 형성된 블록킹막에 의해 해당 부분의 스토리지노드 전극용 도전막(22) 또는 더미 패턴이 층간 절연막(20)으로부터 리프트-오프되지 않고 그대로 남아 있게 된 다. 미설명된 도면 부호 80은 웨이퍼 에지 또는 테두리에 걸리지 않는 넷 다이를 일컫는다.
도 6a 및 도 6b는 본 발명에 따라 웨이퍼 넷 다이 영역과 에지 영역에서의 스토리지노드 전극 제조 공정을 설명하기 위한 공정 순서도로서, 이들 도면을 참조하여 본 발명에 따른 제조 공정에 대해 설명한다.
우선 도 6a에 도시한 바와 같이, 반도체 기판(50)으로서 실리콘 기판에 STI 등 공정을 진행하여 소자 분리막(52)을 형성하며 반도체 기판(50) 상부에 게이트 절연막(54)을 형성하고 그 위에 도프트 폴리실리콘, 금속 실리사이드, 하드 마스크 등을 순차 적층하고 이를 패터닝하여 게이트 전극(56)을 형성한다. 그리고 게이트 전극(56) 측벽에 절연 물질로 이루어진 스페이서를 형성한 후에 소오스/드레인 이온 주입 공정을 진행한다.
계속해서, 상기 결과물 전체에 제 1층간 절연막(60)으로서 USG, BPSG 등을 증착하고 제 1층간 절연막(60)을 식각하여 반도체 기판(50)의 활성 영역 일부가 오픈되는 콘택홀을 형성하고 콘택홀에 갭필되도록 도전막, 예를 들어 도프트 폴리실리콘을 증착하고 제 1층간 절연막(60) 또는 게이트 전극(56)의 하드 마스크가 드러날때까지 화학적기계적연마 공정을 진행한다. 이에 따라 제 1층간 절연막(60)에는 비트 라인 또는 스토리지노드와 수직으로 접촉되기 위한 랜딩 플러그 콘택(58)이 형성된다.
그리고, 결과물 전체에 제 2층간 절연막(62)으로서, HDP 산화막 등을 형성하며 제 1 및 제 2층간 절연막(60, 62)의 콘택홀에 갭필된 콘택 전극(64)을 형성한 다. 이때 콘택 전극(64)은 반도체 기판(50)의 활성 영역 또는 게이트 전극(56)의 도프트 폴리실리콘, 금속 실리사이드와 수직으로 연결된다. 그 다음 제 2층간 절연막(62) 상부에 도전막, 예를 들어 도프트 폴리실리콘 또는 금속막으로 이루어진 비트 라인(66)을 형성한다.
이어서, 결과물 전체에 제 3층간 절연막(68)으로서, BPSG, TEOS, HDP 산화막 등을 형성하며 제 3층간 절연(68) 및 제 2층간 절연막(62)의 콘택홀에 갭필된 콘택 전극(70)을 형성한다. 이때 콘택 전극(70)은 스토리지노드용 랜딩 플러그 콘택(58)에 수직으로 연결된다.
계속해서, 상기 결과물 전체에 식각 정지막으로서, 실리콘질화막 등을 형성한 후에 그 위에 다층의 절연막(72)(예를 들어, 실리콘산화막 등)을 형성한다.
그 다음, 도 6b에 도시한 바와 같이, 웨이퍼 에지에서 패턴이 형성되지 않은 영역 또는 더미 패턴 영역(100)의 절연막(72) 일부를 식각하여 스토리지노드용 콘택 전극(70)이 오픈되는 영역을 형성한 후에 스토리지노드 전극용 도전막(예를 들어, 도프트 폴리실리콘 등)(74)을 증착한다.
도면에 도시되지 않았지만, 패턴이 형성되지 않거나 더미패턴 영역(100)에만 블록킹막(예를 들어, 실리콘산화막 등)을 추가 형성한 후에 웨이퍼 전면을 전면 식각 공정을 진행하여 절연막(72) 표면이 드러날 때까지 스토리지노드 전극용 도전막(74)을 식각하여 서로 간에 분리한다.
그리고, 전면 식각 공정을 진행한 후에 습식 세정 공정을 진행하여 식각 부산물을 제거하는데, 이때 웨이퍼 에지와 그 테두리에 형성된 스토리지노드 전극용 도전막(74) 또는 더미 패턴이 블록킹막에 의해 그대로 남아 있게 된다(도 6b의 200 참조).
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상 상술한 바와 같이, 본 발명은 스토리지노드 전극을 형성하고 웨이퍼 에지와 그 테두리에만 블록킹막을 추가 형성한 후에 전면 식각 공정 및 습식 세정 공정을 진행함으로써 웨이퍼 에지와 그 테두리의 불안정성으로 인한 스토리지노드 전극 또는 패턴이 분리되지 않도록 보호한다.
그러므로 본 발명은 스토리지노드 전극 제조 공정시 웨이퍼 에지 및 테두리에서 발생할 수 있는 스토리지노드 전극 또는 더미 패턴 등이 리프트-오프되고 이로 인해 발생할 수 있는 파티클로 인한 수율 저하를 미연에 방지할 수 있다.
Claims (5)
- 스토리지노드 전극을 갖는 반도체 소자의 제조 방법에 있어서,층간 절연막에 스토리지노드 전극용 도전막을 형성하는 단계와,상기 스토리지노드 전극용 도전막이 형성된 웨이퍼의 에지에서 패턴이 형성되지 않거나 더미 패턴이 형성된 영역에 블록킹막을 형성하는 단계 및상기 스토리지노드 전극용 도전막을 전면 식각하여 분리하고 후속 세정하는 단계를 포함하는 반도체 소자의 스토리지노드 전극 제조 방법.
- 제1항에 있어서,상기 블록킹막은 실리콘산화막으로 형성하는 반도체 소자의 스토리지노드 전극 제조 방법.
- 제1항에 있어서,상기 블록킹막은 상기 웨이퍼 윗면 에지, 그 테두리, 상기 웨이퍼 뒷면 에지에 형성하는 반도체 소자의 스토리지노드 전극 제조 방법.
- 제1항에 있어서,상기 블록킹막은 도넛 타입의 플라즈마 화학기상증착 장비에 의해 형성하는 반도체 소자의 스토리지노드 전극 제조 방법.
- 제4항에 있어서,상기 장비에서 가스를 공급하는 장치 중 하나는 산화를 방지하기 위한 가스를 공급하고, 나머지는 산화 할 수 있는 가스를 공급하는 반도체 소자의 스토리지노드 전극 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040100522A KR100598983B1 (ko) | 2004-12-02 | 2004-12-02 | 반도체 소자의 스토리지노드 전극 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040100522A KR100598983B1 (ko) | 2004-12-02 | 2004-12-02 | 반도체 소자의 스토리지노드 전극 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060061705A KR20060061705A (ko) | 2006-06-08 |
| KR100598983B1 true KR100598983B1 (ko) | 2006-07-12 |
Family
ID=37158088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040100522A KR100598983B1 (ko) | 2004-12-02 | 2004-12-02 | 반도체 소자의 스토리지노드 전극 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100598983B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011084337A2 (en) * | 2009-12-17 | 2011-07-14 | Lam Research Corporation | Method and apparatus for processing bevel edge |
| CN103548121A (zh) * | 2011-05-06 | 2014-01-29 | 朗姆研究公司 | 减少晶片倒角上的硅化物的形成 |
| CN111331506A (zh) * | 2018-12-18 | 2020-06-26 | 夏泰鑫半导体(青岛)有限公司 | 晶圆修整模块和系统 |
| US11217457B2 (en) | 2019-08-16 | 2022-01-04 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100687871B1 (ko) * | 2005-04-04 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지노드 전극 제조 방법 |
| CN102361008A (zh) * | 2011-10-28 | 2012-02-22 | 上海华力微电子有限公司 | 一种控制晶圆边缘缺陷的方法 |
-
2004
- 2004-12-02 KR KR1020040100522A patent/KR100598983B1/ko not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011084337A2 (en) * | 2009-12-17 | 2011-07-14 | Lam Research Corporation | Method and apparatus for processing bevel edge |
| WO2011084337A3 (en) * | 2009-12-17 | 2011-09-09 | Lam Research Corporation | Method and apparatus for processing bevel edge |
| US8562750B2 (en) | 2009-12-17 | 2013-10-22 | Lam Research Corporation | Method and apparatus for processing bevel edge |
| CN103548121A (zh) * | 2011-05-06 | 2014-01-29 | 朗姆研究公司 | 减少晶片倒角上的硅化物的形成 |
| CN111331506A (zh) * | 2018-12-18 | 2020-06-26 | 夏泰鑫半导体(青岛)有限公司 | 晶圆修整模块和系统 |
| US11217457B2 (en) | 2019-08-16 | 2022-01-04 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060061705A (ko) | 2006-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040023297A (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| JP4711658B2 (ja) | 微細なパターンを有する半導体装置の製造方法 | |
| US7687341B2 (en) | Method for fabricating semiconductor device | |
| JP3994017B2 (ja) | 半導体装置の製造方法 | |
| KR20120047676A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100598983B1 (ko) | 반도체 소자의 스토리지노드 전극 제조 방법 | |
| KR100950470B1 (ko) | 반도체 메모리소자의 스토리지전극 형성방법 | |
| JP2006148052A (ja) | 半導体素子の格納電極形成方法 | |
| KR100695431B1 (ko) | 반도체 소자의 컨택홀 형성방법 | |
| US20050142830A1 (en) | Method for forming a contact of a semiconductor device | |
| JP2006191053A (ja) | 半導体メモリ装置の製造方法 | |
| KR100680948B1 (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 | |
| KR100597594B1 (ko) | 반도체 소자의 콘택플러그 형성방법 | |
| KR100554835B1 (ko) | 플래시 소자의 제조 방법 | |
| US20220270921A1 (en) | Method for forming semiconductor structure and semiconductor structure | |
| KR100643484B1 (ko) | 반도체소자의 제조방법 | |
| KR100649971B1 (ko) | 반도체소자의 콘택 플러그 형성방법 | |
| KR100696774B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100465837B1 (ko) | 루테늄 하부전극을 구비한 캐패시터의 제조 방법 | |
| KR20020024738A (ko) | 반도체 메모리장치의 스토리지노드 전극 제조 방법 | |
| KR20080060385A (ko) | 반도체 소자 제조방법 | |
| KR20040057551A (ko) | 반도체소자 제조 방법 | |
| KR20070036495A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20040039592A (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR20040058762A (ko) | 랜딩플러그를 구비하는 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |