KR20040058762A - 랜딩플러그를 구비하는 반도체 소자의 제조 방법 - Google Patents
랜딩플러그를 구비하는 반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20040058762A KR20040058762A KR1020020085150A KR20020085150A KR20040058762A KR 20040058762 A KR20040058762 A KR 20040058762A KR 1020020085150 A KR1020020085150 A KR 1020020085150A KR 20020085150 A KR20020085150 A KR 20020085150A KR 20040058762 A KR20040058762 A KR 20040058762A
- Authority
- KR
- South Korea
- Prior art keywords
- landing plug
- contact
- guard ring
- word line
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 230000002093 peripheral effect Effects 0.000 claims abstract description 11
- 238000005498 polishing Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000002184 metal Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract 1
- 239000000126 substance Substances 0.000 description 7
- 125000006850 spacer group Chemical group 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- -1 Boro Phosphor Chemical compound 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 랜딩플러그를 형성하기 위한 화학적기계적연마 공정시 셀영역의 외곽에서 워드라인이 리프팅되는 것을 방지하는데 적합한 반도체 소자의 제조 방법을 제공하기 위한 것으로, 셀영역과 주변영역이 정의된 반도체 기판 상에 최상부층에 하드마스크가 구비된 워드라인을 형성하는 단계, 상기 워드라인을 포함한 상기 반도체 기판상에 층간절연막을 형성하는 단계, 상기 층간절연막을 식각하여 상기 워드라인 사이의 상기 반도체기판을 노출시키는 랜딩플러그콘택과 상기 셀영역과 주변영역의 경계부분의 상기 반도체기판을 노출시키는 가드링콘택을 개방시키는 단계, 상기 랜딩플러그콘택과 상기 가드링콘택을 포함한 전면에 랜딩플러그용 도전막을 형성하는 단계, 및 상기 하드마스크의 표면이 드러날때까지 상기 랜딩플러그용 도전막을 화학적기계적연마하여 상기 랜딩플러그콘택에 매립되는 랜딩플러그와 상기 가드링콘택에 매립되는 랜딩플러그가드링을 동시에 형성하는 단계를 포함한다.
Description
본 발명은 반도체 제조 기술에 관한 것으로, 특히, 랜딩플러그(Landing plug) 구조를 갖는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 게이트라인과 같은 전도라인 간의 간극이 좁아지고 있으며, 이에 따라 콘택 공정 마진이 줄어들고 있다. 이러한 콘택 공정 마진을 확보하기 위하여 자기정렬콘택(Self Aligned Contact; SAC) 공정을 진행하고 있다. 한편, 통상의 자기정렬콘택 공정은 배리어 질화막(barrier nitride)을 사용하여 콘택 식각 공정의 마진을 증대시키는 방법과 랜딩플러그 콘택(Landing plug contact; LPC) 기술을 사용하여 오버레이 마진을 증대시키는 방법을 사용하고 있다.
도 1은 종래 기술에 따른 반도체 소자의 제조 방법을 개략적으로 도시한 도면이다.
도 1에 도시된 바와 같이, 반도체 기판(11)에 STI 구조의 필드산화막(12)이 형성되고, 반도체 기판(11) 상에 게이트산화막(13), 워드라인(14), 하드마스크(15)의 순서로 적층되는 워드라인 구조가 형성된다. 그리고, 워드라인 구조의 양측벽에 스페이서(16)가 형성된다. 이와 같은 워드라인 구조는 주변영역에도 형성되며, 조밀하게 형성되는 셀영역에 비해 상대적으로 드물게 형성된다.
그리고, 워드라인 구조 사이의 반도체 기판(11)에 랜딩플러그(18)가 형성된다. 이때, 랜딩플러그(18)는 셀영역에만 형성되고, 층간절연막(17)에 의해 분리되고 있다.
이와 같은 랜딩플러그(18)는 워드라인 구조를 포함한 전면에 층간절연막(17)을 형성한 후, 층간절연막(17)을 식각하여 셀영역에만 랜딩플러그콘택을 개방하고, 랜딩플러그콘택에 폴리실리콘막 등의 플러그 물질을 증착한 후, 화학적기계적연마(CMP)하여 형성한다.
그러나, 도 1에 도시된 종래 기술에서는, 랜딩플러그(18)를 형성하기 위한 화학적기계적연마공정시 워드라인이 조밀하게 형성된 셀영역에 비해 주변영역이 과도연마되어 아래로 꺼지는 디싱 현상('D')이 발생되는 문제가 있다. 이때, 셀영역의 외곽에 형성된 워드라인 구조가 리프팅(Lifting)되는 문제가 발생한다. 즉, 워드라인 구조의 최상부층인 하드마스크(16)가 연마된다('X').
이와 같이 셀영역의 외곽에서 하드마스크(16)가 연마되는 것을 최소화하기 위해 하드마스크의 두께를 증가시킬수도 있으나, 이렇게 하면 워드라인 패터닝시 식각프로파일이 나빠져 워드라인의 저항특성이 열화되는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로, 랜딩플러그를 형성하기 위한 화학적기계적연마 공정시 셀영역의 외곽에서 워드라인이 리프팅되는 것을 방지하는데 적합한 반도체 소자의 제조 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술에 따른 워드라인 리프팅 현상을 도시한 도면,
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 도시한 공정 단면도,
도 3은 도 2c의 평면도.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 ; 필드산화막
23 : 게이트산화막 24 : 워드라인
25 : 하드마스크 26 : 스페이서
27 : 층간절연막 28 : 랜딩플러그콘택마스크
29a : 랜딩플러그콘택 29b : 가드링콘택
31a,31b : 랜딩플러그 32 : 랜딩플러그가드링
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 제조 방법은 셀영역과 주변영역이 정의된 반도체 기판 상에 최상부층에 하드마스크가 구비된 워드라인을 형성하는 단계, 상기 워드라인을 포함한 상기 반도체 기판상에 층간절연막을 형성하는 단계, 상기 층간절연막을 식각하여 상기 워드라인 사이의 상기 반도체기판을 노출시키는 랜딩플러그콘택과 상기 셀영역과 주변영역의 경계부분의 상기 반도체기판을 노출시키는 가드링콘택을 개방시키는 단계, 상기 랜딩플러그콘택과 상기 가드링콘택을 포함한 전면에 랜딩플러그용 도전막을 형성하는 단계, 및 상기 하드마스크의 표면이 드러날때까지 상기 랜딩플러그용 도전막을 화학적기계적연마하여 상기 랜딩플러그콘택에 매립되는 랜딩플러그와 상기 가드링콘택에 매립되는 랜딩플러그가드링을 동시에 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 셀영역과 주변영역이 정의된 반도체 기판(21)에 STI 구조의 필드산화막(22)을 형성한 후, 반도체 기판(21) 및 필드산화막(22)상에 소정 간격을 두고 이격되는 복수개의 워드라인(24)을 형성한 후, 워드라인(24)의 양측벽에 스페이서(26)를 형성한다. 예컨대, 워드라인(24) 및 스페이서(26)의 형성 방법은 반도체 기판(21)의 선택된 영역상에 게이트산화막(23)을 형성하고, 게이트산화막(23)상에 워드라인(24)용 도전막과 하드마스크(25)용 질화막을 순서대로 적층한 후, 워드라인 패터닝 과정을 거쳐 형성한다. 그리고, 최상부층에 하드마스크(25)가 구비된 워드라인(24)을 포함한 전면에 산화막 또는 질화막을 증착한 후 전면식각하여 워드라인(24)의 양측벽에 접하는 스페이서(26)를 형성한다. 이때, 스페이서(26)는 후속 콘택 식각과정시 선택비 확보를 위해 질화막을 이용하는 것이 바람직하다.
전술한 워드라인(24)은 셀영역에서는 조밀하게 형성되고, 주변영역에서는 드물게 형성된다.
다음으로, 워드라인(24)을 포함한 전면에 층간절연막(27)을 증착한다. 이때, 층간절연막(27)은 HDP(Hign Density Plasma oxide), BPSG(Boro Phosphor Silicate Glass), PSG(Phospho Silicate Glass), SOG(Spin On Glass) 또는 TEOS(Tetra Ethyl Ortho Silicate)를 포함한다.
다음에, 층간절연막(27)상에 랜딩플러그콘택을 정의하는 콘택마스크(28)를 형성한다. 다음에, 콘택마스크(28)를 식각마스크로 이용하여 층간절연막(27)을 식각하여 랜딩플러그콘택(29a) 및 가드링콘택(Guardring contact, 29b)을 형성한다.
이때, 콘택마스크(28)는 감광막을 도포한 후 노광 및 현상으로 패터닝한 감광막패턴으로, 일반적인 랜딩플러그콘택(29a)외에 셀영역의 외곽에도 랜딩플러그콘택, 즉 가드링콘택(29b)을 형성하기 위한 것이다. 여기서, 가드링콘택(29b)이 오픈되는 영역은 셀영역의 외곽, 즉 주변영역과 셀영역의 경계 부분인 더미(dummy) 셀영역이다.
한편, 랜딩플러그콘택(29a)은 홀(hole) 또는 바(bar) 형태이고, 가드링콘택(29b)은 바(bar) 형태다.
도 2b에 도시된 바와 같이, 콘택마스크(28)를 제거한 후, 랜딩플러그 콘택(29a) 및 가드링콘택(29b)을 포함한 층간절연막(27) 상에 랜딩플러그용 도전막(30)을 증착한다. 이때, 랜딩플러그용 도전막(30)은 폴리실리콘막 또는 금속막을 이용한다.
도 2c에 도시된 바와 같이, 워드라인(24) 상부의 하드마스크(25)의 표면이 드러날때까지 랜딩플러그용 도전막(30)을 화학적기계적연마하여 랜딩플러그콘택(29a)에 매립되는 랜딩플러그(31a, 31b)를 형성함과 동시에 가드링콘택(29b)에 매립되는 랜딩플러그가드링(32)을 형성한다. 여기서, 랜딩플러그(31a, 31b)중 하나(31a)는 스토리지노드콘택이 콘택될 랜딩플러그이며, 다른 하나(31b)는 비트라인콘택이 콘택될 랜딩플러그이다.
이때, 랜딩플러그용 도전막(30)의 화학적기계적연마시 셀영역의 외곽에 랜딩플러그가드링(32)이 형성됨에 따라 셀영역 외곽의 워드라인 상부의 하드마스크가 연마되는 것을 방지된다. 즉, 랜딩플러그가드링(32)이 화학적기계적연마시의 배리어로 작용한다.
도 3은 도 2c의 평면도이다.
도 3에 도시된 바와 같이, 셀영역과 주변영역이 정의된 반도체 기판(21)에 규칙적으로 배열되는 섬형 활성영역(21a)이 형성되고, 복수개의 워드라인(WL)이 섬형 활성영역(21a) 및 필드산화막(22) 상부를 가로지르며, 워드라인(WL) 사이의 반도체 기판(21)의 활성영역(21a)에 랜딩플러그(31a,31b)가 연결되며, 셀영역의 더미영역에 랜딩플러그가드링(32)이 바 형태로 형성되고 있다. 여기서, 랜딩플러그(31a, 31b)중 하나(31a)는 스토리지노드콘택이 콘택될 랜딩플러그로 활성영역(21a) 상에만 형성되며, 다른 하나(31b)는 비트라인콘택이 콘택될 랜딩플러그로서 활성영역(21a)은 물론 필드산화막(22)의 일부까지 확장되어 형성된다.
도 3에 따르면, 랜딩플러그가드링(32)이 셀영역과 주변영역을 구분짓는 셀영역의 더미영역에 바 형태로 형성되므로, 랜딩플러그(31a, 31b)를 형성하기 위한 화학적기계적연마시 더미영역에 인접한 워드라인(WLd) 상부가 연마되는 것을 방지할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명은 셀외곽에 랜딩플러그가드링을 형성하므로써 랜딩플러그 형성을 위한 화학적기계적연마시 워드라인 상부가 연마되는 것을 방지하여 워드라인 리프팅 현상을 억제할 수 있는 효과가 있다.
Claims (3)
- 셀영역과 주변영역이 정의된 반도체 기판 상에 최상부층에 하드마스크가 구비된 워드라인을 형성하는 단계;상기 워드라인을 포함한 상기 반도체 기판상에 층간절연막을 형성하는 단계;상기 층간절연막을 식각하여 상기 워드라인 사이의 상기 반도체기판을 노출시키는 랜딩플러그콘택과 상기 셀영역과 주변영역의 경계부분의 상기 반도체기판을 노출시키는 가드링콘택을 개방시키는 단계;상기 랜딩플러그콘택과 상기 가드링콘택을 포함한 전면에 랜딩플러그용 도전막을 형성하는 단계; 및상기 하드마스크의 표면이 드러날때까지 상기 랜딩플러그용 도전막을 화학적기계적연마하여 상기 랜딩플러그콘택에 매립되는 랜딩플러그와 상기 가드링콘택에 매립되는 랜딩플러그가드링을 동시에 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
- 제1항에 있어서,상기 랜딩플러그는 홀 또는 바형태이고, 상기 가드링콘택은 바 형태인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서,상기 랜딩플러그용 도전막은 폴리실리콘막 또는 금속막을 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085150A KR100906641B1 (ko) | 2002-12-27 | 2002-12-27 | 랜딩플러그를 구비하는 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020085150A KR100906641B1 (ko) | 2002-12-27 | 2002-12-27 | 랜딩플러그를 구비하는 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040058762A true KR20040058762A (ko) | 2004-07-05 |
| KR100906641B1 KR100906641B1 (ko) | 2009-07-07 |
Family
ID=37350834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020085150A KR100906641B1 (ko) | 2002-12-27 | 2002-12-27 | 랜딩플러그를 구비하는 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100906641B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8809162B2 (en) | 2010-04-22 | 2014-08-19 | Hynix Semiconductor Inc. | Method for manufacturing a semiconductor device comprising a guard ring between a cell region and a peripheral region |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100281892B1 (ko) * | 1998-03-10 | 2001-03-02 | 윤종용 | 광역평탄화된반도체장치의제조방법 |
| KR100323717B1 (ko) * | 1999-11-09 | 2002-02-19 | 박종섭 | 반도체 소자의 제조방법 |
| KR20010096346A (ko) * | 2000-04-18 | 2001-11-07 | 박종섭 | 버퍼산화막을 이용한 반도체소자 평탄화방법 |
| KR20030001827A (ko) * | 2001-06-28 | 2003-01-08 | 삼성전자 주식회사 | 이중 게이트 산화막을 갖는 반도체 소자의 제조방법 |
-
2002
- 2002-12-27 KR KR1020020085150A patent/KR100906641B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8809162B2 (en) | 2010-04-22 | 2014-08-19 | Hynix Semiconductor Inc. | Method for manufacturing a semiconductor device comprising a guard ring between a cell region and a peripheral region |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100906641B1 (ko) | 2009-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20030003906A (ko) | 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자 | |
| KR100672780B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100906641B1 (ko) | 랜딩플러그를 구비하는 반도체 소자의 제조 방법 | |
| KR100597594B1 (ko) | 반도체 소자의 콘택플러그 형성방법 | |
| KR100859831B1 (ko) | 매립형 비트라인을 구비한 반도체 소자의 제조 방법 | |
| KR100289661B1 (ko) | 반도체 소자의 제조방법 | |
| KR101001152B1 (ko) | 반도체소자 제조 방법 | |
| KR20040057414A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| KR100571627B1 (ko) | 반도체 소자 제조 방법 | |
| KR20050024977A (ko) | 자기 정렬된 콘택홀을 갖는 반도체 소자 및 그 형성 방법 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100964271B1 (ko) | 반도체소자 제조 방법 | |
| KR100277883B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100942981B1 (ko) | 반도체소자 제조 방법 | |
| KR20040008600A (ko) | 반도체 메모리 소자의 콘택홀 형성방법 | |
| KR20040082870A (ko) | 반도체 장치 제조 방법 | |
| KR20010058980A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20030049806A (ko) | 반도체 소자 제조 방법 | |
| KR100772532B1 (ko) | 반도체 소자 제조 방법 | |
| KR100844939B1 (ko) | 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법 | |
| KR20110075206A (ko) | 반도체 소자 및 그의 형성 방법 | |
| KR20060002182A (ko) | 반도체소자의 형성방법 | |
| KR20080060385A (ko) | 반도체 소자 제조방법 | |
| KR20060038242A (ko) | 반도체 소자 제조 방법 | |
| KR20040103664A (ko) | 반도체소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |