KR100772532B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100772532B1
KR100772532B1 KR1020050036241A KR20050036241A KR100772532B1 KR 100772532 B1 KR100772532 B1 KR 100772532B1 KR 1020050036241 A KR1020050036241 A KR 1020050036241A KR 20050036241 A KR20050036241 A KR 20050036241A KR 100772532 B1 KR100772532 B1 KR 100772532B1
Authority
KR
South Korea
Prior art keywords
hard mask
etching
gate
lpc
forming
Prior art date
Application number
KR1020050036241A
Other languages
English (en)
Other versions
KR20060114219A (ko
Inventor
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050036241A priority Critical patent/KR100772532B1/ko
Publication of KR20060114219A publication Critical patent/KR20060114219A/ko
Application granted granted Critical
Publication of KR100772532B1 publication Critical patent/KR100772532B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Abstract

본 발명은 게이트 전도막과 비트라인과의 절연 마진을 개선하는데 적합한 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 게이트 패턴을 형성하는 단계; 상기 게이트 패턴 사이에 층간절연막을 형성하는 단계; 상기 층간절연막을 포함하는 기판 상에 하드마스크를 형성하는 단계; 상기 하드마스크 상에 콘택마스크를 형성하는 단계; 및 상기 콘택마스크를 식각베리어로 상기 하드마스크를 식각하되, 메인 식각 가스와 하부막에 대한 식각 선택비를 증가시키는 가스를 첨가하여 식각하는 단계를 포함한다.
LPC(Landing Plug Contact), 하드마스크, 첨점, 식각 선택비

Description

반도체 소자 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자 제조 방법을 도시한 단면도,
도 2a 및 도 2b는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 기판 22 : 게이트 전도막
23 : 게이트 하드마스크질화막 24 : 게이트 스페이서
25 : 층간절연막 26 : LPC 하드마스크
27 : 포토레지스트 패턴
본 발명은 반도체 제조 기술에 관한 것으로, 특히 랜딩 플러그 콘택(Landing Plug Contact; 이하 'LPC') 하드마스크 식각 방법에 관한 것이다.
한편, 반도체 소자의 고집적화가 가속화됨에 따라 반도체 소자를 이루는 여러 요소들은 적층 구조를 이루게 되었고, 이에 따라 도입된 것이 콘택 플러그(또는 패드) 개념이다.
이러한 콘택 플러그를 형성함에 있어서, 하부에서는 최소의 면적으로 접촉 면적을 넓히며 상부에서는 후속 공정에 대한 공정 마진을 넓히기 위해 콘택되는 하부에 비해 그 상부의 면적이 큰 일명, 랜딩 플러그 콘택(LPC) 기술이 도입되어 통상적으로 사용되고 있다.
랜딩 플러그 콘택 공정은 비트라인 콘택 및 스토리지노드 콘택이 형성된 게이트 패턴 사이의 간극에 미리 전도성 물질을 매립시킴으로써 후속 콘택 공정시 오버레이 마진을 확보하는 기술이다.
한편, 이러한 콘택 형성을 위해서는 고종횡비를 갖는 구조물 사이를 식각해야 하는 어려움이 있으며, 이 때 두 물질 예컨대, 산화막과 질화막간의 식각 선택비를 이용하여 식각 프로파일을 얻는 SAC 공정이 도입되었다.
한편, SAC 공정시 식각 타겟을 최소화하기 위해 층간절연막 증착 후 화학기계적연마(Chamical Mechanical Polishing; 이하 'CMP') 등의 평탄화 공정을 통해 게이트 하드마스크 상부까지 콘택마스크와 스페이서 및 층간절연막을 제거하는 공정을 적용하고 있다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자 제조 방법을 나타낸 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상에 게이트 절연막(도시하지 않음)을 성장시킨다.
이어서, 반도체 기판(11) 전면에 게이트 전도막(예컨대 폴리실리콘막 또는 금속막, 12)을 증착하고, 게이트 전도막(12) 상에 게이트 하드마스크질화막(13)을 증착한다.
이어서, 게이트 전극용 포토마스크를 사용한 사진 및 식각 공정을 실시하여 게이트 하드마스크질화막(13)을 패터닝하고, 패터닝된 게이트 하드마스크질화막(13)을 식각마스크로 사용하여 게이트 전도막(12)과 게이트 절연막을 패터닝하여 게이트 전도막(12)과 게이트 하드마스크질화막(13)이 적층된 게이트 패턴(12,13)을 형성한 후, 게이트 패턴 측벽에 스페이서(14)를 형성한다.
계속해서, 게이트 패턴이 형성된 전체 구조 상에 층간절연막(15)을 증착하고, 화학적·기계적 연마(CMP) 또는 전면 식각을 실시하여 게이트 패턴의 게이트 하드마스크질화막(13)이 노출될 때까지 층간절연막(15)을 평탄화시킨다.
이어서, 평탄화된 층간절연막(15) 상에 랜딩 플러그 콘택홀 형성을 위한 LPC하드마스크(16)를 증착하고, LPC 하드마스크(16) 상에 포토레지스트 패턴(17)을 형성한다. 이 때, LPC 하드마스크(16)는 폴리실리콘막을 사용한다.
도 1b에 도시된 바와 같이, 포토레지스트 패턴(17)을 식각베리어로 LPC 하드마스크(16)를 식각한다. LPC 하드마스크(16) 식각은 Cl2/HBr 가스를 식각 가스로 사용하는데, 하부 게이트 하드마스크질화막(13) 및 층간절연막(15)에 대한 선택비 부 족으로 일정 수준 이상의 과도 식각(LPC 하드마스크의 폴리실리콘 잔유물을 제거하기 위한)을 진행하는 경우 질화막/산화막의 식각 선택비 차이로 층간절연막(15a)이 더 식각된다.
따라서, 일정 수준 이상의 과도 식각을 진행하는 경우 게이트 하드마스크질화막(13a)은 패턴 한쪽이 어택을 받아 뾰족해지는 첨점(A) 형태를 갖게 된다.
이후, 자기 정렬 콘택(SAC) 식각을 진행하여 게이트 패턴 사이 층간절연막(15)을 제거하면 첨점(A) 부위는 더욱 깊어지게 된다.
이러한 첨점(A) 부위는 랜딩 플러그 폴리(Landing Plug Poly) 증착 후 스토리지노드콘택(SNC)과 비트라인콘택(BLC) 노드 간의 분리를 위한 CMP 공정시 노드간 간격을 줄이게 되고 CMP 타겟을 더욱 증가시키는 결과를 초래하게 된다.
이어서, 도면에 도시하지는 않지만 LPC 하드마스크(16)를 식각베리어로 층간절연막(15)을 식각하여 랜딩 콘택홀을 형성하고, 랜딩 콘택홀에 랜딩 플러그 폴리를 증착하여 랜딩 플러그를 형성한다.
상술한 바와 같이, 100㎚ 테크놀로지 이하 디바이스에서 적용 예정으로 실험중인 게이트 하드마스크질화막 상에 폴리실리콘막을 LPC 하드마스크로 사용하여 SAC을 실시하는 경우 LPC 하드마스크 식각시 게이트 하드마스크질화막에 대한 낮은 식각 선택비로 인해 게이트 프로파일에 대한 어택에 의하여 첨점이 발생하고, 이후 LPP(Landing Plug Poly) 폴리실리콘 분리 CMP 공정 진행시 플러그간 절연을 위하여 오버 CMP를 진행해야하고, 결국 게이트 하드마스크질화막의 두께를 감소시키는 결과를 초래하여 이후 비트라인과 게이트 실리사이드와의 접촉 가능성을 증가시키게 된다.
따라서, LPC 하드마스크를 식각베리어로하여 층간절연막을 식각할 때, 질화막과 산화막의 식각 선택비 차이로 인한 게이트 패턴의 게이트 하드마스크질화막에 어택이 발생하여 스토리지노드콘택 또는 비트라인콘택과 같은 노드 분리 공정시 첨점을 통한 브릿지를 유발하여 소자의 절연 특성을 저하시키는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 게이트 전도막과 비트라인과의 절연 마진을 개선하는데 적합한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 특징적인 본 발명의 반도체 소자 제조 방법은 반도체 기판 상에 게이트 패턴을 형성하는 단계, 상기 게이트 패턴 사이에 층간절연막을 형성하는 단계, 상기 층간절연막을 포함하는 기판 상에 하드마스크를 형성하는 단계, 상기 하드마스크 상에 콘택마스크를 형성하는 단계, 및 상기 콘택마스크를 식각베리어로 상기 하드마스크를 식각하되, 메인 식각 가스와 하부막에 대한 식각 선택비를 증가시키는 가스를 첨가하여 식각하는 단계를 포함한다.
상기 기술을 적용하므로써, 콘택 마스크 식각시 사용하는 Cl2 가스를 메인 가스로 하여 하부막에 대한 식각 선택비를 증가시키는 N2 가스와 식각 균일도를 향상시키는 He 가스를 혼합하고, 이를 식각 가스로 사용하므로써 콘택 마스크의 식각율은 종래와 유사하게 유지하고 하부 게이트 패턴 사이에 위치한 산화막과 게이트 하드마스크질화막에 대해서는 낮은 식각율을 갖도록 공정 조건을 설정하므로써 하부막 어택을 방지하고자 하는 효과를 얻을 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 및 도 2b는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상에 게이트 절연막(도시하지 않음)을 성장시킨다.
이어서, 반도체 기판(21) 전면에 게이트 전도막(예컨대 폴리실리콘막 또는 금속막, 22)을 증착하고, 게이트 전도막(22) 상에 게이트 하드마스크질화막(23)을 증착한다.
이어서, 게이트 전극용 포토마스크를 사용한 사진 및 식각 공정을 실시하여 게이트 하드마스크질화막(23)을 패터닝하고, 패터닝된 게이트 하드마스크질화막 (23)을 식각마스크로 사용하여 게이트 전도막(22)와 게이트 절연막을 패터닝하여 게이트 전도막(22)과 게이트 하드마스크질화막(23)이 적층된 게이트 패턴(22,23)을 형성한 후, 게이트 패턴 측벽에 스페이서(24)를 형성한다.
계속해서, 게이트 패턴이 형성된 전체 구조 상에 층간절연막(25)을 증착하고, 화학적·기계적 연마(CMP) 또는 전면 식각을 실시하여 게이트 패턴의 게이트 하드마스크질화막(23)이 드러날 때까지 층간절연막(25)을 평탄화시킨다.
한편, 층간절연막(25)은 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phospho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, 또는 APL(Advanced Planarization Layer)막 등을 이용하거나, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 이용한다.
도 2b에 도시된 바와 같이, 평탄화된 층간절연막(25) 상에 랜딩 플러그 콘택홀 형성을 위한 LPC하드마스크(26)를 증착하고, LPC 하드마스크(26) 상에 포토레지스트 패턴(27)을 형성한다. 이 때, LPC 마스크(26)는 폴리실리콘막을 사용한다.
이어서, 포토레지스트 패턴(27)을 식각마스크로 LPC 하드마스크(26)를 식각한다.
이 때, LPC 하드마스크(26) 식각을 위한 식각 가스로는, 메인 가스로 Cl2 가스를 50sccm∼200sccm 유량으로 주입하고, N2 가스를 2sccm∼10sccm, He 가스를 50sccm∼250sccm 유량으로 주입하여 식각한다.
이 때, N2의 첨가로 하부막(게이트 하드마스크질화막 및 층간절연막)이 오픈되었을 때 발생하는 폴리머의 양이 증가하고, 이는 하부 막에 대한 식각 선택비가 10 : 1∼20 : 1로 증가하므로 하부막 어택이 방지되고, He의 첨가로 식각 균일도가 향상됨으로써 국부적인 하부막 어택이 방지된다.
표 1은 본 발명에 의한 막(film)별 식각율을 나타낸 것으로 산화막과 질화막의 식각율이 폴리실리콘 대비 감소한 것을 알 수 있다.
Å/sec 식각율(etch rate)
질화막(Nitride) 5
산화막(Oxide) 2
폴리실리콘(Poly-Si) 50
본 발명의 적용하기 위한 식각 챔버는 통상적인 RIE 또는 ICP 형태의 챔버를 사용할 수 있으며 챔버 내부의 압력은 5mT∼100mT로 한다.
상술한 바와 같이, 본 발명의 적용으로 게이트 하드마스크질화막(23)의 손실(loss)이 방지되어 평평한(flat) 모양을 갖고 후속 산화막 SAC 식각 및 이후 공정을 진행하여 기존 보다 증가한 공정 마진을 가지고 LPP 폴리 CMP 공정을 진행할 수 있으므로 비트라인과의 절연 마진이 증가하게 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 LPC 하드마스크막으로 개발중인 폴리실리콘 식각시 Cl2,He,N2 가스가 혼합된 식각 가스를 사용하여 LPC 하드마스크를 식각하는 동안 하부 게이트 하드마스크질화막과 층간절연막(산화막)에 대한 높은 식각 선택비를 갖도록 공정 조건을 설정함으로써 게이트 하드마스크질화막 어택을 방지하여 게이트 프로파일의 첨점을 제거하고 이후, LPP 분리 공정시 공정 마진을 증가시켜 비트라인과의 접촉 가능성을 감소시키는 효과를 얻을 수 있다.

Claims (8)

  1. 최상부층으로 게이트 하드마스크질화막이 형성된 복수의 게이트 패턴을 반도체 기판 상에 형성하는 단계;
    상기 복수의 게이트 패턴 사이가 매립되도록 층간절연막을 형성하는 단계;
    상기 층간절연막을 포함하는 상기 반도체 기판 상에 상기 게이트 하드마스크질화막과 서로 다른 물질로 이루어진 LPC(Landing Plug Contact) 하드마스크를 형성하는 단계;
    상기 LPC 하드마스크 상에 콘택마스크를 형성하는 단계; 및
    상기 콘택마스크를 식각 베리어로 이용하여 상기 게이트 하드마스크질화막과 상기 층간절연막에 대한 높은 식각 선택비를 갖는 조건으로 상기 LPC 하드마스크를 식각하는 단계를 포함하되,
    상기 LPC 하드마스크를 식각하는 단계는 메인 식각 가스로 Cl2 가스와 N2 가스를 사용하여 실시하는 반도체 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 LPC 하드마스크는 폴리실리콘막을 사용하는 반도체 소자 제조 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 Cl2 가스는 50sccm∼200sccm, 상기 N2 가스는 2sccm∼10sccm 주입하는 반도체 소자 제조 방법.
  5. 제 1 항에 있어서,
    상기 LPC 하드마스크를 식각하는 단계는 He 가스를 50sccm∼250sccm 더 첨가하여 실시하는 반도체 소자 제조 방법.
  6. 제 1 항에 있어서,
    상기 게이트 패턴은 상기 게이트 하드마스크질화막 하부에 형성된 게이트 전도막을 더 포함하는 반도체 소자 제조 방법.
  7. 제 1 항에 있어서,
    상기 LPC 하드마스크를 식각하는 단계는 5mT∼100mT의 챔버 압력을 갖는 식각 챔버를 이용하는 반도체 소자 제조 방법.
  8. 최상부층으로 게이트 하드마스크질화막이 형성된 복수의 게이트 패턴을 반도체 기판 상에 형성하는 단계;
    상기 복수의 게이트 패턴 사이가 매립되도록 층간절연막을 형성하는 단계;
    상기 층간절연막을 포함하는 상기 반도체 기판 상에 상기 게이트 하드마스크질화막과 서로 다른 물질로 이루어진 LPC 하드마스크를 형성하는 단계;
    상기 LPC 하드마스크 상에 콘택마스크를 형성하는 단계; 및
    상기 콘택마스크를 식각 베리어로 이용하여 상기 LPC 하드마스크를 식각하는 단계를 포함하되,
    상기 LPC 하드마스크를 식각하는 단계에서는 상기 LPC 하드마스크가 상기 게이트 하드마스크질화막 및 상기 층간절연막에 대해 10:1~20:1의 식각 선택비를 갖는 조건으로 실시하는 단계
    를 포함하는 반도체 소자 제조 방법.
KR1020050036241A 2005-04-29 2005-04-29 반도체 소자 제조 방법 KR100772532B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050036241A KR100772532B1 (ko) 2005-04-29 2005-04-29 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050036241A KR100772532B1 (ko) 2005-04-29 2005-04-29 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20060114219A KR20060114219A (ko) 2006-11-06
KR100772532B1 true KR100772532B1 (ko) 2007-11-01

Family

ID=37652023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050036241A KR100772532B1 (ko) 2005-04-29 2005-04-29 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100772532B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030023970A (ko) * 2001-09-14 2003-03-26 주식회사 하이닉스반도체 반도체소자의 제조 방법
KR20040081268A (ko) * 2003-03-14 2004-09-21 주식회사 하이닉스반도체 반도체소자의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030023970A (ko) * 2001-09-14 2003-03-26 주식회사 하이닉스반도체 반도체소자의 제조 방법
KR20040081268A (ko) * 2003-03-14 2004-09-21 주식회사 하이닉스반도체 반도체소자의 제조 방법

Also Published As

Publication number Publication date
KR20060114219A (ko) 2006-11-06

Similar Documents

Publication Publication Date Title
US7427564B2 (en) Method for forming storage node contact plug in semiconductor device
US11676821B2 (en) Self-aligned double patterning
US20060073699A1 (en) Method for fabricating semiconductor device
KR100672780B1 (ko) 반도체 소자 및 그 제조 방법
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
US20070082482A1 (en) Method for forming contact hole of semiconductor device
KR100824994B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100685677B1 (ko) 반도체 소자 제조 방법
KR100772532B1 (ko) 반도체 소자 제조 방법
KR100832015B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100640154B1 (ko) 캐패시터의 제조 방법
KR100507872B1 (ko) 반도체 장치 제조 방법
US11784056B2 (en) Self-aligned double patterning
KR20080100548A (ko) 반도체 소자의 콘택 형성 방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100670681B1 (ko) 반도체 소자 제조 방법
KR20080001157A (ko) 비정질카본층을 이용한 비트라인콘택홀 형성 방법
KR100673883B1 (ko) 반도체소자의 콘택 플러그 형성방법
KR20070036495A (ko) 반도체 소자의 콘택홀 형성 방법
KR101046717B1 (ko) 반도체 소자의 자기정렬콘택 형성 방법
KR20090044406A (ko) 반도체소자의 랜딩플러그 형성방법
KR20040058762A (ko) 랜딩플러그를 구비하는 반도체 소자의 제조 방법
KR20060038589A (ko) 반도체 소자의 플러그 형성 방법
KR20060036729A (ko) 반도체 소자의 콘택홀 형성 방법
KR20060010894A (ko) 반도체 소자의 콘택 플러그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee