KR20030003906A - 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자 - Google Patents

반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자 Download PDF

Info

Publication number
KR20030003906A
KR20030003906A KR1020010039762A KR20010039762A KR20030003906A KR 20030003906 A KR20030003906 A KR 20030003906A KR 1020010039762 A KR1020010039762 A KR 1020010039762A KR 20010039762 A KR20010039762 A KR 20010039762A KR 20030003906 A KR20030003906 A KR 20030003906A
Authority
KR
South Korea
Prior art keywords
contact
material layer
photoresist pattern
forming
semiconductor substrate
Prior art date
Application number
KR1020010039762A
Other languages
English (en)
Inventor
강혁진
조태희
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020010039762A priority Critical patent/KR20030003906A/ko
Priority to US10/115,363 priority patent/US20030008453A1/en
Priority to JP2002164673A priority patent/JP2003045968A/ja
Publication of KR20030003906A publication Critical patent/KR20030003906A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

콘택홀 형성시 콘택과 접촉되는 하부층의 노출 표면에 발생되는 데미지를 최소화할 수 있으며, 콘택 저항과 기생 커패시턴스를 최소화할 수 있는 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체 메모리소자가 개시된다. 본 발명의 콘택 형성방법은 반도체기판 상에 서로 인접하여 배치되는 복수개의 제1 도전성 패턴들을 형성하는 단계를 포함한다. 이어서, 상기 제1 도전성 패턴들의 각 측벽에 절연성의 제1 스페이서를 형성하고, 상기 제1 도전성 패턴들 사이를 매립하면서 상기 제1 도전성 패턴의 상부면 위로 소정의 두께가 유지되도록 포토레지스트층을 코팅한다. 이어서, 상기 제1 도전성 패턴들 사이에 형성된 콘택 형성영역을 커버링하는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴이 형성된 영역 이외의 영역에 상기 포토레지스트에 대하여 식각선택성이 있는 제1 절연물질층을 형성한다. 이어서, 상기 포토레지스트 패턴을 제거한 후, 상기 포토레지스트 패턴이 제거된 콘택 형성영역에 제1 도전물질층으로 콘택을 형성한다.

Description

반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체 메모리 소자{Method of forming contact of semiconductor device and semiconductor memory device fabricated by the same method}
본 발명은 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체 메모리소자에 관한 것으로, 보다 상세하게는 SAC(Self-Aligned Contact) 공정을 사용하지 않음으로서 콘택 형성시 하부층에 대한 데미지를 최소화할 수 있는 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 예를 들어, 비트라인을 형성한 후에 캐패시터를 형성하는 캐패시터 오버 비트라인(Capacitor Over Bitline; COB) 구조의 반도체 메모리소자에 관한 것이다.
최근, 반도체소자의 고집적화에 따라 단위 면적당 메모리 셀이 차지하는 셀 사이즈도 급격히 감소하고 있고, 특히 반도체 메모리소자인 디램(DRAM)의 경우 셀 사이즈가 1.5㎛2이하로 줄어들고 있다. 이러한 작은 셀 사이즈는 셀을 구성하는 도전층 사이의 간격을 줄임으로써 가능하게 되는 것으로서, 디램에서는 높은 집적도 때문에 게이트전극 사이의 간격이 디자인 룰(design rule)에 따른 최소 피쳐 사이즈(minimum feature size) 이하로 되어가고 있다. 따라서, 이러한 좁아진 게이트전극 사이에 콘택홀을 형성하기 위해서는 일반적인 포토레지스트 패턴만을 이용하여서는 수행할 수 없기 때문에 소위 SAC(Self-Aligned Contact) 공정이 개발되고 널리 사용되기에 이르렀다.
또한, 반도체소자가 고집적화 됨에 따라 하부 배선층과 상부 배선층을 연결시키는 콘택홀의 크기도 감소하고, 콘택홀의 어스펙트비(aspect ratio)가 증가하게 되며, 콘택홀간의 간격도 줄어들게 된다. 따라서, 다층 배선구조를 채용하는 고집적 반도체소자에서 사진식각(photolithography) 공정을 이용하여 콘택홀을 형성할 때 원하는 공정을 재현성있게 실현하는 것이 점점 어렵게 되어, 어느 정도 한계에 도달하게 되었다.
도 1 내지 도 3은 자기정합(self-aligned) 방법에 의한 종래의 일반적인 반도체 소자의 콘택 형성방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 1을 참조하면, 반도체기판(10)의 표면 근방에 활성영역을 한정하기 위해 트렌치 공정 또는 LOCOS 공정에 의해 소자분리영역(12)을 형성하고, 상기 반도체기판(10)의 전면에 게이트절연층(14), 폴리실리콘층(16), 텅스텐 실리사이드층(18) 및 실리콘 나이트라이드층(20)을 차례로 형성시킨다. 이어서, 통상의 사진식각공정에 의해 소정의 간격으로 서로 이격되며 나란히 배열된 복수개의 게이트전극 패턴을 형성한다. 이어서, 상기 게이트전극 패턴이 형성된 반도체기판(10)의 전면에 실리콘 나이트라이드층을 증착시킨 후, 전면 식각공정을 실시하여 상기 각 게이트전극 패턴의 측벽을 따라 나이트라이드계열의 스페이서(22)를 형성시킨다.
이어서 도 2를 참조하면, 상기 스페이서(22)가 형성된 반도체기판(10)의 전면에 실리콘 옥사이드의 절연물질층(24)을 증착하여 상기 게이트전극 패턴 사이를 매립한다. 이어서, 상기 게이트전극 패턴의 최상층에 존재하는 실리콘 나이트라이드층(20)의 표면이 노출될 때까지 화학기계적 연마(Chemical Mechanical Polishing;CMP) 공정을 수행하여 표면을 평탄화시킨다. 이어서, 콘택 형성영역을 한정하는 포토레지스트 패턴(26)을 형성한다.
이어서 도 3을 참조하면, 상기 포토레지스트 패턴(26)을 식각마스크층으로 하여 노출된 상기 절연물질층(24)을 SAC 공정에 의한 플라즈마 건식 식각공정에 의해 제거한다. 이때 상기 옥사이드계열의 절연물질층(24)과 게이트전극 패턴의 측벽에 형성된 나이트라이드계열의 스페이서(22)의 식각선택비로 인하여 게이트전극 패턴간의 간격이 협소하더라도 이들 사이에 상기 스페이서(22)에 의해 한정되며 상기반도체기판(10)의 표면을 노출시키는 콘택홀을 충분히 형성할 수 있다. 이어서, 상기 포토레지스트 패턴(26)을 제거한 후, 반도체기판(10)의 전면에 도핑된 폴리실리콘층(28)을 증착하여 상기 콘택홀들을 매립한다. 이어서, 게이트전극 패턴의 최상층인 실리콘 나이트라이드층(20)이 노출되도록 CMP 공정을 수행함으로써, 상기 각 콘택홀에만 폴리실리콘층(28)이 매립되며 서로 분리된 콘택 노드를 형성한다. 이어서, 상기 반도체기판(10)에 대하여 통상의 다이나믹 랜덤 억세스 메모리(DRAM) 공정을 수행하여 반도체 메모리소자의 제작을 완료한다.
한편, DRAM에 있어서 집적도 향상을 위해 비트라인을 형성한 후에 캐패시터를 형성하는 커패시터 오버 비트라인(Capacitor Over Bitline; COB)구조가 개발되었으며, 이러한 COB 구조에서는 비트라인과 반도체기판의 표면 근방에 형성된 활성영역인 드레인영역상에 형성된 상기 콘택 노드를 전기적으로 접속시키는 콘택(이하, "비트라인용 콘택" 또는 디씨 콘택(Direct Contact; DC)이라 칭함)과, 반도체 커패시터의 하부전극인 스토리지전극과 소오스영역상에 형성된 상기 콘택 노드를 전기적으로 접속시키는 콘택(이하, "스토리지전극용 콘택" 또는 베리드 콘택(Buried Contact;BC)이라 칭함)을 형성하여야 하며, 이때도 옥사이드계 물질과 나이트라이드계 물질의 식각선택비를 이용한 SAC 공정이 적용되기도 한다.
그러나, 상기와 같이 실리콘 나이트라이드의 스페이서(22)와 실리콘 옥사이드의 절연물질층(24)간의 식각선택비를 이용하는 SAC 공정에 의하면, 콘택홀 형성을 위한 플라즈마 건식 식각시 플라즈마에 의해 반도체기판(10)의 노출 표면에 많은 데미지를 발생시키게 되며, 특히 실리콘 나이트라이드와의 식각선택비로 인하여콘택홀 형성시 과식각(over etch)을 수행하기 때문에 그 데미지는 더욱 크게 된다. 이러한 데미지는 콘택 저항을 증가시키는 요인이 될 뿐더러 반도체기판의 표면과 게이트절연막에 차지 트랩(charge trap)을 유발하여, 반도체 소자의 문턱전압 특성과 리플레쉬 특성을 저하시키게 된다.
또한, 상기 종래 기술에서는 실리콘 옥사이드와 식각선택비가 있는 실리콘 나이트라이드로 스페이서를 형성하기 때문에 실리콘 나이트라이드와 실리콘으로 된 반도체기판의 계면에서 스트레스를 유발하고, 그에 따라 핫캐리어 효과(Hot Carrier Effect;HCE)에 의해 리키지가 생성되는 소위 기들(Gate Induced Drain Leakage; GIDL) 현상에 의해어 반도체 소자의 문턱전압 특성이 저하된다.
또한, SAC 공정시 실리콘 나이트라이드 스페이서의 식각 손실이 발생되고 그 손실량을 정확히 제어하기가 매우 곤란하기 때문에, 이와 트레이드 오프(trade-off)되는 콘택 저항 및 게이트전극과 콘택간의 커패시턴스의 제어도 매우 힘들어진다. 즉, 스페이서의 식각 손실량이 많아질 수록 게이트전극 패턴 사이에 형성되는 콘택의 단면적이 증가하게 되어 콘택 저항이 감소하게 되지만, 게이트전극과 콘택간의 이격 거리가 줄어들어 이들 간에 커패시턴스가 증가되어 반도체 소자의 동작 전압등의 제어가 매우 힘들어진다.
본 발명의 목적은, 콘택홀 형성시 콘택과 접촉되는 하부층의 노출 표면에 발생되는 데미지를 최소화할 수 있는 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체 메모리소자를 제공하는 데 있다.
본 발명의 다른 목적은, 콘택과 접촉되는 하부층과의 콘택저항을 최소화할 수 있는 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체 메모리소자를 제공하는 데 있다.
본 발명의 또다른 목적은, 콘택과 관련된 기생 커패시턴스를 최소화할 수 있는 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체 메모리소자를 제공하는 데 있다.
도 1 내지 도 3은 자기정합(self-aligned) 방법에 의한 종래의 일반적인 반도체 소자의 콘택 형성방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 4 내지 도 13은 본 발명의 일 실시예에 따른 반도체 소자의 콘택 형성방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 14는 도 6에 도시한 셀영역에서의 포토레지스트 패턴 및 도 12 및 도 13에서 도시한 콘택 위치를 보여주는 평면도이다.
상기 목적들을 달성하기 위한 본 발명의 제1 형태에 따른 반도체 소자의 콘택 형성방법은 반도체기판 상에 서로 인접하여 배치되는 복수개의 제1 도전성 패턴들을 형성하는 단계를 포함한다. 이어서, 상기 제1 도전성 패턴들의 각 측벽에 절연성의 제1 스페이서를 형성하고, 상기 제1 도전성 패턴들 사이를 매립하면서 상기 제1 도전성 패턴의 상부면 위로 소정의 두께가 유지되도록 포토레지스트층을 코팅한다. 이어서, 상기 제1 도전성 패턴들 사이에 형성된 콘택 형성영역을 커버링하는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴이 형성된 영역 이외의 영역에 상기 포토레지스트에 대하여 식각선택성이 있는 제1 절연물질층을 형성한다. 이어서, 상기 포토레지스트 패턴을 제거한 후, 상기 포토레지스트 패턴이 제거된 콘택 형성영역에 제1 도전물질층으로 콘택을 형성한다.
상기 제1 도전성 패턴들은 반도체 기판상에 게이트 절연막을 개재하여 직접 형성되는 게이트 전극패턴으로서, 상기 콘택은 상기 반도체기판의 표면과 접촉되는 것일 수 있으나, 상기 제1 도전성 패턴들은 그 내부에 제2 도전물질층으로 충전된콘택을 포함하는 상기 반도체 기판상의 제2 절연물질층상에 형성되거나 또는 그 내부에 제3 도전물질층으로 충전된 도전성의 배선라인을 포함하는 상기 반도체 기판상의 특정 절연물질층상에 형성될 수도 있다.
한편, 상기 절연성의 제1 스페이서는 실리콘 옥사이드로 형성하며, 상기 제1 절연물질층은 상기 포토레지스트 패턴의 용융온도 이하에서 저온증착이 가능한 옥사이드계열 물질로 형성하는 것이 바람직하다.
한편, 상기 제1 절연물질층을 형성하는 단계는, 상기 포토레지스트 패턴이 형성된 반도체기판의 전면에 상기 제1 절연물질층을 저온 증착하는 단계, 상기 제1 절연물질층을 소프트 베이크하는 단계 및 상기 포토레지스트 패턴의 표면이 노출되도록 상기 제1 절연물질층의 일부를 식각하는 단계를 수행하여 달성될 수 있으며, 상기 포토레지스트 패턴을 제거하는 단계는, 상기 포토레지스트 패턴을 애슁하여 제거하는 단계 및 잔류하는 상기 포토레지스트 패턴을 습식 세정하여 제거하는 단계를 수행하여 달성할 수 있다.
또한, 상기 포토레지스트 패턴을 제거하는 단계 후에 상기 제1 절연물질층을 하드 베이크하는 단계를 더 구비함으로써 제1 절연물질층을 수축시켜 콘택 면적을 향상시킬 수도 있다.
한편, 상기 목적들을 달성하기 위한 본 발명의 제2 형태에 따른 반도체 소자의 콘택 형성방법은 반도체기판 상에 서로 인접하여 배치되며, 상기 반도체기판의 표면을 노출시키며 그 최상층이 절연성의 마스크층으로 구성된 복수개의 게이트전극 패턴들을 형성하는 단계를 포함한다. 이어서, 상기 각 게이트전극 패턴들의 각측벽에 실리콘 옥사이드로 스페이서를 형성한 후, 상기 스페이서가 형성된 반도체기판의 전면에 상기 게이트전극 패턴들이 매립되도록 포토레지스트층을 코팅한다. 이어서, 상기 인접하는 게이트전극 패턴들 사이에 형성될 비트라인용 콘택 노드와 커패시터의 스토리지전극용 콘택 노드를 함께 커버링하는 포토레지스트 패턴만이 남도록 상기 포토레지스트층의 일부를 현상하여 제거한 후, 상기 포토레지스트 패턴이 형성된 반도체기판의 전면에 상기 포토레지스트 패턴의 용융온도 이하의 저온에서 증착가능한 제1 절연물질층을 증착한다. 그리고 상기 포토레지스트 패턴의 표면이 노출되도록 상기 제1 절연물질층의 일부를 제거한 후, 상기 포토레지스트 패턴을 제거한다. 이어서, 상기 포토레지스트 패턴이 제거된 반도체기판의 전면에 제1 도전물질층을 증착한 후, 상기 게이트전극 패턴의 상기 마스크층 표면이 노출되도록 상기 제1 도전물질층을 식각하여 서로 분리된 상기 비트라인용 콘택 노드와 스토리지전극용 콘택 노드를 형성한다.
상기 게이트전극 패턴들 사이에 상기 비트라인용 및 스토리지전극용 콘택 노드들을 형성하는 단계 후에, 상기 서로 분리된 콘택 노드들이 형성된 반도체기판의 전면에 제1 층간절연층을 형성한 후, 상기 제1 층간절연층내에 상기 비트라인용 콘택 노드를 노출시키는 콘택홀을 형성하고, 상기 콘택홀내에 도전물질층을 충전하여 상기 비트라인용 콘택 노드와 접촉하는 비트라인을 형성할 수 있다.
또한, 상기 비트라인을 형성하는 단계 후에, 상기 비트라인이 형성된 반도체기판의 전면에 제2 층간절연층을 형성하고, 상기 제2 층간절연층내에 상기 스토리지전극용 콘택 노드를 노출시키는 콘택홀을 형성한 후, 상기 콘택홀내에 도전물질층을 충전하여 상기 스토리지전극용 콘택 노드와 접촉되는 반도체 커패시터의 스토리지전극을 형성할 수 있다.
상기 포토레지스트 패턴은 바람직하게는 T자형으로 형성되며, 그 세로부분의 하단부에 상기 비트라인용 콘택 노드를 포함하며, 그 가로부분의 양단부에 스토리지전극용 콘택 노드들을 포함할 수 있도록 할 수 있다.
상기 제1 절연물질층은 포토레지스트의 용융온도 보다 낮은 온도에서 저온증착 가능한 SOG(Spin-On Glass)계 물질 또는 올리고머 폴리실라잔(Oligomer Polysilazane)으로 형성할 수 있다.
한편, 본 발명은 상기 본 발명에 의한 반도체 소자의 콘택 형성방법에 의해 제조된 반도체 메모리 소자를 제공할 수 있다.
본 발명에 따르면, SAC 공정시 수행되는 플라즈마 건식 식각 공정을 수행하지 않고도 포토레지스트층을 이용하여 콘택을 형성할 수 있기 때문에 플라즈마에 의해 발생하는 콘택 하부층의 데미지를 최소화할 수 있다.
또한, 본 발명에 따르면, 게이트전극 패턴 또는 기타 다른 도전성 패턴의 측벽에 실리콘 나이트라이드 대신에 유전상수가 작은 실리콘 옥사이드를 사용하여 스페이서를 형성하기 때문에 콘택 저항 및 기생 커패시턴스를 최소화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세히 설명하기로 한다.
다음에 설명되는 실시예들은 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술되는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 본 발명의 실시예를 설명하는 도면에 있어서, 어떤 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되어진 것으로, 도면상의 동일한 부호는 동일한 요소를 지칭한다. 또한, 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층이 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층이 개재되어질 수도 있다.
도 4 내지 도 13은 본 발명의 일 실시예에 따른 반도체 소자의 콘택 형성방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이며, 도 14는 도 6에 도시한 셀영역에서의 포토레지스트 패턴 및 도 12 및 도 13에 도시한 콘택 위치를 보여주는 평면도이다.
도 4를 참조하면, 전술한 도 1에 대한 설명과 유사하게 반도체기판(40)의 표면 근방에 활성영역을 한정하기 위해 통상의 소자분리방법인 트렌치 공정 또는 LOCOS 공정에 의해 소자분리영역(42)을 형성한다. 상기 반도체기판(40)의 표면 근방에 형성된 활성영역은 N형 또는 P형 불순물이 주입되어 트랜지스터가 작동하는 영역이며, 도시하지 않았지만 반도체기판(40)의 표면에 형성되는 웰내에 형성될 수도 있으며, 비활성영역인 상기 소자분리영역(12)에 의해 적절한 크기와 형태로 한정된다. 예를 들어, 도 14에는 타원형의 활성영역(41)을 보여준다.
이어서, 소자분리영역(42)이 형성된 상기 반도체기판(40) 상에 옥사이드계열또는 나이트라이드계열의 절연층을 증착하여 게이트절연층(44)을 형성한다. 이 게이트절연층(44)상에 불순물이 도우프된 폴리실리콘층(46)과 텅스텐 실리사이드층(48)을 통상의 방법으로 차례로 형성한 다음, 그 위에 예를 들어 저압 화학기상증착법(Low Pressure CVD;LPCVD) 또는 플라즈마 화학기상증착법(Plasma Enhanced CVD; PECVD) 등을 이용하여 실리콘 나이트라이드로 이루어진 마스크층(50)을 증착한다. 이어서, 소정의 사진식각공정을 실시하여 상기 반도체기판(40)의 표면을 노출시키면서 서로 나란히 인접하는 복수개의 게이트전극 패턴을 형성한다.
한편, 도 4에서 도시된 것과 같이, 상기 복수개의 게이트전극 패턴은 상기 반도체기판(40)의 셀영역(A)에 형성되며, 이와 동시에 반도체기판(40)의 코어/페리영역(B)에도 상기 게이트전극 패턴과 동일한 물질층으로 구성된 도전성 패턴들이 이들 영역에서의 배선라인이나 트랜지스터의 게이트전극 등을 위해 함께 형성된다.
이어서, 도시되지 않았지만, 상기 게이트전극 패턴을 이온주입마스크로 하여 상기 반도체기판(40)의 전면에 불순물을 이온주입하여 상기 활성영역에 상기 게이트전극 패턴에 자기정합된 불순물영역을 형성하며, 이들 불순물영역은 후속공정에 의해 트랜지스터의 소오스영역 또는 드레인영역이 되는 곳이다.
계속하여, 상기 게이트전극 패턴이 형성된 결과물 상에, 예를 들어 플라즈마 화학기상증착방법 또는 저압 화학기상증착방법을 사용하여 옥사이드계물질, 예를 들어 실리콘 옥사이드를 소정 두께 증착한 다음, 전면 에치백하여 게이트전극 패턴 및 도전성 패턴의 측벽을 따라 절연성 스페이서(52)를 형성한다.
이어서 도 5를 참조하면, 상기 절연성 스페이서(52)가 형성된 반도체기판(40)의 전면에 상기 게이트전극 패턴들 및 도전성 패턴들을 매몰시키는 포토레지스트층(54)을 통상의 코터(coater)를 사용하여 두껍게 코팅한다.
이어서 도 6을 참조하면, 반도체 소자의 콘택들이 형성될 콘택 형성영역을 커버링하는 포토레지스트 패턴(54')들을 통상의 현상 공정에 의해 형성한다. 상기 포토레지스트 패턴(54')은 반도체 집적회로의 설계목적에 따라 다양하게 형성할 수 있다. 즉, 도 6의 코어/페리영역(B)에 도시된 바와 같이 단일의 콘택 형성영역을 커버링하는 패턴일 수도 있으며, 셀영역(A)에 도시된 바와 같이 인접하는 복수개의 콘택 형성영역을 함께 커버링하는 패턴일 수도 있다.
도 14에서는 셀영역(A) 내에 형성되는 포토레지스트 패턴(54')의 한 예를 보여주고 있으며, 여기서 포토레지스트 패턴(54')은 전체적으로 T자형으로 구성된다. 본 실시예에서는 후술하는 바와 같이 COB(Capacitor Over Bitline) 구조를 갖는 DRAM에 대한 것으로써, 상기 T자형 포토레지스트 패턴(54')의 가로축 양단부는 스토리지전극용 콘택(66)이 형성될 부분이며, 중앙의 세로축은 비트라인용 콘택(62)이 형성될 부분을 나타낸다. 상기와 T자형 포토레지스트 패턴(54')은 반도체기판의 셀영역(A) 전체에 대하여 설계목적에 따라 가로 및 세로 방향으로 동일한 간격을 두고 배열되거나, 서로 지그재그 형태로 쉬프트하여 배열될 수 있다.
계속하여 도 7을 참조하면, 상기 포토레지스트 패턴(54')이 형성된 반도체기판(40)의 전면에 상기 포토레지스트 패턴(54')을 매몰할 수 있도록 저온 증착이 가능한 절연물질층(56)을 두껍게 형성한다. 상기 절연물질층(56)은 상기 포토레지스트 패턴(54')이 변형되지 않도록 상기 포토레지스트의 용융온도 이하에서 증착가능한 물질로 형성할 수 있다. 구체적으로 상기 절연물질층(56)은 SOG(Spin On Glass)중 저온 증착이 가능한 옥사이드계열의 물질로 형성할 수 있으며, 또한 본 실시예에서는 상품명이 TOSZ인 클라리언트(CLARIANT)사의 올리고머 폴리실라잔(Oligomer Polysilazane)을 사용하였다. 상기 절연물질층(56)은 단일 단계에 의해 형성할 수도 있으며, 원하는 두께의 절반 정도를 증착시킨 후 약 200 내지 400 ℃의 온도범위내에서 소프트 베이크(soft bake)하여 준 옥사이드화한 후 나머지 두께 만큼 증착시킬 수도 있다. 상기 단일 단계에 의해 형성시키거나, 두 단계에 의해 형성시키는 경우 모두 상기 절연물질층(56)을 형성시킨 후에는 상기 소프트 베이크 공정을 수행하는 것이 바람직하다.
계속하여 도 8을 참조하면, 상기 포토레지스트 패턴(54')의 표면이 노출되도록 상기 저온 증착 가능한 절연물질층(56)의 일부를 습식 또는 건식 식각 또는 화학기계적 연마(CMP)공정으로 제거하여 절연물질층 패턴(56')을 형성한다.
이어서 도 9를 참조하면, 상기 노출된 포토레지스트 패턴(54')을 애슁(ashing)하여 제거한다. 상기 포토레지스트 패턴(54')의 제거 공정은 산소 플라즈마에 의한 저온 공정이며, 상기 절연물질층 패턴(56')은 제거되지 않고 상기 포토레지스트 패턴(54')만이 제거된다. 이어서, 상기 잔류하는 포토레지스트 패턴(54')을 완전히 제거하기 위해 세정공정을 수행하며, 바람직하게는 습식 세정을 수행한다. 이어서, 상기 잔류하는 절연물질층 패턴(56')에 대하여 하드 베이크(hard bake) 공정을 수행하여 상기 절연물질층 패턴(56')을 완전 옥사이드화한다. 상기 하드 베이크 공정은 약 600 내지 800 ℃의 비교적 고온에서 수행하는 습식 산화(wet oxidation) 공정이다. 하드 베이크 공정에 의해 상기 절연물질층 패턴(56')이 수축(shrink)되기 때문에 상대적으로 콘택 형성영역의 면적이 증가된다.이는 후속하여 형성되는 콘택의 접촉면적을 증가시키는 것이기 때문에 콘택 저항을 감소시키는 효과를 가져온다.
계속하여 도 10을 참조하면, 상기 포토레지스트 패턴(54')이 제거된 콘택 형성영역을 매립하는 도전물질층(58), 예를 들어 불순물이 도핑된 폴리실리콘층을 형성하고, 도 11에서 보여지는 바와 같이 상기 도전물질층(58) 및 절연물질층 패턴(56')을 대상으로 상기 게이트전극 패턴의 최상층에 존재하는 마스크층(50)을 식각저지층으로 하여 화학기계적 연마 공정을 수행하여 표면을 평탄화시킨다. 따라서, 상기 각 콘택 형성영역내에 서로 분리된 콘택 노드(58')들이 형성된다.
계속하여 도 12를 참조하면, 상기 콘택 노드(58')들이 형성된 반도체기판 (40)의 전면에 제1 층간절연층(60)을 형성시키고, 통상의 사진식각공정에 의해 도 14에서 도시된 바와 같이 상기 T자형 포토레지스트 패턴(54')의 중앙 하단부에 위치하는 비트라인용 콘택 노드(58')를 노출시키는 비트라인용 콘택홀(62)을 형성시킨다. 이어서, 상기 콘택홀(62)을 매립하면서 상기 제1 층간절연층(60)상으로 일정한 두께 만큼의 도전물질층을 증착한 후 통상의 사진식각 공정에 의해 비트라인(64)을 형성한다. 도 12는 도 14의 A-A'선을 따라 자른 단면도로써, 상기 게이트전극 패턴에 직교하는 방향으로 비트라인(64)이 형성된 것을 나타낸다.
계속하여 도 13을 참조하면, 상기 비트라인(64)이 형성된 반도체기판(40)의 전면에 제2 층간절연층(65)을 형성시키고, 통상의 사진식각공정에 의해 상기 제2 층간절연층(65) 및 제1 층간절연층(60)에 대하여 도 14에서 도시된 바와 같이 상기 T자형 포토레지스트 패턴(54')의 양단부에 위치하는 반도체 커패시터의 스토리지전극용 콘택 노드(58')를 노출시키는 스토리지전극용 콘택홀 (66)을 형성시킨다. 이어서, 상기 콘택홀(66)을 매립하면서 상기 제2 층간절연층(65)상으로 일정한 두께 만큼의 도전물질층을 증착한 후 통상의 사진식각 공정에 의해 스토리지전극 패턴(68)을 형성한다. 도 13은 도 14의 B-B'선을 따라 자른 단면도를 나타낸다. 상기 비트라인용 콘택홀(62) 및 상기 비트라인(64)은 동일한 도전물질층에 의한 단일 증착공정에 의해 형성시키거나 콘택홀(62)을 먼저 매립시킨 후 별개의 증착 공정에 의해 형성시킬 수도 있다. 또한 상기 스토리지전극용 콘택홀(66) 및 스토리지전극 패턴(68)도 단일의 증착공정 또는 별개의 증착공정에 의해 형성될 수 있음은 물론이다.
이어서, 상기 스토리지전극 패턴(68) 상에 유전체층(도시안됨), 플레이트 전극물질층 등을 형성하는 후속 공정들을 통상의 방법에 따라 수행하여 반도체 메모리소자의 제작을 완료한다.
이상 본 발명의 실시예들에 대해 상세히 설명하였으나, 본 발명은 상기한 실시예들에 한정되지 않으며, 본 발명이 속하는 기술적 사상 내에서 당업자에 의해 많은 변형 및 개량이 가능하다. 특히, 상기 포토레지스트 패턴(54')은 다양한 형태로 구성할 수 있으며, 상기 저온 증착이 가능한 물질은 TOSZ 이외에도 본 발명의 요지 범위내에서 다양하게 선택하여 사용할 수 있음은 물론이다. 또한, 상기 비트라인용 콘택홀(62)이나 스토리지전극용 콘택홀(66)을 형성하는 경우에도 포토레지스트를 이용한 본 발명에 따른 콘택 형성방법을 적용할 수 있음은 물론이다.
본 발명에 따르면, 콘택 형성시 SAC 공정을 사용하지 않기 때문에 콘택홀 하부에 노출되는 반도체기판이나 특정 하부층에 데미지의 발생을 최소화할 수 있어서 콘택저항을 현저히 감소시킬 수 있으며, 반도체기판의 표면과 게이트절연막에 차지 트랩(charge trap)의 발생을 최소화하여 반도체 소자의 문턱전압 특성과 리플레쉬 특성을 향상시킬 수 있다.
또한, 본 발명에 따르면, 게이트전극 패턴이나 도전성 패턴의 측벽에 실리콘 나이트라이드 대신에 실리콘 옥사이드로 스페이서를 형성하기 때문에 실리콘 옥사이드와 실리콘 반도체기판의 계면에서의 스트레스를 완화시켜 소위 기들(Gate Induced Drain Leakage; GIDL) 현상을 억제하여 반도체 소자의 문턱전압 특성 및 리플레쉬 특성을 향상시킬 수 있다.
또한, 본 발명에 따르면, 콘택홀 형성시 실리콘 옥사이드 스페이서의 식각 손실이 최소화되기 때문에 이와 트레이드 오프(trade-off)되는 콘택 저항 및 게이트전극과 콘택간의 커패시턴스의 제어를 매우 정확히 수행할 수 있으며, 실리콘 나이트라이드보다 유전상수가 작은 실리콘 옥사이드를 사용하기 때문에 기생 커패시턴스를 현저히 감소시킬 수 있다. 또한 저온 증착이 가능한 절연물질층을 게이트전극 패턴간의 층간절연층으로 사용하기 때문에 상기 하드 베이크 공정 과정에서 상기 절연물질층의 수축이 일어나며, 그에 따라 상대적으로 콘택 면적이 증가하여 콘택 저항이 감소되는 효과가 있다.

Claims (22)

  1. 반도체기판 상에 서로 인접하여 배치되는 복수개의 제1 도전성 패턴들을 형성하는 단계;
    상기 제1 도전성 패턴들의 각 측벽에 절연성의 제1 스페이서를 형성하는 단계;
    상기 제1 도전성 패턴들 사이를 매립하면서 상기 제1 도전성 패턴의 상부면 위로 소정의 두께가 유지되도록 포토레지스트층을 코팅하는 단계;
    상기 제1 도전성 패턴들 사이에 형성된 콘택 형성영역을 커버링하는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴이 형성된 영역 이외의 영역에 상기 포토레지스트에 대하여 식각선택성이 있는 제1 절연물질층을 형성하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계; 및
    상기 포토레지스트 패턴이 제거된 콘택 형성영역에 제1 도전물질층으로 콘택을 형성하는 단계를 구비하는 반도체 소자의 콘택 형성방법.
  2. 제1 항에 있어서, 상기 제1 도전성 패턴들은 반도체 기판상에 게이트 절연막을 개재하여 직접 형성되는 게이트 전극패턴이며, 상기 콘택은 상기 반도체기판의 표면과 접촉되는 것임을 특징으로 하는 반도체 소자의 콘택 형성방법.
  3. 제1 항에 있어서, 상기 제1 도전성 패턴들은 내부에 제2 도전물질층으로 충전된 콘택을 포함하는 상기 반도체 기판상의 제2 절연물질층상에 형성되는 것임을특징으로 하는 반도체 소자의 콘택 형성방법.
  4. 제1 항에 있어서, 상기 제1 도전성 패턴들은 내부에 제3 도전물질층으로 충전된 도전성의 배선라인을 포함하는 상기 반도체 기판상의 특정 절연물질층상에 형성되는 것임을 특징으로 하는 반도체 소자의 콘택 형성방법.
  5. 제1 항에 있어서, 상기 제1 도전성 패턴들의 최상층은 절연성의 마스크층으로 이루어진 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  6. 제1 항에 있어서, 상기 제1 도전성 패턴들은 상기 반도체 기판의 셀영역 및 코어/페리영역에도 동시에 형성되는 것임을 특징으로 하는 반도체 소자의 콘택 형성방법.
  7. 제1 항에 있어서, 상기 절연성의 제1 스페이서는 실리콘 옥사이드로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  8. 제1 항에 있어서, 상기 제1 절연물질층은 상기 포토레지스트 패턴의 용융온도 이하에서 저온증착이 가능한 옥사이드계열 물질로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  9. 제8 항에 있어서, 상기 제1 절연물질층을 형성하는 단계는,
    상기 포토레지스트 패턴이 형성된 반도체기판의 전면에 상기 제1 절연물질층을 저온 증착하는 단계;
    상기 제1 절연물질층을 소프트 베이크하는 단계; 및
    상기 포토레지스트 패턴의 표면이 노출되도록 상기 제1 절연물질층의 일부를 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  10. 제1 항에 있어서, 상기 포토레지스트 패턴을 제거하는 단계는,
    상기 포토레지스트 패턴을 애슁하여 제거하는 단계; 및
    잔류하는 상기 포토레지스트 패턴을 습식 세정하여 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  11. 제1 항에 있어서, 상기 포토레지스트 패턴을 제거하는 단계 후에 상기 제1 절연물질층을 하드 베이크하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  12. 제1 항에 있어서, 상기 포토레지스트 패턴이 제거된 콘택 형성영역에 제1 도전물질층으로 콘택을 형성하는 단계는,
    상기 포토레지스트 패턴이 제거된 반도체 기판의 전면에 상기 제1 도전물질층을 증착하는 단계; 및
    상기 제1 도전성 패턴들의 표면이 노출되도록 상기 제1 도전물질층의 일부를 제거하는 단계를 구비하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  13. 반도체기판 상에 서로 인접하여 배치되며, 상기 반도체기판의 표면을 노출시키며 그 최상층이 절연성의 마스크층으로 구성된 복수개의 게이트전극 패턴들을 형성하는 단계;
    상기 각 게이트전극 패턴들의 각 측벽에 실리콘 옥사이드로 스페이서를 형성하는 단계;
    상기 스페이서가 형성된 반도체기판의 전면에 상기 게이트전극 패턴들이 매립되도록 포토레지스트층을 코팅하는 단계;
    상기 인접하는 게이트전극 패턴들 사이에 형성될 비트라인용 콘택 노드와 커패시터의 스토리지전극용 콘택 노드를 함께 커버링하는 포토레지스트 패턴만이 남도록 상기 포토레지스트층의 일부를 현상하여 제거하는 단계;
    상기 포토레지스트 패턴이 형성된 반도체기판의 전면에 상기 포토레지스트 패턴의 용융온도 이하의 저온에서 증착가능한 제1 절연물질층을 증착하는 단계;
    상기 포토레지스트 패턴의 표면이 노출되도록 상기 제1 절연물질층의 일부를 제거하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계;
    상기 포토레지스트 패턴이 제거된 반도체기판의 전면에 제1 도전물질층을 증착하는 단계; 및
    상기 게이트전극 패턴의 상기 마스크층 표면이 노출되도록 상기 제1 도전물질층을 식각하여 서로 분리된 상기 비트라인용 콘택 노드와 스토리지전극용 콘택 노드를 형성하는 단계를 구비하는 반도체 소자의 콘택 형성방법.
  14. 제13 항에 있어서, 상기 게이트전극 패턴들 사이에 상기 비트라인용 및 스토리지전극용 콘택 노드들을 형성하는 단계 후에,
    상기 서로 분리된 콘택 노드들이 형성된 반도체기판의 전면에 제1 층간절연층을 형성하는 단계;
    상기 제1 층간절연층내에 상기 비트라인용 콘택 노드를 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀내에 도전물질층을 충전하여 상기 비트라인용 콘택 노드와 접촉하는 비트라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  15. 제14 항에 있어서, 상기 비트라인을 형성하는 단계 후에,
    상기 비트라인이 형성된 반도체기판의 전면에 제2 층간절연층을 형성하는 단계;
    상기 제2 층간절연층내에 상기 스토리지전극용 콘택 노드를 노출시키는 콘택홀을 형성하는 단계; 및
    상기 콘택홀내에 도전물질층을 충전하여 상기 스토리지전극용 콘택 노드와접촉되는 반도체 커패시터의 스토리지전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  16. 제14 항에 있어서, 상기 포토레지스트 패턴은 T자형으로 형성되며, 그 세로부분의 하단부에 상기 비트라인용 콘택 노드를 포함하며, 그 가로부분의 양단부에 스토리지전극용 콘택 노드들을 포함할 수 있도록 T자형으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  17. 제13 항에 있어서, 상기 게이트전극 패턴들은 상기 반도체 기판의 셀영역에 형성되며, 상기 게이트전극 패턴을 형성하는 단계에서 상기 반도체기판의 코어/페리영역에도 동시에 도전성 패턴들을 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  18. 제13 항에 있어서, 상기 제1 절연물질층은 저온증착 가능한 SOG(Spin-On Glass)계 물질 또는 올리고머 폴리실라잔(Oligomer Polysilazane)으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  19. 제13 항에 있어서, 상기 제1 절연물질층을 형성하는 단계는,
    상기 포토레지스트 패턴이 형성된 반도체기판의 전면에 상기 제1 절연물질층을 1차 저온 증착하는 단계;
    상기 제1 절연물질층을 소프트 베이크하는 단계; 및
    상기 1차 저온 증착된 제1 절연물질층상에 제1 절연물질층을 2차 저온 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  20. 제13 항에 있어서, 상기 포토레지스트 패턴을 제거하는 단계 후에 상기 제1 절연물질층을 하드 베이크하는 단계를 더 구비하는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
  21. 상기 제1 항의 방법에 의해 제조된 것을 특징으로 하는 반도체 메모리 소자.
  22. 상기 제13 항의 방법에 의해 제조된 것을 특징으로 하는 반도체 메모리 소자.
KR1020010039762A 2001-07-04 2001-07-04 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자 KR20030003906A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020010039762A KR20030003906A (ko) 2001-07-04 2001-07-04 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
US10/115,363 US20030008453A1 (en) 2001-07-04 2002-04-01 Semiconductor device having a contact window and fabrication method thereof
JP2002164673A JP2003045968A (ja) 2001-07-04 2002-06-05 半導体素子のコンタクト形成方法及びそれにより製造された半導体メモリ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010039762A KR20030003906A (ko) 2001-07-04 2001-07-04 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자

Publications (1)

Publication Number Publication Date
KR20030003906A true KR20030003906A (ko) 2003-01-14

Family

ID=19711743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010039762A KR20030003906A (ko) 2001-07-04 2001-07-04 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자

Country Status (3)

Country Link
US (1) US20030008453A1 (ko)
JP (1) JP2003045968A (ko)
KR (1) KR20030003906A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464859B1 (ko) * 2003-02-26 2005-01-06 삼성전자주식회사 스핀온글래스 조성물을 이용한 캐패시터 형성 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100529391B1 (ko) * 2002-12-26 2005-11-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 제조 방법
JP2004273519A (ja) * 2003-03-05 2004-09-30 Clariant (Japan) Kk トレンチ・アイソレーション構造の形成方法
DE10314274B3 (de) * 2003-03-29 2004-09-16 Infineon Technologies Ag Verfahren zum Herstellen einer Kontaktlochebene in einem Speicherbaustein
DE10332600B3 (de) * 2003-07-17 2005-04-14 Infineon Technologies Ag Verfahren zum Herstellen eines elektrisch leitenden Kontaktes
CN1301547C (zh) * 2003-12-10 2007-02-21 南亚科技股份有限公司 形成位元线接触窗的方法
DE10360000B4 (de) 2003-12-19 2009-12-10 Advanced Micro Devices, Inc., Sunnyvale Abstandselement für eine Gateelektrode mit Zugspannung eines Transistorelements und ein Verfahren zur Herstellung
CN100413054C (zh) * 2003-12-30 2008-08-20 中芯国际集成电路制造(上海)有限公司 使用氧化物线间隔物制造动态随机访问存储器单元结构的方法及其产生的结构
DE102004019786B3 (de) * 2004-04-23 2005-09-01 Infineon Technologies Ag Verfahren zum Herstellen einer ersten Kontaktlochebene eines Speicherbausteins
DE102004020938B3 (de) * 2004-04-28 2005-09-08 Infineon Technologies Ag Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein
DE102004020935B3 (de) * 2004-04-28 2005-09-01 Infineon Technologies Ag Verfahren zum Herstellen einer ersten Kontaktlochebene in einem Speicherbaustein
CN100421218C (zh) * 2005-04-18 2008-09-24 力晶半导体股份有限公司 具有自行对准接触窗的半导体元件及其制造方法
WO2008149988A1 (ja) * 2007-06-08 2008-12-11 Tokyo Electron Limited パターニング方法
KR100877107B1 (ko) * 2007-06-28 2009-01-07 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법
KR101406888B1 (ko) * 2007-12-13 2014-06-30 삼성전자주식회사 반도체 소자의 제조 방법
TWI455250B (zh) * 2009-10-14 2014-10-01 Inotera Memories Inc 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021101A (ko) * 1993-12-28 1995-07-26 김주용 반도체 장치의 콘택 제조방법
JPH08139186A (ja) * 1994-11-07 1996-05-31 Mitsubishi Electric Corp コンタクトホールの形成方法
KR960026210A (ko) * 1994-12-29 1996-07-22 김주용 미세콘택 형성방법
KR19990026458A (ko) * 1997-09-24 1999-04-15 윤종용 자기 정렬 컨택 방법
KR20000043904A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 콘택홀 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950021101A (ko) * 1993-12-28 1995-07-26 김주용 반도체 장치의 콘택 제조방법
JPH08139186A (ja) * 1994-11-07 1996-05-31 Mitsubishi Electric Corp コンタクトホールの形成方法
KR960026210A (ko) * 1994-12-29 1996-07-22 김주용 미세콘택 형성방법
KR19990026458A (ko) * 1997-09-24 1999-04-15 윤종용 자기 정렬 컨택 방법
KR20000043904A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 콘택홀 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464859B1 (ko) * 2003-02-26 2005-01-06 삼성전자주식회사 스핀온글래스 조성물을 이용한 캐패시터 형성 방법

Also Published As

Publication number Publication date
JP2003045968A (ja) 2003-02-14
US20030008453A1 (en) 2003-01-09

Similar Documents

Publication Publication Date Title
US6720269B2 (en) Semiconductor device having a self-aligned contact structure and methods of forming the same
US6403996B1 (en) Semiconductor memory device using double layered capping pattern and semiconductor memory device formed thereby
CN110707083B (zh) 半导体存储装置及其形成方法
CN109390285B (zh) 接触结构及其制作方法
JP4964407B2 (ja) 半導体装置及びその製造方法
US6607955B2 (en) Method of forming self-aligned contacts in a semiconductor device
US10424586B2 (en) Memory device including a trench isolation structure between buried word lines and manufacturing method thereof
KR20030003906A (ko) 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
US8581315B2 (en) Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof
US6680511B2 (en) Integrated circuit devices providing improved short prevention
US6281073B1 (en) Method for fabricating dynamic random access memory cell
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
JPH1050962A (ja) 半導体装置の製造方法
KR100439034B1 (ko) 누설전류를 방지할 수 있는 반도체 장치의 비트라인구조및 그의 형성방법
US7179744B2 (en) Method for fabricating semiconductor device
US20040048475A1 (en) Method for forming a storage node of a capacitor
KR20070019134A (ko) 반도체 장치 및 이의 제조 방법
KR100289661B1 (ko) 반도체 소자의 제조방법
KR100906646B1 (ko) 반도체 메모리 소자 및 그 제조방법
TWI802997B (zh) 半導體結構及其製造方法
KR100568862B1 (ko) 반도체 소자의 콘택 형성방법
US6919246B2 (en) Semiconductor device and fabricating method thereof
KR20020002574A (ko) 반도체 소자의 콘택플러그 형성방법
KR0151193B1 (ko) 반도체장치의 제조방법
KR20020024840A (ko) 반도체장치의 콘택플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application