JP2004273519A - トレンチ・アイソレーション構造の形成方法 - Google Patents
トレンチ・アイソレーション構造の形成方法 Download PDFInfo
- Publication number
- JP2004273519A JP2004273519A JP2003058365A JP2003058365A JP2004273519A JP 2004273519 A JP2004273519 A JP 2004273519A JP 2003058365 A JP2003058365 A JP 2003058365A JP 2003058365 A JP2003058365 A JP 2003058365A JP 2004273519 A JP2004273519 A JP 2004273519A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- polysilazane
- silicon dioxide
- substrate
- polishing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】溝の内部にボイドやクラックのない、トレンチ・アイソレーション構造の形成方法の提供。
【解決手段】シリコン基板の表面に、溝を形成させ、ポリシラザン溶液を塗布し、50℃〜400℃の温度範囲で経時で上昇するように制御されたプリベーク温度でプリベークし、最高プリベーク温度以上の温度で硬化させ、研磨およびエッチングする、トレンチ・アイソレーション構造の形成方法。プリベークは、2段階以上の温度で段階的に、あるいは単調増加的に温度上昇させながら行う。
【選択図】 なし
【解決手段】シリコン基板の表面に、溝を形成させ、ポリシラザン溶液を塗布し、50℃〜400℃の温度範囲で経時で上昇するように制御されたプリベーク温度でプリベークし、最高プリベーク温度以上の温度で硬化させ、研磨およびエッチングする、トレンチ・アイソレーション構造の形成方法。プリベークは、2段階以上の温度で段階的に、あるいは単調増加的に温度上昇させながら行う。
【選択図】 なし
Description
【0001】
【発明の背景】
発明の分野
本発明は、電子デバイスにおけるトレンチ・アイソレーション構造の形成方法に関するものである。さらに詳しくは、本発明は、半導体装置などの電子デバイスの製造において、電子デバイスに絶縁のために形成されるトレンチ・アイソレーション構造を、ポリシラザンを用いて形成させる方法に関するものである。
【0002】
背景技術
一般に、半導体装置の様な電子デバイスにおいては、半導体素子、例えばトランジスタ、抵抗、およびその他、が基板上に配置されているが、これらは電気的に絶縁されている必要がある。したがって、これら素子の間には、素子を分離するための領域が必要であり、これをアイソレーション領域と呼ぶ。従来は、このアイソレーション領域を半導体基板の表面に選択的に絶縁膜を形成させることにより行うことが一般的であった。
【0003】
一方、電子デバイスの分野においては、近年、高密度化、および高集積化が進んでいる。このような高密度および高集積度化が進むと、必要な集積度に見合った、微細なアイソレーション構造を形成させることが困難となり、そのようなニーズに合致した新たなアイソレーション構造が要求される。そのようなものとして、トレンチ・アイソレーション構造が挙げられる。この構造は、半導体基板の表面に微細な溝を形成させ、その溝の内部に絶縁物を充填して、溝の両側に形成される素子の間を電気的に分離する構造である。このような素子分離のための構造は、従来の方法に比べてアイソレーション領域を狭くできるため、昨今要求される高集積度を達成するために有効な素子分離構造である。
【0004】
このようなトレンチ・アイソレーション構造を形成させるための方法として、CVD法や高密度プラズマCVD法が挙げられる(例えば、特許文献1参照)。しかしながら、これらの方法によると、溝内にボイドが形成されたり、基板に形成された溝の形状が変わってしまうことがあった。これらの構造欠陥は、基板の物理的強度や絶縁特性を損なう原因となる。
【0005】
また、一方で、トレンチ溝の埋設性を改良するために、水酸化シリコンを溶液として塗布した後、形成された塗膜を熱処理して二酸化シリコンに転換させる方法も検討されている(例えば、特許文献1参照)。しかし、この方法では、水酸化シリコンが二酸化シリコンに転換する際に体積収縮が起きてクラックが発生することがあった。
【0006】
そのようなクラックを抑制するための方法として、水酸化シリコンの代わりにポリシラザンを用いる方法も検討されている(例えば、特許文献1および2)。これらの方法では、二酸化シリコンに転換される際の体積収縮がより小さいポリシラザンを用いることによって、体積収縮に起因するクラックを防止しようとするものである。しかしながら、本発明者らの検討によれば、これらの方法にも改善の余地が残っていることがわかった。
【0007】
【特許文献1】
特許第3178412号公報(段落0005〜0016)
【特許文献2】
特開平2001−308090号公報
【0008】
【発明の概要】
本発明は、このような問題点に鑑みて、構造欠陥の発生がない、例えばトレンチ幅が極めて狭い場合であっても体積収縮が極めて小さい、好ましくは体積収縮が全くない、トレンチ・アイソレーション構造の形成方法を提供するものである。
【0009】
本発明による、第一のトレンチ・アイソレーション構造の形成方法は、
シリコン基板上に、トレンチ・アイソレーション溝を形成させる溝形成工程、
ポリシラザンを有機溶媒に溶解させたポリシラザン溶液を前記基板上に塗布してポリシラザン被膜を形成させる、塗布工程、
塗布済み基板をプリベークする工程であって、プリベーク工程における温度が50℃〜400℃の温度範囲で経時で上昇するように制御されている、プリベーク工程、
プリベーク済み基板を、水蒸気濃度1%以上の不活性ガスまたは酸素雰囲気下、最高プリベーク温度以上1000℃以下の温度で処理してポリシラザン被膜を二酸化シリコン膜に転換させる硬化工程、
前記二酸化シリコン膜をCMP研磨により選択的に研磨する研磨工程、および
研磨工程後に残った二酸化シリコン膜をエッチングにより選択的に除去するエッチング工程
を含んでなることを特徴とするものである。
【0010】
また、本発明による、第二のトレンチ・アイソレーション構造の形成方法は、
シリコン基板上に、トレンチ・アイソレーション溝を形成させる溝形成工程、
ポリシラザンを有機溶媒に溶解させたポリシラザン溶液を前記基板上に塗布してポリシラザン被膜を形成させる、塗布工程、
塗布済み基板をプリベークする工程であって、プリベーク工程における温度が50℃〜400℃の温度範囲で経時で上昇するように制御されている、プリベーク工程、
前記二酸化シリコン膜をCMP研磨により選択的に研磨する研磨工程、
研磨工程後に残った二酸化シリコン膜をエッチングにより選択的に除去するエッチング工程、および
プリベーク済み基板を水蒸気濃度1%以上の不活性ガスまたは酸素雰囲気下、最高プリベーク温度以上1000℃以下の温度で処理してポリシラザン被膜を二酸化シリコン膜に転換させる硬化工程、
を含んでなることを特徴とするものである。
【0011】
これらの本発明によるトレンチ・アイソレーション構造の形成方法によれば、溝の内部にボイドやクラックのない、すなわち半導体素子の性能劣化がなく、機械強度に優れた半導体基板を製造することができる。
【0012】
【発明の具体的説明】
本発明の第一の態様
本発明による方法のひとつの態様は、下記の順序で処理を行って、トレンチ・アイソレーション構造を形成させるものである。
(A)溝形成工程
(B)塗布工程
(C)プリベーク工程
(D)硬化工程
(E)研磨工程
(F)エッチング工程
各工程を詳細に説明すると以下の通りである。
【0013】
(A)溝形成工程
本発明による方法において、まず、シリコン基板にトレンチ・アイソレーション溝を形成させる。この溝形成には、任意の方法を用いることができ、例えば特許文献1または2にも記載されている。具体的な方法は、以下に示すとおりである。
【0014】
まず、シリコン基板表面に、例えば熱酸化法により、二酸化シリコン膜を形成させる。ここで形成させる二酸化シリコン膜の厚さは一般に5〜30nmである。
【0015】
必要に応じて、形成された二酸化シリコン膜上に、例えば減圧CVD法により、窒化シリコン膜を形成させる。この窒化シリコン膜は、後のエッチング工程におけるマスク、あるいは後述する研磨工程におけるストップ層として機能させることのできるものである。窒化シリコン膜は、形成させる場合には、一般に100〜400nmの厚さで形成させる。
【0016】
このように形成させた二酸化シリコン膜または窒化シリコン膜の上に、フォトレジストを塗布する。必要に応じてフォトレジスト膜を乾燥または硬化させた後、所望のパターンで露光および現像してパターンを形成させる。露光の方法はマスク露光、走査露光など、任意の方法で行うことができる。また、フォトレジストも解像度などの観点から任意のものを選択して用いることができる。
【0017】
形成されたフォトレジスト膜をマスクとして、窒化シリコン膜およびその下にある二酸化シリコン膜を順次エッチングする。この操作によって、窒化シリコン膜および二酸化シリコン膜に所望のパターンが形成される。
【0018】
パターンが形成された窒化シリコン膜および二酸化シリコン膜をマスクとして、シリコン基板をドライエッチングして、トレンチ・アイソレーション溝を形成させる。
【0019】
形成されるトレンチ・アイソレーション溝の幅は、フォトレジスト膜を露光するパターンにより決定される。半導体素子におけるトレンチ・アイソレーション溝は、目的とする半導体素子により異なるが、幅は一般に0.02〜10μm、好ましくは0.05〜5μm、であり、深さは200〜1000nm、好ましくは300〜700nmである。本発明による方法は、従来のトレンチ・アイソレーション構造の形成方法に比べて、より狭く、より深い部分まで、均一に埋設することが可能であるため、より狭く、より深いトレンチ・アイソレーション構造を形成させる場合に適しているものである。
【0020】
なお、必要に応じて、溝が形成された基板表面に、さらにCVD法などによりポリシリコン膜を形成させることができる。このポリシリコン膜は、(イ)硬化行程またはアニール行程(詳細後記)時に二酸化シリコン膜に転化させて、そのときに生じる体積膨張によって、ポリシラザンが二酸化シリコンに転換するときにトレンチ間に発生する応力を緩和させたり、(ロ)ポリシラザン膜と基板との密着性を改善する、という機能を有するものである。形成させるポリシリコン膜の厚さは、形成させる場合には通常1〜50nm、好ましくは3〜20nm、である。
【0021】
(B)塗布工程
次に、前記した溝形成工程により表面に溝が形成されたシリコン基板上にポリシラザン塗膜を形成させる。
【0022】
本発明による方法に用いることのできるポリシラザンは、特に限定されず、前記特許文献1または2に記載されたものを用いることができる。用いることのできるポリシラザン溶液の調製方法の一例を挙げると以下の通りである。
【0023】
純度99%以上のジクロロシランを、−20〜20℃の範囲に調温した脱水ピリジンに撹拌しながら注入する。
【0024】
引き続き、−20〜20℃の温度に調温して、純度99%以上のアンモニアを撹拌しながら注入する。ここで反応液中に、粗製ポリシラザンと副生成物である塩化アンモニウムが生成する。
【0025】
反応により生成した塩化アンモニウムを濾過により除去する。
【0026】
濾液を30〜150℃に加熱し、残留しているアンモニアを除去しながら、ポリシラザンの分子量を重量平均分子量1500〜15000の範囲になるように調整を行う。
【0027】
有機溶媒を30〜50℃に加熱し、50mmHg以下の減圧蒸留により、残存しているピリジンを除去する。用いることのできる有機溶媒は、(イ)芳香族化合物、例えばベンゼン、トルエン、キシレン、エチルベンゼン、ジエチルベンゼン、トリメチルベンゼン、トリエチルベンゼン、およびデカヒドロナフタレン、(ロ)鎖状飽和炭化水素、例えばn−ペンタン、i−ペンタン、n−ヘキサン、i−ヘキサン、n−ヘプタン、i−ヘプタン、n−オクタン、i−オクタン、n−ノナン、i−ノナン、n−デカン、およびi−デカン、(ハ)環状飽和炭化水素、例えばシクロヘキサン、エチルシクロヘキサン、メチルシクロヘキサン、およびp−メンタン、(ニ)環状不飽和炭化水素、例えばシクロヘキセン、およびジペンテン(リモネン)、(ホ)エーテル、例えばジプロピルエーテル、ジブチルエーテル、およびアニソール、(ヘ)エステル、例えば酢酸n−ブチル、酢酸i−ブチル、酢酸n−アミル、および酢酸i−アミル、(ト)ケトン、例えばメチルi−ブチルケトン、である。
【0028】
前記減圧蒸留によりピリジンを除去するが、同時に有機溶媒の除去も行って、ポリシラザン濃度を一般に5〜30重量%の範囲に調整する。
【0029】
得られたポリシラザン溶液を、濾過精度0.1μm以下のフィルターを用いて循環濾過し、粒径が0.2μm以上の粗大粒子を50個/cc以下まで低減させる。
【0030】
前記したポリシラザン溶液の調製方法は一例であって、特にこの方法に限定されるものではない。固体状態のポリシラザンを入手し、前記した適切な溶媒に、一般に5〜30重量%の濃度で溶解または分散させて用いることもできる。溶液の濃度は最終的に形成させるポリシラザン塗膜の厚さなどにより適切に調整するべきである。
【0031】
準備されたポリシラザン溶液は、任意の方法で基板上に塗布することができる。具体的には、スピンコート、カーテンコート、ディップコート、およびその他が挙げられる。これらのうち、塗膜面の均一性などの観点からスピンコートが特に好ましい。
【0032】
ポリシラザン溶液塗布後のトレンチ溝埋設性およびポリシラザン塗膜表面の平坦性を両立させるために、塗布されるポリシラザン塗膜の厚さは、前記溝形成工程において形成させたトレンチ・アイソレーション溝全体、すなわち、シリコン基板と二酸化シリコン膜と窒化シリコン膜との厚さの合計に対して、0.8〜2倍の範囲にすることが好ましい。
【0033】
塗布の条件は、ポリシラザン溶液の濃度、溶媒、または塗布方法などによって変化するが、スピンコートを例に挙げると以下の通りである。
【0034】
最近は製造の歩留まりを改善するために、大型の基板に素子を形成させることが多いが、8インチ以上のシリコン基板に均一にポリシラザン塗膜を形成させるためには、複数の段階を組み合わせたスピンコートが有効である。
【0035】
まず、シリコン基板の中心部に、または基板全面に平均的に塗膜が形成されるような、中心部を含む数カ所に、一般にシリコン基板1枚あたり0.5〜20ccのポリシラザン溶液を滴下する。
【0036】
次いで、滴下したポリシラザン溶液をシリコン基板全面に広げるために、比較的低速かつ短時間、例えば回転速度50〜500rpmで0.5〜10秒、回転させる(プレスピン)。
【0037】
次いで、塗膜を所望の厚さにするために、比較的高速、例えば回転速度500〜4500rpmで0.5〜800秒、回転させる(メインスピン)。
【0038】
さらに、シリコン基板の周辺部でのポリシラザン塗膜の盛り上がりを低減させ、かつポリシラザン塗膜中の溶剤を可能な限り乾燥させるために、前記メインスピン回転速度に対して500rpm以上速い回転速度で、例えば回転速度1000〜5000rpmで5〜300秒、回転させる(ファイナルスピン)。
【0039】
これらの塗布条件は、用いる基板の大きさや、目的とする半導体素子の性能などに応じて、適宜調整される。
【0040】
(C)プリベーク工程
ポリシラザン溶液が塗布された基板は、引き続きプリベーク工程に移される。この工程では、ポリシラザン塗膜中に含まれる溶媒の完全除去と、ポリシラザン塗膜の予備硬化を目的とするものである。
【0041】
従来の方法では、実質的に一定温度で加熱する方法がとられていたが、そのような方法では、硬化の際に塗膜が収縮し、トレンチ・アイソレーション溝部がへこみになったり、溝内部にボイドが生じたりした。
【0042】
本発明の特徴の一つは、プリベーク工程における温度を制御し、経時で上昇させながらプリベークを行うことにある。このとき、プリベーク工程における温度は通常50℃〜400℃、好ましくは100〜300℃、の範囲内である。プリベーク工程の所要時間は一般に10秒〜30分、好ましくは30秒〜10分、である。
【0043】
プリベーク工程における温度を経時で上昇させるには、基板が置かれている雰囲気の温度を段階的に上昇させる方法、あるいは温度を単調増加的に上昇させる方法が挙げられる。ここで、プリベーク工程における最高プリベーク温度は、被膜からの溶媒を除去するという観点から、ポリシラザン溶液に用いる溶媒の沸点よりも高い温度に設定するのが一般的である。
【0044】
プリベーク工程における温度を段階的に上げる方法では、例えば温度T1で数分、さらにT1よりも高い温度T2で数分、というように、基板の温度を特定の一定温度で一定時間保持し、さらにそれよりも高い一定温度で一定時間保持することを繰り返す。各段階の温度差は一般に30〜150℃であり、一定に保持する時間は、各温度において一般に10秒〜3分である。このような条件でプリベークを行うことにより、本発明の効果が顕著に発現する。
【0045】
例えば、2段階の温度でプリベークする場合、一段目のプリベーク温度は二段目のプリベーク温度(最高プリベーク温度)をA(℃)とした場合に、(1/4)A〜(3/4)A(℃)の範囲であることが好ましい。
【0046】
また、例えば3段階の温度でプリベークする場合、三段目のプリベーク温度(最高プリベーク温度)をA(℃)とした場合に、一段目のプリベーク温度は(1/4)A〜(5/8)A(℃)の範囲であることが好ましく、二段目のプリベーク温度は(5/8)A〜(7/8)A(℃)の範囲であることが好ましい。
【0047】
例えば、ポリシラザン溶液に、キシレンなどの沸点が150℃程度の溶媒を用い、最高プリベーク温度として200℃を選択した場合、(a)2段階の温度でプリベークする場合、1段目のプリベーク温度は50〜150℃の範囲であることが好ましく、(b)3段階の温度でプリベークする場合、1段目のプリベーク温度は50〜125℃、2段目のプリベーク温度は125〜175℃の範囲であることが好ましい。
【0048】
すなわち、段階的に昇温させる方法においても、プリベーク工程全体として見た場合に、穏やかな温度上昇で目標とする温度に到達するように、その複数の段階の温度設定を行うのである。
【0049】
また、温度を単調増加的に上昇させる方法では、温度がそれよりも前の時点に対して温度が0℃以上上昇していることが必須である。このとき、それよりも前のいずれかの時点に対して、温度差が0であってもよいが負になってはいけない。言い換えれば、時間に対してプリベーク温度をプロットしたとき、その温度曲線の勾配が負にならないことが必須である。ここで、昇温速度が一般に0〜500℃/分、好ましくは10〜300℃/分、の範囲内になるように基板温度を上昇させる。昇温速度は、速いほど工程時間の短縮に結びつくが、溝構造内部にある溶媒の除去およびポリシラザンの重合を十分にするという観点から遅い昇温速度が好ましい。
【0050】
ここで、本発明において「プリベーク工程における温度が経時で上昇するように制御される」とは、例えば低温の基板を高温の条件下に移し、基板の温度を急激に上昇させて雰囲気温度と同じにした後、その温度に維持したまま基板をプリベークする場合を含まない。この場合、基板の温度は経時で上昇しているが、その温度上昇は制御されておらず、そのような場合には本発明の効果は得られないであろう。
【0051】
このようなプリベーク工程における温度制御は、プリベーク工程における塗膜の急激な温度上昇を防ぎ、通常行われている一段加熱によるプリベークよりも穏やかな速度で温度上昇させることを目的としている。本発明による方法によって、例えば溝内部のボイドが減少する理由は明確ではないが、基板が急激に温度上昇すると、トレンチ・アイソレーション溝の内部から溶媒が完全に除去する前に表面が過度に硬化してしまい、溶媒蒸気が溝内部に残ってしまうことが理由と推測される。本発明は、プリベーク工程における温度を制御することによって、そのような問題を解決しているのである。
【0052】
(D)硬化工程
プリベーク後、ポリシラザン塗膜を二酸化シリコン膜に転化させ、硬化させるるために、ポリシラザン塗膜を加熱する。ポリシラザン塗膜を硬化させるためには、ポリシラザン塗膜のみを加熱すれば十分であるが、基板全体を硬化炉などに投入して加熱するのが一般的である。
【0053】
本発明による方法では、プリベークにより高温となった基板を、温度が50℃未満に下がる前に、すなわち、50℃以上、プリベーク時の最高温度以下の温度の基板を硬化工程に付す。温度が下がる前の基板を硬化工程に付すことで、再度温度を上昇させるエネルギーと時間とを節約することができる。
【0054】
硬化は、一般に硬化炉やホットプレートを用いて、水蒸気濃度1%以上の不活性ガスまたは酸素雰囲気下で行う。水蒸気は、ポリシラザンを二酸化シリコンに十分に転化させるのに必須であり、通常1%以上、好ましくは5%以上とする。雰囲気ガスとして不活性ガスを用いる場合には、窒素、アルゴン、またはヘリウムなどを用いる。
【0055】
硬化させるための温度条件は、用いるポリシラザンの種類や、工程の組み合わせ方(詳細後述)によって変化する。本発明による方法では、硬化は最高プリベーク温度以上1000℃以下、好ましくは最高プリベーク温度以上800℃以下、の一段階で行う。ここで、最高プリベーク温度とは、プリベーク工程における最高温度をいい、本願発明においてはプリベーク工程における温度は経時で上昇するので、プリベーク工程における最終温度に等しい。このとき、目標温度までの昇温時間は一般に1〜100℃/分であり、目標温度に到達してからの硬化時間は一般に1分〜10時間、好ましくは15分〜3時間、である。必要に応じて硬化温度または硬化雰囲気の組成を段階的に変化させることもできる。
【0056】
(E)研磨工程
ポリシラザン塗膜を硬化させた後、硬化した二酸化シリコン膜の不要な部分は除去される。そのために、まず研磨工程により、基板表面にあるポリシラザン塗膜を研磨により除去する。この工程が研磨工程である。
【0057】
研磨は化学的機械的研磨(Chemical Mechanical Polishing、以下CMPという)により行う。このCMPによる研磨は、一般的な研磨剤および研磨装置により行うことができる。具体的には、研磨剤としてはシリカ、アルミナ、またはセリアなどの研磨材と、必要に応じてその他の添加剤とを分散させた水溶液などを用いることができる、研磨装置としては、市販の一般的なCMP装置を用いることができる。
【0058】
(F)エッチング工程
前記の研磨工程において、基板表面の、ポリシラザンに由来する二酸化シリコン膜はほとんど除去されるが、残存している二酸化シリコン膜を除去するために、さらにエッチング処理を行う。エッチング処理はエッチング液を用いるのが一般的であり、エッチング液としては、二酸化シリコン膜を除去できるものであれば特に限定されないが、通常はフッ化アンモニウムを含有するフッ酸水溶液を用いる。この水溶液のフッ化アンモニウム濃度は5%以上であることが好ましく、30%以上であることがより好ましい。
【0059】
基板表面に直接隣接する二酸化シリコン膜上に窒化シリコン膜を形成させた場合には、エッチング工程(F)に引き続いてエッチングにより窒化シリコン膜も除去する。このエッチング処理にもエッチング液を用いるのが一般的であり、エッチング液としては、窒化シリコン膜を除去できるものであれば特に限定されないが、通常は70%以上の濃度のリン酸水溶液を用い、温度は一般に80℃程度に調整する。
【0060】
本発明による第一の態様においては、前記した順序にしたがって処理することで、目的とするトレンチ・アイソレーション構造を形成させることができるが、必要に応じて、さらなる工程を組み合わせることができる。
【0061】
例えば、(B)塗布工程〜(D)硬化工程を2回以上繰り返す、すなわち、(D)硬化工程の後に、さらに第2の(B)塗布工程、(C)プリベーク工程、および(D)硬化工程を行う、ことができる。このような処理を行う場合には、最初の塗布工程において形成させるポリシラザン塗膜の厚さを薄くして行うことが好ましい。1連の(B)塗布工程〜(D)工程で形成される、ポリシラザン塗膜に由来する二酸化シリコン膜の厚さを薄くすることによって、溝内の深部に残存する溶媒を低減させることができるために、溝内に発生するボイドを、より低減させることができるためである。
【0062】
また、二酸化シリコン膜を形成させる(B)塗布工程〜(D)硬化工程に、CVD法、好ましくは高密度プラズマCVD法、を組み合わせることもできる。具体的には、(B)塗布工程〜(D)硬化工程で形成される二酸化シリコン膜の厚さを所望の厚さよりも薄く形成させ、その後にCVD法によって、さらなる二酸化シリコン膜を堆積させる。CVD法だけでトレンチ・アイソレーション構造を形成させようとすると、前記したように溝内にボイドが形成されやすいが、それに先だって、本発明による方法で溝構造の深部に二酸化シリコンを埋設しておくことによって、CVD法に起因する溝内のボイド発生を防止することができる。
【0063】
また、(E)研磨工程と(F)エッチング工程との間に、形成された二酸化シリコン膜をさらに十分に硬化させるために、水蒸気濃度1%以上の不活性ガスまたは酸素雰囲気下、さらに加熱して再硬化させる処理を行うこともできる。すなわち、(D)硬化工程における硬化を完全に行わず、研磨を行ってから十分に硬化させることによって、研磨条件の自由度をあげたり、溝の最深部から表面までの距離を短くしてから硬化を十分に行うことによって、溝の深部に残存している有機溶媒の除去を容易にすることができる。このような再硬化の加熱条件は、その目的などによって変化するが、一般に400〜1000℃、好ましくは600〜800℃、で行う。その際の加熱時間は一般に10秒〜3時間、好ましくは1分〜1時間、である。
【0064】
さらに、(E)研磨工程と(F)エッチング工程との間に、形成された二酸化シリコン膜をアニール処理を行って、二酸化シリコン膜を緻密化させることもできる。この緻密化の温度条件は、行う場合には一般に400℃〜1200℃、好ましくは600〜1000℃、で行う。その際の加熱時間は一般に10秒〜3時間、好ましくは1分〜1時間、である。前記した再硬化工程とは異なり、雰囲気に水蒸気は必要がない。
【0065】
本発明の第二の態様
本発明は、前記した第一の態様に対して、工程の順序を入れ替えた第二の態様をも包含する。この第二の態様では
(A)溝形成工程
(B)塗布工程
(C)プリベーク工程
(E)研磨工程
(F)エッチング工程
(D)硬化工程
の順序でトレンチ・アイソレーション構造を形成させる。各工程は前記したとおりの条件で行うことができる。
【0066】
ここで、工程(F)はポリシラザン由来の被膜(これは完全に二酸化シリコンに転換されていない)であって、トレンチ・アイソレーション構造の形成に余分な部分を除去することを目的とするものである。
【0067】
従来の方法において、幅の狭いトレンチ溝部の表面に凹部が発生する原因は、トレンチ溝部に埋設されたポリシラザンが硬化工程で収縮した際に、トレンチ溝の幅が狭いほど内部応力が生じて、密度が小さくなるためと考えられる。本発明による第二の態様の方法は、トレンチ溝部に埋設されたポリシラザンを硬化工程による収縮が起こる前に、予め必要な部分までエッチングして、トレンチ・アイソレーション構造を形成させた後に硬化し、二酸化シリコンに転換させることによって基板表面の凹部発生を防ぐことができるものと考えられる。
【0068】
【実施例】
ポリシラザン溶液の調製
(A)ポリシラザン溶液A
下記の通りの方法でポリシラザン溶液Aを調製した。
(1)純度99%以上のジクロロシラン48gを0℃の脱水ピリジン500gに撹拌しながら注入する。
(2)引き続き、液温を0℃に保持しながら、純度99.9%のアンモニア27gを撹拌しながら3時間かけて注入する。
(3)アンモニアの注入が完了したら、生成した塩化アンモニウムを濾過により除去する。
(4)塩化アンモニウムが除去された濾液を50℃に加熱し、残留するアンモニアを除去した。濾液中には重量平均分子量2000のポリシラザンが形成されていた。
(5)アンモニアが除去された濾液にキシレンを混合し、20mmHgの減圧下に50℃で蒸留し、ピリジンを除去して、ポリマー濃度を20重量%とした。
(6)得られたポリマー溶液を、濾過精度0.1μmのフィルターを用いて循環濾過により精製した。得られたポリマー溶液中に含まれる0.2μm以上のパーティクル数をリオン株式会社製パーティクルカウンターKS40−BFにより測定したところ、3個/ccであった。
【0069】
(B)ポリシラザン溶液B
また、工程(5)において、ピリジンの除去量を調製し、ポリマー濃度が10重量%であるポリシラザン溶液Bを調製した。ポリシラザン溶液Bについても、ポリシラザン溶液Aと同様にパーティクル数を測定したところ、3個/ccであった。
【0070】
(C)ポリシラザン溶液C
特許第1474685号公報の実施例1の記載に準じて、下記の通りにポリシラザン溶液Cを調製した。
(1)脱気した乾燥ピリジン150mlを氷冷し、これにジクロロシラン16.1gを50分間かけて加えた。
(2)反応液を氷冷し、激しく撹拌しながらアンモニア10.9gを1時間かけて吹き込んだ。
(3)反応液から遠心分離および濾過により固体生成物を除去し、残った濾液から減圧下、溶媒を除去し、ガラス状固体ポリシラザンを得た。
(4)得られたポリシラザンをキシレンに溶解して20重量%の溶液とし、濾過精度0.1μmのフィルターを用いて循環濾過により精製した。
【0071】
トレンチ・アイソレーション溝の形成
特許第3178412号公報の「第二の実施形態」に準じて、下記の通りにシリコン基板にトレンチ・アイソレーション溝を形成させた。
(1)シリコン基板の表面に、熱酸化法により二酸化シリコン膜を形成させ、その上にCVD法により窒化シリコン膜を形成させた。
(2)形成された窒化シリコン膜上にフォトレジストを塗布し、フォトリソグラフィ法により露光、現像してパターン化した。パターンは最終的に得られるパターンが、1μm、0.5μm、0.2μm、0.1μm、および0.05μmの線状の溝となるようにした。
(3)パターン化されたフォトレジスト膜をマスクとして、窒化シリコン膜と二酸化シリコン膜とを順次ドライエッチングした。このドライエッチングにより窒化シリコン膜および二酸化シリコン膜を貫通した穴が形成され、シリコン基板が線状に露出した。
(4)フォトレジストを除去し、窒化シリコン膜を露出させた。この窒化シリコン膜をマスクとしてシリコン基板をエッチングし、シリコン基板に溝構造を形成させた。さらに、熱酸化法により溝内部にも二酸化シリコン膜を形成させた。さらに、CVD法により窒化シリコン膜を溝内部にも形成させ、トレンチ・アイソレーション溝とした。この窒化シリコン膜は、後の工程でポリシラザンを硬化させる際に、シリコンが酸化されるのを抑制する機能を果たすものである。
【0072】
実施例1
前記した方法により形成された、トレンチ・アイソレーション溝を有するシリコン基板に、下記の通りの方法でトレンチ・アイソレーション構造を形成させた。
(1)シリコン基板に前記したポリシラザン溶液Aをスピンコート法により塗布した。塗布条件は回転速度1000rpm、回転時間30秒間とした。同一条件でベアシリコン基板上に塗布を行ったとき、その膜厚は600nmであった。
(2)塗布された基板を、100℃、150℃、および200℃で、順次2分間ずつ加熱することによりプリベークした。
(3)プリベーク後、200℃に保持したまま、純酸素雰囲気下でキュアー炉に導入し、水蒸気濃度70%を含む酸素雰囲気下、800℃まで10℃/分の昇温速度で温度を昇温させながら加熱し、さらに30分間同温度で加熱して硬化させた。
なお、ベアシリコン上に同一条件でポリシラザン溶液を塗布し、硬化させた膜について、化学構造をFTIRにより調べたところ、波数1080cm−1に帰属されるSi−O結合の吸収のみが確認され、各々波数3380cm−1および2200cm−1に帰属されるN−H結合およびS−H結合の吸収は認めらず、この条件で原料ポリシラザンはすべて二酸化シリコンに変化していることがわかった。
(4)シリコン基板表面の二酸化シリコン膜を窒化シリコン膜が露出するまでCMP法により研磨した。
(5)表面に露出した窒化シリコン膜を80℃のリン酸水溶液によりエッチングして除去した。
(6)フッ化アンモニウム30重量%およびフッ化水素酸1%を含有する水溶液で二酸化シリコン膜をシリコン基板近傍までエッチングし、トレンチ・アイソレーション構造を形成させた。
【0073】
実施例2
ポリシラザン溶液をBに代え、実施例1を繰り返した。ただし、ポリシラザン溶液の塗布および硬化を3回に分け、工程(1)〜(3)を3回繰り返した。
【0074】
実施例3
ポリシラザン溶液をBに代え、実施例1を繰り返した。ただし、工程(3)の後に、HDP−CVD法により二酸化シリコン膜を300nmの厚さで成膜した。
【0075】
実施例4
シリコン基板にCVD法により厚さ10nmのポリシリコン膜を形成してからポリシラザン溶液を塗布するほかは、実施例1と同じ方法によりトレンチ・アイソレーション構造を形成させた。
【0076】
実施例5
実施例1の工程(4)の後、再び温度200℃にして純酸素雰囲気下、キュアー炉に導入し、水蒸気濃度70%を含む酸素雰囲気下、800℃まで10℃/分の昇温速度で温度を昇温させながら加熱する工程を加えたほかは、実施例1と同じ方法によりトレンチ・アイソレーション構造を形成させた。
【0077】
実施例6
実施例1の工程(5)の後、基板を窒素雰囲気下、1000℃でアニールして二酸化シリコンを緻密化させたほかは、実施例1と同じ方法によりトレンチ・アイソレーション構造を形成させた。
【0078】
実施例7
実施例1と同様に工程(2)のプリベーク工程までを行い、さらに工程(4)のCMP法による研磨およびポリシラザン由来の二酸化シリコン膜を基板近傍までエッチングする工程を、工程(3)の前に行ったほかは、実施例1と同じ方法によりトレンチ・アイソレーション構造を形成させた。ここで、工程(3)の前に行うエッチングには、フッ化アンモニウム30重量%およびフッ化水素酸1%を含有する水溶液を用いた。
【0079】
比較例1
特許第3178412号公報に記載された「第二の実施形態」に準じて、以下の通りにトレンチ・アイソレーション構造を形成させた。
(1)シリコン基板にスピンコーティング法によりポリシラザン溶液Cを塗布した。
(2)塗布済みのシリコン基板を、不活性雰囲気中、200℃で3分間放置し、プリベークした。
(3)電気炉に導入し、水蒸気雰囲気下、400℃で60分間加熱し、さらに温度を900℃に上昇させ、60分間放置した。
(4)シリコン基板表面の二酸化シリコン膜を窒化シリコン膜が露出するまでCMP法により研磨した。
(5)表面に露出した窒化シリコン膜を80℃のリン酸水溶液によりエッチングして除去した。
(6)フッ化アンモニウム30重量%およびフッ化水素酸1%を含有する水溶液で二酸化シリコン膜をシリコン基板近傍までエッチングし、トレンチ・アイソレーション構造を形成させた。
【0080】
比較例2
特許第3178412号公報に記載された「第二の実施形態」に準じて、以下の通りにトレンチ・アイソレーション構造を形成させた。
(1)シリコン基板にスピンコーティング法によりポリシラザン溶液Aを塗布した。
(2)塗布済みのシリコン基板を、不活性雰囲気中、300℃で2分間放置し、プリベークした。
(3)雰囲気ガスとして純酸素を流しながら200℃で電気炉に導入し、水蒸気濃度70%の酸素雰囲気下、昇温速度10℃/分で温度800℃まで加熱して被膜を硬化させた。
(4)シリコン基板表面の二酸化シリコン膜を窒化シリコン膜が露出するまでCMP法により研磨した。
(5)表面に露出した窒化シリコン膜を80℃のリン酸水溶液によりエッチングして除去した。
(6)フッ化アンモニウム30重量%およびフッ化水素酸1%を含有する水溶液で二酸化シリコン膜をシリコン基板近傍までエッチングし、トレンチ・アイソレーション構造を形成させた。
【0081】
なお、実施例2〜7ならびに比較例1および2と同一条件で、それぞれベアシリコン上にポリシラザン溶液を塗布し、硬化させた膜について、化学構造をFTIRにより調べたところ、いずれの場合にもで原料ポリシラザンはすべて二酸化シリコンに変化していることがわかった。
【0082】
評価
各例のシリコン基板について、トレンチ断面をSEM観察して、以下の点を評価した。
(1)幅1μmのトレンチ・アイソレーション構造の上端部に対して、幅0.5μm、0.2μm、0.1μm、および0.05μmのトレンチ・アイソレーション構造のそれぞれについて、トレンチ溝部の充填物表面がどの程度低くなっているか。
(2)幅0.05μmのトレンチ・アイソレーション構造にボイドなどの不均質な部分の有無。
得られた結果は表1に示すとおりであった。
【0083】
表中、マイナスは当該トレンチ部上端が1.0μmトレンチ上端よりも低くなっていることを示す。
【0084】
この結果から明らかなように、本発明による方法で形成されたトレンチ・アイソレーション構造は、ボイドなどの構造欠陥がなく、トレンチ上端部の高さが揃った、平面性に優れた基板が得られる。一方で、従来の方法により形成されたトレンチ・アイソレーション構造では、トレンチ幅が狭いほど、トレンチ溝内部の充填物の相対的高さが低く、基板平面から凹入しており、さらにボイドも発生していることがわかる。
【発明の背景】
発明の分野
本発明は、電子デバイスにおけるトレンチ・アイソレーション構造の形成方法に関するものである。さらに詳しくは、本発明は、半導体装置などの電子デバイスの製造において、電子デバイスに絶縁のために形成されるトレンチ・アイソレーション構造を、ポリシラザンを用いて形成させる方法に関するものである。
【0002】
背景技術
一般に、半導体装置の様な電子デバイスにおいては、半導体素子、例えばトランジスタ、抵抗、およびその他、が基板上に配置されているが、これらは電気的に絶縁されている必要がある。したがって、これら素子の間には、素子を分離するための領域が必要であり、これをアイソレーション領域と呼ぶ。従来は、このアイソレーション領域を半導体基板の表面に選択的に絶縁膜を形成させることにより行うことが一般的であった。
【0003】
一方、電子デバイスの分野においては、近年、高密度化、および高集積化が進んでいる。このような高密度および高集積度化が進むと、必要な集積度に見合った、微細なアイソレーション構造を形成させることが困難となり、そのようなニーズに合致した新たなアイソレーション構造が要求される。そのようなものとして、トレンチ・アイソレーション構造が挙げられる。この構造は、半導体基板の表面に微細な溝を形成させ、その溝の内部に絶縁物を充填して、溝の両側に形成される素子の間を電気的に分離する構造である。このような素子分離のための構造は、従来の方法に比べてアイソレーション領域を狭くできるため、昨今要求される高集積度を達成するために有効な素子分離構造である。
【0004】
このようなトレンチ・アイソレーション構造を形成させるための方法として、CVD法や高密度プラズマCVD法が挙げられる(例えば、特許文献1参照)。しかしながら、これらの方法によると、溝内にボイドが形成されたり、基板に形成された溝の形状が変わってしまうことがあった。これらの構造欠陥は、基板の物理的強度や絶縁特性を損なう原因となる。
【0005】
また、一方で、トレンチ溝の埋設性を改良するために、水酸化シリコンを溶液として塗布した後、形成された塗膜を熱処理して二酸化シリコンに転換させる方法も検討されている(例えば、特許文献1参照)。しかし、この方法では、水酸化シリコンが二酸化シリコンに転換する際に体積収縮が起きてクラックが発生することがあった。
【0006】
そのようなクラックを抑制するための方法として、水酸化シリコンの代わりにポリシラザンを用いる方法も検討されている(例えば、特許文献1および2)。これらの方法では、二酸化シリコンに転換される際の体積収縮がより小さいポリシラザンを用いることによって、体積収縮に起因するクラックを防止しようとするものである。しかしながら、本発明者らの検討によれば、これらの方法にも改善の余地が残っていることがわかった。
【0007】
【特許文献1】
特許第3178412号公報(段落0005〜0016)
【特許文献2】
特開平2001−308090号公報
【0008】
【発明の概要】
本発明は、このような問題点に鑑みて、構造欠陥の発生がない、例えばトレンチ幅が極めて狭い場合であっても体積収縮が極めて小さい、好ましくは体積収縮が全くない、トレンチ・アイソレーション構造の形成方法を提供するものである。
【0009】
本発明による、第一のトレンチ・アイソレーション構造の形成方法は、
シリコン基板上に、トレンチ・アイソレーション溝を形成させる溝形成工程、
ポリシラザンを有機溶媒に溶解させたポリシラザン溶液を前記基板上に塗布してポリシラザン被膜を形成させる、塗布工程、
塗布済み基板をプリベークする工程であって、プリベーク工程における温度が50℃〜400℃の温度範囲で経時で上昇するように制御されている、プリベーク工程、
プリベーク済み基板を、水蒸気濃度1%以上の不活性ガスまたは酸素雰囲気下、最高プリベーク温度以上1000℃以下の温度で処理してポリシラザン被膜を二酸化シリコン膜に転換させる硬化工程、
前記二酸化シリコン膜をCMP研磨により選択的に研磨する研磨工程、および
研磨工程後に残った二酸化シリコン膜をエッチングにより選択的に除去するエッチング工程
を含んでなることを特徴とするものである。
【0010】
また、本発明による、第二のトレンチ・アイソレーション構造の形成方法は、
シリコン基板上に、トレンチ・アイソレーション溝を形成させる溝形成工程、
ポリシラザンを有機溶媒に溶解させたポリシラザン溶液を前記基板上に塗布してポリシラザン被膜を形成させる、塗布工程、
塗布済み基板をプリベークする工程であって、プリベーク工程における温度が50℃〜400℃の温度範囲で経時で上昇するように制御されている、プリベーク工程、
前記二酸化シリコン膜をCMP研磨により選択的に研磨する研磨工程、
研磨工程後に残った二酸化シリコン膜をエッチングにより選択的に除去するエッチング工程、および
プリベーク済み基板を水蒸気濃度1%以上の不活性ガスまたは酸素雰囲気下、最高プリベーク温度以上1000℃以下の温度で処理してポリシラザン被膜を二酸化シリコン膜に転換させる硬化工程、
を含んでなることを特徴とするものである。
【0011】
これらの本発明によるトレンチ・アイソレーション構造の形成方法によれば、溝の内部にボイドやクラックのない、すなわち半導体素子の性能劣化がなく、機械強度に優れた半導体基板を製造することができる。
【0012】
【発明の具体的説明】
本発明の第一の態様
本発明による方法のひとつの態様は、下記の順序で処理を行って、トレンチ・アイソレーション構造を形成させるものである。
(A)溝形成工程
(B)塗布工程
(C)プリベーク工程
(D)硬化工程
(E)研磨工程
(F)エッチング工程
各工程を詳細に説明すると以下の通りである。
【0013】
(A)溝形成工程
本発明による方法において、まず、シリコン基板にトレンチ・アイソレーション溝を形成させる。この溝形成には、任意の方法を用いることができ、例えば特許文献1または2にも記載されている。具体的な方法は、以下に示すとおりである。
【0014】
まず、シリコン基板表面に、例えば熱酸化法により、二酸化シリコン膜を形成させる。ここで形成させる二酸化シリコン膜の厚さは一般に5〜30nmである。
【0015】
必要に応じて、形成された二酸化シリコン膜上に、例えば減圧CVD法により、窒化シリコン膜を形成させる。この窒化シリコン膜は、後のエッチング工程におけるマスク、あるいは後述する研磨工程におけるストップ層として機能させることのできるものである。窒化シリコン膜は、形成させる場合には、一般に100〜400nmの厚さで形成させる。
【0016】
このように形成させた二酸化シリコン膜または窒化シリコン膜の上に、フォトレジストを塗布する。必要に応じてフォトレジスト膜を乾燥または硬化させた後、所望のパターンで露光および現像してパターンを形成させる。露光の方法はマスク露光、走査露光など、任意の方法で行うことができる。また、フォトレジストも解像度などの観点から任意のものを選択して用いることができる。
【0017】
形成されたフォトレジスト膜をマスクとして、窒化シリコン膜およびその下にある二酸化シリコン膜を順次エッチングする。この操作によって、窒化シリコン膜および二酸化シリコン膜に所望のパターンが形成される。
【0018】
パターンが形成された窒化シリコン膜および二酸化シリコン膜をマスクとして、シリコン基板をドライエッチングして、トレンチ・アイソレーション溝を形成させる。
【0019】
形成されるトレンチ・アイソレーション溝の幅は、フォトレジスト膜を露光するパターンにより決定される。半導体素子におけるトレンチ・アイソレーション溝は、目的とする半導体素子により異なるが、幅は一般に0.02〜10μm、好ましくは0.05〜5μm、であり、深さは200〜1000nm、好ましくは300〜700nmである。本発明による方法は、従来のトレンチ・アイソレーション構造の形成方法に比べて、より狭く、より深い部分まで、均一に埋設することが可能であるため、より狭く、より深いトレンチ・アイソレーション構造を形成させる場合に適しているものである。
【0020】
なお、必要に応じて、溝が形成された基板表面に、さらにCVD法などによりポリシリコン膜を形成させることができる。このポリシリコン膜は、(イ)硬化行程またはアニール行程(詳細後記)時に二酸化シリコン膜に転化させて、そのときに生じる体積膨張によって、ポリシラザンが二酸化シリコンに転換するときにトレンチ間に発生する応力を緩和させたり、(ロ)ポリシラザン膜と基板との密着性を改善する、という機能を有するものである。形成させるポリシリコン膜の厚さは、形成させる場合には通常1〜50nm、好ましくは3〜20nm、である。
【0021】
(B)塗布工程
次に、前記した溝形成工程により表面に溝が形成されたシリコン基板上にポリシラザン塗膜を形成させる。
【0022】
本発明による方法に用いることのできるポリシラザンは、特に限定されず、前記特許文献1または2に記載されたものを用いることができる。用いることのできるポリシラザン溶液の調製方法の一例を挙げると以下の通りである。
【0023】
純度99%以上のジクロロシランを、−20〜20℃の範囲に調温した脱水ピリジンに撹拌しながら注入する。
【0024】
引き続き、−20〜20℃の温度に調温して、純度99%以上のアンモニアを撹拌しながら注入する。ここで反応液中に、粗製ポリシラザンと副生成物である塩化アンモニウムが生成する。
【0025】
反応により生成した塩化アンモニウムを濾過により除去する。
【0026】
濾液を30〜150℃に加熱し、残留しているアンモニアを除去しながら、ポリシラザンの分子量を重量平均分子量1500〜15000の範囲になるように調整を行う。
【0027】
有機溶媒を30〜50℃に加熱し、50mmHg以下の減圧蒸留により、残存しているピリジンを除去する。用いることのできる有機溶媒は、(イ)芳香族化合物、例えばベンゼン、トルエン、キシレン、エチルベンゼン、ジエチルベンゼン、トリメチルベンゼン、トリエチルベンゼン、およびデカヒドロナフタレン、(ロ)鎖状飽和炭化水素、例えばn−ペンタン、i−ペンタン、n−ヘキサン、i−ヘキサン、n−ヘプタン、i−ヘプタン、n−オクタン、i−オクタン、n−ノナン、i−ノナン、n−デカン、およびi−デカン、(ハ)環状飽和炭化水素、例えばシクロヘキサン、エチルシクロヘキサン、メチルシクロヘキサン、およびp−メンタン、(ニ)環状不飽和炭化水素、例えばシクロヘキセン、およびジペンテン(リモネン)、(ホ)エーテル、例えばジプロピルエーテル、ジブチルエーテル、およびアニソール、(ヘ)エステル、例えば酢酸n−ブチル、酢酸i−ブチル、酢酸n−アミル、および酢酸i−アミル、(ト)ケトン、例えばメチルi−ブチルケトン、である。
【0028】
前記減圧蒸留によりピリジンを除去するが、同時に有機溶媒の除去も行って、ポリシラザン濃度を一般に5〜30重量%の範囲に調整する。
【0029】
得られたポリシラザン溶液を、濾過精度0.1μm以下のフィルターを用いて循環濾過し、粒径が0.2μm以上の粗大粒子を50個/cc以下まで低減させる。
【0030】
前記したポリシラザン溶液の調製方法は一例であって、特にこの方法に限定されるものではない。固体状態のポリシラザンを入手し、前記した適切な溶媒に、一般に5〜30重量%の濃度で溶解または分散させて用いることもできる。溶液の濃度は最終的に形成させるポリシラザン塗膜の厚さなどにより適切に調整するべきである。
【0031】
準備されたポリシラザン溶液は、任意の方法で基板上に塗布することができる。具体的には、スピンコート、カーテンコート、ディップコート、およびその他が挙げられる。これらのうち、塗膜面の均一性などの観点からスピンコートが特に好ましい。
【0032】
ポリシラザン溶液塗布後のトレンチ溝埋設性およびポリシラザン塗膜表面の平坦性を両立させるために、塗布されるポリシラザン塗膜の厚さは、前記溝形成工程において形成させたトレンチ・アイソレーション溝全体、すなわち、シリコン基板と二酸化シリコン膜と窒化シリコン膜との厚さの合計に対して、0.8〜2倍の範囲にすることが好ましい。
【0033】
塗布の条件は、ポリシラザン溶液の濃度、溶媒、または塗布方法などによって変化するが、スピンコートを例に挙げると以下の通りである。
【0034】
最近は製造の歩留まりを改善するために、大型の基板に素子を形成させることが多いが、8インチ以上のシリコン基板に均一にポリシラザン塗膜を形成させるためには、複数の段階を組み合わせたスピンコートが有効である。
【0035】
まず、シリコン基板の中心部に、または基板全面に平均的に塗膜が形成されるような、中心部を含む数カ所に、一般にシリコン基板1枚あたり0.5〜20ccのポリシラザン溶液を滴下する。
【0036】
次いで、滴下したポリシラザン溶液をシリコン基板全面に広げるために、比較的低速かつ短時間、例えば回転速度50〜500rpmで0.5〜10秒、回転させる(プレスピン)。
【0037】
次いで、塗膜を所望の厚さにするために、比較的高速、例えば回転速度500〜4500rpmで0.5〜800秒、回転させる(メインスピン)。
【0038】
さらに、シリコン基板の周辺部でのポリシラザン塗膜の盛り上がりを低減させ、かつポリシラザン塗膜中の溶剤を可能な限り乾燥させるために、前記メインスピン回転速度に対して500rpm以上速い回転速度で、例えば回転速度1000〜5000rpmで5〜300秒、回転させる(ファイナルスピン)。
【0039】
これらの塗布条件は、用いる基板の大きさや、目的とする半導体素子の性能などに応じて、適宜調整される。
【0040】
(C)プリベーク工程
ポリシラザン溶液が塗布された基板は、引き続きプリベーク工程に移される。この工程では、ポリシラザン塗膜中に含まれる溶媒の完全除去と、ポリシラザン塗膜の予備硬化を目的とするものである。
【0041】
従来の方法では、実質的に一定温度で加熱する方法がとられていたが、そのような方法では、硬化の際に塗膜が収縮し、トレンチ・アイソレーション溝部がへこみになったり、溝内部にボイドが生じたりした。
【0042】
本発明の特徴の一つは、プリベーク工程における温度を制御し、経時で上昇させながらプリベークを行うことにある。このとき、プリベーク工程における温度は通常50℃〜400℃、好ましくは100〜300℃、の範囲内である。プリベーク工程の所要時間は一般に10秒〜30分、好ましくは30秒〜10分、である。
【0043】
プリベーク工程における温度を経時で上昇させるには、基板が置かれている雰囲気の温度を段階的に上昇させる方法、あるいは温度を単調増加的に上昇させる方法が挙げられる。ここで、プリベーク工程における最高プリベーク温度は、被膜からの溶媒を除去するという観点から、ポリシラザン溶液に用いる溶媒の沸点よりも高い温度に設定するのが一般的である。
【0044】
プリベーク工程における温度を段階的に上げる方法では、例えば温度T1で数分、さらにT1よりも高い温度T2で数分、というように、基板の温度を特定の一定温度で一定時間保持し、さらにそれよりも高い一定温度で一定時間保持することを繰り返す。各段階の温度差は一般に30〜150℃であり、一定に保持する時間は、各温度において一般に10秒〜3分である。このような条件でプリベークを行うことにより、本発明の効果が顕著に発現する。
【0045】
例えば、2段階の温度でプリベークする場合、一段目のプリベーク温度は二段目のプリベーク温度(最高プリベーク温度)をA(℃)とした場合に、(1/4)A〜(3/4)A(℃)の範囲であることが好ましい。
【0046】
また、例えば3段階の温度でプリベークする場合、三段目のプリベーク温度(最高プリベーク温度)をA(℃)とした場合に、一段目のプリベーク温度は(1/4)A〜(5/8)A(℃)の範囲であることが好ましく、二段目のプリベーク温度は(5/8)A〜(7/8)A(℃)の範囲であることが好ましい。
【0047】
例えば、ポリシラザン溶液に、キシレンなどの沸点が150℃程度の溶媒を用い、最高プリベーク温度として200℃を選択した場合、(a)2段階の温度でプリベークする場合、1段目のプリベーク温度は50〜150℃の範囲であることが好ましく、(b)3段階の温度でプリベークする場合、1段目のプリベーク温度は50〜125℃、2段目のプリベーク温度は125〜175℃の範囲であることが好ましい。
【0048】
すなわち、段階的に昇温させる方法においても、プリベーク工程全体として見た場合に、穏やかな温度上昇で目標とする温度に到達するように、その複数の段階の温度設定を行うのである。
【0049】
また、温度を単調増加的に上昇させる方法では、温度がそれよりも前の時点に対して温度が0℃以上上昇していることが必須である。このとき、それよりも前のいずれかの時点に対して、温度差が0であってもよいが負になってはいけない。言い換えれば、時間に対してプリベーク温度をプロットしたとき、その温度曲線の勾配が負にならないことが必須である。ここで、昇温速度が一般に0〜500℃/分、好ましくは10〜300℃/分、の範囲内になるように基板温度を上昇させる。昇温速度は、速いほど工程時間の短縮に結びつくが、溝構造内部にある溶媒の除去およびポリシラザンの重合を十分にするという観点から遅い昇温速度が好ましい。
【0050】
ここで、本発明において「プリベーク工程における温度が経時で上昇するように制御される」とは、例えば低温の基板を高温の条件下に移し、基板の温度を急激に上昇させて雰囲気温度と同じにした後、その温度に維持したまま基板をプリベークする場合を含まない。この場合、基板の温度は経時で上昇しているが、その温度上昇は制御されておらず、そのような場合には本発明の効果は得られないであろう。
【0051】
このようなプリベーク工程における温度制御は、プリベーク工程における塗膜の急激な温度上昇を防ぎ、通常行われている一段加熱によるプリベークよりも穏やかな速度で温度上昇させることを目的としている。本発明による方法によって、例えば溝内部のボイドが減少する理由は明確ではないが、基板が急激に温度上昇すると、トレンチ・アイソレーション溝の内部から溶媒が完全に除去する前に表面が過度に硬化してしまい、溶媒蒸気が溝内部に残ってしまうことが理由と推測される。本発明は、プリベーク工程における温度を制御することによって、そのような問題を解決しているのである。
【0052】
(D)硬化工程
プリベーク後、ポリシラザン塗膜を二酸化シリコン膜に転化させ、硬化させるるために、ポリシラザン塗膜を加熱する。ポリシラザン塗膜を硬化させるためには、ポリシラザン塗膜のみを加熱すれば十分であるが、基板全体を硬化炉などに投入して加熱するのが一般的である。
【0053】
本発明による方法では、プリベークにより高温となった基板を、温度が50℃未満に下がる前に、すなわち、50℃以上、プリベーク時の最高温度以下の温度の基板を硬化工程に付す。温度が下がる前の基板を硬化工程に付すことで、再度温度を上昇させるエネルギーと時間とを節約することができる。
【0054】
硬化は、一般に硬化炉やホットプレートを用いて、水蒸気濃度1%以上の不活性ガスまたは酸素雰囲気下で行う。水蒸気は、ポリシラザンを二酸化シリコンに十分に転化させるのに必須であり、通常1%以上、好ましくは5%以上とする。雰囲気ガスとして不活性ガスを用いる場合には、窒素、アルゴン、またはヘリウムなどを用いる。
【0055】
硬化させるための温度条件は、用いるポリシラザンの種類や、工程の組み合わせ方(詳細後述)によって変化する。本発明による方法では、硬化は最高プリベーク温度以上1000℃以下、好ましくは最高プリベーク温度以上800℃以下、の一段階で行う。ここで、最高プリベーク温度とは、プリベーク工程における最高温度をいい、本願発明においてはプリベーク工程における温度は経時で上昇するので、プリベーク工程における最終温度に等しい。このとき、目標温度までの昇温時間は一般に1〜100℃/分であり、目標温度に到達してからの硬化時間は一般に1分〜10時間、好ましくは15分〜3時間、である。必要に応じて硬化温度または硬化雰囲気の組成を段階的に変化させることもできる。
【0056】
(E)研磨工程
ポリシラザン塗膜を硬化させた後、硬化した二酸化シリコン膜の不要な部分は除去される。そのために、まず研磨工程により、基板表面にあるポリシラザン塗膜を研磨により除去する。この工程が研磨工程である。
【0057】
研磨は化学的機械的研磨(Chemical Mechanical Polishing、以下CMPという)により行う。このCMPによる研磨は、一般的な研磨剤および研磨装置により行うことができる。具体的には、研磨剤としてはシリカ、アルミナ、またはセリアなどの研磨材と、必要に応じてその他の添加剤とを分散させた水溶液などを用いることができる、研磨装置としては、市販の一般的なCMP装置を用いることができる。
【0058】
(F)エッチング工程
前記の研磨工程において、基板表面の、ポリシラザンに由来する二酸化シリコン膜はほとんど除去されるが、残存している二酸化シリコン膜を除去するために、さらにエッチング処理を行う。エッチング処理はエッチング液を用いるのが一般的であり、エッチング液としては、二酸化シリコン膜を除去できるものであれば特に限定されないが、通常はフッ化アンモニウムを含有するフッ酸水溶液を用いる。この水溶液のフッ化アンモニウム濃度は5%以上であることが好ましく、30%以上であることがより好ましい。
【0059】
基板表面に直接隣接する二酸化シリコン膜上に窒化シリコン膜を形成させた場合には、エッチング工程(F)に引き続いてエッチングにより窒化シリコン膜も除去する。このエッチング処理にもエッチング液を用いるのが一般的であり、エッチング液としては、窒化シリコン膜を除去できるものであれば特に限定されないが、通常は70%以上の濃度のリン酸水溶液を用い、温度は一般に80℃程度に調整する。
【0060】
本発明による第一の態様においては、前記した順序にしたがって処理することで、目的とするトレンチ・アイソレーション構造を形成させることができるが、必要に応じて、さらなる工程を組み合わせることができる。
【0061】
例えば、(B)塗布工程〜(D)硬化工程を2回以上繰り返す、すなわち、(D)硬化工程の後に、さらに第2の(B)塗布工程、(C)プリベーク工程、および(D)硬化工程を行う、ことができる。このような処理を行う場合には、最初の塗布工程において形成させるポリシラザン塗膜の厚さを薄くして行うことが好ましい。1連の(B)塗布工程〜(D)工程で形成される、ポリシラザン塗膜に由来する二酸化シリコン膜の厚さを薄くすることによって、溝内の深部に残存する溶媒を低減させることができるために、溝内に発生するボイドを、より低減させることができるためである。
【0062】
また、二酸化シリコン膜を形成させる(B)塗布工程〜(D)硬化工程に、CVD法、好ましくは高密度プラズマCVD法、を組み合わせることもできる。具体的には、(B)塗布工程〜(D)硬化工程で形成される二酸化シリコン膜の厚さを所望の厚さよりも薄く形成させ、その後にCVD法によって、さらなる二酸化シリコン膜を堆積させる。CVD法だけでトレンチ・アイソレーション構造を形成させようとすると、前記したように溝内にボイドが形成されやすいが、それに先だって、本発明による方法で溝構造の深部に二酸化シリコンを埋設しておくことによって、CVD法に起因する溝内のボイド発生を防止することができる。
【0063】
また、(E)研磨工程と(F)エッチング工程との間に、形成された二酸化シリコン膜をさらに十分に硬化させるために、水蒸気濃度1%以上の不活性ガスまたは酸素雰囲気下、さらに加熱して再硬化させる処理を行うこともできる。すなわち、(D)硬化工程における硬化を完全に行わず、研磨を行ってから十分に硬化させることによって、研磨条件の自由度をあげたり、溝の最深部から表面までの距離を短くしてから硬化を十分に行うことによって、溝の深部に残存している有機溶媒の除去を容易にすることができる。このような再硬化の加熱条件は、その目的などによって変化するが、一般に400〜1000℃、好ましくは600〜800℃、で行う。その際の加熱時間は一般に10秒〜3時間、好ましくは1分〜1時間、である。
【0064】
さらに、(E)研磨工程と(F)エッチング工程との間に、形成された二酸化シリコン膜をアニール処理を行って、二酸化シリコン膜を緻密化させることもできる。この緻密化の温度条件は、行う場合には一般に400℃〜1200℃、好ましくは600〜1000℃、で行う。その際の加熱時間は一般に10秒〜3時間、好ましくは1分〜1時間、である。前記した再硬化工程とは異なり、雰囲気に水蒸気は必要がない。
【0065】
本発明の第二の態様
本発明は、前記した第一の態様に対して、工程の順序を入れ替えた第二の態様をも包含する。この第二の態様では
(A)溝形成工程
(B)塗布工程
(C)プリベーク工程
(E)研磨工程
(F)エッチング工程
(D)硬化工程
の順序でトレンチ・アイソレーション構造を形成させる。各工程は前記したとおりの条件で行うことができる。
【0066】
ここで、工程(F)はポリシラザン由来の被膜(これは完全に二酸化シリコンに転換されていない)であって、トレンチ・アイソレーション構造の形成に余分な部分を除去することを目的とするものである。
【0067】
従来の方法において、幅の狭いトレンチ溝部の表面に凹部が発生する原因は、トレンチ溝部に埋設されたポリシラザンが硬化工程で収縮した際に、トレンチ溝の幅が狭いほど内部応力が生じて、密度が小さくなるためと考えられる。本発明による第二の態様の方法は、トレンチ溝部に埋設されたポリシラザンを硬化工程による収縮が起こる前に、予め必要な部分までエッチングして、トレンチ・アイソレーション構造を形成させた後に硬化し、二酸化シリコンに転換させることによって基板表面の凹部発生を防ぐことができるものと考えられる。
【0068】
【実施例】
ポリシラザン溶液の調製
(A)ポリシラザン溶液A
下記の通りの方法でポリシラザン溶液Aを調製した。
(1)純度99%以上のジクロロシラン48gを0℃の脱水ピリジン500gに撹拌しながら注入する。
(2)引き続き、液温を0℃に保持しながら、純度99.9%のアンモニア27gを撹拌しながら3時間かけて注入する。
(3)アンモニアの注入が完了したら、生成した塩化アンモニウムを濾過により除去する。
(4)塩化アンモニウムが除去された濾液を50℃に加熱し、残留するアンモニアを除去した。濾液中には重量平均分子量2000のポリシラザンが形成されていた。
(5)アンモニアが除去された濾液にキシレンを混合し、20mmHgの減圧下に50℃で蒸留し、ピリジンを除去して、ポリマー濃度を20重量%とした。
(6)得られたポリマー溶液を、濾過精度0.1μmのフィルターを用いて循環濾過により精製した。得られたポリマー溶液中に含まれる0.2μm以上のパーティクル数をリオン株式会社製パーティクルカウンターKS40−BFにより測定したところ、3個/ccであった。
【0069】
(B)ポリシラザン溶液B
また、工程(5)において、ピリジンの除去量を調製し、ポリマー濃度が10重量%であるポリシラザン溶液Bを調製した。ポリシラザン溶液Bについても、ポリシラザン溶液Aと同様にパーティクル数を測定したところ、3個/ccであった。
【0070】
(C)ポリシラザン溶液C
特許第1474685号公報の実施例1の記載に準じて、下記の通りにポリシラザン溶液Cを調製した。
(1)脱気した乾燥ピリジン150mlを氷冷し、これにジクロロシラン16.1gを50分間かけて加えた。
(2)反応液を氷冷し、激しく撹拌しながらアンモニア10.9gを1時間かけて吹き込んだ。
(3)反応液から遠心分離および濾過により固体生成物を除去し、残った濾液から減圧下、溶媒を除去し、ガラス状固体ポリシラザンを得た。
(4)得られたポリシラザンをキシレンに溶解して20重量%の溶液とし、濾過精度0.1μmのフィルターを用いて循環濾過により精製した。
【0071】
トレンチ・アイソレーション溝の形成
特許第3178412号公報の「第二の実施形態」に準じて、下記の通りにシリコン基板にトレンチ・アイソレーション溝を形成させた。
(1)シリコン基板の表面に、熱酸化法により二酸化シリコン膜を形成させ、その上にCVD法により窒化シリコン膜を形成させた。
(2)形成された窒化シリコン膜上にフォトレジストを塗布し、フォトリソグラフィ法により露光、現像してパターン化した。パターンは最終的に得られるパターンが、1μm、0.5μm、0.2μm、0.1μm、および0.05μmの線状の溝となるようにした。
(3)パターン化されたフォトレジスト膜をマスクとして、窒化シリコン膜と二酸化シリコン膜とを順次ドライエッチングした。このドライエッチングにより窒化シリコン膜および二酸化シリコン膜を貫通した穴が形成され、シリコン基板が線状に露出した。
(4)フォトレジストを除去し、窒化シリコン膜を露出させた。この窒化シリコン膜をマスクとしてシリコン基板をエッチングし、シリコン基板に溝構造を形成させた。さらに、熱酸化法により溝内部にも二酸化シリコン膜を形成させた。さらに、CVD法により窒化シリコン膜を溝内部にも形成させ、トレンチ・アイソレーション溝とした。この窒化シリコン膜は、後の工程でポリシラザンを硬化させる際に、シリコンが酸化されるのを抑制する機能を果たすものである。
【0072】
実施例1
前記した方法により形成された、トレンチ・アイソレーション溝を有するシリコン基板に、下記の通りの方法でトレンチ・アイソレーション構造を形成させた。
(1)シリコン基板に前記したポリシラザン溶液Aをスピンコート法により塗布した。塗布条件は回転速度1000rpm、回転時間30秒間とした。同一条件でベアシリコン基板上に塗布を行ったとき、その膜厚は600nmであった。
(2)塗布された基板を、100℃、150℃、および200℃で、順次2分間ずつ加熱することによりプリベークした。
(3)プリベーク後、200℃に保持したまま、純酸素雰囲気下でキュアー炉に導入し、水蒸気濃度70%を含む酸素雰囲気下、800℃まで10℃/分の昇温速度で温度を昇温させながら加熱し、さらに30分間同温度で加熱して硬化させた。
なお、ベアシリコン上に同一条件でポリシラザン溶液を塗布し、硬化させた膜について、化学構造をFTIRにより調べたところ、波数1080cm−1に帰属されるSi−O結合の吸収のみが確認され、各々波数3380cm−1および2200cm−1に帰属されるN−H結合およびS−H結合の吸収は認めらず、この条件で原料ポリシラザンはすべて二酸化シリコンに変化していることがわかった。
(4)シリコン基板表面の二酸化シリコン膜を窒化シリコン膜が露出するまでCMP法により研磨した。
(5)表面に露出した窒化シリコン膜を80℃のリン酸水溶液によりエッチングして除去した。
(6)フッ化アンモニウム30重量%およびフッ化水素酸1%を含有する水溶液で二酸化シリコン膜をシリコン基板近傍までエッチングし、トレンチ・アイソレーション構造を形成させた。
【0073】
実施例2
ポリシラザン溶液をBに代え、実施例1を繰り返した。ただし、ポリシラザン溶液の塗布および硬化を3回に分け、工程(1)〜(3)を3回繰り返した。
【0074】
実施例3
ポリシラザン溶液をBに代え、実施例1を繰り返した。ただし、工程(3)の後に、HDP−CVD法により二酸化シリコン膜を300nmの厚さで成膜した。
【0075】
実施例4
シリコン基板にCVD法により厚さ10nmのポリシリコン膜を形成してからポリシラザン溶液を塗布するほかは、実施例1と同じ方法によりトレンチ・アイソレーション構造を形成させた。
【0076】
実施例5
実施例1の工程(4)の後、再び温度200℃にして純酸素雰囲気下、キュアー炉に導入し、水蒸気濃度70%を含む酸素雰囲気下、800℃まで10℃/分の昇温速度で温度を昇温させながら加熱する工程を加えたほかは、実施例1と同じ方法によりトレンチ・アイソレーション構造を形成させた。
【0077】
実施例6
実施例1の工程(5)の後、基板を窒素雰囲気下、1000℃でアニールして二酸化シリコンを緻密化させたほかは、実施例1と同じ方法によりトレンチ・アイソレーション構造を形成させた。
【0078】
実施例7
実施例1と同様に工程(2)のプリベーク工程までを行い、さらに工程(4)のCMP法による研磨およびポリシラザン由来の二酸化シリコン膜を基板近傍までエッチングする工程を、工程(3)の前に行ったほかは、実施例1と同じ方法によりトレンチ・アイソレーション構造を形成させた。ここで、工程(3)の前に行うエッチングには、フッ化アンモニウム30重量%およびフッ化水素酸1%を含有する水溶液を用いた。
【0079】
比較例1
特許第3178412号公報に記載された「第二の実施形態」に準じて、以下の通りにトレンチ・アイソレーション構造を形成させた。
(1)シリコン基板にスピンコーティング法によりポリシラザン溶液Cを塗布した。
(2)塗布済みのシリコン基板を、不活性雰囲気中、200℃で3分間放置し、プリベークした。
(3)電気炉に導入し、水蒸気雰囲気下、400℃で60分間加熱し、さらに温度を900℃に上昇させ、60分間放置した。
(4)シリコン基板表面の二酸化シリコン膜を窒化シリコン膜が露出するまでCMP法により研磨した。
(5)表面に露出した窒化シリコン膜を80℃のリン酸水溶液によりエッチングして除去した。
(6)フッ化アンモニウム30重量%およびフッ化水素酸1%を含有する水溶液で二酸化シリコン膜をシリコン基板近傍までエッチングし、トレンチ・アイソレーション構造を形成させた。
【0080】
比較例2
特許第3178412号公報に記載された「第二の実施形態」に準じて、以下の通りにトレンチ・アイソレーション構造を形成させた。
(1)シリコン基板にスピンコーティング法によりポリシラザン溶液Aを塗布した。
(2)塗布済みのシリコン基板を、不活性雰囲気中、300℃で2分間放置し、プリベークした。
(3)雰囲気ガスとして純酸素を流しながら200℃で電気炉に導入し、水蒸気濃度70%の酸素雰囲気下、昇温速度10℃/分で温度800℃まで加熱して被膜を硬化させた。
(4)シリコン基板表面の二酸化シリコン膜を窒化シリコン膜が露出するまでCMP法により研磨した。
(5)表面に露出した窒化シリコン膜を80℃のリン酸水溶液によりエッチングして除去した。
(6)フッ化アンモニウム30重量%およびフッ化水素酸1%を含有する水溶液で二酸化シリコン膜をシリコン基板近傍までエッチングし、トレンチ・アイソレーション構造を形成させた。
【0081】
なお、実施例2〜7ならびに比較例1および2と同一条件で、それぞれベアシリコン上にポリシラザン溶液を塗布し、硬化させた膜について、化学構造をFTIRにより調べたところ、いずれの場合にもで原料ポリシラザンはすべて二酸化シリコンに変化していることがわかった。
【0082】
評価
各例のシリコン基板について、トレンチ断面をSEM観察して、以下の点を評価した。
(1)幅1μmのトレンチ・アイソレーション構造の上端部に対して、幅0.5μm、0.2μm、0.1μm、および0.05μmのトレンチ・アイソレーション構造のそれぞれについて、トレンチ溝部の充填物表面がどの程度低くなっているか。
(2)幅0.05μmのトレンチ・アイソレーション構造にボイドなどの不均質な部分の有無。
得られた結果は表1に示すとおりであった。
【0083】
表中、マイナスは当該トレンチ部上端が1.0μmトレンチ上端よりも低くなっていることを示す。
【0084】
この結果から明らかなように、本発明による方法で形成されたトレンチ・アイソレーション構造は、ボイドなどの構造欠陥がなく、トレンチ上端部の高さが揃った、平面性に優れた基板が得られる。一方で、従来の方法により形成されたトレンチ・アイソレーション構造では、トレンチ幅が狭いほど、トレンチ溝内部の充填物の相対的高さが低く、基板平面から凹入しており、さらにボイドも発生していることがわかる。
Claims (7)
- シリコン基板上に、トレンチ・アイソレーション溝を形成させる溝形成工程、
ポリシラザンを有機溶媒に溶解させたポリシラザン溶液を前記基板上に塗布してポリシラザン被膜を形成させる、塗布工程、
塗布済み基板をプリベークする工程であって、プリベーク工程における温度が50℃〜400℃の温度範囲で経時で上昇するように制御されている、プリベーク工程、
プリベーク済み基板を、水蒸気濃度1%以上の不活性ガスまたは酸素雰囲気下、最高プリベーク温度以上1000℃以下の温度で処理してポリシラザン被膜を二酸化シリコン膜に転換させる硬化工程、
前記二酸化シリコン膜をCMP研磨により選択的に研磨する研磨工程、および
研磨工程後に残った二酸化シリコン膜をエッチングにより選択的に除去するエッチング工程
を含んでなることを特徴とする、トレンチ・アイソレーション構造の形成方法。 - 塗布工程から硬化工程までの工程を2回以上繰り返してから研磨を行う、請求項1に記載のトレンチ・アイソレーション構造の形成方法。
- 硬化工程の後、高密度プラズマCVD法により二酸化シリコン膜を形成させてから研磨を行う、請求項1または2に記載のトレンチ・アイソレーション構造の形成方法。
- 塗布工程の前に、CVD法によりシリコン基板の表面にポリシリコン膜を形成させる、請求項1〜3のいずれか1項に記載のトレンチ・アイソレーション構造の形成方法。
- 研磨工程とエッチング工程の間に、水蒸気濃度1%以上の不活性ガスまたは酸素雰囲気下、さらに加熱して二酸化シリコン膜を硬化させる再硬化工程をさらに含んでなる、請求項1〜4のいずれか1項に記載のトレンチ・アイソレーション構造の形成方法。
- 研磨工程後、400℃〜1200℃以下の温度でアニールして、二酸化シリコン膜を緻密化させる緻密化工程をさらに含んでなる、請求項1〜5のいずれか1項に記載のトレンチ・アイソレーション構造の形成方法。
- シリコン基板上に、トレンチ・アイソレーション溝を形成させる溝形成工程、
ポリシラザンを有機溶媒に溶解させたポリシラザン溶液を前記基板上に塗布してポリシラザン被膜を形成させる、塗布工程、
塗布済み基板をプリベークする工程であって、プリベーク工程における温度が50℃〜400℃の温度範囲で経時で上昇するように制御されている、プリベーク工程、
前記二酸化シリコン膜をCMP研磨により選択的に研磨する研磨工程、
研磨工程後に残った二酸化シリコン膜をエッチングにより選択的に除去するエッチング工程、および
プリベーク済み基板を水蒸気濃度1%以上の不活性ガスまたは酸素雰囲気下、最高プリベーク温度以上1000℃以下の温度で処理してポリシラザン被膜を二酸化シリコン膜に転換させる硬化工程、
を含んでなることを特徴とする、トレンチ・アイソレーション構造の形成方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058365A JP2004273519A (ja) | 2003-03-05 | 2003-03-05 | トレンチ・アイソレーション構造の形成方法 |
EP04716765A EP1608012A1 (en) | 2003-03-05 | 2004-03-03 | Method of forming trench isolation structure |
US10/548,222 US20060160321A1 (en) | 2003-03-05 | 2004-03-03 | Method of forming trench isolation structure |
PCT/JP2004/002638 WO2004079819A1 (ja) | 2003-03-05 | 2004-03-03 | トレンチ・アイソレーション構造の形成方法 |
KR1020057016283A KR20060002786A (ko) | 2003-03-05 | 2004-03-03 | 트렌치 아이솔레이션 구조의 형성방법 |
CNB2004800057038A CN1315176C (zh) | 2003-03-05 | 2004-03-03 | 形成沟槽隔离结构的方法 |
TW093105645A TW200503101A (en) | 2003-03-05 | 2004-03-04 | Method for producing trench isolation structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058365A JP2004273519A (ja) | 2003-03-05 | 2003-03-05 | トレンチ・アイソレーション構造の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004273519A true JP2004273519A (ja) | 2004-09-30 |
JP2004273519A5 JP2004273519A5 (ja) | 2006-04-13 |
Family
ID=32958792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003058365A Withdrawn JP2004273519A (ja) | 2003-03-05 | 2003-03-05 | トレンチ・アイソレーション構造の形成方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20060160321A1 (ja) |
EP (1) | EP1608012A1 (ja) |
JP (1) | JP2004273519A (ja) |
KR (1) | KR20060002786A (ja) |
CN (1) | CN1315176C (ja) |
TW (1) | TW200503101A (ja) |
WO (1) | WO2004079819A1 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116706A (ja) * | 2003-10-06 | 2005-04-28 | Tokyo Electron Ltd | 熱処理方法及び熱処理装置 |
JP2005340446A (ja) * | 2004-05-26 | 2005-12-08 | Toshiba Corp | 半導体装置およびその製造方法 |
JP2007027697A (ja) * | 2005-06-14 | 2007-02-01 | Toshiba Corp | 半導体装置の製造方法 |
US8058139B2 (en) | 2008-02-25 | 2011-11-15 | Kabushiki Kaisha Toshiba | Manufacturing method for semiconductor devices |
JP2012049509A (ja) * | 2010-07-29 | 2012-03-08 | Tokyo Electron Ltd | トレンチの埋め込み方法および成膜システム |
JP2012138501A (ja) * | 2010-12-27 | 2012-07-19 | Tokyo Electron Ltd | トレンチの埋め込み方法および成膜装置 |
JP2013069952A (ja) * | 2011-09-26 | 2013-04-18 | Toshiba Corp | 成膜装置及び半導体装置の製造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005347636A (ja) * | 2004-06-04 | 2005-12-15 | Az Electronic Materials Kk | トレンチ・アイソレーション構造の形成方法 |
US7892942B2 (en) * | 2007-07-09 | 2011-02-22 | Micron Technology Inc. | Methods of forming semiconductor constructions, and methods of forming isolation regions |
JP5306669B2 (ja) * | 2008-02-29 | 2013-10-02 | AzエレクトロニックマテリアルズIp株式会社 | シリカ質膜の形成方法およびそれにより形成されたシリカ質膜 |
JP5405031B2 (ja) * | 2008-03-06 | 2014-02-05 | AzエレクトロニックマテリアルズIp株式会社 | シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法 |
US7999355B2 (en) | 2008-07-11 | 2011-08-16 | Air Products And Chemicals, Inc. | Aminosilanes for shallow trench isolation films |
JP5535583B2 (ja) * | 2009-05-25 | 2014-07-02 | AzエレクトロニックマテリアルズIp株式会社 | トレンチ・アイソレーション構造の形成方法 |
CN102569060B (zh) * | 2010-12-22 | 2015-03-11 | 第一毛织株式会社 | 形成硅氧层的组合物及其生产方法、利用其的硅氧层及生产硅氧层的方法 |
CN103257523B (zh) * | 2012-02-17 | 2016-01-06 | 中国科学院微电子研究所 | 曝光电子束正性抗蚀剂的方法 |
US8796105B2 (en) * | 2012-07-25 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for preparing polysilazane on a semiconductor wafer |
KR101361454B1 (ko) * | 2012-08-23 | 2014-02-21 | 이근수 | 반도체 소자의 실리콘 산화막 형성 방법 |
CN103871951B (zh) * | 2012-12-18 | 2016-07-06 | 中芯国际集成电路制造(上海)有限公司 | 沟槽填充方法 |
CN103910885A (zh) | 2012-12-31 | 2014-07-09 | 第一毛织株式会社 | 制备间隙填充剂的方法、用其制备的间隙填充剂和使用间隙填充剂制造半导体电容器的方法 |
US11450526B2 (en) * | 2018-05-30 | 2022-09-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Cyclic spin-on coating process for forming dielectric material |
CN110890314A (zh) * | 2018-09-11 | 2020-03-17 | 长鑫存储技术有限公司 | 一种半导体器件的绝缘层的制备方法 |
CN110517984A (zh) * | 2019-08-29 | 2019-11-29 | 上海华力微电子有限公司 | 浅沟槽隔离结构的制备方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60145903A (ja) * | 1983-12-29 | 1985-08-01 | Toa Nenryo Kogyo Kk | 無機ポリシラザン及びその合成方法 |
JPH07120700B2 (ja) * | 1985-09-18 | 1995-12-20 | ソニー株式会社 | 半導体装置の製造方法 |
JP2918573B2 (ja) * | 1989-09-13 | 1999-07-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
JPH0497542A (ja) * | 1990-08-15 | 1992-03-30 | Nec Corp | 半導体装置の製造方法 |
US5821160A (en) * | 1996-06-06 | 1998-10-13 | Motorola, Inc. | Method for forming a laser alterable fuse area of a memory cell using an etch stop layer |
JP3638778B2 (ja) * | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
JP3178412B2 (ja) * | 1998-04-27 | 2001-06-18 | 日本電気株式会社 | トレンチ・アイソレーション構造の形成方法 |
JP2000114362A (ja) * | 1998-10-02 | 2000-04-21 | Nec Corp | 半導体装置の製造方法 |
US6319796B1 (en) * | 1999-08-18 | 2001-11-20 | Vlsi Technology, Inc. | Manufacture of an integrated circuit isolation structure |
JP3344397B2 (ja) * | 2000-01-21 | 2002-11-11 | 日本電気株式会社 | 半導体装置の製造方法 |
JP5020425B2 (ja) * | 2000-04-25 | 2012-09-05 | Azエレクトロニックマテリアルズ株式会社 | 微細溝をシリカ質材料で埋封する方法 |
KR100362834B1 (ko) * | 2000-05-02 | 2002-11-29 | 삼성전자 주식회사 | 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치 |
JP2002170877A (ja) * | 2000-12-01 | 2002-06-14 | Sharp Corp | 半導体装置の製造方法 |
KR100354442B1 (ko) * | 2000-12-11 | 2002-09-28 | 삼성전자 주식회사 | 반도체 장치의 스핀 온 글래스 절연막 형성 방법 |
KR100568100B1 (ko) * | 2001-03-05 | 2006-04-05 | 삼성전자주식회사 | 트렌치형 소자 분리막 형성 방법 |
KR100512167B1 (ko) * | 2001-03-12 | 2005-09-02 | 삼성전자주식회사 | 트렌치 소자 분리형 반도체 장치 및 트렌치형 소자 분리막형성방법 |
US6699799B2 (en) * | 2001-05-09 | 2004-03-02 | Samsung Electronics Co., Ltd. | Method of forming a semiconductor device |
KR20030003906A (ko) * | 2001-07-04 | 2003-01-14 | 삼성전자 주식회사 | 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자 |
JP2003031650A (ja) * | 2001-07-13 | 2003-01-31 | Toshiba Corp | 半導体装置の製造方法 |
US6869860B2 (en) * | 2003-06-03 | 2005-03-22 | International Business Machines Corporation | Filling high aspect ratio isolation structures with polysilazane based material |
-
2003
- 2003-03-05 JP JP2003058365A patent/JP2004273519A/ja not_active Withdrawn
-
2004
- 2004-03-03 US US10/548,222 patent/US20060160321A1/en not_active Abandoned
- 2004-03-03 WO PCT/JP2004/002638 patent/WO2004079819A1/ja not_active Application Discontinuation
- 2004-03-03 KR KR1020057016283A patent/KR20060002786A/ko not_active Application Discontinuation
- 2004-03-03 EP EP04716765A patent/EP1608012A1/en not_active Withdrawn
- 2004-03-03 CN CNB2004800057038A patent/CN1315176C/zh not_active Expired - Fee Related
- 2004-03-04 TW TW093105645A patent/TW200503101A/zh unknown
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005116706A (ja) * | 2003-10-06 | 2005-04-28 | Tokyo Electron Ltd | 熱処理方法及び熱処理装置 |
US7563481B2 (en) | 2003-10-06 | 2009-07-21 | Tokyo Electron Limited | Method and apparatus for processing polysilazane film |
US8122850B2 (en) | 2003-10-06 | 2012-02-28 | Tokyo Electron Limited | Method and apparatus for processing polysilazane film |
JP2005340446A (ja) * | 2004-05-26 | 2005-12-08 | Toshiba Corp | 半導体装置およびその製造方法 |
JP4594648B2 (ja) * | 2004-05-26 | 2010-12-08 | 株式会社東芝 | 半導体装置およびその製造方法 |
JP2007027697A (ja) * | 2005-06-14 | 2007-02-01 | Toshiba Corp | 半導体装置の製造方法 |
US8058139B2 (en) | 2008-02-25 | 2011-11-15 | Kabushiki Kaisha Toshiba | Manufacturing method for semiconductor devices |
JP2012049509A (ja) * | 2010-07-29 | 2012-03-08 | Tokyo Electron Ltd | トレンチの埋め込み方法および成膜システム |
JP2012138501A (ja) * | 2010-12-27 | 2012-07-19 | Tokyo Electron Ltd | トレンチの埋め込み方法および成膜装置 |
JP2013069952A (ja) * | 2011-09-26 | 2013-04-18 | Toshiba Corp | 成膜装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
EP1608012A1 (en) | 2005-12-21 |
KR20060002786A (ko) | 2006-01-09 |
CN1757105A (zh) | 2006-04-05 |
CN1315176C (zh) | 2007-05-09 |
US20060160321A1 (en) | 2006-07-20 |
WO2004079819A1 (ja) | 2004-09-16 |
TW200503101A (en) | 2005-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004273519A (ja) | トレンチ・アイソレーション構造の形成方法 | |
WO2005119758A1 (ja) | トレンチ・アイソレーション構造の形成方法 | |
EP1978548B1 (en) | Process for producing siliceous film | |
JP5710308B2 (ja) | 二酸化ケイ素膜の製造方法 | |
JP5172867B2 (ja) | ポリシラザンを含むコーティング組成物 | |
KR101412453B1 (ko) | 실리카질 막 형성용 조성물 및 이를 사용한 실리카질 막의 제조법 | |
JP5535583B2 (ja) | トレンチ・アイソレーション構造の形成方法 | |
JP5306669B2 (ja) | シリカ質膜の形成方法およびそれにより形成されたシリカ質膜 | |
TWI436450B (zh) | 淺溝槽隔離構造之形成方法 | |
TWI539522B (zh) | 隔離構造之形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060301 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060301 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071116 |