JP2007027697A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007027697A JP2007027697A JP2006159169A JP2006159169A JP2007027697A JP 2007027697 A JP2007027697 A JP 2007027697A JP 2006159169 A JP2006159169 A JP 2006159169A JP 2006159169 A JP2006159169 A JP 2006159169A JP 2007027697 A JP2007027697 A JP 2007027697A
- Authority
- JP
- Japan
- Prior art keywords
- film
- temperature
- sio
- psz
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】 半導体装置の製造方法は、半導体基板101を含む基板の表面に素子分離のためのトレンチを形成する工程と、前記基板上に過水素化シラザン重合体を含む溶液を塗布することにより、トレンチ内を前記溶液で埋め込む工程と、前記溶液を加熱することにより、前記溶液をPSZ膜に変える工程と、PSZ膜をSiO2 膜107に変える工程であって、水蒸気雰囲気106中でPSZ膜を第1の温度で加熱する工程と、水蒸気雰囲気104中で、第1の温度で加熱したPSZ膜を第1の温度よりも低い第2の温度で加熱する工程とを含む前記工程とを含む。
【選択図】 図4
Description
Void Free and Low Stress Shallow Trench Isolation Technology using P-SOG for sub 0.1μm Device (J.H.Heo et al.,2002 Symposium onVLSI Technology Digest of Technological Papers, pp132-133, 2002)
図1−図5は、本発明の第1の実施形態に係る半導体装置の製造工程を示す断面図である。
シリコン基板101上にSi3 N4 膜102が形成される。Si3 N4 膜102は、CMP(Chemical Mechanical Polishing)時に、CMPストッパー(研磨ストッパー)として使用される。Si3 N4 膜102の厚さは、例えば、200nm程度である。通常のリソグラフィプロセスとRIE(Reactive Ion Etching)プロセスとを用いて、Si3 N4 膜102、リコン基板101が順次加工される。これにより、シリコン基板101の表面にSTI用のトレンチ(素子分離溝)103が形成される。トレンチ103のサイズは、例えば、幅100nm程度、深さ400nm程度である。
トレンチ103内が完全に埋まるように、シリコン基板101およびSi3 N4 膜102の全面上に過水素化シラザン重合体((SiH2 NH)n)を含む溶液(過水素化シラザン溶液)が塗布される。過水素化シラザン溶液の塗布は、例えば、スピンコーティング法を用いて行われる。過水素化シラザン溶液は、例えば、600nm程度の厚さに塗布される。塗布された過水素化シラザン溶液(塗布膜)に対して、200℃以下、例えば、150℃程度で3分程度のベーキング処理が行われる。このベーキング処理により、過水素化シラザン溶液の溶媒が揮発され、ポリシラザン(polysilazane:以下PSZと記す)膜104が形成される。
PSZ膜104に対して、200℃より高く600℃以下の温度、例えば、300℃の水蒸気雰囲気中で30分程度の酸化処理(第1の酸化処理)が行われる。この酸化処理によって、PSZ膜104は、SiO2 膜105に変換される。
上記実験結果等を考慮して、本実施形態では、図3の工程の後に、水蒸気雰囲気106中で、SiO2 膜105に対して150℃の酸化熱処(第2の酸化処理)が行われる。その結果、SiO2 膜105は完全なSiO2 膜107に変換される。
Si3 N4 膜102をCMPストッパーに用いて、CMPプロセスにより、トレンチ外のSiO2 膜107が研磨され、かつ、表面は平坦化される。その後(アイソレーション後)、周知のプロセスにより所望のデバイスが形成され、半導体装置が得られる。
図13は、本発明の第2の実施形態に係る半導体装置の製造工程を示す断面図である。なお、以下の図において、既出の図と対応する部分には既出の図と同一符号を付してあり、詳細な説明は省略する。
図23−図29は、本発明の第3の実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態は、第1の実施形態をNAND型フラッシュメモリに適用したものである。
シリコン基板301上にトンネル酸化膜302が形成される。トンネル酸化膜302の厚さは8nm程度である。トンネル酸化膜302上に浮遊ゲート電極303となる多結晶シリコン膜が形成される。前記多結晶シリコン膜の厚さは150nm程度である。前記多結晶シリコン膜上にCMPストッパーとしてのSi3 N4 膜304が形成される。Si3 N4 膜304の厚さは100nm程度である。
トレンチ305内が完全に埋まるように、シリコン基板301、トンネル酸化膜302、浮遊ゲート電極303およびSi3 N4 膜304の全面上に過水素化シラザン溶液が塗布される。過水素化シラザン溶液の塗布は、例えば、スピンコーティング法を用いて行われる。過水素化シラザン溶液は、例えば、600nm程度の厚さに塗布される。
PSZ膜306に対して、200℃より高く600℃以下の温度、例えば、300℃の水蒸気雰囲気中で30分程度の酸化処理が行われる。この酸化処理によって、PSZ膜306は、SiO2 膜307に変換される。
H2 Oによる酸化により、不完全な酸化しか行われていないSiO2 膜307を、CMPにより高レートで研磨できる完全なSiO2 膜308に変換させるために、まず、水蒸気雰囲気中309にて酸化処理(第1の酸化処理)が行われる。前記酸化処理は、酸化炉内で行われる。酸化温度(炉温度)は300℃である。次に、炉温度を150℃に下げて水蒸気雰囲気中にSiO2 膜307を15分放置させることにより、前記水蒸気雰囲気中でSiO2 膜307に対してさらに酸化処理(第2の酸化処理)が行われ、SiO2 膜308が得られる。
Si3 N4 膜304をCMPストッパーに用いて、CMPプロセスにより、トレンチ外のSiO2 膜308が研磨され、かつ、表面は平坦化される。このとき、Si3 N4 膜304にてCMPの終点を検知できることが確認された。
希フッ酸溶液を用いたウェットエッチングによりSiO2 膜308の上部が除去される。リン酸溶液を用いたウェットエッチングによりSi3 N4 膜304が除去される。SiO2 膜308の上部が除去されることにより、浮遊ゲート電極303の側面の上部が例えば100nm程度露出される。
浮遊ゲート電極303およびSiO2 膜308の上にゲート電極間絶縁膜310が形成され、ゲート電極間絶縁膜310上に制御ゲート電極311が形成される。その後、層間絶縁膜を形成する工程と、ビット線を形成する工程等の周知の工程を経て、NAND型フラッシュメモリが完成する。
図30−図31は、本発明の第4の実施形態に係る半導体装置の製造工程を示す断面図である。本実施形態は、第2の実施形態をNAND型フラッシュメモリに適用したものである。第3の実施形態のNAND型フラッシュメモリと共通の工程は、第3の実施形態で使用した図面を参照して説明する。
まず、第3の実施形態で説明した図23−図25の工程が行われる。この段階のSiO2 膜307は不完全なSiO2 膜である。そのため、SiO2 膜307のCMPレートは不十分である。
第3の実施形態では、水蒸気雰囲気309中にSiO2 膜307を晒すことにより、SiO2 膜307を完全なSiO2 膜308に変えたが、本実施形態では、第2の実施形態と同様に、70℃の温水201中にSiO2 膜307を10分間浸すことにより、SiO2 膜307を完全なSiO2 膜308に変える。
次に、Si3 N4 膜304をCMPストッパーに用いて、CMPプロセスにより、トレンチ外のSiO2 膜308が研磨され、かつ、表面は平坦化される。このとき、Si3 N4 膜304にてCMPの終点を検知できることが確認された。
希フッ酸溶液を用いたウェットエッチングにより、SiO2 膜308の上部が除去される。SiO2 膜308の上部が除去されることにより、浮遊ゲート電極303の側面の上部が例えば100nm程度露出される。
リン酸溶液を用いたウェットエッチングによりSi3 N4 膜304が除去される。浮遊ゲート電極303およびSiO2 膜308の上にゲート電極間絶縁膜310が形成され、さらに、ゲート電極間絶縁膜310上に制御ゲート電極311が形成される。その後、層間絶縁膜を形成する工程と、ビット線を形成する工程等の周知の工程を経て、NAND型フラッシュメモリが完成する。
図32は、本発明の第5の実施形態に係る半導体装置の製造工程を示す断面図である。 第3の実施形態のNAND型フラッシュメモリと共通の工程は、第3の実施形態で使用した図面を参照して説明する。本実施形態が第4の実施形態と異なる点は、温水での酸化処理が2回行われることにある。
まず、第3の実施形態で説明した図23−図27の工程が行われる。
70℃の温水201中にSiO2 膜308を10分間浸すことにより、SiO2 膜308に対して酸化処理(2回目の温水処理)を施す。70℃温水中に浸漬する時間が長いほど、SiO2 膜308のエッチングレートの面内均一性はより高くなる。ここでのエッチングレートの面内均一性は、シリコン基板(ウェハ)上に複数の同じサイズのSiO2 膜308を形成した場合、前記複数の同じサイズのSiO2 膜308間のエッチングレートの面内均一性を意味している。
第3の実施形態で説明した図28−図29の工程が行われ、その後、層間絶縁膜を形成する工程と、ビット線を形成する工程等の周知の工程を経て、NAND型フラッシュメモリが完成する。
図33−図35は、本発明の第6の実施形態に係る半導体装置の製造工程を示す断面図である。第1−第5の実施形態では、PSZ膜をシリコン酸化膜に変えるために、第1および第2の酸化処理を行った。本実施形態では、第2の酸化処理の後に、さらに、第3の酸化処理を行う。以下、本実施形態の半導体装置の製造方法についてさらに説明する。
シリコン基板401上に熱酸化膜402が形成される。熱酸化膜402の厚さは、例えば、5nmである。熱酸化膜402上にSi3 N4 膜403が形成される。Si3 N4 膜403は、CMP時に研磨ストッパーとして使用される。Si3 N4 膜403の厚さは、例えば、150nm程度である。Si3 N4 膜403上にCVD酸化膜(不図示)が形成される。リソグラフィプロセスにより、前記CVD酸化膜上にフォトレジストパターンが形成され、このフォトレジストパターンをマスクに用いて前記CVD酸化膜がRIEプロセスによりエッチングされ、前記CVD酸化膜からなるハードマスクが形成される。
トレンチ405内が完全に埋まるように、基板全面上にシリコン酸化膜(素子分離絶縁膜)406が形成される。以下、シリコン酸化膜406の形成方法についてさらに説明する。
表1に、PSZ膜に対して本実施形態の第1−第3の酸化処理を施して形成されたシリコン酸化膜と、PSZ膜に対して比較例の酸化処理(雰囲気:水蒸気、温度:500℃、圧力:40KPa、時間:15分)を施して形成されたシリコン酸化膜の比較を示す。
Si3 N4 膜403をCMPストッパーに用いて、CMPプロセスにより、トレンチ405外のシリコン酸化膜406が除去され、かつ、表面は平坦化される。
図36−図39は、本発明の第7の実施形態に係る半導体装置の製造工程を示す断面図である。
シリコン基板501上にゲート酸化膜502、ゲート電極となる多結晶シリコン膜503、Si3 N4 膜504が形成される。Si3 N4 膜504は、CMP時に研磨ストッパーとして使用される。基板全面上にCVD酸化膜(不図示)が形成される。リソグラフィプロセスにより、前記CVD酸化膜上にフォトレジストパターンが形成され、このフォトレジストパターンをマスクに用いて前記CVD酸化膜がRIEプロセスによりエッチングされ、前記CVD酸化膜からなるハードマスクが形成される。
基板全面上にシリコン酸化膜(第1の素子分離絶縁膜)507がHDP−CVDプロセスにより形成される。以下、シリコン酸化膜507をHDP−CVDシリコン酸化膜507という。
基板全面上にシリコン酸化膜(第2の素子分離絶縁膜)508が形成される。シリコン酸化膜508は、PSZ膜をベースにして形成された絶縁膜である。以下、シリコン酸化膜508の形成方法についてさらに説明する。
Si3 N4 膜504をCMPストッパーに用いて、CMPプロセスにより、トレンチ506外のHDP−CVDシリコン酸化膜507およびシリコン酸化膜508が除去され、かつ、表面は平坦化される。
Claims (5)
- 半導体基板を含む基板の表面に素子分離のためのトレンチを形成する工程と、
前記基板上に過水素化シラザン重合体を含む溶液を塗布することにより、前記トレンチ内を前記溶液で埋め込む工程と、
前記溶液を加熱することにより、前記溶液を過水素化シラザン重合体を含む膜に変える工程と、
前記膜を二酸化シリコン膜に変える工程であって、水蒸気を含む雰囲気中で前記膜を第1の温度で加熱する工程と、水蒸気を含む雰囲気中または純水中で、前記第1の温度で加熱した前記膜を前記第1の温度よりも低い第2の温度で加熱する工程とを含む前記工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記基板は、前記半導体基板上に形成されたシリコン窒化膜をさらに含み、前記トレンチは前記シリコン窒化膜を貫通していることを特徴とする請求項1に記載の半導体装置の製造方法。
- 半導体基板上にトンネル絶縁膜、浮遊ゲート電極となる導電膜、シリコン窒化膜を順次形成する工程と、
前記シリコン窒化膜、前記導電膜および前記トンネル絶縁膜をエッチングすることにより、前記浮遊ゲート電極を形成し、かつ、半導体基板の表面に素子分離のためのトレンチを形成する工程と、
前記シリコン基板、前記トンネル絶縁膜、前記浮遊ゲート電極および前記シリコン窒化膜を含む半導体構造上に、過水素化シラザン重合体を含む溶液を塗布することにより、前記トレンチ内を前記溶液で埋め込む工程と、
前記溶液を加熱することにより、前記溶液を過水素化シラザン重合体を含む膜に変える工程と、
前記膜を二酸化シリコン膜に変える工程であって、水蒸気を含む雰囲気中で前記膜を第1の温度で加熱する工程と、水蒸気を含む雰囲気中または純水中で、前記第1の温度で加熱した前記膜を前記第1の温度よりも低い第2の温度で加熱する工程とを含む前記工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記シリコン窒化膜を研磨ストッパーに用いて、化学的機械的研磨により、前記トレンチ外の前記二酸化シリコン膜を除去する工程をさらに含むことを特徴とする請求項2または3に記載の半導体装置の製造方法。
- 前記化学的機械的研磨により、前記トレンチ外の前記二酸化シリコン膜を除去する工程の前に、水蒸気雰囲気中で、前記第1および第2の温度で加熱した前記膜を前記第1の温度よりも高い第3の温度で加熱する工程をさらに含むことを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006159169A JP5091428B2 (ja) | 2005-06-14 | 2006-06-08 | 半導体装置の製造方法 |
US11/451,519 US7538047B2 (en) | 2005-06-14 | 2006-06-13 | Method of manufacturing semiconductor device |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005173974 | 2005-06-14 | ||
JP2005173974 | 2005-06-14 | ||
JP2006159169A JP5091428B2 (ja) | 2005-06-14 | 2006-06-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007027697A true JP2007027697A (ja) | 2007-02-01 |
JP5091428B2 JP5091428B2 (ja) | 2012-12-05 |
Family
ID=37590143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006159169A Active JP5091428B2 (ja) | 2005-06-14 | 2006-06-08 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7538047B2 (ja) |
JP (1) | JP5091428B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009094321A (ja) * | 2007-10-10 | 2009-04-30 | Tokyo Electron Ltd | ポリシラザン膜の形成方法 |
JP2009200426A (ja) * | 2008-02-25 | 2009-09-03 | Toshiba Corp | 半導体装置の製造方法 |
US7651924B2 (en) | 2007-09-20 | 2010-01-26 | Kabushiki Kaisha Toshiba | Method of fabricating semiconductor memory device in which an oxide film fills a trench in a semiconductor substrate |
WO2013065771A1 (ja) * | 2011-11-01 | 2013-05-10 | 株式会社日立国際電気 | 半導体装置の製造方法、半導体装置の製造装置及び記録媒体 |
WO2014115600A1 (ja) * | 2013-01-22 | 2014-07-31 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
US9934958B2 (en) | 2014-11-17 | 2018-04-03 | Toshiba Memory Corporation | Substrate treatment apparatus and substrate treatment method |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4886219B2 (ja) * | 2005-06-02 | 2012-02-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
US8232176B2 (en) | 2006-06-22 | 2012-07-31 | Applied Materials, Inc. | Dielectric deposition and etch back processes for bottom up gapfill |
JP4950800B2 (ja) * | 2006-08-25 | 2012-06-13 | 株式会社東芝 | 半導体装置の製造方法 |
US7867923B2 (en) | 2007-10-22 | 2011-01-11 | Applied Materials, Inc. | High quality silicon oxide films by remote plasma CVD from disilane precursors |
KR100955935B1 (ko) * | 2007-12-21 | 2010-05-03 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
US8357435B2 (en) * | 2008-05-09 | 2013-01-22 | Applied Materials, Inc. | Flowable dielectric equipment and processes |
US7999355B2 (en) * | 2008-07-11 | 2011-08-16 | Air Products And Chemicals, Inc. | Aminosilanes for shallow trench isolation films |
US7655532B1 (en) * | 2008-07-25 | 2010-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | STI film property using SOD post-treatment |
US20100081293A1 (en) * | 2008-10-01 | 2010-04-01 | Applied Materials, Inc. | Methods for forming silicon nitride based film or silicon carbon based film |
US8080463B2 (en) * | 2009-01-23 | 2011-12-20 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method and silicon oxide film forming method |
JP2010283256A (ja) * | 2009-06-08 | 2010-12-16 | Toshiba Corp | 半導体装置およびnand型フラッシュメモリの製造方法 |
US8511281B2 (en) * | 2009-07-10 | 2013-08-20 | Tula Technology, Inc. | Skip fire engine control |
US8980382B2 (en) * | 2009-12-02 | 2015-03-17 | Applied Materials, Inc. | Oxygen-doping for non-carbon radical-component CVD films |
US8741788B2 (en) * | 2009-08-06 | 2014-06-03 | Applied Materials, Inc. | Formation of silicon oxide using non-carbon flowable CVD processes |
US8105956B2 (en) | 2009-10-20 | 2012-01-31 | Micron Technology, Inc. | Methods of forming silicon oxides and methods of forming interlevel dielectrics |
US8449942B2 (en) * | 2009-11-12 | 2013-05-28 | Applied Materials, Inc. | Methods of curing non-carbon flowable CVD films |
US20110159213A1 (en) * | 2009-12-30 | 2011-06-30 | Applied Materials, Inc. | Chemical vapor deposition improvements through radical-component modification |
SG181670A1 (en) * | 2009-12-30 | 2012-07-30 | Applied Materials Inc | Dielectric film growth with radicals produced using flexible nitrogen/hydrogen ratio |
US8329262B2 (en) | 2010-01-05 | 2012-12-11 | Applied Materials, Inc. | Dielectric film formation using inert gas excitation |
SG182336A1 (en) * | 2010-01-06 | 2012-08-30 | Applied Materials Inc | Flowable dielectric using oxide liner |
WO2011084752A2 (en) | 2010-01-07 | 2011-07-14 | Applied Materials, Inc. | In-situ ozone cure for radical-component cvd |
CN102844848A (zh) * | 2010-03-05 | 2012-12-26 | 应用材料公司 | 通过自由基成分化学气相沉积的共形层 |
US9285168B2 (en) | 2010-10-05 | 2016-03-15 | Applied Materials, Inc. | Module for ozone cure and post-cure moisture treatment |
US8664127B2 (en) | 2010-10-15 | 2014-03-04 | Applied Materials, Inc. | Two silicon-containing precursors for gapfill enhancing dielectric liner |
US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
US8450191B2 (en) | 2011-01-24 | 2013-05-28 | Applied Materials, Inc. | Polysilicon films by HDP-CVD |
US8716154B2 (en) | 2011-03-04 | 2014-05-06 | Applied Materials, Inc. | Reduced pattern loading using silicon oxide multi-layers |
US8445078B2 (en) | 2011-04-20 | 2013-05-21 | Applied Materials, Inc. | Low temperature silicon oxide conversion |
US8466073B2 (en) | 2011-06-03 | 2013-06-18 | Applied Materials, Inc. | Capping layer for reduced outgassing |
US9404178B2 (en) | 2011-07-15 | 2016-08-02 | Applied Materials, Inc. | Surface treatment and deposition for reduced outgassing |
US8617989B2 (en) | 2011-09-26 | 2013-12-31 | Applied Materials, Inc. | Liner property improvement |
US8551891B2 (en) | 2011-10-04 | 2013-10-08 | Applied Materials, Inc. | Remote plasma burn-in |
KR101933044B1 (ko) * | 2012-03-30 | 2018-12-28 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US8889566B2 (en) | 2012-09-11 | 2014-11-18 | Applied Materials, Inc. | Low cost flowable dielectric films |
US8823132B2 (en) | 2013-01-08 | 2014-09-02 | United Microelectronics Corp. | Two-portion shallow-trench isolation |
US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
US9130014B2 (en) * | 2013-11-21 | 2015-09-08 | United Microelectronics Corp. | Method for fabricating shallow trench isolation structure |
CN104752362B (zh) * | 2013-12-31 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 存储器的形成方法 |
US9412581B2 (en) | 2014-07-16 | 2016-08-09 | Applied Materials, Inc. | Low-K dielectric gapfill by flowable deposition |
TWI687987B (zh) * | 2015-02-17 | 2020-03-11 | 愛爾蘭商滿捷特科技公司 | 填充蝕刻洞的製程 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0970917A (ja) * | 1995-09-07 | 1997-03-18 | Oike Ind Co Ltd | 透明ガスバリア性積層体 |
JP2004273519A (ja) * | 2003-03-05 | 2004-09-30 | Clariant (Japan) Kk | トレンチ・アイソレーション構造の形成方法 |
JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2005116706A (ja) * | 2003-10-06 | 2005-04-28 | Tokyo Electron Ltd | 熱処理方法及び熱処理装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2790163B2 (ja) | 1993-07-29 | 1998-08-27 | 富士通株式会社 | シリコン酸化膜の形成方法、半導体装置の製造方法及びフラットディスプレイ装置の製造方法 |
JP3178412B2 (ja) | 1998-04-27 | 2001-06-18 | 日本電気株式会社 | トレンチ・アイソレーション構造の形成方法 |
US7270886B2 (en) * | 2000-10-12 | 2007-09-18 | Samsung Electronics Co., Ltd. | Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same |
KR100499171B1 (ko) | 2003-07-21 | 2005-07-01 | 삼성전자주식회사 | 스핀온글래스에 의한 산화실리콘막의 형성방법 |
JP4509868B2 (ja) * | 2005-06-07 | 2010-07-21 | 株式会社東芝 | 半導体装置の製造方法 |
EP1845554A3 (en) * | 2006-04-10 | 2011-07-13 | Imec | A method to create super secondary grain growth in narrow trenches |
-
2006
- 2006-06-08 JP JP2006159169A patent/JP5091428B2/ja active Active
- 2006-06-13 US US11/451,519 patent/US7538047B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0970917A (ja) * | 1995-09-07 | 1997-03-18 | Oike Ind Co Ltd | 透明ガスバリア性積層体 |
JP2004273519A (ja) * | 2003-03-05 | 2004-09-30 | Clariant (Japan) Kk | トレンチ・アイソレーション構造の形成方法 |
JP2004281662A (ja) * | 2003-03-14 | 2004-10-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2005116706A (ja) * | 2003-10-06 | 2005-04-28 | Tokyo Electron Ltd | 熱処理方法及び熱処理装置 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7651924B2 (en) | 2007-09-20 | 2010-01-26 | Kabushiki Kaisha Toshiba | Method of fabricating semiconductor memory device in which an oxide film fills a trench in a semiconductor substrate |
JP2009094321A (ja) * | 2007-10-10 | 2009-04-30 | Tokyo Electron Ltd | ポリシラザン膜の形成方法 |
JP2009200426A (ja) * | 2008-02-25 | 2009-09-03 | Toshiba Corp | 半導体装置の製造方法 |
US8058139B2 (en) | 2008-02-25 | 2011-11-15 | Kabushiki Kaisha Toshiba | Manufacturing method for semiconductor devices |
WO2013065771A1 (ja) * | 2011-11-01 | 2013-05-10 | 株式会社日立国際電気 | 半導体装置の製造方法、半導体装置の製造装置及び記録媒体 |
WO2014115600A1 (ja) * | 2013-01-22 | 2014-07-31 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置の製造方法 |
US9934958B2 (en) | 2014-11-17 | 2018-04-03 | Toshiba Memory Corporation | Substrate treatment apparatus and substrate treatment method |
Also Published As
Publication number | Publication date |
---|---|
JP5091428B2 (ja) | 2012-12-05 |
US7538047B2 (en) | 2009-05-26 |
US20070004170A1 (en) | 2007-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5091428B2 (ja) | 半導体装置の製造方法 | |
US7598151B2 (en) | Semiconductor device fabrication method | |
JP4672400B2 (ja) | 過水素化ポリシラザン溶液およびそれを用いた半導体装置の製造方法 | |
US7682927B2 (en) | Method of manufacturing semiconductor device | |
US20070207590A1 (en) | Manufacturing method of semiconductor device | |
US6699799B2 (en) | Method of forming a semiconductor device | |
WO2009110449A1 (ja) | シリカ質膜の製造に用いる浸漬用溶液およびそれを用いたシリカ質膜の製造法 | |
JP2003045957A (ja) | 半導体装置の素子分離方法 | |
JP4950800B2 (ja) | 半導体装置の製造方法 | |
JP2009099909A (ja) | 半導体装置の製造方法 | |
JP4901221B2 (ja) | 半導体装置の製造方法 | |
JP5329825B2 (ja) | 半導体装置の製造方法 | |
US20080169499A1 (en) | Flash memory using sti structure in element isolation region and manufacturing method thereof | |
JP2005150500A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4331133B2 (ja) | 半導体装置の製造方法 | |
JP2010050145A (ja) | 素子分離構造の製造方法および素子分離構造 | |
JP2010171231A (ja) | シリコン酸化膜の形成方法 | |
JP2005079215A (ja) | 半導体装置の製造方法 | |
US8975196B2 (en) | Manufacturing method of semiconductor device and manufacturing apparatus of semiconductor device | |
JP2008135504A (ja) | 半導体装置の製造方法 | |
JP2010123747A (ja) | 酸化膜の作成方法及び半導体装置の製造方法 | |
JP2010278251A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120604 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120821 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120914 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5091428 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |