JP2010123747A - 酸化膜の作成方法及び半導体装置の製造方法 - Google Patents
酸化膜の作成方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010123747A JP2010123747A JP2008295848A JP2008295848A JP2010123747A JP 2010123747 A JP2010123747 A JP 2010123747A JP 2008295848 A JP2008295848 A JP 2008295848A JP 2008295848 A JP2008295848 A JP 2008295848A JP 2010123747 A JP2010123747 A JP 2010123747A
- Authority
- JP
- Japan
- Prior art keywords
- film
- psz
- hsq
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】低温の酸化処理により酸化膜を形成する。
【解決手段】酸化膜の作成方法は、主鎖にSi−N結合を有する高分子化合物を含む第1の膜16と主鎖にSi−O結合を有する高分子化合物を含む第2の膜15とを積層する工程と、前記第1の膜16及び前記第2の膜15を水蒸気又は水性の雰囲気中で加熱処理し、前記第1の膜16及び前記第2の膜15を酸化膜18に変化させる工程と、を具備する。
【選択図】 図8
【解決手段】酸化膜の作成方法は、主鎖にSi−N結合を有する高分子化合物を含む第1の膜16と主鎖にSi−O結合を有する高分子化合物を含む第2の膜15とを積層する工程と、前記第1の膜16及び前記第2の膜15を水蒸気又は水性の雰囲気中で加熱処理し、前記第1の膜16及び前記第2の膜15を酸化膜18に変化させる工程と、を具備する。
【選択図】 図8
Description
本発明は、酸化膜の作成方法及びこの酸化膜を有する半導体装置の製造方法に関する。
半導体装置の微細化に伴い、狭い隙間を埋め込む絶縁膜材料が望まれている。半導体装置に用いられる絶縁膜は、例えばCVD(Chemical Vapor Deposition)法や塗布法により形成される。このような方法の多くは、狭い隙間を完全に埋め込むことができず、大きなボイド(未充填)が生成されてしまう。
しかし、ポリシラザン系材料であるペルヒドロポリシラザン(PHPS)溶液を用いることにより、狭い隙間にもシリカ系絶縁膜を形成することができる。ポリシラザンは、シラザン型重合体とも呼ばれ、−(SiH2−NH)−を基本ユニットとする高分子材料であり、キシレンやジ−n−ブチルエーテルなどの溶媒に溶かして利用される。また、この仲間として、PHPSの水素(H)がメトキシ基(CH3O)など他の官能基によって置換された物質も、半導体デバイスの製造分野で広く使用されている。尚、PHPSは、官能基、修飾基の付加されていない全ての側鎖が水素のポリシラザンである。
PHPSは、回転塗布することにより、nmオーダーの隙間を埋め込むことができる。そして、PHPSは、水と反応してアンモニアを発生し、また、溶液中のシリコン(Si)は、酸化されることにより二酸化シリコンに変わる。このため、塗布されたPHPS膜を水蒸気中で熱処理することにより、狭い隙間にもシリカ系絶縁膜を形成することができる。このシリカ系絶縁膜の代表的な用途として、特許文献1等が開示するSTI(Shallow Trench Isolation)、PMD(Pre-Metal Dielectric)、IMD(Inter-Metal Dielectric)等がある。
具体的なシリカ系絶縁膜の製造工程は、例えば次のように行われる。まず、回転塗布装置でウェハ上にPHPS溶液を1000乃至4000rpm程度の回転速度でスピンコートする。次に、ウェハを150℃程度の空気中でベークすることにより、溶媒を蒸発させると共に所定の膜厚にする。次に、このウェハを水蒸気中において230乃至900℃程度で焼成する。このような処理によってPHPS中のSi−NのNがOと置換され、SiO2を50nm以下の狭い隙間にも形成することができる。
しかし、この方法は、配線幅が40nm程度以下の半導体デバイスに適用することが困難になってきた。絶縁特性の優れた酸化膜とするためには、酸化性雰囲気下での焼成温度を比較的高温にする必要がある。焼成温度は、特許文献1において、例えば450℃以上の温度が必要であると記載されている。
このため、ポリシラザンをSTIとして使用した場合、例えばフラッシュメモリにおけるSTIの埋め込みに起因して、アクティブエリアのトンネル絶縁膜の上下に配置しているシリコンが酸化され、トンネル絶縁膜の端部にバーズビーク(鳥のくちばし状の形状)と呼ばれるダメージが生じる。
また、半導体装置の微細化と集積化により、配線からの漏れ電流を抑制することが必要となっている。そのため、層間絶縁膜材料として多層配線間を絶縁できるLow−k材料が求められている。PHPSを改質して得られるポリシラザンは、Low−k材料として利用することができる。PHPSの改質は、PHPSの水素を有機系置換基に置換することによって得られる。置換基に嵩高いものを選ぶことで、膜形成後に効率よく微細孔を形成することができ、良好な特性を有するLow−k膜を形成することが出来る。
ポリシラザンを用いたLow−k膜の作成方法は、上述したPHPS膜の作成方法とほぼ同様である。すなわち、ポリシラザン溶液を回転塗布装置でスピンコートし、ベークし、酸素や水蒸気雰囲気中などの環境下で焼成する。
このとき、配線材料としてCuを使用する場合、Cuの熱拡散を抑えるために、熱工程の温度上限が400℃程度に制限される。ポリシラザンをPMD又はIMDなどの層間絶縁膜として用いる場合、Cu配線形成後に、酸化工程において最低温度450℃程度の熱処理を行ってポリシラザンを用いたPMD又はIMDを形成することになる。このため、Cu配線を用いた場合、酸化工程において高温処理を必要とするポリシラザンは、PMDやIMDとして使用しにくい。
特開2004−179614号公報
本発明は、酸化工程を低温で行うことが可能な酸化膜の作成方法及びこの酸化膜を用いた半導体装置の製造方法を提供する。
本発明の第1の視点による酸化膜の作成方法は、主鎖にSi−N結合を有する高分子化合物を含む第1の膜と主鎖にSi−O結合を有する高分子化合物を含む第2の膜とを積層する工程と、前記第1の膜及び前記第2の膜を水蒸気又は水性の雰囲気中で加熱処理し、前記第1の膜及び前記第2の膜を酸化膜に変化させる工程と、を具備する。
本発明の第2の視点による半導体装置の製造方法は、半導体基板内に溝を形成する工程と、前記溝内に主鎖にSi−N結合を有する高分子化合物を含む第1の膜と主鎖にSi−O結合を有する高分子化合物を含む第2の膜とを積層し、前記溝内に前記第1の膜及び前記第2の膜を埋め込む工程と、前記第1の膜及び前記第2の膜を水蒸気又は水性の雰囲気中で加熱処理し、前記第1の膜及び前記第2の膜を酸化膜に変化させる工程と、を具備する。
本発明の第3の視点による半導体装置の製造方法は、メタル配線を形成する工程と、前記メタル配線上に主鎖にSi−N結合を有する高分子化合物を含む第1の膜と主鎖にSi−O結合を有する高分子化合物を含む第2の膜とを積層する工程と、前記第1の膜及び前記第2の膜を水蒸気又は水性の雰囲気中で加熱処理し、前記第1の膜及び前記第2の膜を酸化膜に変化させて層間絶縁膜を形成する工程と、前記層間絶縁膜内にコンタクトホールを形成する工程と、前記コンタクトホール内に前記メタル配線と接続する配線を形成する工程と、を具備する。
本発明によれば、酸化工程を低温で行うことが可能な酸化膜の作成方法及びこの酸化膜を用いた半導体装置の製造方法を提供できる。
本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[1]酸化膜の特性
本実施形態では、例えばSTI、PMD、IMDなどの酸化膜の形成において、2層の膜を積層し、これら2層の膜を水蒸気又は水性の雰囲気中で加熱処理することで、低温の酸化処理を実現するものである。具体的な2層の膜としては、第1の膜として、水と反応を起こし、アンモニア又はアミンを発生する材料として、主鎖にSi−N結合を有する高分子化合物を含む膜を用いる。第2の膜として、アンモニア又はアミンと水とで反応を起こす材料として、主鎖にSi−O結合を有する高分子化合物を含む膜を用いる。
本実施形態では、例えばSTI、PMD、IMDなどの酸化膜の形成において、2層の膜を積層し、これら2層の膜を水蒸気又は水性の雰囲気中で加熱処理することで、低温の酸化処理を実現するものである。具体的な2層の膜としては、第1の膜として、水と反応を起こし、アンモニア又はアミンを発生する材料として、主鎖にSi−N結合を有する高分子化合物を含む膜を用いる。第2の膜として、アンモニア又はアミンと水とで反応を起こす材料として、主鎖にSi−O結合を有する高分子化合物を含む膜を用いる。
そこで、ここでは、第1の膜としてポリペルヒドロシラザン(PSZ)、第2の膜としてハイドロジェンシルセスキオキサン(HSQ)を用いた場合を例にあげ、酸化膜の特性について説明する。ここで、PSZ膜は、水と反応を起こし、アンモニアを発生する材料として用いられる。また、HSQ膜は、アンモニアと水とで反応を起こす材料として用いられる。
以下のSIMS(Secondary ion mass spectrometry)分析及びIR(Infrared spectroscopy)測定においては、PSZ膜とHSQ膜とを用いたHSQ/PSZ積層膜及びHSQ/PSZ積層酸化膜を用いるため、これらの製造方法について簡単に説明する。
まず、シリコン基板上にHSQ溶液が回転塗布される。次に、例えば、HSQ溶液の塗布膜に対して200℃で1分間ベークすることにより、溶媒が揮発され、膜厚が400nmのHSQ膜が形成される。次に、HSQ膜上にPSZ溶液が回転塗布される。次に、例えば、PSZ溶液の塗布膜に対して150℃で3分間ベークすることにより、溶媒が揮発される。尚、PSZ膜の単独で塗布されたときの膜厚は、例えば100nmである。このようにして、HSQ膜とPSZ膜とが積層された膜(HSQ/PSZ積層膜)が形成される。次に、このHSQ/PSZ積層膜を備えるウェハが、例えば縦型加熱炉の水蒸気雰囲気中230℃で焼成される。この工程により、HSQ/PSZ積層膜は酸化され、HSQ/PSZ積層酸化膜(二酸化シリコン膜)が形成される。ここで、焼成温度を上げると、HSQ/PSZ積層膜は酸化されやすくなる。
尚、ここでは、「HSQ/PSZ積層膜」は水蒸気雰囲気による酸化工程を行う前の積層膜のことを意味し、「HSQ/PSZ積層酸化膜」は水蒸気雰囲気による酸化工程を行った後の積層膜のことを意味するものとする。
[1−1]SIMS分析
図1は、水蒸気雰囲気による酸化工程前のHSQ/PSZ積層膜のSIMS分析結果を示す。図2は、水蒸気雰囲気による酸化工程後のHSQ/PSZ積層酸化膜のSIMS分析結果を示す。尚、図1及び図2において、横軸の深さはPSZ膜、HSQ膜及びシリコン基板の膜深さを示し、深さ0nmは膜の表面を示す。
図1は、水蒸気雰囲気による酸化工程前のHSQ/PSZ積層膜のSIMS分析結果を示す。図2は、水蒸気雰囲気による酸化工程後のHSQ/PSZ積層酸化膜のSIMS分析結果を示す。尚、図1及び図2において、横軸の深さはPSZ膜、HSQ膜及びシリコン基板の膜深さを示し、深さ0nmは膜の表面を示す。
図1に示すように、HSQ/PSZ積層膜において、深さ100nm付近のHSQ膜とPSZ膜との境界では元素濃度に差があり、HSQ膜及びPSZ膜は2層に分かれていることが分かる。
しかし、PSZとHSQとは混合すると反応する分子構造なので、HSQ膜とPSZ膜との境界付近では互いに反応している。HSQ膜には元々窒素が含まれておらず、HSQ単独膜では窒素濃度が1019atomos/cm3以下であるが、図1のHSQ膜中には1020atomos/cm3以上の窒素が存在する。これは、窒素が、PSZ膜から乖離し、HSQ膜中へ拡散したことを意味する。このHSQ/PSZ積層膜におけるHSQ膜とPSZ膜との境界付近における反応は、IR測定(図示せず)でも確認される。
図2に示すように、HSQ/PSZ積層酸化膜においては、図1のHSQ/PSZ積層膜の特性と異なり、深さ100nm付近のHSQ膜とPSZ膜との境界がなくなり、HSQとPSZとが水蒸気雰囲気の酸化工程により完全に合成したことが分かる。
[1−2]IR測定
図3は、HSQ単独膜、PSZ単独膜及びHSQ/PSZ積層酸化膜のIR測定結果を示す。図4は、図3におけるIR測定結果の1400cm−1から800cm−1の範囲の拡大図を示す。ここで、HSQ単独膜、PSZ単独膜及びHSQ/PSZ積層酸化膜は、WVG(Water Vapor Generator)による水蒸気酸化が行われた後である。尚、本図のIR測定においては、400nmの膜厚をそれぞれ有するHSQ単独膜及びPSZ単独膜を用い、400nmの膜厚を有するHSQ膜と100nmの膜厚を有するPSZ膜との積層膜から形成されたHSQ/PSZ積層酸化膜を用いた。
図3は、HSQ単独膜、PSZ単独膜及びHSQ/PSZ積層酸化膜のIR測定結果を示す。図4は、図3におけるIR測定結果の1400cm−1から800cm−1の範囲の拡大図を示す。ここで、HSQ単独膜、PSZ単独膜及びHSQ/PSZ積層酸化膜は、WVG(Water Vapor Generator)による水蒸気酸化が行われた後である。尚、本図のIR測定においては、400nmの膜厚をそれぞれ有するHSQ単独膜及びPSZ単独膜を用い、400nmの膜厚を有するHSQ膜と100nmの膜厚を有するPSZ膜との積層膜から形成されたHSQ/PSZ積層酸化膜を用いた。
図3に示すように、PSZ単独膜に見られる1500cm−1付近及び3000cm−1前後のブロードなピークが、HSQ/PSZ積層酸化膜にはほとんど存在しない。このため、HSQ/PSZ積層酸化膜中にPSZ膜由来の成分はほとんど残存していないと考えられる。つまり、HSQ/PSZ積層酸化膜のIRスペクトルは、PSZ単独膜よりもHSQ単独膜により近い。この理由は、積層に用いたPSZ膜の膜厚は100nmであり、HSQ膜の膜厚400nmと比べて圧倒的に薄いからであると考えられる。
また、PSZ膜は、酸化工程の初期段階において水蒸気によってアンモニアを発生すると同時にHSQ膜と混合したものと考えられる。2300cm−1付近の二重のピークはSi−H結合の存在を示し、HSQ膜においてベーク後に強い強度を示す。このSi−H結合のピーク強度は、HSQ単独膜よりもHSQ/PSZ積層酸化膜の方が弱くなる。このことは、PSZ膜から発生したアンモニアの触媒効果により、HSQ/PSZ積層酸化膜におけるHSQ膜の酸化が進んだことを示している。
図4に示すように、820cm−1付近にはSi−O変角振動のピークが存在する。このピーク強度は、HSQ単独膜よりもHSQ/PSZ積層酸化膜の方が弱くなる。このことも上記アンモニアの触媒効果により、HSQ/PSZ積層酸化膜におけるHSQ膜の酸化が進んだことを示している。
また、1100cm−1付近にはSi−O多員環のピークが存在する。HSQ/PSZ積層酸化膜では、上述するように、Si−H結合のピーク及びSi−O結合のピークがHSQ単独膜よりも弱くなり、Si−O多員環のピークが強くなる。これにより、HSQ/PSZ積層酸化膜は、良好な二酸化シリコン膜を形成していることがわかる。
上記HSQ/PSZ積層酸化膜を用いた第1乃至第4の実施形態に係る半導体装置の製造方法について、以下に説明する。
尚、各実施形態においては、主鎖にSi−O結合を有する高分子化合物を含む膜としてHSQ膜を用い、主鎖にSi−N結合を有する高分子化合物を含む膜としてPSZ膜を用いるが、これに限定されない。
主鎖にSi−O結合を有する高分子化合物としては、例えば以下のものがあげられる。
・シロキサン系(Si−O−Si結合)のポリシロキサン(−[SiR2−O−]−)、−[SiH2−O−]−、−[Si(OH)2−O−]−、−[SiH(OH)−O−]−)。
・シルセスキオキサン系(SiにOが3つ結合)のシルセスキオキサン((RSiO1.5)n,R:官能基)、ハイドロジェンシルセスキオキサン((HSiO1.5)n)。
・シラン系(Si−Si結合)のポリシラン(−(SiR2)−,R:官能基、−(SiH2)−)。
一方、主鎖にSi−N結合を有する高分子化合物としては、例えば以下のものがあげられる。
・シラザン系(Si−N結合)のポリシラザン(−(SiR2−NR−)−,R:官能基)、ペルヒドロポリシラザン(−(SiH2−NH−)−)。
[2]第1の実施形態
第1の実施形態は、STI溝にHSQ/PSZ積層膜が埋め込まれ、その後酸化工程が行われ、HSQ/PSZ積層酸化膜が形成される例である。
第1の実施形態は、STI溝にHSQ/PSZ積層膜が埋め込まれ、その後酸化工程が行われ、HSQ/PSZ積層酸化膜が形成される例である。
図5乃至図10は、本発明の第1の実施形態に係るフラッシュメモリのメモリセルの製造工程の断面図を示す。尚、本実施形態に係るフラッシュメモリはNAND型でもNOR型でもよい。
まず、図5に示すように、シリコン基板10上に、例えば、熱酸化法により、膜厚が8nm以下のゲート絶縁膜11が形成される。次に、ゲート絶縁膜11上に、例えば、膜厚が100nmの多結晶シリコン膜で構成される第1のゲート(浮遊ゲート)電極膜12が形成される。尚、第1のゲート電極膜12は、多結晶シリコン膜以外にWSi,CoSi等で形成されてもよい。また、その膜厚は、100〜200nmの範囲内で適宜選択することができる。次に、第1のゲート電極膜12上に、例えば、減圧CVD法により、膜厚が200nmの窒化シリコン膜で構成されるCMPストッパー膜13が形成される。尚、CMPストッパー膜13は、窒化シリコン膜以外に多結晶シリコン膜で形成されてもよい。また、その膜厚は、100〜200nmの範囲内で適宜選択することができる。
次に、フォトリソグラフィ及びドライエッチング法により、CMPストッパー膜13、第1のゲート電極膜12、ゲート絶縁膜11及びシリコン基板10が順に加工され、STI溝14が形成される。STI溝14の幅及び深さは、デバイス構造や世代によって変わり、例えば、幅は30nm〜10μm程度、深さは200〜500nm程度であるが、これに限定されるものではない。その後、STI溝14の側壁保護のために、STI溝14の側面にライナー膜として二酸化シリコン膜などの絶縁膜(図示せず)が薄くコンフォーマルに形成される場合がある。
次に、図6に示すように、スピンコーティング法により、樹脂に炭素を含まないHSQ溶液がCMPストッパー膜13上に塗布され、STI溝14に埋め込まれる。その後、HSQ溶液がベークされることにより、溶媒が揮発され、STI溝14内にHSQ膜15が形成される。このベーク温度は、後に塗布されるPSZ溶液と混合しにくくするため、例えば80℃から200℃程度が適当である。尚、図6は、HSQ膜15でSTI溝14を完全に埋め込む例であるが、STI溝14を完全に埋まらないようにしてもよい。
次に、図7に示すように、スピンコーティング法により、樹脂に炭素を含まないPSZ溶液がHSQ膜15の全面に塗布される。その後、PSZ溶液がベークされることにより、溶媒が揮発され、HSQ膜15上にPSZ膜16が形成される。このベーク温度は、例えば150℃程度で行われる。PSZ膜16の膜厚は、例えば100nmから200nm程度がよい。尚、HSQ膜15をSTI溝14に完全に埋め込まない場合は、STI溝14を完全に埋め込むようにPSZ膜16の膜厚を調整する必要がある。このようにして、STI溝14内にHSQ/PSZ積層膜17が形成される。
次に、図8に示すように、HSQ/PSZ積層膜17は、水蒸気を含む雰囲気中で焼成される。この工程により、HSQ/PSZ積層膜17は酸化され、二酸化シリコン膜(HSQ/PSZ積層酸化膜)18が形成される。このとき、HSQ/PSZ積層膜17において、PSZ膜16は、水蒸気を含む雰囲気中で焼成されることで、二酸化シリコンに変化すると同時にアンモニアを発生する。HSQ膜15は、PSZ膜16から発生したアンモニアと反応することで、二酸化シリコンに変化する。上述するように、この酸化工程により、HSQ膜15及びPSZ膜16は、二酸化シリコン膜18として完全に合成される。また、酸化工程において、HSQ/PSZ積層膜17は水蒸気を含む雰囲気中に限らず、水や硫酸といった水性の雰囲気中で酸化されてもよい。
尚、この酸化工程の温度は、例えば150℃以上900℃以下で行うことができる。このとき、酸化工程の温度は高い方がPSZ膜16からのアンモニア発生量が増大し、HSQ膜15の酸化が進みやすくなる。しかしながら、温度が高いとSTI溝14の側面が厚く酸化され、デバイス特性に悪影響を及ぼす恐れがある。従って、酸化工程の温度は、できる限り低くすることが望ましい。このため、450℃以下で行うことが望ましく、150℃程度で行うことがより望ましい。
また、炉内の雰囲気及び温度を安定にするために、酸化時間は5分以上であることが望ましい。しかしながら、酸化時間が過剰に長くなると、STI溝14の側面が厚く酸化されてしまう恐れがある。従って、酸化時間の上限は、60分程度にとどめることが望ましい。
尚、HSQ/PSZ積層膜17におけるHSQ膜15とPSZ膜16との膜厚比は、同等又はHSQ膜15の膜厚比の方が大きいことが望ましい。これにより、PSZ膜16を酸化することで生じる窒素及び炭素が二酸化シリコン膜18中に不純物として残留する量が少なくなり、デバイスの電気特性を向上させることができる。
次に、図9に示すように、CMPなどの手法により、CMPストッパー膜13上の二酸化シリコン膜18が選択的に除去される。この工程により、CMPストッパー膜13の表面が露出され、STI溝14内に二酸化シリコン膜18が残置される。このようにして、
素子分離絶縁膜として二酸化シリコン膜18がSTI溝14内に形成される。
素子分離絶縁膜として二酸化シリコン膜18がSTI溝14内に形成される。
尚、二酸化シリコン膜18は、CMP前又はCMP後の工程において、不活性ガス雰囲気中で700℃以上1100℃以下の熱処理により緻密化することができる。700℃未満では、二酸化シリコン膜18を十分に緻密化することが困難となる。一方、1100℃以上では、デバイスによって先にイオン注入により形成されたチャネル層の拡散深さを深くしてしまう恐れがある。この熱処理の時間は、1秒〜120分の範囲内で適宜選択すればよい。こうした条件で熱処理を施すことにより、二酸化シリコン膜18中から水分が除去される。従って、二酸化シリコン膜18の緻密化が達成され、デバイスの電気特性を向上させることができる。
次に、図10に示すように、例えばリン酸溶液を用いたエッチングにより、CMPストッパー膜13が除去され、その後、例えば希フッ酸溶液を用いたウェットエッチングにより、二酸化シリコン膜18の上部が除去される。これにより、第1のゲート電極膜12の側面の上部の一部が、例えば100nm程度露出される。
次に、常法により、二酸化シリコン膜18及び第1のゲート電極膜12上に電極間絶縁膜19が形成され、この電極間絶縁膜19上に第2のゲート(制御ゲート)電極膜20が形成される。このようにして、フラッシュメモリのメモリセルが形成される。ここで、電極間絶縁膜19は例えば、CVD法により形成され、シリコン酸化膜/シリコン窒化膜/シリコン酸化膜の3層で構成され、合計膜厚は20nm程度であるが、これに限定されない。また、第2のゲート電極膜20は例えば、CVD法により形成され、多結晶シリコン膜/タングステン膜の2層で構成され、合計膜厚は50nm程度であるが、これに限定されない。
上記第1の実施形態によれば、STI溝14内にHSQ膜15が埋め込まれ、このHSQ膜15上にPSZ膜16が形成される(HSQ/PSZ積層膜17)。その後、HSQ/PSZ積層膜17は、水蒸気を含む雰囲気中で焼成される。この熱処理によりPSZ膜16は、二酸化シリコンに変化すると同時にアンモニアを発生する。HSQ膜15は、PSZ膜16から発生したアンモニアと反応することで、二酸化シリコンに変化する。この酸化工程により、HSQ膜15及びPSZ膜16は、二酸化シリコン膜18として完全に合成される。
上述するように、酸化工程における温度が高温の場合、STI溝14の側面におけるアクティブエリアのゲート絶縁膜11の上下に配置しているシリコンが酸化され、ゲート絶縁膜11の端部にバーズビークが生じる。しかし、本実施形態では、STI溝14内にHSQ膜15及びPSZ膜16の2層を積層することで、酸化工程の温度は150℃という低温で行うことができる。これにより、STI溝14の側面が酸化されることが抑制される。従って、半導体装置のデバイス特性に及ぼされる悪影響が軽減され、デバイス特性の向上を図ることができる。
また、PSZ膜16は、酸化することで窒素及び炭素を発生する。この窒素及び炭素は、不純物として酸化膜中に残留し、デバイスの電気特性を劣化させる。しかし、本実施形態では、HSQ膜15及びPSZ膜16の2層を用いて酸化膜を形成するため、PSZ膜16のみを用いて酸化膜を形成する場合よりも不純物の発生量が少ない。従って、二酸化シリコン膜18中に残留する不純物が少なくなり、デバイスの電気特性を向上させることができる。尚、HSQ/PSZ積層膜17におけるHSQ膜15とPSZ膜16との膜厚比は、同等又はHSQ膜15の膜厚比のほうが大きいことが望ましい。これにより、二酸化シリコン膜18中の不純物がより少なくなり、デバイスの電気特性を向上させることができる。
また、HSQ膜15及びPSZ膜16が形成される工程において、シリコン基板10上にHSQ溶液及びPSZ溶液が回転塗布される。この工程は液体の塗布であるため、nmオーダーの隙間にもボイドが生じることなく、HSQ膜15及びPSZ膜16を埋め込むことができる。従って、本実施形態は、半導体装置の微細化が要求される場合においても適用できる。
[3]第2の実施形態
第1の実施形態では、STI溝にHSQ膜が形成された後、HSQ膜上にPSZ膜が形成され、酸化工程が行われた。これに対し、第2の実施形態では、STI溝にPSZ膜が形成された後、PSZ膜上にHSQ膜が形成され、酸化工程が行われる例である。尚、ここでは、上記第1の実施形態と同様の点については説明を省略し、異なる点について詳説する。
第1の実施形態では、STI溝にHSQ膜が形成された後、HSQ膜上にPSZ膜が形成され、酸化工程が行われた。これに対し、第2の実施形態では、STI溝にPSZ膜が形成された後、PSZ膜上にHSQ膜が形成され、酸化工程が行われる例である。尚、ここでは、上記第1の実施形態と同様の点については説明を省略し、異なる点について詳説する。
図11乃至図18は、本発明の第2の実施形態に係るフラッシュメモリのメモリセルの製造工程の断面図を示す。
まず、図11に示すように、第1の実施形態と同様に、シリコン基板10上にゲート絶縁膜11、第1のゲート電極膜12及びCMPストッパー膜13が順に形成される。その後、フォトリソグラフィ及びドライエッチング法により、CMPストッパー膜13、第1のゲート電極膜12、ゲート絶縁膜11及びシリコン基板10が順に加工され、STI溝14が形成される。
次に、図12に示すように、スピンコーティング法により、樹脂に炭素を含まないPSZ溶液がCMPストッパー膜13上に塗布され、STI溝14内に形成される。その後、PSZ溶液がベークされることにより、溶媒が揮発され、STI溝14内にPSZ膜16aが形成される。このベーク温度は、後に塗布されるHSQ溶液と混合しにくくするため、例えば180℃程度が適当である。
ここで、PSZ膜16aはSTI溝14に完全に埋め込まれず、かつPSZ膜16a表面はSTI溝14内のゲート絶縁膜11の底面よりも低く形成されることが望ましい。酸化工程において、PSZ膜16aから発生する窒素及び炭素がゲート絶縁膜11付近に残留することでデバイスの電気特性が劣化する。PSZ膜16a表面がSTI溝14内のゲート絶縁膜11の底面よりも低く形成されることにより、PSZ膜16aから発生する窒素及び炭素がゲート絶縁膜11付近に残存することがなくなり、デバイスの電気特性の劣化を抑制することができる。
尚、図13に示すように、PSZ膜16bは、STI溝14の側壁に付着してもよい。この場合も、STI溝14内におけるPSZ膜16b表面の中央部がゲート絶縁膜11の底面よりも低ければ、上記問題は抑制される。
次に、図14に示すように、スピンコーティング法により、樹脂に炭素を含まないHSQ溶液がPSZ膜16aの全面に塗布される。その後、HSQ溶液がベークされることにより、溶媒が揮発され、PSZ膜16a上にHSQ膜15aが形成される。このベーク温度は、例えば80℃から150℃程度で行われる。
尚、図15に示すように、PSZ膜16bがSTI溝14の側壁に付着した場合は、このPSZ膜16b上にHSQ膜15bが形成される。
このようにして、STI溝14内にPSZ/HSQ積層膜17a及び17bが形成される。以下の工程においては、HSQ膜15a及び15bをHSQ膜15と称し、PSZ膜16a及び16bをPSZ膜16と称し、PSZ/HSQ積層膜17a及び17bをPSZ/HSQ積層膜17と称す。
次に、図16に示すように、PSZ/HSQ積層膜17は、水蒸気を含む雰囲気中で焼成される。この工程により、PSZ/HSQ積層膜17は酸化され、二酸化シリコン膜(PSZ/HSQ積層酸化膜)18が形成される。尚、酸化工程において、PSZ/HSQ積層膜17は水蒸気を含む雰囲気中に限らず、水や硫酸といった水性の雰囲気中で酸化されてもよい。
次に、図17に示すように、CMPなどの手法により、CMPストッパー膜13上の二酸化シリコン膜18が選択的に除去される。この工程により、CMPストッパー膜13の表面が露出され、STI溝14内に二酸化シリコン膜18が残置される。このようにして、素子分離絶縁膜として二酸化シリコン膜18がSTI溝14内に形成される。
次に、図18に示すように、第1の実施形態と同様に、例えばリン酸溶液を用いたエッチングにより、CMPストッパー膜13が除去され、その後、例えば希フッ酸溶液を用いたウェットエッチングにより、二酸化シリコン膜18の上部が除去される。そして、この二酸化シリコン膜18及び第1のゲート電極膜12上に電極間絶縁膜19が形成され、この電極間絶縁膜19上に第2のゲート(制御ゲート)電極膜20が形成される。このようにして、フラッシュメモリのメモリセルが形成される。
上記第2の実施形態によれば、第1の実施形態と同様の効果を得ることができる。
さらに、第2の実施形態では、STI溝14内にPSZ膜16が埋め込まれ、このPSZ膜16上にHSQ膜15が形成される(PSZ/HSQ積層膜17)。その後、PSZ/HSQ積層膜17は、水蒸気を含む雰囲気中で焼成される。このとき、PSZ膜16の表面は、HSQ膜15で覆われている。これにより、酸化工程において、PSZ膜16から発生するすべてのアンモニアは、HSQ膜15に合成される。これにより、HSQ膜15とアンモニアとの反応が進み、HSQ膜15の酸化が進みやすくなる。
[4]第3の実施形態
第1の実施形態及び第2の実施形態では、STI溝内にHSQ膜とPSZ膜とが積層され、酸化工程により素子分離絶縁膜が形成された。これに対し、第3の実施形態では、半導体素子上にHSQ膜とPSZ膜とが積層され、酸化工程により層間絶縁膜のPMDが形成される例である。
第1の実施形態及び第2の実施形態では、STI溝内にHSQ膜とPSZ膜とが積層され、酸化工程により素子分離絶縁膜が形成された。これに対し、第3の実施形態では、半導体素子上にHSQ膜とPSZ膜とが積層され、酸化工程により層間絶縁膜のPMDが形成される例である。
図19乃至図23は、本発明の第3の実施形態に係る半導体装置の製造工程の断面図を示す。
まず、図19に示すように、シリコン基板30上にゲート絶縁膜(図示せず)を介してゲート電極32が形成される。次に、このゲート電極32の両側のシリコン基板30の表面に不純物領域31a及び31bが形成される。その後、シリコン基板30及びゲート電極32上に層間絶縁膜33が形成される。ここで、ゲート電極32は、例えばCu、Al、金属窒化物又はシリサイドなどで構成される金属電極である。尚、ゲート電極32は、金属電極に限らず、ポリシリコンで構成されてもよく、この場合、ポリシリコン上にシリサイドが形成される。
次に、図20に示すように、スピンコーティング法により、層間絶縁膜33上にHSQ溶液が塗布される。その後、HSQ溶液がベークされることにより、溶媒が揮発され、層間絶縁膜33上にHSQ膜34が形成される。次に、スピンコーティング法により、HSQ膜34上にPSZ溶液が塗布される。その後、PSZ溶液がベークされることにより、溶媒が揮発され、HSQ膜34上にPSZ膜35が形成される。このようにして、層間絶縁膜33上にHSQ/PSZ積層膜36が形成される。
次に、図21に示すように、HSQ/PSZ積層膜36は、水蒸気を含む雰囲気中で焼成される。この工程により、HSQ/PSZ積層膜36は酸化され、二酸化シリコン膜(HSQ/PSZ積層酸化膜)37からなるPMDが形成される。ここで、HSQ/PSZ積層膜36における酸化反応は、第1の実施形態と同様である。また、二酸化シリコン膜37は、第1の実施形態におけるHSQ/PSZ積層酸化膜17と同じ二酸化シリコン膜である。尚、酸化工程において、HSQ/PSZ積層膜36は水蒸気を含む雰囲気中に限らず、水や硫酸といった水性の雰囲気中で酸化されてもよい。
次に、二酸化シリコン膜37上にシリコン窒化膜38が形成される。このシリコン窒化膜38は、エッチングストッパーとして作用し、例えばCVD法により200nm程度の膜厚で堆積される。
次に、図22に示すように、常法によりリソグラフィ及びRIEエッチングを行い、シリコン窒化膜38、二酸化シリコン膜37及び層間絶縁膜33が順次加工され、コンタクトホール39が形成される。
次に、図23に示すように、常法によりコンタクトホール39内に導電材料が埋め込まれ、メタル配線40が形成される。さらに、メタル配線40及びシリコン窒化膜38上に層間絶縁膜41が形成される。
上記第3の実施形態によれば、ゲート電極32上に層間絶縁膜33を介してHSQ膜34とPSZ膜35とが積層され、HSQ/PSZ積層膜36が形成される。その後、このHSQ/PSZ積層膜36が酸化され、二酸化シリコン膜37で構成されるPMDが形成される。この酸化工程の温度は、第1の実施形態と同様に低温で行うことができる。これにより、ゲート電極32に金属電極が用いられた場合、PMD形成の酸化工程においてこの金属の熱拡散を抑制することができる。また、ゲート電極32にポリシリコンが用いられた場合、ポリシリコン上に形成されるシリサイドの金属の熱拡散を抑制することができる。
尚、本実施形態では、層間絶縁膜33上にHSQ膜34が形成された後、HSQ膜34上にPSZ膜35が形成され、酸化工程が行われたが、層間絶縁膜33上に塗布される順番はこの逆でもよい。すなわち、層間絶縁膜33上にPSZ膜35が形成された後、PSZ膜35上にHSQ膜34が形成され、酸化工程が行われても、同様の効果が得られる。
[5]第4の実施形態
第3の実施形態では、HSQ/PSZ積層酸化膜を用いてPMDが形成された。これに対し、第4の実施形態では、HSQ/PSZ積層酸化膜を用いてIMDが形成される例である。
第3の実施形態では、HSQ/PSZ積層酸化膜を用いてPMDが形成された。これに対し、第4の実施形態では、HSQ/PSZ積層酸化膜を用いてIMDが形成される例である。
図24乃至図26は、本発明の第4の実施形態に係る半導体装置の製造工程の断面図を示す。
まず、図24に示すように、メタル配線(例えばW,Al,Cu)51が設けられた層間絶縁膜50上にシリコン窒化膜で構成される層間絶縁膜52が形成される。次に、第3の実施形態と同様に、層間絶縁膜52上にHSQ膜53及びPSZ膜54が順次形成され、HSQ/PSZ積層膜55が形成される。
次に、図25に示すように、HSQ/PSZ積層膜55は、水蒸気を含む雰囲気中で焼成される。この工程により、HSQ/PSZ積層膜55は酸化され、二酸化シリコン膜(HSQ/PSZ積層酸化膜)56からなるIMDが形成される。この酸化工程は、メタル配線51に影響を及ぼさないよう低温で行うことが望ましい。ここで、HSQ/PSZ積層膜55における酸化反応は、第1の実施形態と同様である。また、二酸化シリコン膜56は、第1の実施形態におけるHSQ/PSZ積層酸化膜17と同じ二酸化シリコン膜である。尚、酸化工程において、HSQ/PSZ積層膜55は水蒸気を含む雰囲気中に限らず、水や硫酸といった水性の雰囲気中で酸化されてもよい。
次に、常法によりリソグラフィ及びRIEエッチングを行い、二酸化シリコン膜56が加工され、コンタクトホール57が形成される。さらに、下層のシリコン窒化膜52がエッチングされ、メタル配線51が露出される。
次に、図26に示すように、常法によりコンタクトホール57内に金属(例えばAl,Cu)が埋め込まれ、メタル配線58が形成される。
上記第4の実施形態によれば、HSQ/PSZ積層膜55が酸化され、二酸化シリコン膜56で構成されるIMDが形成される。この酸化工程の温度は、第1の実施形態と同様に低温で行うことができる。これにより、メタル配線51の配線材料として用いられる金属の熱拡散を抑制することができる。
尚、第3の実施形態と同様に、層間絶縁膜52上にPSZ膜54が形成された後、PSZ膜54上にHSQ膜53が形成され、酸化工程が行われても、同様の効果が得られる。
その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
10,30,50…シリコン基板、11…ゲート絶縁膜、12…第1のゲート(浮遊ゲート)電極膜、13…CMPストッパー膜、14…STI溝、15,15a,15b,34,53…HSQ膜、16,16a,16b,35,54…PSZ膜、17,17a,17b,36,55…HSQ/PSZ積層膜、18,37,56…HSQ/PSZ積層酸化膜(二酸化シリコン膜)、19…電極間絶縁膜、20…第2のゲート(制御ゲート)電極膜、31a,31b…不純物拡散層、32…ゲート電極、33,41,52…層間絶縁膜、38…シリコン窒化膜、39,57…コンタクトホール、40,51,58…メタル配線。
Claims (5)
- 主鎖にSi−N結合を有する高分子化合物を含む第1の膜と主鎖にSi−O結合を有する高分子化合物を含む第2の膜とを積層する工程と、
前記第1の膜及び前記第2の膜を水蒸気又は水性の雰囲気中で加熱処理し、前記第1の膜及び前記第2の膜を酸化膜に変化させる工程と、
を具備することを特徴とする酸化膜の作成方法。 - 半導体基板内に溝を形成する工程と、
前記溝内に主鎖にSi−N結合を有する高分子化合物を含む第1の膜と主鎖にSi−O結合を有する高分子化合物を含む第2の膜とを積層し、前記溝内に前記第1の膜及び前記第2の膜を埋め込む工程と、
前記第1の膜及び前記第2の膜を水蒸気又は水性の雰囲気中で加熱処理し、前記第1の膜及び前記第2の膜を酸化膜に変化させる工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極膜を形成する工程と、
前記ゲート電極膜、前記ゲート絶縁膜及び前記半導体基板を除去し、前記溝を形成する工程と、
前記溝内に前記第2の膜を形成し、前記溝内に前記第2の膜を埋め込む工程と、
前記第2の膜上に前記第1の膜を形成する工程と、
をさらに具備することを特徴とする請求項2記載の半導体装置の製造方法。 - 前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極膜を形成する工程と、
前記ゲート電極膜、前記ゲート絶縁膜及び前記半導体基板を除去し、前記溝を形成する工程と、
前記溝内の前記ゲート絶縁膜の底面より下に前記第1の膜を形成する工程と、
前記第1の膜上に前記第2の膜を形成し、前記溝内に前記第1の膜及び第2の膜を埋め込む工程と、
をさらに具備することを特徴とする請求項2記載の半導体装置の製造方法。 - メタル配線を形成する工程と、
前記メタル配線上に主鎖にSi−N結合を有する高分子化合物を含む第1の膜と主鎖にSi−O結合を有する高分子化合物を含む第2の膜とを積層する工程と、
前記第1の膜及び前記第2の膜を水蒸気又は水性の雰囲気中で加熱処理し、前記第1の膜及び前記第2の膜を酸化膜に変化させて層間絶縁膜を形成する工程と、
前記層間絶縁膜内にコンタクトホールを形成する工程と、
前記コンタクトホール内に前記メタル配線と接続する配線を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008295848A JP2010123747A (ja) | 2008-11-19 | 2008-11-19 | 酸化膜の作成方法及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008295848A JP2010123747A (ja) | 2008-11-19 | 2008-11-19 | 酸化膜の作成方法及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010123747A true JP2010123747A (ja) | 2010-06-03 |
Family
ID=42324828
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008295848A Withdrawn JP2010123747A (ja) | 2008-11-19 | 2008-11-19 | 酸化膜の作成方法及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010123747A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013098490A (ja) * | 2011-11-04 | 2013-05-20 | Toshiba Corp | 半導体装置の製造方法 |
-
2008
- 2008-11-19 JP JP2008295848A patent/JP2010123747A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013098490A (ja) * | 2011-11-04 | 2013-05-20 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4509868B2 (ja) | 半導体装置の製造方法 | |
US7407864B2 (en) | Polysilazane perhydride solution and method of manufacturing a semiconductor device using the same | |
JP4984558B2 (ja) | 半導体装置の製造方法 | |
KR100574731B1 (ko) | 반도체 장치의 제조 방법 | |
US6706646B1 (en) | Spin-on glass composition and method of forming silicon oxide layer in semiconductor manufacturing process using the same | |
CN105355540B (zh) | 半导体器件及其制造方法 | |
US7682927B2 (en) | Method of manufacturing semiconductor device | |
US7238587B2 (en) | Semiconductor device fabrication method | |
KR20070083200A (ko) | 반도체 장치의 제조 방법 | |
US6699799B2 (en) | Method of forming a semiconductor device | |
JP2006269789A (ja) | 半導体装置及びその製造方法 | |
JP2008305974A (ja) | 酸化膜形成用塗布組成物およびそれを用いた半導体装置の製造方法 | |
JP2010283256A (ja) | 半導体装置およびnand型フラッシュメモリの製造方法 | |
US20080311759A1 (en) | Semiconductor device and method of fabricating the same | |
JP2009099909A (ja) | 半導体装置の製造方法 | |
JP2012235059A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008177277A (ja) | フラッシュメモリ及びフラッシュメモリの製造方法 | |
JP4331133B2 (ja) | 半導体装置の製造方法 | |
JP2010123747A (ja) | 酸化膜の作成方法及び半導体装置の製造方法 | |
US20130095637A1 (en) | Method of fabricating a semiconductor device | |
JP2010050145A (ja) | 素子分離構造の製造方法および素子分離構造 | |
KR20090053036A (ko) | 플래시 메모리 소자의 제조 방법 | |
KR101060256B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
JP2008288263A (ja) | 半導体装置の製造方法 | |
JP2007142311A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120207 |