JP2007142311A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007142311A JP2007142311A JP2005336773A JP2005336773A JP2007142311A JP 2007142311 A JP2007142311 A JP 2007142311A JP 2005336773 A JP2005336773 A JP 2005336773A JP 2005336773 A JP2005336773 A JP 2005336773A JP 2007142311 A JP2007142311 A JP 2007142311A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- oxide film
- element isolation
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- 238000000034 method Methods 0.000 title abstract description 36
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 143
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 143
- 239000010703 silicon Substances 0.000 claims abstract description 143
- 239000000758 substrate Substances 0.000 claims abstract description 48
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 33
- 239000001301 oxygen Substances 0.000 claims abstract description 33
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 71
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 71
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 10
- 239000012530 fluid Substances 0.000 claims description 9
- 239000011800 void material Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 description 82
- 229910052581 Si3N4 Inorganic materials 0.000 description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 28
- 229920001709 polysilazane Polymers 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 15
- 239000011248 coating agent Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 12
- 239000000243 solution Substances 0.000 description 11
- 230000035882 stress Effects 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 9
- 239000012528 membrane Substances 0.000 description 9
- 229920000642 polymer Polymers 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 239000011261 inert gas Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000008096 xylene Substances 0.000 description 4
- DURPTKYDGMDSBL-UHFFFAOYSA-N 1-butoxybutane Chemical compound CCCCOCCCC DURPTKYDGMDSBL-UHFFFAOYSA-N 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000003949 trap density measurement Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 241000053451 Silis Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】本発明は、トランジスタ特性のばらつきを抑制することができ、また電気特性を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１００の表面部分において選択的に形成された溝１４０と、溝１４０を埋め込むように形成され、酸素のシリコンに対する比率が２以下になるように形成されたシリコン酸化膜１７０を少なくとも１つ含む複数の膜１６０、１７０とを備える。
【選択図】図４
【解決手段】半導体基板１００の表面部分において選択的に形成された溝１４０と、溝１４０を埋め込むように形成され、酸素のシリコンに対する比率が２以下になるように形成されたシリコン酸化膜１７０を少なくとも１つ含む複数の膜１６０、１７０とを備える。
【選択図】図４
Description
本発明は、半導体装置及びその製造方法に関する。
近年、微細化が進んだ素子分離溝（ＳＴＩ：Shallow Trench Isolation）に埋め込む絶縁膜として、例えばＳＯＧ（Spin On Glass）膜などのように、埋め込み時や熱処理時に流動性を有する絶縁膜を利用することが提案されている。
かかる流動性を有する絶縁膜は、ウエットエッチングが行われ易いという性質を有する。このため、素子分離溝に埋め込む絶縁膜としては、ＳＯＧ膜と当該ＳＯＧ膜より緻密なＨＴＯ（High Temperature Oxide）膜との２層構造、又は高密度プラズマ（ＨＤＰ：High Density Plasma）ＣＶＤ法によって形成されるＨＤＰ-ＣＶＤシリコン酸化膜とＳＯＧ膜との２層構造にすることが提案されている（例えば、特許文献１及び２参照）。
しかし、流動性を有する絶縁膜は、熱処理時に膜の収縮を起こし易く、その際、高い引っ張り応力を発生する性質を有する。従って、かかる流動性を有する絶縁膜を素子分離溝に埋め込み、熱処理を行うと、シリコン基板と絶縁膜との熱膨張率の差に起因する熱応力によって、シリコン基板の降伏応力（シリコン基板に降伏が生じ始める応力）が低下する高温時に、素子分離溝に埋め込まれた絶縁膜が、強い引っ張り応力を発生する。
この場合、素子分離溝に埋め込まれた絶縁膜に結晶欠陥が発生し易くなり、また当該絶縁膜の剥離が生じ易くなるという問題があった。
特開２０００−１１４３６２号公報
特開２００３−３１６５０号公報
本発明は、トランジスタ特性のばらつきを抑制することができ、また電気特性を向上させることができる半導体装置及びその製造方法を提供する。
本発明の一態様による半導体装置の製造方法は、
半導体基板の表面部分のうち、所望の領域を除去することにより、溝を形成するステップと、
前記溝の下部付近を埋め込み、かつ前記溝の上部付近の内部表面を覆うように、第１の膜を形成するステップと、
前記第１の膜によって前記溝の上部付近に形成された空隙を埋め込むように、前記第１の膜上に、成膜時に流動性を有する流動性膜を形成するステップと、
前記流動性膜に対して酸化処理を行うことにより、前記第１の膜よりシリコンの構成比率が高い第２の膜を形成するステップと、
前記第１及び第２の膜にエッチングを行うことにより、所定量除去するステップと
を備える。
半導体基板の表面部分のうち、所望の領域を除去することにより、溝を形成するステップと、
前記溝の下部付近を埋め込み、かつ前記溝の上部付近の内部表面を覆うように、第１の膜を形成するステップと、
前記第１の膜によって前記溝の上部付近に形成された空隙を埋め込むように、前記第１の膜上に、成膜時に流動性を有する流動性膜を形成するステップと、
前記流動性膜に対して酸化処理を行うことにより、前記第１の膜よりシリコンの構成比率が高い第２の膜を形成するステップと、
前記第１及び第２の膜にエッチングを行うことにより、所定量除去するステップと
を備える。
また本発明の一態様による半導体装置の製造方法は、
半導体基板の表面部分のうち、所望の領域を除去することにより、溝を形成するステップと、
前記溝を埋め込むように、成膜時に流動性を有する流動性膜を形成するステップと、
前記流動性膜に対して酸化処理を行うことにより、第１の膜を形成するステップと、
前記第１の膜にエッチングを行って、所定量除去することにより、前記溝の上部に空隙を形成するステップと
前記空隙を埋め込むように、前記第１の膜よりシリコンの構成比率が低い第２の膜を形成するステップと、
前記第２の膜にエッチングを行うことにより、所定量除去するステップと
を備える。
半導体基板の表面部分のうち、所望の領域を除去することにより、溝を形成するステップと、
前記溝を埋め込むように、成膜時に流動性を有する流動性膜を形成するステップと、
前記流動性膜に対して酸化処理を行うことにより、第１の膜を形成するステップと、
前記第１の膜にエッチングを行って、所定量除去することにより、前記溝の上部に空隙を形成するステップと
前記空隙を埋め込むように、前記第１の膜よりシリコンの構成比率が低い第２の膜を形成するステップと、
前記第２の膜にエッチングを行うことにより、所定量除去するステップと
を備える。
また本発明の一態様による半導体装置は、
半導体基板の表面部分において選択的に形成された溝と、
前記溝を埋め込むように形成され、酸素のシリコンに対する比率が２より低くなるように形成されたシリコン酸化膜を少なくとも１つ含む複数の膜と
を備える。
半導体基板の表面部分において選択的に形成された溝と、
前記溝を埋め込むように形成され、酸素のシリコンに対する比率が２より低くなるように形成されたシリコン酸化膜を少なくとも１つ含む複数の膜と
を備える。
本発明の半導体装置及びその製造方法によれば、トランジスタ特性のばらつきを抑制することができ、また電気特性を向上させることができる。
以下、本発明の実施の形態について図面を参照して説明する。
（１）第１の実施の形態
図１〜図４に、本発明の第１の実施の形態によるフラッシュメモリのメモリセルトランジスタの製造方法を示す。本実施の形態の場合、半導体基板上にゲート絶縁膜を介して浮遊ゲート電極となるポリシリコン膜を形成した後に、素子分離溝を形成する。そして、この素子分離溝に、高密度プラズマＣＶＤ法によってＨＤＰ-ＣＶＤシリコン酸化膜を埋め込んだ後、さらに、シリコン酸化（ＳｉＯ２）膜よりシリコンの構成比率が高いシリコンリッチ酸化膜を埋め込む。
図１〜図４に、本発明の第１の実施の形態によるフラッシュメモリのメモリセルトランジスタの製造方法を示す。本実施の形態の場合、半導体基板上にゲート絶縁膜を介して浮遊ゲート電極となるポリシリコン膜を形成した後に、素子分離溝を形成する。そして、この素子分離溝に、高密度プラズマＣＶＤ法によってＨＤＰ-ＣＶＤシリコン酸化膜を埋め込んだ後、さらに、シリコン酸化（ＳｉＯ２）膜よりシリコンの構成比率が高いシリコンリッチ酸化膜を埋め込む。
図１に示すように、半導体基板１００上にゲート絶縁膜となるシリコン酸窒化（ＳｉＯＮ）膜１１０を８ｎｍ程度形成する。その後、ＣＶＤ法によって、浮遊ゲート電極となる、リン（Ｐ）がドーピングされたポリシリコン膜１２０を１２０ｎｍ程度形成した後、後に行われるＣＭＰ法による研磨のストッパとなるシリコン窒化（ＳｉＮ）膜１３０を１００ｎｍ程度形成する。
ＣＶＤ法によって、シリコン窒化膜１３０の全面に、シリコン酸化（ＳｉＯ２）膜（図示せず）を形成する。このシリコン酸化膜上に、フォトレジスト（図示せず）を塗布し、露光及び現像を行うことにより、レジストマスク（図示せず）を形成する。
このレジストマスクをマスクとして、ＲＩＥによって、シリコン酸化膜にパターニングを行うことにより、ハードマスクを形成する。その後、アッシャーと硫酸過酸化水素水混合液によるエッチングとによって、レジストマスクを除去する。
このハードマスクをマスクとして、ＲＩＥによって、シリコン窒化膜１３０、ポリシリコン膜１２０、シリコン熱酸窒化膜１１０に順次パターニングを行う。さらにハードマスクをマスクとして、半導体基板１００にエッチングを行うことにより、半導体基板１００の表面からの深さが２２０ｎｍ程度の素子分離溝１４０を形成する。
フッ酸蒸気によって、ハードマスクを除去した後、熱酸化法によって、素子分離溝１４０の内部表面にシリコン熱酸化（ＳｉＯ２）膜１５０を３ｎｍ程度形成する。
図２に示すように、高密度プラズマＣＶＤ法によって、素子分離溝１４０の下部付近を埋め込むように、シリコン熱酸化膜１５０及びシリコン窒化膜１３０上に、素子分離絶縁膜となるＨＤＰ-ＣＶＤシリコン酸化（ＳｉＯ２）膜１６０を１００ｎｍ程度形成する。なお、この場合、素子分離溝１４０の上部付近には空隙１４０Ａが形成される。
続いて、この空隙１４０Ａを埋め込むように、ＨＤＰ-ＣＶＤシリコン酸化膜１６０上に、素子分離絶縁膜となるシリコンリッチ酸化膜１７０を形成することにより、ＨＤＰ-ＣＶＤシリコン酸化膜１６０及びシリコンリッチ酸化膜１７０によって素子分離溝１４０を完全に埋め込む。
以下、シリコンリッチ酸化膜１７０の形成方法について具体的に説明する。まず、平均分子量が２０００〜６０００である過水素化シラザン重合体（（ＳｉＨ２ＮＨ）ｎ）を、例えばキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２Ｏ）などの溶媒に分散することにより、過水素化シラザン重合体溶液を生成する。
スピンコーティング法によって、ＨＤＰ-ＣＶＤシリコン酸化膜１６０に形成された空隙１４０Ａを埋め込むように、半導体基板１００を回転させながら、過水素化シラザン重合体溶液をＨＤＰ-ＣＶＤシリコン酸化膜１６０の表面に塗布することにより、塗布膜１７０Ａを形成する。
このように、液体である過水素化シラザン重合体溶液を塗布することにより、素子分離溝１４０のアスペクト比が高く、かつ当該素子分離溝１４０がオーバハング形状（開口部分の幅が底面より小さい形状）であっても、素子分離溝１４０内部にボイド（未充填部分）やシーム（継ぎ目状の未充填部分）が形成されることがなくなる。
なお、この場合、スピンコーティング法の条件は、例えば半導体基板１００の回転速度が１２００ｒｐｍ、回転時間が３０秒、過水素化シラザン重合体溶液の滴下量が２ｃｃ、塗布膜１７０Ａの狙い膜厚が４５０ｎｍ程度である。
そして、この塗布膜１７０Ａが形成された半導体基板１００をホットプレート上に載置した後、温度が１５０℃の不活性ガス雰囲気中で、塗布膜１７０Ａに対して３分間ベーク（加熱）する熱処理を行う。
これにより、過水素化シラザン重合体溶液中に存在するキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２０）などの溶媒を揮発させ、ポリシラザン（Polysilazane）膜１７０Ｂを形成する。なお、この場合、このポリシラザン膜１７０Ｂには、溶媒に含まれる炭素（Ｃ）や炭化水素が、不純物として数％〜十数％程度残存している。従って、このポリシラザン膜１７０Ｂは、残存する溶媒を含む、密度の低いシリコン窒化膜に近い状態にある。
続いて、ポリシラザン膜１７０Ｂに対して所定の熱処理を行うことにより、シリコンリッチ酸化膜１７０を形成する。すなわち、温度が２００〜６５０℃の減圧水蒸気雰囲気中であって、かつシリコン（半導体基板１００）の酸化量が０.７〜１.６ｎｍ程度になるような条件で、ポリシラザン膜１７０Ｂに対して酸化処理を行う。
この場合、図５に示すように、ポリシラザン膜１７０Ｂにおける酸素（Ｏ）のシリコン（Ｓｉ）に対する比率は、１.６〜１.９程度に変化する。すなわち、ポリシラザン膜１７０Ｂにおける酸素（Ｏ）のシリコン（Ｓｉ）に対する比率は、シリコン酸化（ＳｉＯ２）膜の比率２より低く、当該シリコン酸化（ＳｉＯ２）膜よりシリコンの構成比率が高い。
次に、温度が８００〜１０００℃の不活性ガス雰囲気中で、ポリシラザン膜１７０Ｂに対して熱処理（アニール）を行うことにより、緻密なシリコンリッチ酸化膜１７０を形成する。従って図６に示すように、素子分離溝１４０の下部付近には、酸素のシリコンに対する比率が２程度であるＨＤＰ-ＣＶＤシリコン酸化（ＳｉＯ２）膜１６０が埋め込まれ、素子分離溝１４０の上部付近には、酸素のシリコンに対する比率が１.８５であるシリコンリッチ酸化膜１７０が埋め込まれる。
図３に示すように、ＣＭＰ法によって、シリコン窒化膜１３０をストッパとして、ＨＤＰ-ＣＶＤシリコン酸化膜１６０及びシリコンリッチ酸化膜１７０を研磨してその表面を平坦化することにより、シリコン窒化膜１３０を露出させ、素子分離溝１４０内部にのみＨＤＰ-ＣＶＤシリコン酸化膜１６０及びシリコンリッチ酸化膜１７０を残存させる。
ＲＩＥによって、素子分離溝１４０内部に残存するＨＤＰ-ＣＶＤシリコン酸化膜１６０及びシリコンリッチ酸化膜１７０を１２０ｎｍ程度エッチバックすることにより、素子分離絶縁膜を形成する。その後、ホットリン酸を用いてシリコン窒化膜１３０を除去する。
ところで、図７に示すように、一般に、ポリシラザン膜１７０Ｂの応力は、周囲の温度が室温の場合には、酸素のシリコンに対する比率にかかわらず略一定であるが、温度が９００℃の場合には、酸素のシリコンに対する比率によっては１００ＭＰａ以上の差が生じる。
従って、図８に示すように、温度が８００〜１０００℃の不活性ガス雰囲気中で熱処理を行って、シリコンリッチ酸化膜１７０を形成した後に、素子分離溝１４０内部に残存するＨＤＰ-ＣＶＤシリコン酸化膜１６０及びシリコンリッチ酸化膜１７０をエッチバックする際、ＨＤＰ-ＣＶＤシリコン酸化膜１６０及びシリコンリッチ酸化膜１７０からなる素子分離絶縁膜の上端角部付近に、凹状の欠陥が発生する欠陥発生密度は、ポリシラザン膜１７０Ｂにおける酸素のシリコンに対する比率によって大きく変化する。この図８に示すように、欠陥発生密度は、ポリシラザン膜１７０Ｂにおける酸素のシリコンに対する比率が、１.９以下で大きく減少し、１.８以下で略０になる。
図４に示すように、電極間絶縁膜となるＯＮＯ膜１８０を形成した後、制御ゲート電極となる、リン（Ｐ）がドーピングされたポリシリコン膜１９０を形成する。そして、リソグラフィ及びＲＩＥによって、ポリシリコン膜１９０、ＯＮＯ膜１８０及びポリシリコン膜１２０に順次パターニングを行うことにより、ポリシリコン膜１２０からなる浮遊ゲート電極と、ポリシリコン膜１９０からなる制御ゲート電極とを形成する。
これ以降、図示しないソース領域及びドレイン領域を形成した後、層間絶縁膜２００、２１０及び２２０、コンタクトプラグ２３０及び２４０並びに配線２５０及び２６０などを順次形成することにより、フラッシュメモリのメモリセルトランジスタを製造する。
以上の方法により製造されたメモリセルトランジスタは、図４に示すように、半導体基板１００の表面部分において選択的に形成された素子分離溝１４０を有する。この素子分離溝１４０内には、シリコン熱酸化膜１５０を介して当該素子分離溝１４０の下部付近を埋め込み、かつその上部付近の内部表面を覆うように、ＨＤＰ-ＣＶＤシリコン酸化膜１６０が形成されている。さらに、このＨＤＰ-ＣＶＤシリコン酸化膜１６０によって素子分離溝１４０の上部付近に形成された空隙１４０Ａを埋め込むように、シリコンリッチ酸化膜１７０が形成されている。
一方、半導体基板１００のうち、素子形成領域上には、シリコン酸窒化膜１１０からなるゲート絶縁膜を介して、ポリシリコン膜１２０からなる浮遊ゲート電極が形成され、当該ポリシリコン膜１２０、ＨＤＰ-ＣＶＤシリコン酸化膜１６０及びシリコンリッチ酸化膜１７０上には、ＯＮＯ膜１８０を介して、ポリシリコン膜１９０からなる制御ゲート電極が形成されている。
このように本実施の形態によれば、半導体基板１００（シリコン基板）との熱膨張率差が小さいシリコンリッチ酸化膜１７０を素子分離溝１４０に埋め込むことにより、当該素子分離溝１４０に埋め込まれた埋め込み材に起因する応力を抑制することができ、これによりメモリセルトランジスタの閾値電圧が変動することを抑制することが可能となる。
ここで図９に、本実施の形態によって形成されたメモリセルトランジスタの閾値電圧と、比較例として、例えばポリシラザン膜に対して温度が４００℃の水蒸気雰囲気中で６０分間酸化処理を行うことにより、シリコン酸化（ＳｉＯ２）膜を形成した場合における、メモリセルトランジスタの閾値電圧とを示す。この図９に示すように、本実施の形態によれば、メモリセルトランジスタの閾値電圧が０.０７Ｖ改善されると共に、当該閾値電圧のばらつきも低減されている。
また本実施の形態によれば、素子分離溝１４０内部に残存するＨＤＰ-ＣＶＤシリコン酸化膜１６０及びシリコンリッチ酸化膜１７０をエッチバックする際、ＨＤＰ-ＣＶＤシリコン酸化膜１６０及びシリコンリッチ酸化膜１７０からなる素子分離絶縁膜の上端角部が陥没し、当該上端角部付近に凹状の欠陥が発生することがなくなる。
ところで、図１０に示すように、一般に、シリコンリッチ酸化膜は、ホッピング伝導が起こり易く、シリコン酸化（ＳｉＯ２）膜と比べて、耐圧が低いという性質を有する。しかし、本実施の形態のように、ポリシリコン膜１２０からなる浮遊ゲート電極が形成されている付近に、耐圧がよいＨＤＰ-ＣＶＤシリコン酸化膜１６０を形成すれば、一定の絶縁性を確保して耐圧を向上することができる。
但し、この図１０に示すように、シリコンリッチ酸化膜の耐圧は、当該シリコンリッチ酸化膜における酸素のシリコンに対する比率が１.８を下回ると、大きく低下する。従って、耐圧が比較的重視されるフラッシュメモリでは、シリコンリッチ酸化膜における酸素のシリコンに対する比率が１.８以上であることが望ましい。
また、図１１に示すように、一般に、シリコンリッチ酸化膜は、酸素のシリコンに対する比率を下げていくと、膜中のトラップ密度が増大し、帯電し易くなるという問題がある。このトラップ密度は、５×１０１７ｃｍ−３以下であれば許容されることができ、これにより、シリコンリッチ酸化膜における酸素のシリコンに対する比率は、１.７以上であることが望ましい。
このようにして本実施の形態によれば、トランジスタ特性のばらつきを抑制することができ、また電気特性を向上させることができる。
なお上述の第１の実施の形態は一例であって、本発明を限定するものではない。例えば、ポリシラザン膜１７０Ｂからシリコンリッチ酸化膜１７０を形成するのではなく、ＨＳＱ（Hydrogen Silises Quioxane：水素シルセスオキサン：（ＨＳｉＯ３／２）ｎ）膜や、凝縮ＣＶＤ膜からシリコンリッチ酸化膜を形成することも可能であり、要は、成膜時に流動性を有する膜からシリコンリッチ酸化膜を形成すれば良い。
（２）第２の実施の形態
図１２〜図１５に、本発明の第２の実施の形態によるフラッシュメモリのメモリセルトランジスタの製造方法を示す。本実施の形態の場合、半導体基板上にゲート絶縁膜を介して浮遊ゲート電極となるポリシリコン膜を形成した後に、素子分離溝を形成する。そして、この素子分離溝に、ライナー膜として、一様な膜厚を有するＣＶＤシリコン酸化（ＳｉＯ２）膜を当該素子分離溝の内部表面を覆うように形成した後、シリコン酸化（ＳｉＯ２）膜よりシリコンの構成比率が高いシリコンリッチ酸化膜、及びＨＤＰ-ＣＶＤシリコン酸化膜を順次埋め込む。なお、第１の実施の形態の図１における工程は、第２の実施の形態と同一であるため、説明を省略する。
図１２〜図１５に、本発明の第２の実施の形態によるフラッシュメモリのメモリセルトランジスタの製造方法を示す。本実施の形態の場合、半導体基板上にゲート絶縁膜を介して浮遊ゲート電極となるポリシリコン膜を形成した後に、素子分離溝を形成する。そして、この素子分離溝に、ライナー膜として、一様な膜厚を有するＣＶＤシリコン酸化（ＳｉＯ２）膜を当該素子分離溝の内部表面を覆うように形成した後、シリコン酸化（ＳｉＯ２）膜よりシリコンの構成比率が高いシリコンリッチ酸化膜、及びＨＤＰ-ＣＶＤシリコン酸化膜を順次埋め込む。なお、第１の実施の形態の図１における工程は、第２の実施の形態と同一であるため、説明を省略する。
図１２に示すように、ＬＰＣＶＤ法によって、シリコン窒化膜１３０及びシリコン熱酸化膜１５０上に、素子分離溝１４０の内部表面を覆うように、一様な膜厚を有するＣＶＤシリコン酸化膜３００を２５ｎｍ程度形成する。
図１３に示すように、素子分離溝１４０を埋め込むように、ＣＶＤシリコン酸化膜３００上に、素子分離絶縁膜となるシリコンリッチ酸化膜３１０を形成する。以下、シリコンリッチ酸化膜３１０の形成方法について説明するが、第１の実施の形態と同一の部分については説明を省略する。
スピンコーティング法によって、素子分離溝１４０を埋め込むように、半導体基板１００を回転させながら、過水素化シラザン重合体溶液をＣＶＤシリコン酸化膜３００の表面に塗布することにより、塗布膜３１０Ａを形成する。
なお、この場合、スピンコーティング法の条件は、例えば半導体基板１００の回転速度が７００ｒｐｍ、回転時間が３０秒、過水素化シラザン重合体溶液の滴下量が２ｃｃ、塗布膜３１０Ａの狙い膜厚が７００ｎｍ程度である。
そして、この塗布膜３１０Ａが形成された半導体基板１００をホットプレート上に載置した後、温度が１５０℃の不活性ガス雰囲気中で、塗布膜３１０Ａに対して３分間ベーク（加熱）する熱処理を行う。
これにより、過水素化シラザン重合体溶液中に存在するキシレン（Ｃ６Ｈ４（ＣＨ３）２）やジブチルエーテル（（Ｃ４Ｈ９）２Ｏ）などの溶媒を揮発させ、ポリシラザン（Polysilazane）膜３１０Ｂを形成する。
続いて、ポリシラザン膜３１０Ｂに対して所定の熱処理を行うことにより、シリコンリッチ酸化膜３１０を形成する。すなわち、温度が３００℃の減圧水蒸気雰囲気中であって、かつシリコン（半導体基板１００）の酸化量が０.８ｎｍ程度になるような条件で、ポリシラザン膜３１０Ｂに対して酸化処理を行う。この場合、ポリシラザン膜３１０Ｂにおける酸素のシリコンに対する比率は、１.７５程度に変化する。
図１３に示すように、ＣＭＰ法によって、シリコン窒化膜１３０をストッパとして、シリコンリッチ酸化膜３１０を研磨してその表面を平坦化することにより、シリコン窒化膜１３０を露出させ、素子分離溝１４０内部にのみシリコンリッチ酸化膜３１０を残存させる。
ウエットエッチング又はＲＩＥによって、素子分離溝１４０内部に残存するシリコンリッチ酸化膜３１０を１７０ｎｍ程度エッチバックし、その際、ＣＶＤシリコン酸化膜３００もエッチバックする。なお、この場合、素子分離溝１４０の上部付近には空隙１４０Ｂが形成される。
続いて、この空隙１４０Ｂを埋め込むように、全面にＨＤＰ-ＣＶＤシリコン酸化膜３２０を５００ｎｍ程度形成することにより、ＣＶＤシリコン酸化膜３００、シリコンリッチ酸化膜３１０及びＨＤＰ-ＣＶＤシリコン酸化膜３２０によって素子分離溝１４０を完全に埋め込む。
この場合、図１６に示すように、素子分離溝１４０の下部付近には、酸素のシリコンに対する比率が１.７５であるシリコンリッチ酸化膜３１０が埋め込まれ、素子分離溝１４０の上部付近には、酸素のシリコンに対する比率が２程度であるＨＤＰ-ＣＶＤシリコン酸化（ＳｉＯ２）膜３２０が埋め込まれる。
図１４に示すように、ＣＭＰ法によって、シリコン窒化膜１３０をストッパとして、ＨＤＰ-ＣＶＤシリコン酸化膜３２０を研磨してその表面を平坦化することにより、シリコン窒化膜１３０を露出させ、素子分離溝１４０内部にのみＨＤＰ-ＣＶＤシリコン酸化膜３２０を残存させる。その後、ホットリン酸を用いてシリコン窒化膜１３０を除去する。
さらに、ＲＩＥによって、ＨＤＰ-ＣＶＤシリコン酸化膜３２０を１２０ｎｍ程度エッチバックすることにより、素子分離絶縁膜を形成する。
図１５に示すように、これ以降、第１の実施の形態と同様の工程を実行することにより、フラッシュメモリのメモリセルトランジスタを製造する。
図１５に示すように、これ以降、第１の実施の形態と同様の工程を実行することにより、フラッシュメモリのメモリセルトランジスタを製造する。
以上の方法により製造されたメモリセルトランジスタは、図１５に示すように、半導体基板１００の表面部分において選択的に形成された素子分離溝１４０を有する。この素子分離溝１４０内には、シリコン熱酸化膜１５０を介して当該素子分離溝１４０の下部付近を覆うように、ＣＶＤシリコン酸化膜３００が形成され、当該ＣＶＤシリコン酸化膜３００で覆われた素子分離溝１４０の下部付近を埋め込むように、シリコンリッチ酸化膜３１０が形成されている。
さらに、ＣＶＤシリコン酸化膜３００及びシリコンリッチ酸化膜３１０によって素子分離溝１４０の上部付近に形成された空隙１４０Ｂを埋め込むように、ＨＤＰ-ＣＶＤシリコン酸化膜３２０が形成されている。なお、半導体基板１００のうち、素子形成領域は、第１の実施の形態と同様に形成されているため、説明を省略する。
このように本実施の形態によれば、第１の実施の形態と同様に、半導体基板１００（シリコン基板）との熱膨張率差が小さいシリコンリッチ酸化膜３１０を素子分離溝１４０に埋め込むことにより、当該素子分離溝１４０に埋め込まれた埋め込み材に起因する応力を抑制することができ、これによりメモリセルトランジスタの閾値電圧が変動することを抑制することが可能となる。
ここで図１７に、本実施の形態によって形成されたメモリセルトランジスタの閾値電圧と、比較例として、例えばポリシラザン膜に対して温度が４００℃の水蒸気雰囲気中で６０分間酸化処理を行うことにより、シリコン酸化（ＳｉＯ２）膜を形成した場合における、メモリセルトランジスタの閾値電圧とを示す。この図１７に示すように、本実施の形態によれば、メモリセルトランジスタの閾値電圧が０.０３Ｖ改善されると共に、当該閾値電圧のばらつきも低減されている。
また、本実施の形態のシリコンリッチ酸化膜３１０は、エッチバックを行い易くするため、第１の実施の形態のシリコンリッチ酸化膜１７０より、シリコンの構成比率が高く、従って耐圧が低い。しかし、本実施の形態のように、一様な膜厚のＣＶＤシリコン酸化膜３００でシリコンリッチ酸化膜３１０を包むようにし、かつ最も電圧が印加される、ポリシリコン膜１２０からなる浮遊ゲート電極が形成されている付近に、耐圧がよいＨＤＰ-ＣＶＤシリコン酸化膜３２０を形成すれば、一定の絶縁性を確保して耐圧を向上することができる。
因みに、素子分離溝１４０の下部付近にシリコンリッチ酸化膜３１０を埋め込み、素子分離溝１４０の上部付近にＨＤＰ-ＣＶＤシリコン酸化膜３２０を埋め込むことにより、素子分離溝１４０に埋め込まれた埋め込み材の上部がウエットエッチングに何度も曝される場合でも、当該埋め込み材の後退や、これに伴う素子形成領域の端部に対する電界集中を抑制することができる。
このようにして本実施の形態によれば、トランジスタ特性のばらつきを抑制することができ、また電気特性を向上させることができる。
なお上述の第２の実施の形態は一例であって、本発明を限定するものではない。例えば、ポリシラザン膜３１０Ｂからシリコンリッチ酸化膜３１０を形成するのではなく、ＨＳＱ膜や、凝縮ＣＶＤ膜からシリコンリッチ酸化膜を形成することも可能であり、要は、成膜時に流動性を有する膜からシリコンリッチ酸化膜を形成すれば良い。
ここで、一例として、ＨＳＱ膜からシリコンリッチ酸化膜を形成する方法について説明する。まず、平均分子量が４０００であるＨＳＱ（（ＨＳｉＯ３／２）ｎ）を、例えばキシレンやシロキサンなどに分散し、得られた溶液をスピンコーティング法によって塗布することにより、塗布膜を形成する。
なお、この場合、スピンコーティング法の条件は、例えば半導体基板１００の回転速度が４０００ｒｐｍ、回転時間が３０秒、ＨＳＱ溶液の滴下量が２ｃｃ、塗布膜の狙い膜厚が５５０ｎｍ程度である。
そして、この塗布膜が形成された半導体基板１００をホットプレート上に載置した後、温度が１００〜３５０℃の不活性ガス雰囲気中で、塗布膜に対して１分間ベーク（加熱）する熱処理を行うことにより、ＨＳＱ溶液中の溶媒を揮発させる。
続いて、２５０℃の水蒸気雰囲気中で３０分間、さらに３５０℃の水蒸気雰囲気中で３０分間加熱し、シリコンの酸化量が０.９ｎｍ程度になるような条件で、酸化処理を行うことにより、酸素のシリコンに対する比率が１.７６であるシリコンリッチ酸化膜を形成する。
（３）第３の実施の形態
図１８〜図２０に、本発明の第３の実施の形態によるトランジスタの製造方法を示す。本実施の形態の場合、半導体基板の表面部分に素子分離溝を形成した後、当該素子分離溝に、シリコンリッチ酸化膜及びＨＤＰ-ＣＶＤシリコン酸化膜を順次埋め込む。因みに、本実施の形態によるトランジスタは、主にロジック素子に適用される。
図１８〜図２０に、本発明の第３の実施の形態によるトランジスタの製造方法を示す。本実施の形態の場合、半導体基板の表面部分に素子分離溝を形成した後、当該素子分離溝に、シリコンリッチ酸化膜及びＨＤＰ-ＣＶＤシリコン酸化膜を順次埋め込む。因みに、本実施の形態によるトランジスタは、主にロジック素子に適用される。
図１８に示すように、半導体基板４００上にシリコン酸化（ＳｉＯ２）膜４１０を２ｎｍ程度形成した後、ＣＶＤ法によって、後に行われるＣＭＰ法による研磨のストッパとなるシリコン窒化（ＳｉＮ）膜４２０を７５ｎｍ程度形成する。
ＣＶＤ法によって、シリコン窒化膜４２０の全面に、ＣＶＤシリコン酸化膜（図示せず）を形成する。このＣＶＤシリコン酸化膜上に、フォトレジスト（図示せず）を塗布し、露光及び現像を行うことにより、レジストマスク（図示せず）を形成する。
このレジストマスクをマスクとして、ＲＩＥによって、ＣＶＤシリコン酸化膜にパターニングを行うことにより、ハードマスクを形成する。その後、アッシャーと、硫酸過酸化水素水混合液によるエッチングとによって、レジストマスクを除去する。
このハードマスクをマスクとして、ＲＩＥによって、シリコン窒化膜４２０及びシリコン酸化膜４１０に順次パターニングを行う。さらにハードマスクをマスクとして、半導体基板４００にエッチングを行うことにより、半導体基板４００の表面からの深さが２５０ｎｍ程度の素子分離溝４３０を形成する。
フッ酸蒸気によって、ハードマスクを除去した後、ホットリン酸中でシリコン窒化膜４２０を、図中横方向に１５ｎｍ程度エッチングする。そして、熱酸化法によって、素子分離溝４３０の内部表面にシリコン熱酸化膜４４０を３ｎｍ程度形成する。
図１９に示すように、この素子分離溝４３０を埋め込むように、シリコン熱酸化膜４４０及びシリコン窒化膜４２０上に、素子分離絶縁膜となるシリコンリッチ酸化膜４５０を形成する。以下、このシリコンリッチ酸化膜４５０の形成方法について具体的に説明する。
まず、真空チャンバ中で半導体基板４００を０℃に冷却し、シラン及び過酸化水素を導入することにより、シリコン熱酸化膜４４０及びシリコン窒化膜４２０上に、高い流動性を有する凝縮ＣＶＤ膜４５０Ａを形成することにより、素子分離溝４３０を当該凝縮ＣＶＤ膜４５０Ａによって埋め込む。
続いて、凝縮ＣＶＤ膜４５０Ａに対して所定の熱処理を行うことにより、シリコンリッチ酸化膜４５０を形成する。すなわち、温度が２００〜６５０℃の減圧水蒸気雰囲気中であって、かつシリコン（半導体基板４００）の酸化量が０.７〜１.７ｎｍ程度になるような条件で、凝縮ＣＶＤ膜４５０Ａに対して酸化処理を行う。これにより、酸素のシリコンに対する比率が２より低いシリコンリッチ酸化膜４５０を形成する。
本実施の形態の場合、温度が４００℃の減圧水蒸気雰囲気中であって、かつシリコンの酸化量が１.１ｎｍ程度になるような条件で、酸化処理を行うことにより、酸素のシリコンに対する比率が１.８１のシリコンリッチ酸化膜４５０を形成する。
この場合、図２１に示すように、シリコンリッチ酸化膜４５０における酸素のシリコンに対する比率を１.９以下にすれば、シリコンリッチ酸化膜４５０に起因する応力を低減することができる。
図１９に戻って、ＣＭＰ法によって、シリコン窒化膜４２０をストッパとして、シリコンリッチ酸化膜４５０を研磨してその表面を平坦化することにより、シリコン窒化膜４２０を露出させ、素子分離溝４３０内部にのみシリコンリッチ酸化膜４５０を残存させる。
ウエットエッチング又はＲＩＥによって、素子分離溝４３０内部に残存するシリコンリッチ酸化膜４５０を１３０ｎｍ程度エッチバックする。なお、この場合、素子分離溝４３０の上部付近には空隙４３０Ａが形成される。
続いて、この空隙４３０Ａを埋め込むように、全面にＨＤＰ-ＣＶＤシリコン酸化膜４６０を５００ｎｍ程度形成することにより、シリコンリッチ酸化膜４５０及びＨＤＰ-ＣＶＤシリコン酸化膜４６０によって素子分離溝４３０を完全に埋め込む。
この場合、図２２に示すように、素子分離溝４３０の下部付近には、酸素のシリコンに対する比率が１.８３であるシリコンリッチ酸化膜４５０が埋め込まれ、素子分離溝４３０の上部付近には、酸素のシリコンに対する比率が２程度であるＨＤＰ-ＣＶＤシリコン酸化膜４６０が埋め込まれる。
図２０に示すように、ＣＭＰ法によって、シリコン窒化膜４２０をストッパとして、ＨＤＰ-ＣＶＤシリコン酸化膜４６０を研磨してその表面を平坦化することにより、シリコン窒化膜４２０を露出させ、素子分離溝４３０内部にのみＨＤＰ-ＣＶＤシリコン酸化膜４６０を残存させる。その後、ホットリン酸を用いてシリコン窒化膜４２０を除去する。
さらに、ＲＩＥによって、シリコン酸化膜４１０及びＨＤＰ-ＣＶＤシリコン酸化膜４６０にエッチングを行うことにより、素子分離絶縁膜を形成する。
次に、ゲート絶縁膜となるシリコン熱酸窒化膜４７０、ゲート電極となるポリシリコン膜４８０を形成し、リソグラフィ及びＲＩＥによって、パターニングを行った後、ソース領域４９０及びドレイン領域５００を形成することにより、トランジスタを形成する。これ以降、層間絶縁膜５１０〜５５０、コンタクトプラグ５６０〜５９０、配線６００〜６３０を順次形成することにより、多層配線を形成する。
次に、ゲート絶縁膜となるシリコン熱酸窒化膜４７０、ゲート電極となるポリシリコン膜４８０を形成し、リソグラフィ及びＲＩＥによって、パターニングを行った後、ソース領域４９０及びドレイン領域５００を形成することにより、トランジスタを形成する。これ以降、層間絶縁膜５１０〜５５０、コンタクトプラグ５６０〜５９０、配線６００〜６３０を順次形成することにより、多層配線を形成する。
以上の方法により製造されたメモリセルトランジスタは、図２０に示すように、半導体基板４００の表面部分において選択的に形成された素子分離溝４３０を有する。この素子分離溝４３０内には、シリコン熱酸化膜４４０を介して当該素子分離溝４３０の下部付近を埋め込むように、シリコンリッチ酸化膜４５０が形成されている。
さらに、シリコンリッチ酸化膜４５０によって素子分離溝４３０の上部付近に形成された空隙４３０Ａを埋め込むように、ＨＤＰ-ＣＶＤシリコン酸化膜４６０が形成されている。
一方、半導体基板４００のうち、素子形成領域上には、シリコン酸酸窒化膜４７０からなるゲート絶縁膜を介して、ポリシリコン膜４８０からなるゲート電極が形成され、また半導体基板４００の表面部分には、ソース領域４９０及びドレイン領域５００が形成されている。
このように本実施の形態によれば、第１の実施の形態と同様に、半導体基板１００（シリコン基板）との熱膨張率差が小さいシリコンリッチ酸化膜４５０を素子分離溝４３０に埋め込むことにより、当該素子分離溝４３０に埋め込まれた埋め込み材に起因する応力を抑制することができ、これによりトランジスタの閾値電圧が変動することを抑制することが可能となる。
ここで図２３に、本実施の形態によって形成されたトランジスタの閾値電圧と、比較例として、例えばポリシラザン膜に対して温度が４００℃の水蒸気雰囲気中で６０分間酸化処理を行うことにより、シリコン酸化（ＳｉＯ２）膜を形成した場合における、トランジスタの閾値電圧とを示す。この図２３に示すように、本実施の形態によれば、トランジスタの閾値電圧のばらつきが、略半分に低減されている。
また、本実施の形態のシリコンリッチ酸化膜４５０は、エッチバックを行い易くするため、第１の実施の形態のシリコンリッチ酸化膜１７０より、シリコンの構成比率が高く、従って耐圧が低い。しかし、本実施の形態によるトランジスタは、主にロジック素子に適用され、この場合、一定の絶縁性を確保して耐圧を向上することができる。
因みに、第２の実施の形態と同様に、素子分離溝４３０の下部付近にシリコンリッチ酸化膜４５０を埋め込み、素子分離溝４３０の上部付近にＨＤＰ-ＣＶＤシリコン酸化膜４６０を埋め込むことにより、素子分離溝４３０に埋め込まれた埋め込み材の上部がウエットエッチングに何度も曝される場合でも、当該埋め込み材の後退や、これに伴う素子形成領域の端部に対する電界集中を抑制することができる。
このようにして本実施の形態によれば、トランジスタ特性のばらつきを抑制することができ、また電気特性を向上させることができる。
なお上述の第３の実施の形態は一例であって、本発明を限定するものではない。例えば、凝縮ＣＶＤ膜４５０Ａからシリコンリッチ酸化膜４５０を形成するのではなく、ポリシラザン膜やＨＳＱ膜からシリコンリッチ酸化膜を形成することも可能であり、要は、成膜時に流動性を有する膜からシリコンリッチ酸化膜を形成すれば良い。
１００、４００ 半導体基板
１２０、１９０、４８０ ポリシリコン膜
１３０、４２０ シリコン窒化膜
１４０、４３０ 素子分離溝
１６０、３２０４６０ ＨＤＰ-ＣＶＤシリコン酸化膜
１７０、３１０、４５０ シリコンリッチ酸化膜
１８０ ＯＮＯ膜
３００ ＣＶＤシリコン酸化膜
１２０、１９０、４８０ ポリシリコン膜
１３０、４２０ シリコン窒化膜
１４０、４３０ 素子分離溝
１６０、３２０４６０ ＨＤＰ-ＣＶＤシリコン酸化膜
１７０、３１０、４５０ シリコンリッチ酸化膜
１８０ ＯＮＯ膜
３００ ＣＶＤシリコン酸化膜
Claims (5)
- 半導体基板の表面部分のうち、所望の領域を除去することにより、溝を形成するステップと、
前記溝の下部付近を埋め込み、かつ前記溝の上部付近の内部表面を覆うように、第１の膜を形成するステップと、
前記第１の膜によって前記溝の上部付近に形成された空隙を埋め込むように、前記第１の膜上に、成膜時に流動性を有する流動性膜を形成するステップと、
前記流動性膜に対して酸化処理を行うことにより、前記第１の膜よりシリコンの構成比率が高い第２の膜を形成するステップと、
前記第１及び第２の膜にエッチングを行うことにより、所定量除去するステップと
を備えることを特徴とする半導体装置の製造方法。 - 半導体基板の表面部分のうち、所望の領域を除去することにより、溝を形成するステップと、
前記溝を埋め込むように、成膜時に流動性を有する流動性膜を形成するステップと、
前記流動性膜に対して酸化処理を行うことにより、第１の膜を形成するステップと、
前記第１の膜にエッチングを行って、所定量除去することにより、前記溝の上部に空隙を形成するステップと
前記空隙を埋め込むように、前記第１の膜よりシリコンの構成比率が低い第２の膜を形成するステップと、
前記第２の膜にエッチングを行うことにより、所定量除去するステップと
を備えることを特徴とする半導体装置の製造方法。 - 半導体基板の表面部分において選択的に形成された溝と、
前記溝を埋め込むように形成され、酸素のシリコンに対する比率が２より低くなるように形成されたシリコン酸化膜を少なくとも１つ含む複数の膜と
を備えることを特徴とする半導体装置。 - 前記シリコン酸化膜は、酸素のシリコンに対する比率が１.７〜１.９になるように形成されていることを特徴とする請求項３記載の半導体装置。
- 前記複数の膜は、少なくとも、前記シリコン酸化膜と、前記シリコン酸化膜よりシリコンの構成比率が低い絶縁膜とからなることを特徴とする請求項３記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005336773A JP2007142311A (ja) | 2005-11-22 | 2005-11-22 | 半導体装置及びその製造方法 |
| US11/387,854 US7682927B2 (en) | 2005-03-25 | 2006-03-24 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005336773A JP2007142311A (ja) | 2005-11-22 | 2005-11-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007142311A true JP2007142311A (ja) | 2007-06-07 |
Family
ID=38204786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005336773A Pending JP2007142311A (ja) | 2005-03-25 | 2005-11-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007142311A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100121437A (ko) | 2009-05-08 | 2010-11-17 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2011192866A (ja) * | 2010-03-16 | 2011-09-29 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304205A (ja) * | 1992-04-27 | 1993-11-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002100670A (ja) * | 2000-09-22 | 2002-04-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2004363595A (ja) * | 2003-06-03 | 2004-12-24 | Internatl Business Mach Corp <Ibm> | ポリシラザンをベースとする材料による高アスペクト比の分離構造体の充填 |
| JP2006156471A (ja) * | 2004-11-25 | 2006-06-15 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
2005
- 2005-11-22 JP JP2005336773A patent/JP2007142311A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05304205A (ja) * | 1992-04-27 | 1993-11-16 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2002100670A (ja) * | 2000-09-22 | 2002-04-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP2004363595A (ja) * | 2003-06-03 | 2004-12-24 | Internatl Business Mach Corp <Ibm> | ポリシラザンをベースとする材料による高アスペクト比の分離構造体の充填 |
| JP2006156471A (ja) * | 2004-11-25 | 2006-06-15 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100121437A (ko) | 2009-05-08 | 2010-11-17 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| US8384187B2 (en) | 2009-05-08 | 2013-02-26 | Renesas Electronics Corporation | Semiconductor device with shallow trench isolation |
| US9029237B2 (en) | 2009-05-08 | 2015-05-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2011192866A (ja) * | 2010-03-16 | 2011-09-29 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US8309958B2 (en) | 2010-03-16 | 2012-11-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7682927B2 (en) | Method of manufacturing semiconductor device | |
| JP4984558B2 (ja) | 半導体装置の製造方法 | |
| JP2008103645A (ja) | 半導体装置の製造方法 | |
| US7105397B2 (en) | Semiconductor device and method of fabricating the same | |
| KR100757125B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2006269789A (ja) | 半導体装置及びその製造方法 | |
| US6699799B2 (en) | Method of forming a semiconductor device | |
| JP2006222220A (ja) | 半導体装置の製造方法 | |
| JP2010263129A (ja) | 半導体装置およびその製造方法 | |
| JP2009164555A (ja) | 半導体メモリ素子の素子分離膜形成方法 | |
| JP2009099909A (ja) | 半導体装置の製造方法 | |
| JP2008177277A (ja) | フラッシュメモリ及びフラッシュメモリの製造方法 | |
| JP2010263104A (ja) | 半導体装置及びその製造方法 | |
| JP4331133B2 (ja) | 半導体装置の製造方法 | |
| JP2007142311A (ja) | 半導体装置及びその製造方法 | |
| JP2009076638A (ja) | 半導体装置の製造方法 | |
| KR20070053842A (ko) | 반도체소자의 트랜치 아이솔레이션 형성방법 | |
| KR20060036948A (ko) | 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법 | |
| KR20090026514A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100564561B1 (ko) | 보이드 없는 반도체 소자의 트렌치 소자 분리 방법 | |
| JP2007134559A (ja) | 半導体装置およびその製造方法 | |
| JP2004152851A (ja) | 半導体装置の製造方法 | |
| JP2004193205A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100891424B1 (ko) | 플래시 메모리 소자 및 이의 형성 방법 | |
| JP2011035181A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120323 |