JP2002100670A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2002100670A JP2002100670A JP2000288814A JP2000288814A JP2002100670A JP 2002100670 A JP2002100670 A JP 2002100670A JP 2000288814 A JP2000288814 A JP 2000288814A JP 2000288814 A JP2000288814 A JP 2000288814A JP 2002100670 A JP2002100670 A JP 2002100670A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- oxide film
- silicon oxide
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 この発明は、良好な溝素子分離構造を得て、
信頼性の高い半導体装置及びその製造方法を提供するこ
とをその目的とする。 【解決手段】 シリコン基板１に選択的に形成された溝
４に絶縁膜を埋めこんだ素子分離部を有する半導体装置
において、溝４の内面側に熱酸化によるシリコン酸化膜
５を形成した後に、シリコン酸窒化膜６を堆積させ、こ
のシリコン窒化膜６上に高密度プラズマＣＶＤ法により
シリコン酸化膜７を堆積させて溝４を埋め込む。
信頼性の高い半導体装置及びその製造方法を提供するこ
とをその目的とする。 【解決手段】 シリコン基板１に選択的に形成された溝
４に絶縁膜を埋めこんだ素子分離部を有する半導体装置
において、溝４の内面側に熱酸化によるシリコン酸化膜
５を形成した後に、シリコン酸窒化膜６を堆積させ、こ
のシリコン窒化膜６上に高密度プラズマＣＶＤ法により
シリコン酸化膜７を堆積させて溝４を埋め込む。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に係り、詳しくは半導体装置の素子分離方
法に関するものであり、特に従来の選択酸化法（ＬＯＣ
ＯＳ法）に代わる溝分離法（Ｓｈａｌｌｏｗ Ｔｒｅｎ
ｃｈ Ｉｓｏｌａｔｉｏｎ法：以下ＳＴＩ法という）に
関するものである。
その製造方法に係り、詳しくは半導体装置の素子分離方
法に関するものであり、特に従来の選択酸化法（ＬＯＣ
ＯＳ法）に代わる溝分離法（Ｓｈａｌｌｏｗ Ｔｒｅｎ
ｃｈ Ｉｓｏｌａｔｉｏｎ法：以下ＳＴＩ法という）に
関するものである。
【０００２】
【従来の技術】近年、半導体装置の高密度化、高集積化
にともなって、素子の微細化が進められている。素子を
微細化し高密度・高集積化するためには、素子自体の微
細化と同時に素子分離領域の微細化が重要になってきて
いる。
にともなって、素子の微細化が進められている。素子を
微細化し高密度・高集積化するためには、素子自体の微
細化と同時に素子分離領域の微細化が重要になってきて
いる。
【０００３】従来の素子分離技術にはＬＯＣＯＳ法が用
いられてきた。ＬＯＣＯＳ法を用いると、リソグラフィ
及びエッチングによる加工限界の微細なパターンを形成
しても、横方向への酸化が進み、素子分離領域の幅が広
がってしまうという点と、微細な分離領域を形成する
と、酸化が進まず素子分離が不完全になるという問題が
生じてきている。以上のように、ＬＯＣＯＳ法による素
子分離では、分離幅を小さくすることが限界になりつつ
ある。また、素子分離部分の凹凸により、凹凸部分での
微細なパターン加工が困難に成りつつある。これらの問
題点から、新しい素子分離技術が模索されており、最近
では、ＬＯＣＯＳ法に代わってＳＴＩ法による素子分離
技術が検討されている。
いられてきた。ＬＯＣＯＳ法を用いると、リソグラフィ
及びエッチングによる加工限界の微細なパターンを形成
しても、横方向への酸化が進み、素子分離領域の幅が広
がってしまうという点と、微細な分離領域を形成する
と、酸化が進まず素子分離が不完全になるという問題が
生じてきている。以上のように、ＬＯＣＯＳ法による素
子分離では、分離幅を小さくすることが限界になりつつ
ある。また、素子分離部分の凹凸により、凹凸部分での
微細なパターン加工が困難に成りつつある。これらの問
題点から、新しい素子分離技術が模索されており、最近
では、ＬＯＣＯＳ法に代わってＳＴＩ法による素子分離
技術が検討されている。
【０００４】例えば、特開平９−８１１８号公報に開示
されているＳＴＩ法を図４（ａ）ないし図４（ｃ）に基
づいて説明する。
されているＳＴＩ法を図４（ａ）ないし図４（ｃ）に基
づいて説明する。
【０００５】（１）半導体基板５１上に、パッド酸化膜
としてのシリコン酸化膜５２、シリコン窒化膜５３、ポ
リシリコン膜５４及びシリコン酸化膜５５を順次形成し
た後、リソグラフィ工程により、これらの膜から半導体
基板５１にかけて溝５６を形成する（図４（ａ）参
照）。
としてのシリコン酸化膜５２、シリコン窒化膜５３、ポ
リシリコン膜５４及びシリコン酸化膜５５を順次形成し
た後、リソグラフィ工程により、これらの膜から半導体
基板５１にかけて溝５６を形成する（図４（ａ）参
照）。
【０００６】（２）溝５６内及び基板５１上に、素子分
離用絶縁膜としてのＢＰＳＧ膜５７を堆積した後、ＢＰ
ＳＧ膜５７を熱処理してリフローさせ、ＢＰＳＧ膜５７
の表面を平坦化する（図４（ｂ）参照）。
離用絶縁膜としてのＢＰＳＧ膜５７を堆積した後、ＢＰ
ＳＧ膜５７を熱処理してリフローさせ、ＢＰＳＧ膜５７
の表面を平坦化する（図４（ｂ）参照）。
【０００７】（３）ＢＰＳＧ膜５７、シリコン酸化膜５
５、ポリシリコン膜５４及びシリコン窒化膜５３を順次
エッチバックして、最終的に半導体基板５１の溝５６に
ＢＰＳＧ膜（素子分離用絶縁膜）５７を埋め込む（図４
（ｃ）参照）。
５、ポリシリコン膜５４及びシリコン窒化膜５３を順次
エッチバックして、最終的に半導体基板５１の溝５６に
ＢＰＳＧ膜（素子分離用絶縁膜）５７を埋め込む（図４
（ｃ）参照）。
【０００８】このＳＴＩ法による素子分離膜の形成方法
は、上記のように、半導体基板５１上に溝５６を形成
し、その内部に絶縁物を埋めこむ工程を経る。ＳＴＩ法
における最小素子分離幅は、リソグラフィやエッチング
の加工限界と同じ程度まで微細化が可能となる。
は、上記のように、半導体基板５１上に溝５６を形成
し、その内部に絶縁物を埋めこむ工程を経る。ＳＴＩ法
における最小素子分離幅は、リソグラフィやエッチング
の加工限界と同じ程度まで微細化が可能となる。
【０００９】
【発明が解決しようとする課題】上記した例にあって
は、溝５６によって区画された素子形成領域上にシリコ
ン酸化膜５２が残っているが、このシリコン酸化膜５２
は、シリコン窒化膜５３の除去の際に用いられた薬液の
ために表面が荒れていると共にイオン注入等によりダメ
ージが加えられるため、絶縁膜としての特性が悪く、例
えば、これをＭＯＳトランジスタのゲート絶縁膜として
そのまま用いることはできない。
は、溝５６によって区画された素子形成領域上にシリコ
ン酸化膜５２が残っているが、このシリコン酸化膜５２
は、シリコン窒化膜５３の除去の際に用いられた薬液の
ために表面が荒れていると共にイオン注入等によりダメ
ージが加えられるため、絶縁膜としての特性が悪く、例
えば、これをＭＯＳトランジスタのゲート絶縁膜として
そのまま用いることはできない。
【００１０】そこで、通常は、一旦、シリコン酸化膜５
２をウェットエッチングで除去した後、基板表面を熱酸
化することにより、特性の良好な熱酸化膜を形成するよ
うにしている。
２をウェットエッチングで除去した後、基板表面を熱酸
化することにより、特性の良好な熱酸化膜を形成するよ
うにしている。
【００１１】従来、パッド酸化膜５２はシリコン基板５
１を熱酸化したシリコン酸化膜が用いられていた。基板
５１を熱酸化して形成したシリコン酸化膜は緻密な膜で
ある。ところで、パッド酸化膜５２の除去を行う際、酸
化膜の均一性とエッチングの均一性を考慮して、両方の
ばらつきを吸収できる程度のオーバーエッチを行ってい
た。素子分離領域に埋めこんだ酸化膜としてのＢＰＳＧ
膜５７は、パッド酸化膜５２よりもエッチングレートが
速いため、パッド酸化膜を除去する際、大きくエッチン
グされ、特にシリコン酸化膜５２が無くなってから以
降、側方から等方的にエッチングされる。その結果、図
５に示す通り、素子分離用絶縁膜５７の上端部が浸食さ
れて、基板５１の表面から溝５６内にかけて凹部５８が
形成され、素子分離絶縁膜５７のエッジ部Ａが活性領域
のシリコン面より下がってしまい、その結果、以下の通
りの問題が生じる。
１を熱酸化したシリコン酸化膜が用いられていた。基板
５１を熱酸化して形成したシリコン酸化膜は緻密な膜で
ある。ところで、パッド酸化膜５２の除去を行う際、酸
化膜の均一性とエッチングの均一性を考慮して、両方の
ばらつきを吸収できる程度のオーバーエッチを行ってい
た。素子分離領域に埋めこんだ酸化膜としてのＢＰＳＧ
膜５７は、パッド酸化膜５２よりもエッチングレートが
速いため、パッド酸化膜を除去する際、大きくエッチン
グされ、特にシリコン酸化膜５２が無くなってから以
降、側方から等方的にエッチングされる。その結果、図
５に示す通り、素子分離用絶縁膜５７の上端部が浸食さ
れて、基板５１の表面から溝５６内にかけて凹部５８が
形成され、素子分離絶縁膜５７のエッジ部Ａが活性領域
のシリコン面より下がってしまい、その結果、以下の通
りの問題が生じる。
【００１２】（１）シリコン酸化膜５２の除去後に形成
されるゲート絶縁膜５９が、このエッジ部Ａにおいて均
一な酸化が起こらないためにその部分の酸化膜が薄くな
り、ゲート絶縁膜の耐圧不良の原因となる。
されるゲート絶縁膜５９が、このエッジ部Ａにおいて均
一な酸化が起こらないためにその部分の酸化膜が薄くな
り、ゲート絶縁膜の耐圧不良の原因となる。
【００１３】（２）ゲート電極６０が素子分離用絶縁膜
５７の上部にまで跨る構造のＭＯＳトランジスタを形成
した場合、前記エッジ部Ａにおいて電界が集中し、トラ
ンジスタのオフリーク特性及び狭チャネル特性が悪化す
る。
５７の上部にまで跨る構造のＭＯＳトランジスタを形成
した場合、前記エッジ部Ａにおいて電界が集中し、トラ
ンジスタのオフリーク特性及び狭チャネル特性が悪化す
る。
【００１４】この発明は、上述した従来の問題点を解消
するためになされたものにして、良好な溝素子分離構造
を得て、信頼性の高い半導体装置及びその製造方法を提
供することをその目的とする。
するためになされたものにして、良好な溝素子分離構造
を得て、信頼性の高い半導体装置及びその製造方法を提
供することをその目的とする。
【００１５】
【課題を解決するための手段】この発明は、上記目的を
達成するため、半導体基板に選択的に形成された溝に絶
縁膜を埋めこんだ素子分離部を有する半導体装置におい
て、前記溝内面側に熱酸化によるシリコン酸化膜が形成
され、このシリコン酸化膜の内側の溝がエッチングレー
トの相違する複数の絶縁膜で埋め込まれていることを特
徴とする。
達成するため、半導体基板に選択的に形成された溝に絶
縁膜を埋めこんだ素子分離部を有する半導体装置におい
て、前記溝内面側に熱酸化によるシリコン酸化膜が形成
され、このシリコン酸化膜の内側の溝がエッチングレー
トの相違する複数の絶縁膜で埋め込まれていることを特
徴とする。
【００１６】前記複数の絶縁膜は、２つの種類の絶縁膜
からなり、前記溝内面側に形成された熱酸化によるシリ
コン酸化膜側に形成される絶縁膜の方がフッ酸に対する
エッチングレートの低い材料で形成されていることを特
徴とする。
からなり、前記溝内面側に形成された熱酸化によるシリ
コン酸化膜側に形成される絶縁膜の方がフッ酸に対する
エッチングレートの低い材料で形成されていることを特
徴とする。
【００１７】そして、前記溝内面側に形成された熱酸化
によるシリコン酸化膜側に形成される絶縁膜は、ＳｉＨ
4とＮ2Ｏの混合ガスを原料として減圧ＣＶＤで形成され
たリコン酸化膜であり、溝を埋め込む他の絶縁膜は、高
密度プラズマＣＶＤで形成されたシリコン酸化膜で構成
することができる。
によるシリコン酸化膜側に形成される絶縁膜は、ＳｉＨ
4とＮ2Ｏの混合ガスを原料として減圧ＣＶＤで形成され
たリコン酸化膜であり、溝を埋め込む他の絶縁膜は、高
密度プラズマＣＶＤで形成されたシリコン酸化膜で構成
することができる。
【００１８】上記したように、溝の内面にエッチングレ
ートの相違する複数の絶縁膜で埋め込み、例えば、溝端
部側に位置する絶縁膜を他の絶縁膜よりもフッ酸に対す
るエッチングレートの低い材料で構成することにより、
その後の工程で埋めこみ膜が活性領域のシリコン面より
下がることがなくなり、活性領域エッジでの電界集中を
抑制することができ、リーク電流が発生を抑えることが
できる。
ートの相違する複数の絶縁膜で埋め込み、例えば、溝端
部側に位置する絶縁膜を他の絶縁膜よりもフッ酸に対す
るエッチングレートの低い材料で構成することにより、
その後の工程で埋めこみ膜が活性領域のシリコン面より
下がることがなくなり、活性領域エッジでの電界集中を
抑制することができ、リーク電流が発生を抑えることが
できる。
【００１９】また、この発明は、半導体基板上に、第１
の絶縁膜を形成する工程と、溝形成用のマスクとなる第
２の絶縁膜を形成した後、前記第１の絶縁膜及び基板に
溝を形成する工程と、前記溝内面に前記第２の絶縁膜と
エッチングレートが相違する第３の絶縁膜を堆積した
後、第３の絶縁膜とエッチングレートが相違する第４の
絶縁膜を堆積し溝内部を埋めこむ工程と、前記第３の絶
縁膜を除去した後、露出している第１の絶縁膜を除去す
る工程と、を含むことを特徴とする。
の絶縁膜を形成する工程と、溝形成用のマスクとなる第
２の絶縁膜を形成した後、前記第１の絶縁膜及び基板に
溝を形成する工程と、前記溝内面に前記第２の絶縁膜と
エッチングレートが相違する第３の絶縁膜を堆積した
後、第３の絶縁膜とエッチングレートが相違する第４の
絶縁膜を堆積し溝内部を埋めこむ工程と、前記第３の絶
縁膜を除去した後、露出している第１の絶縁膜を除去す
る工程と、を含むことを特徴とする。
【００２０】前記第３の絶縁膜は前記第４の絶縁膜より
フッ酸に対するエッチングレートの低い材料で構成する
とよい。
フッ酸に対するエッチングレートの低い材料で構成する
とよい。
【００２１】また、前記第３の縁膜は、ＳｉＨ4とＮ2Ｏ
の混合ガスを原料として減圧ＣＶＤで形成されたリコン
酸化膜、前記第４の絶縁膜は、高密度プラズマＣＶＤで
形成されたシリコン酸化膜で構成することができる。
の混合ガスを原料として減圧ＣＶＤで形成されたリコン
酸化膜、前記第４の絶縁膜は、高密度プラズマＣＶＤで
形成されたシリコン酸化膜で構成することができる。
【００２２】また、前記第３の絶縁膜は、ＣＶＤ法を用
いてシリコン酸窒化膜を堆積後、フッ酸のエッチングレ
ートを低下させるのに十分な熱処理を行うことにより構
成することができる。
いてシリコン酸窒化膜を堆積後、フッ酸のエッチングレ
ートを低下させるのに十分な熱処理を行うことにより構
成することができる。
【００２３】前記第３の絶縁膜としてＳｉＯｘ（ｘ＜
２）膜を用いることができる。
２）膜を用いることができる。
【００２４】また、前記第３の絶縁膜は、ＣＶＤ法を用
いてシリコン酸化膜を堆積後、フッ酸のエッチングレー
トを低下させるのに十分な熱処理を行うことにより構成
することができる。
いてシリコン酸化膜を堆積後、フッ酸のエッチングレー
トを低下させるのに十分な熱処理を行うことにより構成
することができる。
【００２５】前記熱処理は、１０００℃以上の温度で行
えば良く、更に、酸素ガスを含む雰囲気で行えばよい。
えば良く、更に、酸素ガスを含む雰囲気で行えばよい。
【００２６】
【発明の実施の形態】以下、この発明を具体化した実施
形態につき図面を参照して説明する。図１及び図２は、
この発明の第１の実施形態にかかる製造方法を工程別に
示す断面図である。
形態につき図面を参照して説明する。図１及び図２は、
この発明の第１の実施形態にかかる製造方法を工程別に
示す断面図である。
【００２７】第１の工程（図１（ａ）参照）：まず、ｐ
型単結晶シリコン基板１上に熱酸化により膜厚１０〜１
５０ｎｍ程度のシリコン酸化膜（ＳｉＯ2）２を形成し
た後、その上にＣＶＤ法（減圧ＣＶＤ法、プラズマＣＶ
Ｄ法、高密度プラズマＣＶＤ法又は常圧ＣＶＤ法）を用
いて膜厚２００ｎｍ程度のシリコン窒化膜（ＳｉＮ）３
を形成する。なお、シリコン酸化膜２がこの発明におけ
る「第１の絶縁膜」、シリコン窒化膜３膜がこの発明に
おける「第２の絶縁膜」に相当する。
型単結晶シリコン基板１上に熱酸化により膜厚１０〜１
５０ｎｍ程度のシリコン酸化膜（ＳｉＯ2）２を形成し
た後、その上にＣＶＤ法（減圧ＣＶＤ法、プラズマＣＶ
Ｄ法、高密度プラズマＣＶＤ法又は常圧ＣＶＤ法）を用
いて膜厚２００ｎｍ程度のシリコン窒化膜（ＳｉＮ）３
を形成する。なお、シリコン酸化膜２がこの発明におけ
る「第１の絶縁膜」、シリコン窒化膜３膜がこの発明に
おける「第２の絶縁膜」に相当する。
【００２８】次に、素子分離領域に対応させて、シリコ
ン窒化膜３上にフォトレジストを塗布し、リソグラフィ
法によって素子分離形成領域のパターニングを行い、フ
ォトレジストをマスクとしてシリコン窒化膜３及びシリ
コン酸化膜２をエッチングした後、レジストの除去を行
う。
ン窒化膜３上にフォトレジストを塗布し、リソグラフィ
法によって素子分離形成領域のパターニングを行い、フ
ォトレジストをマスクとしてシリコン窒化膜３及びシリ
コン酸化膜２をエッチングした後、レジストの除去を行
う。
【００２９】続いて、シリコン窒化膜３をマスクとし
て、シリコン基板１に溝４を形成し、その後、温度９０
０℃で熱酸化を行いその内面に膜厚２０ｎｍの熱酸化シ
リコン酸化膜５を形成する。
て、シリコン基板１に溝４を形成し、その後、温度９０
０℃で熱酸化を行いその内面に膜厚２０ｎｍの熱酸化シ
リコン酸化膜５を形成する。
【００３０】第２の工程（図１（ｂ）参照）：溝４の内
部を埋めこむために、シリコン酸窒化膜（ＳｉＯＮ）か
らなる絶縁膜６を溝４を含む基板全面に堆積形成する。
シリコン酸窒化膜６は、減圧ＣＶＤ法によって堆積され
た膜である。なお、シリコン酸窒化膜６がこの発明にお
ける「第３の絶縁膜」に相当する。
部を埋めこむために、シリコン酸窒化膜（ＳｉＯＮ）か
らなる絶縁膜６を溝４を含む基板全面に堆積形成する。
シリコン酸窒化膜６は、減圧ＣＶＤ法によって堆積され
た膜である。なお、シリコン酸窒化膜６がこの発明にお
ける「第３の絶縁膜」に相当する。
【００３１】第３の工程（図１（ｃ）参照）：溝４の内
部を埋めこむように、シリコン酸窒化膜６上にシリコン
酸化膜からなる絶縁膜７を溝４を含む基板全面に堆積形
成する。この絶縁膜７は、シランと酸素を含むガス系か
ら高密度プラズマＣＶＤ法によって堆積されたシリコン
酸化膜である。なお、絶縁膜７がこの発明における「第
４の絶縁膜」に相当する。
部を埋めこむように、シリコン酸窒化膜６上にシリコン
酸化膜からなる絶縁膜７を溝４を含む基板全面に堆積形
成する。この絶縁膜７は、シランと酸素を含むガス系か
ら高密度プラズマＣＶＤ法によって堆積されたシリコン
酸化膜である。なお、絶縁膜７がこの発明における「第
４の絶縁膜」に相当する。
【００３２】第４の工程（図２（ｄ）参照）：ＣＭＰ法
を用いてシリコン窒化膜３上に堆積しているシリコン酸
窒化膜６及びシリコン酸化膜からなる絶縁膜７を除去
し、シリコン窒化膜３の上面をすべて露出させる。この
際、シリコン窒化膜３はＣＭＰによって膜厚が減少す
る。なお、ＣＭＰ法の代わりに異方性全面エッチバック
を行って平坦化させてもよい。このエッチバックを用い
ると、シリコン酸化膜７とシリコン窒化膜３とのエッチ
ングレートの違いにより、シリコン窒化膜３がエッチン
グストッパとなって、エッチバックはシリコン窒化膜３
が露出した時点で終了させる。
を用いてシリコン窒化膜３上に堆積しているシリコン酸
窒化膜６及びシリコン酸化膜からなる絶縁膜７を除去
し、シリコン窒化膜３の上面をすべて露出させる。この
際、シリコン窒化膜３はＣＭＰによって膜厚が減少す
る。なお、ＣＭＰ法の代わりに異方性全面エッチバック
を行って平坦化させてもよい。このエッチバックを用い
ると、シリコン酸化膜７とシリコン窒化膜３とのエッチ
ングレートの違いにより、シリコン窒化膜３がエッチン
グストッパとなって、エッチバックはシリコン窒化膜３
が露出した時点で終了させる。
【００３３】第５の工程（図２（ｅ）参照）：１６０℃
に加熱した８６％のリン酸（Ｈ3ＰＯ4）を用いて、シリ
コン窒化膜３を選択的に除去する。熱リン酸のシリコン
窒化膜とシリコン酸化膜に対するエッチングレートは、
温度によって変化するが、シリコン窒化膜の方が３０〜
４０倍程度速い。また、熱リン酸のシリコン窒化膜とシ
リコン酸窒化膜に対するエッチングレートは、シリコン
窒化膜の方が１．５倍程度速い。
に加熱した８６％のリン酸（Ｈ3ＰＯ4）を用いて、シリ
コン窒化膜３を選択的に除去する。熱リン酸のシリコン
窒化膜とシリコン酸化膜に対するエッチングレートは、
温度によって変化するが、シリコン窒化膜の方が３０〜
４０倍程度速い。また、熱リン酸のシリコン窒化膜とシ
リコン酸窒化膜に対するエッチングレートは、シリコン
窒化膜の方が１．５倍程度速い。
【００３４】その後、パッド絶縁膜としての絶縁膜２と
素子分離膜となるシリコン酸窒化膜６とシリコン酸化膜
７が露出した状態で、絶縁膜２を希フッ酸（０．５％Ｈ
Ｆ）により除去して活性領域を露出させる。
素子分離膜となるシリコン酸窒化膜６とシリコン酸化膜
７が露出した状態で、絶縁膜２を希フッ酸（０．５％Ｈ
Ｆ）により除去して活性領域を露出させる。
【００３５】続いて、犠牲酸化膜を形成した後にイオン
注入によりソース・ドレインを形成し、犠牲酸化膜を希
フッ酸により剥離した後に、ゲート酸化膜８を形成す
る。その後、ゲート絶縁膜８上にポリシリコンからなる
ゲート電極９を形成する（図２（ｆ））。
注入によりソース・ドレインを形成し、犠牲酸化膜を希
フッ酸により剥離した後に、ゲート酸化膜８を形成す
る。その後、ゲート絶縁膜８上にポリシリコンからなる
ゲート電極９を形成する（図２（ｆ））。
【００３６】さらにデバイスの全面を層間絶縁膜（Ｓｉ
Ｏ2、ＳｉＮ等）で覆い、ゲート電極にコンタクトホー
ルを介してアルミ合金電極を形成する。このようにして
ＭＯＳ型トランジスタを形成する。
Ｏ2、ＳｉＮ等）で覆い、ゲート電極にコンタクトホー
ルを介してアルミ合金電極を形成する。このようにして
ＭＯＳ型トランジスタを形成する。
【００３７】上記したシリコン酸窒化膜（第３の絶縁
膜）６は高密度プラズマにより堆積したシリコン酸化膜
（第４の絶縁膜）７よりもフッ酸に対するエッチングレ
ートが低い。例えば、アニールを行わないシリコン酸窒
化膜とシリコン酸化膜では、希フッ酸に対して、シリコ
ン酸化膜の方がシリコン酸窒化膜よりエッチングレート
が２倍程度速い。また、熱酸化膜とシリコン酸窒化膜に
おいては、シリコン酸窒化膜の方が熱酸化膜より１．５
倍程度エッチングレートが速い。
膜）６は高密度プラズマにより堆積したシリコン酸化膜
（第４の絶縁膜）７よりもフッ酸に対するエッチングレ
ートが低い。例えば、アニールを行わないシリコン酸窒
化膜とシリコン酸化膜では、希フッ酸に対して、シリコ
ン酸化膜の方がシリコン酸窒化膜よりエッチングレート
が２倍程度速い。また、熱酸化膜とシリコン酸窒化膜に
おいては、シリコン酸窒化膜の方が熱酸化膜より１．５
倍程度エッチングレートが速い。
【００３８】このため、最初に形成した薄い酸化膜２を
希フッ酸により剥離することにより活性領域を露出さ
せ、更に、犠牲酸化膜を形成した後にイオン注入により
ソース・ドレインを形成し、犠牲酸化膜を希フッ酸によ
り剥離した後にゲート酸化膜を形成するという工程中に
含まれる希フッ酸洗浄により、埋めこみ膜であるシリコ
ン酸窒化膜６がエッチングされる工程において、埋めこ
み膜が活性領域のシリコン面より下がることが防止でき
る。従って、活性領域エッジでの電界集中を抑制するこ
とができ、リーク電流が発生を押さえることが可能であ
る。
希フッ酸により剥離することにより活性領域を露出さ
せ、更に、犠牲酸化膜を形成した後にイオン注入により
ソース・ドレインを形成し、犠牲酸化膜を希フッ酸によ
り剥離した後にゲート酸化膜を形成するという工程中に
含まれる希フッ酸洗浄により、埋めこみ膜であるシリコ
ン酸窒化膜６がエッチングされる工程において、埋めこ
み膜が活性領域のシリコン面より下がることが防止でき
る。従って、活性領域エッジでの電界集中を抑制するこ
とができ、リーク電流が発生を押さえることが可能であ
る。
【００３９】上記した実施形態においては、第１の絶縁
膜として熱酸化膜を用い、素子分離膜となる第３の絶縁
膜としてシリコン酸窒化膜、第４の絶縁膜として高密度
プラズマによるシリコン酸化膜を用いているが、燐酸、
希フッ酸によるエッチングレートをそれぞれ考慮して、
希フッ酸による基板表面の酸化膜を除去する工程におい
て、素子分離膜の端部が基板の活性領域より低くならな
いように、絶縁膜の材料を選択すればよい。
膜として熱酸化膜を用い、素子分離膜となる第３の絶縁
膜としてシリコン酸窒化膜、第４の絶縁膜として高密度
プラズマによるシリコン酸化膜を用いているが、燐酸、
希フッ酸によるエッチングレートをそれぞれ考慮して、
希フッ酸による基板表面の酸化膜を除去する工程におい
て、素子分離膜の端部が基板の活性領域より低くならな
いように、絶縁膜の材料を選択すればよい。
【００４０】次に、説明する第２の実施形態は第１の絶
縁膜として熱酸化膜を用い、素子分離膜となる第３の絶
縁膜としてＳｉＨ4とＮ2Ｏの混合ガスを原料として減圧
ＣＶＤで堆積したシリコン酸化膜（以下、ＬＰ−ＨＴＯ
という。）、第４の絶縁膜として高密度プラズマＣＶＤ
で堆積したシリコン酸化膜（以下、ＨＤＰという。）を
用いたものである。
縁膜として熱酸化膜を用い、素子分離膜となる第３の絶
縁膜としてＳｉＨ4とＮ2Ｏの混合ガスを原料として減圧
ＣＶＤで堆積したシリコン酸化膜（以下、ＬＰ−ＨＴＯ
という。）、第４の絶縁膜として高密度プラズマＣＶＤ
で堆積したシリコン酸化膜（以下、ＨＤＰという。）を
用いたものである。
【００４１】以下、図３に従いこの発明の第２の実施形
態につき説明する。図３は、この発明の第１の実施形態
にかかる製造方法を工程別に示す断面図である。
態につき説明する。図３は、この発明の第１の実施形態
にかかる製造方法を工程別に示す断面図である。
【００４２】第１の工程（図３（ａ）参照）：まず、ｐ
型単結晶シリコン基板１上に熱酸化により膜厚１０〜１
５０ｎｍ程度のシリコン酸化膜（ＳｉＯ2）２を形成し
た後、その上にＣＶＤ法（減圧ＣＶＤ法、プラズマＣＶ
Ｄ法、高密度プラズマＣＶＤ法又は常圧ＣＶＤ法）を用
いて膜厚１５０ｎｍ程度のシリコン窒化膜（ＳｉＮ）３
を形成する。なお、シリコン酸化膜２がこの発明におけ
る「第１の絶縁膜」、シリコン窒化膜３膜がこの発明に
おける「第２の絶縁膜」に相当する。
型単結晶シリコン基板１上に熱酸化により膜厚１０〜１
５０ｎｍ程度のシリコン酸化膜（ＳｉＯ2）２を形成し
た後、その上にＣＶＤ法（減圧ＣＶＤ法、プラズマＣＶ
Ｄ法、高密度プラズマＣＶＤ法又は常圧ＣＶＤ法）を用
いて膜厚１５０ｎｍ程度のシリコン窒化膜（ＳｉＮ）３
を形成する。なお、シリコン酸化膜２がこの発明におけ
る「第１の絶縁膜」、シリコン窒化膜３膜がこの発明に
おける「第２の絶縁膜」に相当する。
【００４３】次に、素子分離領域に対応させて、シリコ
ン窒化膜３上にフォトレジストを塗布し、リソグラフィ
法によって素子分離形成領域のパターニングを行い、フ
ォトレジストをマスクとしてシリコン窒化膜３及びシリ
コン酸化膜２をエッチングした後、レジストの除去を行
う。
ン窒化膜３上にフォトレジストを塗布し、リソグラフィ
法によって素子分離形成領域のパターニングを行い、フ
ォトレジストをマスクとしてシリコン窒化膜３及びシリ
コン酸化膜２をエッチングした後、レジストの除去を行
う。
【００４４】続いて、シリコン窒化膜３をマスクとし
て、シリコン基板１に溝４を形成し、その後、温度９０
０℃で熱酸化を行いその内面に膜厚２０ｎｍの熱酸化シ
リコン酸化膜５を形成する。
て、シリコン基板１に溝４を形成し、その後、温度９０
０℃で熱酸化を行いその内面に膜厚２０ｎｍの熱酸化シ
リコン酸化膜５を形成する。
【００４５】第２の工程（図３（ｂ）参照）：溝４の内
部を埋めこむために、ＳｉＨ4とＮ2Ｏの混合ガスを原料
として減圧ＣＶＤ法により、膜厚３０ｎｍ程度のシリコ
ン酸化膜（ＬＰ−ＨＴＯ）からなる絶縁膜６ａを溝４を
含む基板全面に堆積形成する。ＬＰ−ＨＴＯ膜からなる
絶縁膜６ａがこの発明における「第３の絶縁膜」に相当
する。
部を埋めこむために、ＳｉＨ4とＮ2Ｏの混合ガスを原料
として減圧ＣＶＤ法により、膜厚３０ｎｍ程度のシリコ
ン酸化膜（ＬＰ−ＨＴＯ）からなる絶縁膜６ａを溝４を
含む基板全面に堆積形成する。ＬＰ−ＨＴＯ膜からなる
絶縁膜６ａがこの発明における「第３の絶縁膜」に相当
する。
【００４６】第３の工程（図３（ｃ）参照）：溝４の内
部を埋めこむように、ＬＰ−ＨＴＯ膜６ａ上に高密度プ
ラズマＣＶＤで堆積した膜厚７００ｎｍ程度のシリコン
酸化膜（ＨＤＰ）からなる絶縁膜７ａを溝４を含む基板
全面に堆積形成する。そして、堆積後、窒素（Ｎ2）雰
囲気中で１０００℃、３０分の熱処理を加える。このＨ
ＤＰ７ａがこの発明における「第４の絶縁膜」に相当す
る。
部を埋めこむように、ＬＰ−ＨＴＯ膜６ａ上に高密度プ
ラズマＣＶＤで堆積した膜厚７００ｎｍ程度のシリコン
酸化膜（ＨＤＰ）からなる絶縁膜７ａを溝４を含む基板
全面に堆積形成する。そして、堆積後、窒素（Ｎ2）雰
囲気中で１０００℃、３０分の熱処理を加える。このＨ
ＤＰ７ａがこの発明における「第４の絶縁膜」に相当す
る。
【００４７】第４の工程（図２（ｄ）参照）：ＣＭＰ法
を用いてシリコン窒化膜３上に堆積しているＬＰ−ＨＴ
Ｏ膜からなる絶縁膜６ａ及びＨＤＰ膜からなる絶縁膜７
ａを除去し、シリコン窒化膜３の上面をすべて露出させ
る。この際、シリコン窒化膜３はＣＭＰによって膜厚が
減少する。なお、ＣＭＰ法の代わりに異方性全面エッチ
バックを行って平坦化させてもよい。このエッチバック
を用いると、ＨＤＰ膜からなる絶縁膜７ａとシリコン窒
化膜３とのエッチングレートの違いにより、シリコン窒
化膜３がエッチングストッパとなって、エッチバックは
シリコン窒化膜３が露出した時点で終了させる。
を用いてシリコン窒化膜３上に堆積しているＬＰ−ＨＴ
Ｏ膜からなる絶縁膜６ａ及びＨＤＰ膜からなる絶縁膜７
ａを除去し、シリコン窒化膜３の上面をすべて露出させ
る。この際、シリコン窒化膜３はＣＭＰによって膜厚が
減少する。なお、ＣＭＰ法の代わりに異方性全面エッチ
バックを行って平坦化させてもよい。このエッチバック
を用いると、ＨＤＰ膜からなる絶縁膜７ａとシリコン窒
化膜３とのエッチングレートの違いにより、シリコン窒
化膜３がエッチングストッパとなって、エッチバックは
シリコン窒化膜３が露出した時点で終了させる。
【００４８】第５の工程（図３（ｅ）参照）：１６０℃
に加熱した８６％のリン酸（Ｈ3ＰＯ4）を用いて、シリ
コン窒化膜３を選択的に除去する。熱リン酸のシリコン
窒化膜とシリコン酸化膜に対するエッチングレートは、
温度によって変化するが、シリコン窒化膜の方が３０〜
４０倍程度速い。
に加熱した８６％のリン酸（Ｈ3ＰＯ4）を用いて、シリ
コン窒化膜３を選択的に除去する。熱リン酸のシリコン
窒化膜とシリコン酸化膜に対するエッチングレートは、
温度によって変化するが、シリコン窒化膜の方が３０〜
４０倍程度速い。
【００４９】その後、パッド絶縁膜としての絶縁膜２と
素子分離膜となるＬＰ−ＨＴＯ膜からなる絶縁膜６ａ及
びＨＤＰ膜からなる絶縁膜７ａが露出した状態で、絶縁
膜２を希フッ酸（０．５％ＨＦ）により除去して活性領
域を露出させる。
素子分離膜となるＬＰ−ＨＴＯ膜からなる絶縁膜６ａ及
びＨＤＰ膜からなる絶縁膜７ａが露出した状態で、絶縁
膜２を希フッ酸（０．５％ＨＦ）により除去して活性領
域を露出させる。
【００５０】続いて、犠牲酸化膜を形成した後にイオン
注入によりソース・ドレインを形成し、犠牲酸化膜を希
フッ酸により剥離した後に、ゲート酸化膜を形成する。
その後、ゲート絶縁膜８上にポリシリコンからなるゲー
ト電極を形成する。
注入によりソース・ドレインを形成し、犠牲酸化膜を希
フッ酸により剥離した後に、ゲート酸化膜を形成する。
その後、ゲート絶縁膜８上にポリシリコンからなるゲー
ト電極を形成する。
【００５１】さらにデバイスの全面を層間絶縁膜（Ｓｉ
Ｏ2、ＳｉＮ等）で覆い、ゲート電極にコンタクトホー
ルを介してアルミ合金電極を形成する。このようにして
ＭＯＳ型トランジスタを形成する。
Ｏ2、ＳｉＮ等）で覆い、ゲート電極にコンタクトホー
ルを介してアルミ合金電極を形成する。このようにして
ＭＯＳ型トランジスタを形成する。
【００５２】上記したＬＰ−ＨＴＯ膜からなる絶縁膜
（第３の絶縁膜）６ａはＨＤＰ膜からなる絶縁膜（第４
の絶縁膜）７ａよりもフッ酸に対するエッチングレート
が低い。
（第３の絶縁膜）６ａはＨＤＰ膜からなる絶縁膜（第４
の絶縁膜）７ａよりもフッ酸に対するエッチングレート
が低い。
【００５３】このため、最初に形成した薄い酸化膜２を
希フッ酸により剥離することにより活性領域を露出さ
せ、更に、犠牲酸化膜を形成した後にイオン注入により
ソース・ドレインを形成し、犠牲酸化膜を希フッ酸によ
り剥離した後にゲート酸化膜を形成するという工程中に
含まれる希フッ酸洗浄により、埋めこみ膜であるＬＰ−
ＨＴＯ膜からなる絶縁膜（第３の絶縁膜）６ａがエッチ
ングされる工程において、埋めこみ膜が活性領域のシリ
コン面より下がることが防止できる。従って、活性領域
エッジでの電界集中を抑制することができ、リーク電流
が発生を押さえることが可能である。
希フッ酸により剥離することにより活性領域を露出さ
せ、更に、犠牲酸化膜を形成した後にイオン注入により
ソース・ドレインを形成し、犠牲酸化膜を希フッ酸によ
り剥離した後にゲート酸化膜を形成するという工程中に
含まれる希フッ酸洗浄により、埋めこみ膜であるＬＰ−
ＨＴＯ膜からなる絶縁膜（第３の絶縁膜）６ａがエッチ
ングされる工程において、埋めこみ膜が活性領域のシリ
コン面より下がることが防止できる。従って、活性領域
エッジでの電界集中を抑制することができ、リーク電流
が発生を押さえることが可能である。
【００５４】上記した第１及び第２の実施形態において
は、第１の絶縁膜として熱酸化膜を用い、素子分離膜と
なる第３の絶縁膜、第４の絶縁膜をそれぞれ燐酸、希フ
ッ酸によるエッチングレートをそれぞれ考慮して選択し
ているが、上記以外の組み合わせにおいても、燐酸、希
フッ酸によるエッチングレートをそれぞれ考慮して、希
フッ酸による基板表面の酸化膜を除去する工程におい
て、素子分離膜の端部が基板の活性領域より低くならな
いように、絶縁膜の材料を選択することができる。
は、第１の絶縁膜として熱酸化膜を用い、素子分離膜と
なる第３の絶縁膜、第４の絶縁膜をそれぞれ燐酸、希フ
ッ酸によるエッチングレートをそれぞれ考慮して選択し
ているが、上記以外の組み合わせにおいても、燐酸、希
フッ酸によるエッチングレートをそれぞれ考慮して、希
フッ酸による基板表面の酸化膜を除去する工程におい
て、素子分離膜の端部が基板の活性領域より低くならな
いように、絶縁膜の材料を選択することができる。
【００５５】例えば、第３の絶縁膜として、シリコン酸
窒化膜を用い、第４の絶縁膜として、シリコン窒化膜
（ＳｉＮ）を用いると、燐酸に対するエッチングレート
が異なるため、エッチングストッパとなる第２の絶縁膜
（シリコン窒化膜）３を除去する際に、シリコン酸窒化
膜が活性領域のシリコン面より下がることがない。ま
た、希フッ酸によるエッチングによっても上記したエッ
チングレートの差により、シリコン酸窒化膜が活性領域
のシリコン面より下がることが抑制できる。
窒化膜を用い、第４の絶縁膜として、シリコン窒化膜
（ＳｉＮ）を用いると、燐酸に対するエッチングレート
が異なるため、エッチングストッパとなる第２の絶縁膜
（シリコン窒化膜）３を除去する際に、シリコン酸窒化
膜が活性領域のシリコン面より下がることがない。ま
た、希フッ酸によるエッチングによっても上記したエッ
チングレートの差により、シリコン酸窒化膜が活性領域
のシリコン面より下がることが抑制できる。
【００５６】表１に希フッ酸に対する各種膜のエッチン
グレートを、表２に燐酸に対する各種膜のエッチングレ
ートをそれぞれ示す。
グレートを、表２に燐酸に対する各種膜のエッチングレ
ートをそれぞれ示す。
【００５７】
【表１】
【００５８】
【表２】
【００５９】この表１及び表２に示す関係から、燐酸、
希フッ酸によるエッチングレートをそれぞれ考慮して、
希フッ酸による基板表面の酸化膜を除去する工程におい
て、素子分離膜の端部が基板の活性領域より低くならな
いように、絶縁膜の材料の組み合わせを選択すればよ
い。
希フッ酸によるエッチングレートをそれぞれ考慮して、
希フッ酸による基板表面の酸化膜を除去する工程におい
て、素子分離膜の端部が基板の活性領域より低くならな
いように、絶縁膜の材料の組み合わせを選択すればよ
い。
【００６０】例えば、高密度プラズマＣＶＤ法を用いて
ＳｉＯｘ（ｘ＜２）を堆積後、窒素ガス雰囲気中で１０
００℃以上の熱処理を施すと、希フッ酸に対するエッチ
ングレートは４０Å／分、酸素ガスを含んだ窒素ガス雰
囲気中で１０００℃以上の熱処理を施すと、希フッ酸に
対するエッチングレートは３５Å／分となる。従って、
このように熱処理を施したＳｉＯｘ（ｘ＜２）を溝の内
面側に設ける第３の絶縁膜７として用いても同様の効果
が得られる。
ＳｉＯｘ（ｘ＜２）を堆積後、窒素ガス雰囲気中で１０
００℃以上の熱処理を施すと、希フッ酸に対するエッチ
ングレートは４０Å／分、酸素ガスを含んだ窒素ガス雰
囲気中で１０００℃以上の熱処理を施すと、希フッ酸に
対するエッチングレートは３５Å／分となる。従って、
このように熱処理を施したＳｉＯｘ（ｘ＜２）を溝の内
面側に設ける第３の絶縁膜７として用いても同様の効果
が得られる。
【００６１】
【発明の効果】以上説明したように、この発明にあって
は、半導体基板に選択的に形成された溝に絶縁物を埋め
こんだ素子分離部を有する半導体装置において、前記溝
の内面にシリコン酸化膜よりもフッ酸に対するエッチン
グレートの低い材料の膜を堆積した後にシリコン酸化膜
を積層することにより、その後の工程で埋めこみ膜が活
性領域のシリコン面より下がることがないので、活性領
域エッジでの電界集中を抑制することができ、リーク電
流が発生を抑えることができる。
は、半導体基板に選択的に形成された溝に絶縁物を埋め
こんだ素子分離部を有する半導体装置において、前記溝
の内面にシリコン酸化膜よりもフッ酸に対するエッチン
グレートの低い材料の膜を堆積した後にシリコン酸化膜
を積層することにより、その後の工程で埋めこみ膜が活
性領域のシリコン面より下がることがないので、活性領
域エッジでの電界集中を抑制することができ、リーク電
流が発生を抑えることができる。
【図１】この発明の第１の実施形態にかかる製造方法を
工程別に示す断面図である。
工程別に示す断面図である。
【図２】この発明の第１の実施形態にかかる製造方法を
工程別に示す断面図である。
工程別に示す断面図である。
【図３】この発明の第２の実施形態にかかる製造方法を
工程別に示す断面図である。
工程別に示す断面図である。
【図４】従来の半導体装置の製造方法を工程別に示す概
略断面図である。
略断面図である。
【図５】従来の半導体装置の問題点を示す概略断面図で
ある。
ある。
１ ｐ型単結晶シリコン基板 ２ シリコン酸化膜 ３ シリコン窒化膜 ４ 溝 ５ シリコン酸化膜 ６ シリコン酸窒化膜 ７ シリコン酸化膜 ６ａ ＬＰ−ＨＴＯ膜 ７ａ ＨＤＰ膜
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F032 AA34 AA44 AA45 AA46 AA54 AA70 AA77 CA17 DA03 DA04 DA24 DA28 DA33 DA34 DA53 DA74
Claims (10)
- 【請求項１】 半導体基板に選択的に形成された溝に絶
縁膜を埋めこんだ素子分離部を有する半導体装置におい
て、前記溝内面側に熱酸化によるシリコン酸化膜が形成
され、このシリコン酸化膜の内側の溝がエッチングレー
トの相違する複数の絶縁膜で埋め込まれていることを特
徴とする半導体装置。 - 【請求項２】 前記複数の絶縁膜は、２つの種類の絶縁
膜からなり、前記溝内面側に形成された熱酸化によるシ
リコン酸化膜側に形成される絶縁膜の方がフッ酸に対す
るエッチングレートの低い材料で形成されていることを
特徴とする請求項１に記載の半導体装置。 - 【請求項３】 前記溝内面側に形成された熱酸化による
シリコン酸化膜側に形成される絶縁膜は、ＳｉＨ4とＮ2
Ｏの混合ガスを原料として減圧ＣＶＤで形成されたリコ
ン酸化膜であり、溝を埋め込む他の絶縁膜は、高密度プ
ラズマＣＶＤで形成されたシリコン酸化膜であることを
特徴とする請求項２に記載の半導体装置。 - 【請求項４】 半導体基板上に、第１の絶縁膜を形成す
る工程と、溝形成用のマスクとなる第２の絶縁膜を形成
した後、前記第１の絶縁膜及び基板に溝を形成する工程
と、前記溝内面に前記第２の絶縁膜とエッチングレート
が相違する第３の絶縁膜を堆積した後、第３の絶縁膜と
エッチングレートが相違する第４の絶縁膜を堆積し溝内
部を埋めこむ工程と、前記第３の絶縁膜を除去した後、
露出している第１の絶縁膜を除去する工程と、を含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項５】 前記第３の絶縁膜は前記第４の絶縁膜よ
りフッ酸に対するエッチングレートの低い材料で構成さ
れていることを特徴とする請求項４に記載の半導体装置
の製造方法。 - 【請求項６】 前記第３の縁膜は、ＳｉＨ4とＮ2Ｏの混
合ガスを原料として減圧ＣＶＤで形成されたリコン酸化
膜であり、前記第４の絶縁膜は、高密度プラズマＣＶＤ
で形成されたシリコン酸化膜であることを特徴とする請
求項４又は５に記載の半導体装置の製造方法。 - 【請求項７】 前記第３の絶縁膜がＳｉＯｘ（ｘ＜２）
膜であることを特徴とする請求項４又は５に記載の半導
体装置の製造方法。 - 【請求項８】 前記第３の絶縁膜は、ＣＶＤ法を用いて
シリコン酸化膜を堆積後、フッ酸のエッチングレートを
低下させるのに十分な熱処理を行うことを特徴とする請
求項４又は５に記載の半導体装置の製造方法。 - 【請求項９】 前記熱処理は、１０００℃以上の温度で
行うことを特徴とする請求項８に記載の半導体装置の製
造方法。 - 【請求項１０】 前記熱処理が、酸素ガスを含む雰囲気
で行うことを特徴とする請求項８又は９に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000288814A JP2002100670A (ja) | 2000-09-22 | 2000-09-22 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000288814A JP2002100670A (ja) | 2000-09-22 | 2000-09-22 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002100670A true JP2002100670A (ja) | 2002-04-05 |
Family
ID=18772330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000288814A Pending JP2002100670A (ja) | 2000-09-22 | 2000-09-22 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002100670A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478486B1 (ko) * | 2002-10-09 | 2005-03-28 | 동부아남반도체 주식회사 | 반도체 소자의 트렌치 산화막 형성 방법 |
| KR100599437B1 (ko) | 2004-06-30 | 2006-07-12 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리 방법 |
| JP2007142311A (ja) * | 2005-11-22 | 2007-06-07 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2000
- 2000-09-22 JP JP2000288814A patent/JP2002100670A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478486B1 (ko) * | 2002-10-09 | 2005-03-28 | 동부아남반도체 주식회사 | 반도체 소자의 트렌치 산화막 형성 방법 |
| KR100599437B1 (ko) | 2004-06-30 | 2006-07-12 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리 방법 |
| JP2007142311A (ja) * | 2005-11-22 | 2007-06-07 | Toshiba Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6524931B1 (en) | Method for forming a trench isolation structure in an integrated circuit | |
| US5786263A (en) | Method for forming a trench isolation structure in an integrated circuit | |
| US7589391B2 (en) | Semiconductor device with STI and its manufacture | |
| KR100275730B1 (ko) | 트렌치 소자분리 방법 | |
| US20020048897A1 (en) | Method of forming a self-aligned shallow trench isolation | |
| US20020053709A1 (en) | Semiconductor device and fabrication method thereof | |
| JP3439387B2 (ja) | 半導体装置の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| TW200421525A (en) | Method of forming shallow trench isolation(STI) with chamfered corner | |
| JP3127893B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH10289946A (ja) | 半導体装置の製造方法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| US20010012675A1 (en) | Shallow trench isolation process | |
| JP2002289682A (ja) | 半導体装置およびその製造方法 | |
| JP2003273207A (ja) | 半導体装置の製造方法 | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| KR100500943B1 (ko) | 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법 | |
| JP2001237308A (ja) | 半導体装置の製造方法 | |
| KR100361763B1 (ko) | 반도체소자의소자분리막제조방법 | |
| JP2001244327A (ja) | 半導体装置の製造方法 | |
| JP2003100868A (ja) | 半導体装置およびその製造方法 | |
| JP2000200830A (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
| KR100223825B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| JP2000021967A (ja) | 半導体装置およびその製造方法 | |
| KR20020003018A (ko) | 실리콘 라이너를 이용한 트렌치 소자분리방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041005 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050222 |