KR100478486B1 - 반도체 소자의 트렌치 산화막 형성 방법 - Google Patents
반도체 소자의 트렌치 산화막 형성 방법 Download PDFInfo
- Publication number
- KR100478486B1 KR100478486B1 KR10-2002-0061431A KR20020061431A KR100478486B1 KR 100478486 B1 KR100478486 B1 KR 100478486B1 KR 20020061431 A KR20020061431 A KR 20020061431A KR 100478486 B1 KR100478486 B1 KR 100478486B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- film
- forming
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
Abstract
반도체 소자의 트렌치 산화막을 형성하는 방법에 관한 것으로, 그 목적은 트렌치 코너부분이 고밀도 플라즈마의 불균일로 인해 손상을 받는 것을 방지하는 데 있다. 이를 위해 본 발명에서는 트렌치 산화막을 형성하기 전에, 열산화막 상에 완충막을 형성하는 것을 특징으로 한다. 즉, 본 발명에 따른 반도체 소자의 트렌치 산화막 형성 방법은, 소자 분리 영역으로서 트렌치가 형성된 반도체 기판에서, 트렌치의 내벽에 열산화막을 형성하는 단계; 열산화막 상에 완충막을 형성하는 단계; 고밀도 플라즈마 방법을 이용하여 완충막 상에 트렌치를 내부를 매입하도록 트렌치 산화막을 형성하는 단계를 포함하여 이루어지며, 이로써 완충막이 트렌치 코너부분의 격자손상을 막아준다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 고밀도 플라즈마(high density plasma : HDP)를 이용하여 트렌치 산화막을 형성하는 방법에 관한 것이다.
일반적으로 반도체 소자를 제조하기 위해서는 첫 단계로서 반도체 기판을 활성영역 및 필드영역으로 구분하는 격리공정을 수행하고, 그 다음, 격리공정을 통해 활성영역으로 정의된 반도체 기판 상에 트랜지스터와 같은 각 개별 소자를 제조한다.
최근 주로 사용되는 반도체 소자의 격리공정으로는 트렌치 격리(STI : shallow trench isolation) 공정이 있다. 트렌치 격리공정에서는 반도체 기판 내에 트렌치를 형성하고 그 내부에 절연물질을 매입시킴으로써 필드영역의 크기를 목적한 트렌치의 크기로 제한한다.
현재 트렌치 내부를 트렌치 산화막으로 매입시킬 때 증착과 식각비를 조절하여 매입능력을 극대화하고자 고밀도 플라즈마(HDP) 방법을 사용하는 추세인데, 그 과정에서 트렌치 코너 부분이 플라즈마 밀도 차이에 의해 손상을 입는 문제점이 있었다.
그러면, 종래 트렌치 산화막 형성방법에 대해 첨부된 도면을 참조하여 설명한다. 도 1a 및 도 1b는 종래 트렌치 산화막 형성방법을 도시한 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1) 상에 질화막(3)을 증착한 후, 질화막(3)의 상부에 감광막을 도포하고 노광하여 트렌치로 예정된 영역의 상부에 해당하는 감광막만을 제거하여 감광막 패턴(미도시)을 형성한 후, 그 감광막 패턴을 마스크로 하여 노출된 질화막(3) 및 목적하는 소정깊이의 반도체 기판(1)을 건식식각하여 트렌치를 형성한 다음, 감광막 패턴을 제거하고 세정공정을 수행한다.
이 때, 질화막(3)은 후속공정인 화학기계적 연마공정에서 종료층 역할을 하게 된다.
이어서, 트렌치의 내벽에 열산화막(2)을 얇게 형성하는데, 이 때 열산화막(2)은 트렌치 하부의 코너부분(점선원으로 표시)에는 측벽부분과 바닥면부분에 비해 증착속도가 현저히 낮아서 취약한 막질의 열산화막이 얇게 형성된다.
다음, 도 1b에 도시된 바와 같이, 열산화막(2) 및 질화막(3)의 상부 전면에 트렌치를 충분히 충진시키도록 고밀도 플라즈마 방법으로 트렌치 산화막(4)을 두껍게 증착한다.
그런데, 고밀도 플라즈마 방법으로 트렌치 산화막(4)을 형성하는 과정에서, 트렌치의 종횡비가 커질수록 고밀도 플라즈마의 불균일이 커지며, 이러한 고밀도 플라즈마의 불균일로 인해 열산화막이 취약한 부분인 트렌치 코너부분에 격자 손상을 주는 문제점이 있었다.
고밀도 플라즈마의 불균일로 인해 격자 손상을 받은 트렌치 코너부분은 이후 이온주입 및 열처리 과정을 거치면서 격자 손상이 더욱 심화되어 누설전류를 발생하는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 트렌치 코너부분이 고밀도 플라즈마의 불균일로 인해 손상을 받는 것을 방지하는 데 있다.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 트렌치 산화막을 형성하기 전에, 열산화막 상에 완충막을 형성하는 것을 특징으로 한다.
즉, 본 발명에 따른 반도체 소자의 트렌치 산화막 형성 방법은, 소자 분리 영역으로서 트렌치가 형성된 반도체 기판에서, 트렌치의 내벽에 열산화막을 형성하는 단계; 열산화막 상에 완충막을 형성하는 단계; 고밀도 플라즈마 방법을 이용하여 완충막 상에 트렌치를 내부를 매입하도록 트렌치 산화막을 형성하는 단계를 포함하여 이루어진다.
여기서, 완충막으로는 산화막 및 질화막을 포함하는 절연막을 플라즈마화학기상증착(PECVD) 방법을 이용하여 1 내지 1500Å의 두께로 증착하는 것이 바람직하다.
이하, 본 발명에 따른 트렌치 산화막 형성 방법에 대해 첨부된 도면을 참조하여 상세히 설명한다. 도 2a 및 도 2b를 본 발명에 따른 트렌치 산화막 형성 방법을 도시한 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(11)의 상면에 질화막(13)을 형성한 후, 질화막(2)의 상면에 감광막을 도포하고 노광 현상하여 트렌치가 형성될 부분의 감광막만을 제거하여 감광막 패턴을 형성한 다음, 그 감광막 패턴을 마스크로 이용한 사진식각공정을 통해 노출된 질화막(2) 및 목적하는 소정 깊이의 반도체 기판(1)을 식각하여 트렌치를 형성한다.
이 때, 질화막(13)은 후속공정인 화학기계적 연마공정에서 종료층 역할을 하는 것으로서, 보통 1000Å 이상의 두께로 형성할 수 있다.
이어서, 감광막 패턴을 제거하고 세정 공정을 수행한 후, 트렌치의 내부에 열산화막(12)을 형성하고, 열산화막(12) 상에 완충막(20)을 증착한다.
이 때 열산화막(2)은 트렌치의 코너부분에는 측벽부분과 바닥면부분에 비해 증착속도가 현저히 낮아서 취약한 막질의 열산화막이 얇게 형성된다.
완충막(20)을 이루는 물질에 제한은 없으며 산화막, 질화막, 기타 다양한 막질의 절연막 등 어느 것이라도 형성할 수 있으며, 이러한 완충막(20)은 플라즈마화학기상증착 방법을 이용하여 1 내지 1500Å의 두께로 증착하는 것이 바람직하다.
다음, 도 2b에 도시된 바와 같이, 완충막(20) 및 질화막(13)의 상부 전면에 트렌치를 충분히 충진시키도록 고밀도 플라즈마 방법으로 트렌치 산화막(14)을 두껍게 증착한다.
고밀도 플라즈마 방법으로 트렌치 산화막(4)을 형성하는 과정에서, 고밀도 플라즈마의 불균일이 발생하여도 완충막(20)이 취약 부분인 트렌치 코너부분을 보호해주는 역할을 한다.
상기한 바와 같이, 본 발명에서는 열산화막 상에 완충막을 형성한 다음, 고밀도 플라즈마 방법으로 트렌치 산화막을 형성하기 때문에, 완충막이 고밀도 플라즈마의 불균일로 인한 트렌치 코너부분의 격자손상을 막아주는 효과가 있다.
따라서, 트렌치 코너부분의 격자손상으로 인한 누설전류 발생을 방지하는 등, 소자 오동작 원인을 제거하므로 소자의 수율이 향상되는 효과가 있다.
도 1a 및 도 1b는 종래 반도체 소자의 트렌치 산화막 형성 방법을 도시한 단면도이고,
도 2a 및 도 2b는 본 발명에 따른 트렌치 산화막 형성 방법을 도시한 단면도이다.
Claims (3)
- 소자 분리 영역으로서 트렌치가 형성된 반도체 기판에서, 트렌치의 내벽에 열산화막을 형성하는 단계;상기 열산화막 상에 완충막으로서 산화막 및 질화막을 포함하는 절연막을 플라즈마화학기상증착(PECVD) 방법을 이용하여 500 내지 1500Å의 두께로 형성하는 단계;고밀도 플라즈마(HDP : high density plasma) 방법을 이용하여 상기 완충막 상에 상기 트렌치를 내부를 매입하도록 트렌치 산화막을 형성하는 단계를 포함하는 반도체 소자의 트렌치 산화막 형성 방법.
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0061431A KR100478486B1 (ko) | 2002-10-09 | 2002-10-09 | 반도체 소자의 트렌치 산화막 형성 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0061431A KR100478486B1 (ko) | 2002-10-09 | 2002-10-09 | 반도체 소자의 트렌치 산화막 형성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040032337A KR20040032337A (ko) | 2004-04-17 |
KR100478486B1 true KR100478486B1 (ko) | 2005-03-28 |
Family
ID=37332246
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0061431A KR100478486B1 (ko) | 2002-10-09 | 2002-10-09 | 반도체 소자의 트렌치 산화막 형성 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100478486B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006140408A (ja) * | 2004-11-15 | 2006-06-01 | Sharp Corp | 半導体装置のトレンチ素子分離方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990047813A (ko) * | 1997-12-05 | 1999-07-05 | 윤종용 | 반도체장치의 트렌치 소자분리 방법 |
KR20010055874A (ko) * | 1999-12-13 | 2001-07-04 | 박종섭 | 반도체 소자의 소자 격리층 형성 방법 |
JP2002100670A (ja) * | 2000-09-22 | 2002-04-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
KR20020045401A (ko) * | 2000-12-08 | 2002-06-19 | 윤종용 | 트렌치 소자 분리막 형성 방법 |
-
2002
- 2002-10-09 KR KR10-2002-0061431A patent/KR100478486B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19990047813A (ko) * | 1997-12-05 | 1999-07-05 | 윤종용 | 반도체장치의 트렌치 소자분리 방법 |
KR20010055874A (ko) * | 1999-12-13 | 2001-07-04 | 박종섭 | 반도체 소자의 소자 격리층 형성 방법 |
JP2002100670A (ja) * | 2000-09-22 | 2002-04-05 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
KR20020045401A (ko) * | 2000-12-08 | 2002-06-19 | 윤종용 | 트렌치 소자 분리막 형성 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20040032337A (ko) | 2004-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100478486B1 (ko) | 반도체 소자의 트렌치 산화막 형성 방법 | |
KR100403627B1 (ko) | 트랜치 소자분리 방법 | |
US6150072A (en) | Method of manufacturing a shallow trench isolation structure for a semiconductor device | |
KR20050003758A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
KR100478496B1 (ko) | 반도체 소자의 트렌치 산화막 형성 방법 | |
KR100979230B1 (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
KR100967673B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100478484B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
KR100808378B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
KR100528797B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
KR100345521B1 (ko) | 트랜지스터의 게이트 형성 방법 | |
KR100791769B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
KR100562305B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR101046376B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20030059465A (ko) | 반도체 소자의 소자분리막 형성방법 | |
TW486778B (en) | Method to prevent current leakage at edge of shallow trench isolation | |
KR100620701B1 (ko) | 디벗이 형성된 sti 산화물을 보상하는 반도체 소자의제조 방법 | |
KR20050009874A (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR20050001717A (ko) | 반도체 소자의 트렌치형 소자분리막 형성 방법 | |
KR20050118489A (ko) | 반도체 소자의 소자분리 방법 | |
KR20040050800A (ko) | 반도체 소자의 제조방법 | |
KR20040056430A (ko) | 플래시 메모리 소자의 제조 방법 | |
KR20030049357A (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
KR20050028575A (ko) | 반도체 소자 제조방법 | |
KR20060127353A (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110221 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |