JP2006140408A - 半導体装置のトレンチ素子分離方法 - Google Patents

半導体装置のトレンチ素子分離方法 Download PDF

Info

Publication number
JP2006140408A
JP2006140408A JP2004330766A JP2004330766A JP2006140408A JP 2006140408 A JP2006140408 A JP 2006140408A JP 2004330766 A JP2004330766 A JP 2004330766A JP 2004330766 A JP2004330766 A JP 2004330766A JP 2006140408 A JP2006140408 A JP 2006140408A
Authority
JP
Japan
Prior art keywords
oxide film
forming
buried oxide
trench
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004330766A
Other languages
English (en)
Inventor
Yushi Inoue
雄史 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004330766A priority Critical patent/JP2006140408A/ja
Priority to TW094138447A priority patent/TW200633124A/zh
Priority to KR1020050106315A priority patent/KR100748905B1/ko
Priority to US11/272,668 priority patent/US20060105541A1/en
Publication of JP2006140408A publication Critical patent/JP2006140408A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Abstract

【課題】トレンチ素子分離領域にディボットが生成されることを防止し、さらにトレンチ領域内のボイド発生をより効果的に抑制できるトレンチ分離構造の作成方法を提供する。
【解決手段】トレンチ領域の側壁及び底部に熱酸化膜を形成した後に、ライナー酸化膜としてＳｉＨ4／Ｎ2Ｏ／Ｎ2ガスからなるＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）酸化膜を形成する際に、ＳｉＨ4／Ｎ2Ｏガス流量比が１／５００〜１／７０の範囲内とする条件化で前記ＨＴＯ酸化膜を形成することにより、微小異物の発生を抑制する。
【選択図】図１

Description

この発明は、半導体基板におけるトレンチ分離構造の作成方法、特にトレンチに埋め込まれる酸化膜の表面部に凹部が形成されないようにし、且つ、トレンチに埋め込まれる酸化膜にボイドを発生させないトレンチ分離構造の作成方法に関する。
半導体基板上に形成される素子を電気的に分離する技術として、半導体基板にトレンチを形成し絶縁膜を埋め込むトレンチ分離構造（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ：ＳＴＩ）が知られている。しかし、素子の微細化に伴いトレンチ領域の幅が狭くなり、例えば０．５μｍ以下になると、ボイド、即ちトレンチ領域が絶縁膜で完全に充填されない部分が発生する。ボイドの発生を低減するために、形成したトレンチ領域の側壁および底部に第１の熱酸化膜を薄く形成した後に、緻密な第２の酸化膜で完全にトレンチ領域を充填する手法が知られている。
図３は、従来のＳＴＩ構造を作成する方法を示す。従来の方法によれば、まず図３（ａ）に示すように、半導体基板１上にパッド酸化膜２及び窒化膜３を順次形成し、レジストマスクパターン４を形成する。次に、図３（ｂ）に示すように、レジストマスクパターンを用いて、トレンチマスクパターンを形成する。次に、図３（ｃ）に示すように、トレンチマスクパターンを用いて、半導体基板１をドライエッチングし、トレンチ領域５を形成する。次に熱酸化を行い、図３（ｄ）に示すように、トレンチ領域の側壁及び底部に熱酸化膜６を形成する。次に、図３（ｅ）に示すように、トレンチ内部が完全に埋め込まれるようにして、酸化膜７を形成する。次に図３（ｆ）に示すように、窒化膜３をストッパーにして化学機械研磨（ＣＭＰ）する。最後に図３（ｇ）に示すように、窒化膜３をウェットエッチングにより除去し、続いて、酸化膜のウェットエッチングを適宜行う。
この場合、図３（ｇ）に示すようにトレンチに埋め込まれる酸化膜の表面部にディボットと呼ばれる凹部８が形成される。このような凹部は、このＳＴＩ構造上にトランジスタが形成されると、凹部の角の部分に電界集中が起こり、電気的な特性不良を生じる。
また、埋め込み酸化膜７の物理的ストレスによってトレンチ５周辺部の半導体基板１に結晶欠陥が生じる場合もある。
これらの課題に対し、解決方法として、例えば特開平１１−１７６９２４号公報及び特開２００１−１３５７１８号公報に記載されている、第２の埋め込み酸化膜である高密度プラズマ（ＨＤＰ）酸化膜形成前に第１の埋め込み酸化膜としてライナー膜を形成し、その後第２の埋め込み酸化膜を形成する方法がある。
ＬＳＩの微細化に伴い、トレンチ幅が０．２μｍ以下になってくると、トレンチ領域への酸化膜の埋め込みが困難になると同時に、図３（ｇ）に示すディボット８のトランジスタ特性への影響はますます大きくなってくる。また、素子分離の絶縁特性のバラツキにライナー膜の膜質及び膜厚のバラツキが影響するようになる。
発明者らは、上述のライナー膜を形成する従来の方法においては、図２に示すように、ライナー膜１１中に存在する微小異物１２によって第２の埋め込み酸化膜にボイド１３が発生する場合があることを発見した。前記の微小異物１２は、酸化膜系の粒子であり、気相中での過剰ＳｉＨ4がＮ2Ｏとの気相反応で酸化膜系の粒子となり、形成中のライナー酸化膜の表面上に付着したものと考えられる。このボイドは素子分離特性を劣化させると同時に、図２（ｈ）に示すようにフィールド酸化膜構造の不均一性をもたらし、このＳＴＩ構造上にゲート電極が形成されると、ゲート電極のＯｐｅｎ／Ｓｈｏｒｔの原因にもなる。
この発明は、トレンチ素子分離領域にディボットが生成されることを防止し、さらにトレンチ領域内のボイド発生をより効果的に抑制できるトレンチ分離構造の作成方法を提供するものである。
この発明は、半導体基板上にパッド酸化膜と窒化膜とを順次形成した後に選択的に除去してマスクパターンを形成し、形成しマスクパターンを用いて半導体基板にトレンチ領域を形成する工程と、熱酸化法によりトレンチ領域の側壁及び底部に熱酸化膜を形成する工程と、トレンチ領域を含む半導体基板上にＳｉＨ4／Ｎ2Ｏガスを用いた熱ＣＶＤ法でトレンチ領域に空洞を残す程度の膜厚の第１の埋め込み酸化膜を形成する工程と、残された前記トレンチ領域の空洞部を埋め込むように、ＨＤＰプラズマＣＶＤ法で第２の埋め込み酸化膜であるプラズマ酸化膜を形成する工程と、前記窒化膜をストッパーとして前記第１及び第２の埋め込み酸化膜の上部をＣＭＰ法（化学機械研磨）により除去した後に前記窒化膜とパッド酸化膜とをエッチングで除去する工程とを備え、前記第１の埋め込み酸化膜を形成する工程におけるＳｉＨ4／Ｎ2Ｏガス流量比を、第１の埋め込み酸化膜中の微小異物の発生を抑制できるような流量比にすることを特徴とする半導体装置のトレンチ素子分離方法を提供する。
この発明のトレンチ素子分離方法は、第１の埋め込み酸化膜を形成する工程におけるＳｉＨ4／Ｎ2Ｏガス流量比を、第１の埋め込み酸化膜中の微小異物の発生を抑制できるような流量比にするので、第１の埋め込み酸化膜への異物付着を抑制することができ、第１の埋め込み酸化膜上に形成する第２の埋め込み酸化膜中のボイド生成も防止することができる。その結果、このＳＴＩ構造上に形成されるゲート電極のＯｐｅｎ／Ｓｈｏｒｔの不具合の発生等を抑制することができる。
換言すると、この発明のトレンチ素子分離構造の作成方法によれば、トレンチに埋め込まれた酸化膜の表面周囲部でのディボットの形成が抑止されるので、ディボットに起因するデバイス特性の劣化を防ぐことができ、且つ、トレンチ分離領域の埋め込み酸化膜にボイドによる欠陥が発生しないため、デバイスの信頼性を向上させることが可能になる。
この発明のトレンチ素子分離方法は、トレンチ領域の側壁及び底部に熱酸化膜を形成した後に、ライナー酸化膜としてＳｉＨ4／Ｎ2Ｏ／Ｎ2ガスからなるＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）酸化膜を形成する際に、ＳｉＨ4／Ｎ2Ｏガス流量比が１／５００〜１／７０の範囲内とする条件化で前記ＨＴＯ酸化膜を形成することにより、微小異物の発生を抑制することができる。
より詳細には、この発明のトレンチ素子分離方法は、半導体基板上にパッド酸化膜と窒化膜とを順次形成した後に選択的に除去してマスクパターンを形成し、形成しマスクパターンを用いて半導体基板にトレンチ領域を形成する工程と、熱酸化法によりトレンチ領域の側壁及び底部に熱酸化膜を形成する工程と、トレンチ領域を含む半導体基板上にＳｉＨ4／Ｎ2Ｏガスを用いた熱ＣＶＤ法でトレンチ領域に空洞を残す程度の膜厚の第１の埋め込み酸化膜を形成する工程と、残された前記トレンチ領域の空洞部を埋め込むように、ＨＤＰプラズマＣＶＤ法で第２の埋め込み酸化膜であるプラズマ酸化膜を形成する工程と、前記窒化膜をストッパーとして前記第１及び第２の埋め込み酸化膜の上部をＣＭＰ法（化学機械研磨）により除去した後に前記窒化膜とパッド酸化膜とをエッチングで除去する工程とを備え、前記第１の埋め込み酸化膜を形成する工程におけるＳｉＨ4／Ｎ2Ｏガス流量比を、第１の埋め込み酸化膜中の微小異物の発生を抑制できるような流量比にすることを特徴とする。
ここで、半導体基板の材料としては、シリコンが好適である。パッド酸化膜とは、シリコン基板と窒化膜との間に生じる応力を緩和する機能を果たす膜であり、例えば、熱酸化法を用いて形成することができる。パッド酸化膜上に形成する窒化膜は、例えばＣＶＤ法を用いて形成することができる。前記パッド酸化膜と窒化膜との選択的な除去は、フォトリソフラフィ技術により表面のフォトレジストをパターニングし、異方性ドライエッチングを適用して実現することができる。さらに、トレンチ領域の形成は、選択的に一部を除去した後の窒化膜をマスクとしてドライエッチング法を用いてシリコン基板をエッチングして形成することができる。
また、ここで、トレンチ領域に空洞を残す程度の膜厚とは、一例では、トレンチ幅が２００nm（ナノメートル）の場合に５〜５０nm程度の膜厚である。従って、この例の場合は第１の埋め込み酸化膜形成後、トレンチ領域には少なくとも幅約１００nmの空洞部が残される。
前記第１の埋め込み酸化膜を形成工程におけるＳｉＨ4／Ｎ2Ｏガス流量比は、１／５００〜１／７０の範囲内であることが好ましい。ＳｉＨ4／Ｎ2Ｏガス流量比が前記範囲内であれば、前記工程において気相中の過剰ＳｉＨ4がＮ2Ｏとの気相反応で酸化膜系の粒子となることが抑制され、第１の埋め込み酸化膜の表面部に微小異物が形成されるのを抑制することができる。
より好ましくは、前記第１の埋め込み酸化膜を形成工程におけるＳｉＨ4／Ｎ2Ｏガス流量比は、１／２５０〜１／１００の範囲内である。
また、熱酸化法によりトレンチ領域の側壁及び底部に熱酸化膜を形成する前記工程が、２回の熱酸化工程を含むことが好ましい。すなわち、第１の埋め込み酸化膜は、トレンチコーナー部の電界集中を抑止するための丸め酸化を目的として前フッ酸処理とその後の酸化処理とを複数回繰り返して形成することが望ましいが、回数が多すぎるとパッド酸化膜がサイドエッチされることによるパターン異常が発生するため、２回が好ましい。
さらに、前記第１の埋め込み酸化膜を形成する工程における成膜温度が、７００〜８２０℃の範囲内であることが好ましい。
また、この発明の半導体装置のトレンチ素子分離方法は、前記第１の埋め込み酸化膜を形成する工程が、第１の埋め込み酸化膜形成後に第１の埋め込み酸化膜を緻密化するための熱処理を含んでもよい。前記熱処理工程の温度が、９００〜１１００℃であることが好ましい。第１の埋め込み酸化膜を緻密化することによって、その後の工程で窒化膜とパッド酸化膜とをエッチングで除去する際の第１の埋め込み酸化膜のエッチングレートを低くし、窒化膜とパッド酸化膜とに対するエッチング比を高くすることができる。
さらにまた、前記第２の埋め込み酸化膜を形成する工程が、第２の埋め込み酸化膜形成後に第２の埋め込み酸化膜を緻密化するための熱処理を含むことが望ましい。前記熱処理工程の温度が、９００〜１１００℃であってもよい。すなわち、第１の埋め込み酸化膜形成後、高密度プラズマ（ＨＤＰ）酸化膜でトレンチ領域を完全に埋め込む場合、ディボットの発生抑止と素子分離特性を向上させるためにＨＤＰ酸化膜形成前後に酸化膜の緻密化を目的とした高温熱処理を加えることが望ましい。第２の埋め込み酸化膜を緻密化することによって、その後の工程で窒化膜とパッド酸化膜とをエッチングで除去する際の第２の埋め込み酸化膜のエッチングレートを低くし、窒化膜とパッド酸化膜とに対するエッチング比を高くすることができる。
尚、ライナー膜にはＨＤＰ酸化膜形成に使用するＳｉＨ4系のガスを用いたＨＴＯ酸化膜を使用するため、窒化膜やＳｉＨ2Ｃｌ2やＴＥＯＳを用いた酸化膜よりもトレンチ内の酸化膜質をほぼ一定にし、電気的にも形状的にも安定したトレンチ素子分離構造を形成することが可能になると考えられる。
以下、この発明の実施の形態を図面を参照して詳細に説明する。
（実施の形態）
図１は、トレンチ分離構造の作成方法の実施形態を示す各工程における断面図である。
まず、図１（ａ）に示すように、シリコン基板１上に厚さ約１０ｎｍのパッド酸化膜２及び厚さ約１６０ｎｍの窒化膜３を形成し、フォトリソグラフィによりレジストパターン４を形成する。
次に、図１（ｂ）に示すように、レジストパターン４を用いて、ドライエッチングによりトレンチマスクパターンを形成する。
次に、図１（ｃ）に示すように、トレンチマスクパターンを用いて、シリコン基板１をドライエッチングし、深さ約２００ｎｍのトレンチ５を形成する。
次に、図１（ｄ）に示すように、丸め酸化を２回行い、トレンチ５の側壁及び底部に厚さ約２０ｎｍの熱酸化膜６を形成する。この丸め酸化の目的は、トランジスタがシリコン基板上に作成された場合に、トレンチコーナー部２１に電界が集中し、トランジスタ特性を劣化させることを避けるためである。
次に図１（ｅ）に示すように、第１の埋め込み酸化膜として、ＳｉＨ4／Ｎ2Ｏガスを用いてＳｉＨ4／Ｎ2Ｏガス流量比が１／７０以下の条件で、７００〜８００℃程度の減圧ＣＶＤ（ＨＴＯ）法により、厚さ約２０ｎｍのライナー酸化膜１１を形成する。このときの成膜圧は、０．５〜１．０Torr程度である。この場合、ライナー酸化膜１１の厚さは、酸化膜がトレンチ５内に成膜されたときに、トレンチ５の内部が完全に埋め込まれず、トレンチ５内に空洞が残るようにする。このためには、ライナー酸化膜１１の厚さは、トレンチ分離幅にも依るが、５〜５０ｎｍが望ましい。この時、ＳｉＨ４／Ｎ2Ｏガス流量比を１／７０以下の条件を使用しているため、ＳｉＨ4の気相反応が抑制され、微小異物の発生は無い。
ここで、ライナー酸化膜を緻密化によるウェットエッチングレートの低下を目的に９００〜１１００℃程度のＮ2等の不活性ガス雰囲気で６０ｍｉｎ程度の高温アニールを行っても良い。
次に図１（ｆ）に示すように、トレンチ領域５が完全に埋め込まれるように、第２の埋め込み酸化膜として、ＳｉＨ4ガスを使用してＨＤＰ酸化膜を約５００ｎｍ形成する。この時、ライナー酸化膜１１には微小異物の発生が無いため、ＨＤＰ酸化膜はボイドを発生させること無く、トレンチ領域５に完全に埋め込むことが可能である。
次に、ＨＤＰ酸化膜を緻密化によるウェットエッチングレートの低下を目的に９００〜１１００℃程度のＮ2等の不活性ガス雰囲気で６０ｍｉｎ程度の高温アニールを行う。
次に、図１（ｇ）に示すように、窒化膜３をストッパーとして、ＣＭＰ処理して、ＨＤＰ酸化膜７及びライナー酸化膜１１の上部を除去する。
最後に、図（ｈ）に示すように、窒化膜３をリン酸によるウェットエッチングにより除去し、ライナー酸化膜１１及びＨＤＰ酸化膜７の上部及びパッド酸化膜２をフッ酸によるウェットエッチングにより除去する。この時、ライナー酸化膜１１及びＨＤＰ酸化膜７は同種の膜組成で形成されているため、ウェットエッチングによるディボット及び形状異常が発生しない。
ここで、発明者らは、この発明の効果を確認するため、図１について同様の方法により３種類のシリコンウェハを評価サンプルとして製作し、市販の欠陥検査測定装置を用いて、ウェハ内欠陥数（形状異常）を調査した。
その結果を表１に示す。
Figure 2006140408
表１から、欠陥数はＳｉＨ4／Ｎ2Ｏ流量比が小さくなるほど減少し、前記流量比１／５０の条件下では７３個あった欠陥が、前記流量比１／７１．４の条件下では実質上十分少ない５個の欠陥にまで減少し、前記流量比１／１００の条件下では０個、即ち完全に発生が抑制されている。上記の結果より、好ましくはＳｉＨ4／Ｎ2Ｏ流量比が１／７０以下、より好ましくは１／１００以下である。しかし、流量比を下げると異物の付着を抑制する観点からは好ましいが、成膜速度が遅くなるので成膜に時間を要して経済的に不利になる。量産を考慮した場合、ガス流量コントローラーで制御可能な１／５００が前記流量比の下限であり、より成膜速度が早いのは１／２５０の流量比である。
この発明のトレンチ素子分離構造の作成方法の各工程を示す基板断面図である。 従来のトレンチ素子分離構造の作成方法で、欠陥発生時の各工程を示す基板断面図である。 従来のトレンチ素子分離構造の作成方法の各工程を示す基板断面図である。
符号の説明
１ シリコン基板
２ パッド酸化膜
３ 窒化膜
４ フォトレジスト
５ トレンチ領域
６ 熱酸化膜
７ ＨＤＰ酸化膜、第２の埋め込み酸化膜
８ ディボット
１１ ライナー酸化膜、第１の埋め込み酸化膜
１２ 微小異物
１３ ボイド
２１ トレンチコーナー部

Claims (7)

  1. 半導体基板上にパッド酸化膜と窒化膜とを順次形成した後に選択的に除去してマスクパターンを形成し、形成したマスクパターンを用いて半導体基板にトレンチ領域を形成する工程と、
    熱酸化法によりトレンチ領域の側壁及び底部に熱酸化膜を形成する工程と、
    トレンチ領域を含む半導体基板上にＳｉＨ4／Ｎ2Ｏガスを用いた熱ＣＶＤ法でトレンチ領域に空洞を残す程度の膜厚の第１の埋め込み酸化膜を形成する工程と、
    残された前記トレンチ領域の空洞部を埋め込むように、ＨＤＰプラズマＣＶＤ法で第２の埋め込み酸化膜であるプラズマ酸化膜を形成する工程と、
    前記窒化膜をストッパーとして前記第１及び第２の埋め込み酸化膜の上部をＣＭＰ法（化学機械研磨）により除去した後に前記窒化膜とパッド酸化膜とをエッチングで除去する工程とを備え、
    前記第１の埋め込み酸化膜を形成する工程におけるＳｉＨ4／Ｎ2Ｏガス流量比を、第１の埋め込み酸化膜中の微小異物の発生を抑制できるような流量比にすることを特徴とする半導体装置のトレンチ素子分離方法。
  2. 前記第１の埋め込み酸化膜を形成工程におけるＳｉＨ4／Ｎ2Ｏガス流量比が、１／５００〜１／７０の範囲内である請求項１記載のトレンチ素子分離方法。
  3. より好ましくは、前記第１の埋め込み酸化膜を形成工程におけるＳｉＨ4／Ｎ2Ｏガス流量比が、１／２５０〜１／１００の範囲内である請求項１記載のトレンチ素子分離方法。
  4. 前記第１の埋め込み酸化膜を形成する工程における成膜温度が、７００〜８２０℃の範囲内である請求項２または３記載のトレンチ素子分離方法。
  5. 熱酸化法によりトレンチ領域の側壁及び底部に熱酸化膜を形成する前記工程が、２回の熱酸化工程を含む請求項１記載のトレンチ素子分離方法。
  6. 前記第１の埋め込み酸化膜を形成する工程が、第１の埋め込み酸化膜形成後に第１の埋め込み酸化膜を緻密化するための熱処理を含むことを特徴とする請求項１記載のトレンチ素子分離方法。
  7. 前記第２の埋め込み酸化膜を形成する工程が、第２の埋め込み酸化膜形成後に第２の埋め込み酸化膜を緻密化するための熱処理を含むことを特徴とする請求項１記載のトレンチ素子分離方法。
JP2004330766A 2004-11-14 2004-11-15 半導体装置のトレンチ素子分離方法 Pending JP2006140408A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004330766A JP2006140408A (ja) 2004-11-15 2004-11-15 半導体装置のトレンチ素子分離方法
TW094138447A TW200633124A (en) 2004-11-15 2005-11-02 Trench isolation method for semiconductor devices
KR1020050106315A KR100748905B1 (ko) 2004-11-14 2005-11-08 반도체 장치의 트렌치 분리 방법
US11/272,668 US20060105541A1 (en) 2004-11-15 2005-11-15 Trench isolation method for semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004330766A JP2006140408A (ja) 2004-11-15 2004-11-15 半導体装置のトレンチ素子分離方法

Publications (1)

Publication Number Publication Date
JP2006140408A true JP2006140408A (ja) 2006-06-01

Family

ID=36386920

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004330766A Pending JP2006140408A (ja) 2004-11-14 2004-11-15 半導体装置のトレンチ素子分離方法

Country Status (4)

Country Link
US (1) US20060105541A1 (ja)
JP (1) JP2006140408A (ja)
KR (1) KR100748905B1 (ja)
TW (1) TW200633124A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822606B1 (ko) 2006-12-28 2008-04-16 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
KR100868654B1 (ko) 2006-12-27 2008-11-12 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 형성 방법
JP2011529271A (ja) * 2008-07-23 2011-12-01 アプライド マテリアルズ インコーポレイテッド 応力蓄積を解放する堆積方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012846B2 (en) * 2006-08-04 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures and methods of fabricating isolation structures
US8679940B2 (en) * 2012-02-17 2014-03-25 GlobalFoundries, Inc. Methods for fabricating semiconductor devices with isolation regions having uniform stepheights
US20150017774A1 (en) * 2013-07-10 2015-01-15 Globalfoundries Inc. Method of forming fins with recess shapes
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482740B1 (ko) * 1997-12-27 2005-08-17 주식회사 하이닉스반도체 반도체소자의소자분리용트렌치내에산화막을매립하는방법
KR100305145B1 (ko) * 1999-08-04 2001-09-29 박종섭 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR100563371B1 (ko) * 1999-12-13 2006-03-22 주식회사 하이닉스반도체 반도체 소자의 소자 격리층 형성 방법
US6713127B2 (en) * 2001-12-28 2004-03-30 Applied Materials, Inc. Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
KR100478486B1 (ko) * 2002-10-09 2005-03-28 동부아남반도체 주식회사 반도체 소자의 트렌치 산화막 형성 방법
JP2004193585A (ja) * 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100868654B1 (ko) 2006-12-27 2008-11-12 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 형성 방법
KR100822606B1 (ko) 2006-12-28 2008-04-16 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
JP2011529271A (ja) * 2008-07-23 2011-12-01 アプライド マテリアルズ インコーポレイテッド 応力蓄積を解放する堆積方法

Also Published As

Publication number Publication date
KR20060054140A (ko) 2006-05-22
KR100748905B1 (ko) 2007-08-13
TW200633124A (en) 2006-09-16
US20060105541A1 (en) 2006-05-18

Similar Documents

Publication Publication Date Title
US8211779B2 (en) Method for forming isolation layer in semiconductor device
JP2011233922A (ja) 素子間分離領域の形成方法
KR20040096365A (ko) 반도체소자의 제조방법
JP2012231007A (ja) 半導体装置の製造方法
JP3880207B2 (ja) トレンチ隔離の形成方法
JP2008227360A (ja) 半導体装置の製造方法
KR100748905B1 (ko) 반도체 장치의 트렌치 분리 방법
JP2001257259A (ja) 素子分離構造形成方法
JP2001102439A (ja) 半導体装置の製造方法
JP2002299433A (ja) 半導体素子の素子分離膜形成方法
JP2008004881A (ja) 素子分離構造部の製造方法
KR20060036948A (ko) 반도체 장치의 제조 방법 및 이를 이용한 반도체 장치의 소자 분리막 제조 방법
JP2000031261A (ja) 半導体装置のトレンチ隔離形成方法
KR100564561B1 (ko) 보이드 없는 반도체 소자의 트렌치 소자 분리 방법
JP2007012697A (ja) 半導体素子の製造方法
JP2009158916A (ja) 半導体素子のトレンチ形成方法
KR101127033B1 (ko) 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법
KR100815036B1 (ko) 반도체 소자의 소자 분리막 형성방법
JP2003158177A (ja) 半導体装置およびその製造方法
JP4920631B2 (ja) 半導体装置の製造方法
KR20070000062A (ko) 개구 충전 방법 및 이를 이용한 소자 분리 구조물 형성방법
JP2006310350A (ja) 素子間分離領域の形成方法
KR20060136032A (ko) 개구 충전 방법 및 이를 이용한 소자 분리 구조물 형성방법
KR100782789B1 (ko) 반도체 소자의 제조 방법
KR100826776B1 (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624