KR100748905B1 - 반도체 장치의 트렌치 분리 방법 - Google Patents

반도체 장치의 트렌치 분리 방법 Download PDF

Info

Publication number
KR100748905B1
KR100748905B1 KR1020050106315A KR20050106315A KR100748905B1 KR 100748905 B1 KR100748905 B1 KR 100748905B1 KR 1020050106315 A KR1020050106315 A KR 1020050106315A KR 20050106315 A KR20050106315 A KR 20050106315A KR 100748905 B1 KR100748905 B1 KR 100748905B1
Authority
KR
South Korea
Prior art keywords
oxide film
buried oxide
depositing
film
trench
Prior art date
Application number
KR1020050106315A
Other languages
English (en)
Other versions
KR20060054140A (ko
Inventor
유시 이노우에
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060054140A publication Critical patent/KR20060054140A/ko
Application granted granted Critical
Publication of KR100748905B1 publication Critical patent/KR100748905B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은, 반도체 기판 상에 패드 산화막과 질화막을 순차적으로 증착한 후에 그 산화막과 그 질화막을 선택적으로 제거하여 마스크 패턴을 형성하는 단계; 그 형성된 마스크 패턴을 이용하여 반도체 기판에 트렌치 영역을 형성하는 단계; 열 산화에 의해 그 형성된 트렌치 영역의 측벽 및 바닥에 열 산화막을 증착하는 단계; 트렌치 영역을 갖는 반도체 기판 상에 SiH4/N20 가스를 이용한 열 CVD법에 의해서 트렌치 영역이 완전히 충전되지 않는 정도의 막 두께를 갖는 제 1 매립 산화막을 증착하는 단계; 트렌치 영역이 그 막으로 충전되도록 HDP 플라즈마 CVD법에 의해서 제 2 매립 산화막인 플라즈마 산화막을 증착하는 단계; 및 상기 질화막을 스토퍼로서 이용하여 상기 제 1 및 제 2 매립 산화막의 상부를 CMP법 (화학 기계 연마) 에 의해 제거한 후에 상기 질화막과 패드 산화막을 에칭해서 제거하는 단계를 포함하고, 상기 제 1 매립 산화막을 증착하는 단계에 있어서의 SiH4/N20 가스유량비를, 제 1 매립 산화막 중의 미세한 이물질의 발생을 억제할 수 있는 것 같은 비율로 설정하는 것을 특징으로 하는 반도체 장치의 트렌치 분리 방법을 제공한다.
반도체 장치, 열 CVD법, 트렌치 분리 구조, 디보트, 보이드

Description

반도체 장치의 트렌치 분리 방법{TRENCH ISOLATION METHOD FOR SEMICONDUCTOR DEVICES}
도 1a 내지 1d 는 본 발명에 따른 트렌치 분리 구조의 제조 방법의 각 단계를 나타낸 기판 단면도.
도 2e 내지 2h 는 도 1d 의 단계의 후속 단계를 나타낸 기판 단면도.
도 3a 내지 3d 는 결점이 생성되는 경우를 설명한 종래의 트렌치 분리 구조의 제조 방법의 각 단계를 나타낸 기판 단면도.
도 4e 내지 4h 는 도 3d 의 단계의 후속 단계를 나타낸 기판 단면도.
도 5a 내지 5d 는 종래의 트렌치 분리 구조의 제조 방법의 개별 단계를 나타낸 기판 단면도.
도 6e 내지 6g 는 도 5d 의 단계의 후속 단계를 나타낸 기판 단면도.
※ 도면의 주요 부분에 대한 부호의 설명
1: 반도체 기판 2: 패드 산화막
3: 질화막 4: 레지스트 마스크 패턴
5: 트렌치 영역 6: 열 산화막
7: 산화막 11: 라이너 막
13: 보이드
본 발명은, 반도체 기판에 있어서의 트렌치 분리 구조의 제작 방법에 관한 것으로, 보다 구체적으로는, 트렌치에 매립되는 산화막의 표면부에 오목부의 형성을 방지하고, 트렌치에 매립되는 산화막에 보이드 (void) 의 발생을 방지할 수 있는 트렌치 분리 구조의 제작 방법에 관한 것이다.
반도체 기판 위에 형성되는 장치들을 서로 전기적으로 분리시키는 기술로서, 반도체 기판에 형성되는 트렌치들과 트렌치에 매립되는 절연막으로 구성되는 쉘로우 트렌치 분리 (Shallow Trench Isolation: STI) 가 공지되어 있다. 그러나, 장치의 미세화가 발전함에 따라 트렌치 영역의 폭이 감소하여, 예를 들면, O.5 ㎛ 이하로 제조되면, 보이드가 생성되는데, 즉, 트렌치 영역의 일부가 절연막으로 완전하게 충전되지 않는다. 보이드의 발생을 감소시키기 위해서, 형성된 트렌치 영역의 측벽 및 바닥에 제 l 열 산화막을 얇게 증착한 후에, 고밀도의 제 2 산화막으로써 트렌치 영역을 완전하게 충전하는 방법이 공지되어 있다.
도 5a 내지 5d 및 도 6e 내지 6g 는 STI 구조를 제조하는 종래의 방법을 나타낸다. 종래의 방법에 따르면, 도 5a 에 도시된 바와 같이, 패드 산화막 (2) 과 질화막 (3) 이 반도체 기판 (l) 상에 순차적으로 형성되고, 그 후에 레지스트 마스크 패턴 (4) 이 그 위에 형성된다. 다음으로, 도 5b 에 도시된 바와 같이, 그 레지스트 마스크 패턴을 이용하여, 트렌치 마스크 패턴이 형성된다. 다음으 로, 도 5c 에 도시된 바와 같이, 트렌치 영역 (5) 을 형성하기 위하여 트렌치 마스크 패턴을 이용하여 건식 에칭이 반도체 기판 (1) 에 적용된다. 계속하여, 도 5d 에 도시된 바와 같이, 열산화를 통하여, 트렌치 영역의 측벽 및 바닥에 열 산화막 (6) 이 형성된다. 다음으로, 도 6e 에 도시된 바와 같이, 트렌치 내부가 완전하게 충전되도록 산화막 (7) 이 형성된다. 다음으로, 도 6f 에 도시된 바와 같이, 질화막 (3) 을 스토퍼 (stopper) 로서 이용하여 화학 기계 연마 (CMP) 가 적용된다. 마지막으로, 도 6g 에 도시된 바와 같이, 습식 에칭에 의해 질화막 (3) 이 제거된다. 계속해서, 산화막에 습식 에칭이 적당히 적용된다.
이 경우, 도 6g 에 도시된 바와 같이, 디보트 (divot) 라 지칭되는 오목부 (8) 가 트렌치에 매립되는 산화막의 표면부에 형성된다. 이 STI 구조 상에 트랜지스터가 형성되면, 이러한 오목부는 오목부의 코너 부분에 전계의 집중을 발생시키고, 따라서, 전기적인 특성에 있어서 불량을 초래한다. 또한, 매립된 산화막 (7) 의 물리적인 스트레스에 기인하여, 트렌치 (5) 주변의 반도체 기판 (1) 에 결정 하자가 발생될 수도 있다.
전술한 문제들을 해결하기 위하여, 예를 들어, 일본 무심사 공개 특허공보 평11(1999)-176924호 및 2001-135718호에 개시된 바와 같이, 제 2 매립 산화막으로서 고밀도 플라즈마 (HDP) 산화막 형성 전에 제 1 매립 산화막으로서 라이너 막을 증착하고, 순차적으로, 제 2 매립 산화막을 증착하는 방법이 있다.
LSI의 미세화의 발전에 따라, 트렌치폭이 O.2 ㎛ 이하가 되면, 트렌치 영역내에 산화막을 매립하는 것이 곤란하게 되고, 도 6g 에 도시된 디보트 (8) 의 트랜 지스터 특성에의 영향은 더욱 증가된다. 또한, 라이너 막의 품질 및 두께의 편차는 장치 분리의 절연 특성의 편차에 영향을 주게 된다.
발명자들은, 전술한 라이너 막을 형성하는 종래의 방법에 있어서는, 도 4e 내지 도 4g 에 도시된 바와 같이, 라이너 막 (11) 내에 존재하는 미세한 이물질 (12) 에 기인하여 제 2 매립 산화막 내에 보이드 (13) 가 생성될 수 있음을 발견하였다. 이러한 미세한 이물질 (12) 은 산화-계의 입자이며, 기상 (gas phase) 중의 과잉 SiH4 가 N20 와의 기상 반응을 야기하여 산화-계 입자를 형성하고, 이들 산화-계 입자들은 증착중인 라이너 산화 막의 표면에 부착되는 것으로 생각된다. 이러한 보이드는 장치 분리 특성의 열화를 야기하며, 또한, 도 4h 에 도시된 바와 같은 필드-산화-막 구조의 불균일성을 야기한다. 결과적으로, STI 구조 상에 게이트 전극이 형성되면, 게이트 전극의 Open/Short 가 발생할 수도 있다.
본 발명은 트렌치 분리 영역 내의 디보트의 형성을 방지하고, 트렌치 영역 내의 보이드의 발생을 효과적으로 억제할 수 있는 트렌치-분리 구조의 제조 방법을 제공한다.
본 발명은, 반도체 기판 상에 패드 산화막과 질화막을 순차적으로 증착한 후에 그 산화막과 그 질화막을 선택적으로 제거하여 마스크 패턴을 형성하는 단계; 그 형성된 마스크 패턴을 이용하여 반도체 기판에 트렌치 영역을 형성하는 단계; 열 산화에 의해 그 형성된 트렌치 영역의 측벽 및 바닥에 열 산화막을 증착하는 단계; 트렌치 영역을 갖는 반도체 기판 상에 SiH4/N20 가스를 이용한 열 CVD법에 의해서 트렌치 영역이 완전히 충전되지 않는 정도의 두께를 갖는 제 1 매립 산화막을 증착하는 단계; 트렌치 영역이 그 막으로 충전되도록 HDP 플라즈마 CVD법에 의해서 제 2 매립 산화막으로서 플라즈마 산화막을 증착하는 단계; 및 질화막을 스토퍼로서 이용하여 제 1 및 제 2 매립 산화막의 상부를 CMP법 (화학 기계 연마) 에 의해 제거한 후에 질화막과 패드 산화막을 에칭하는 단계를 포함하고, 여기서,제 1 매립 산화막을 증착하는 단계에서 SiH4/N20 의 가스유량비는, 제 1 매립 산화막중의 미세한 이물질의 형성이 억제될 수 있는 유량비로 설정되는 것을 특징으로 하는 반도체 장치의 트렌치 분리 방법을 제공한다.
본 발명은, 예시의 목적으로 제공된 것이며 따라서 본 발명을 제한하는 것이 아닌, 이하 제공된 상세한 설명 및 첨부된 도면으로부터 보다 잘 이해될 수 있다.
본 발명에 따른 트렌치 분리 방법에 의하면, 전술한 제 1 매립 산화막을 증착하는 단계에서 SiH4/N20 의 가스유량비를, 제 1 매립 산화막 중의 미세한 이물질의 발생을 억제할 수 있는 유량비로 설정하므로, 제 l 매립 산화막에의 미세한 이물질의 부착을 억제할 수 있고, 또한, 제 1 매립 산화막 위에 형성되는 제 2 매립 산화막 중의 보이드의 형성도 방지할 수 있다. 그 결과, STI 구조 위에 형성되는 게이트 전극의 Open/Short 등의 불량의 발생을 억제할 수 있다.
즉, 본 발명에 따른 트렌치 분리 구조의 제조 방법에 의하면, 트렌치에 매립 된 산화막의 표면 주위부의 디보트의 형성을 억제하는 것이 가능하며, 따라서, 디보트로 인한 장치 특성의 열화를 방지할 수 있다. 또한, 트렌치 분리 영역의 매립 산화막의 보이드로 인한 결점의 발생을 방지하여, 장치의 신뢰성을 향상시키는 것이 가능하게 된다.
본 발명에 따른 트렌치 분리 방법은, 트렌치 영역의 측벽 및 바닥에 열 산화막을 증착한 후에, SiH4/N20 가스를 이용하여 라이너 산화막으로서 HTO (High T emperature Oxide) 산화막을 증착하고, SiH4/N20 의 가스 유량비가 1/500 내지 1/70 의 범위 내인 조건에서 상기 HTO 산화막을 증착하여, 미세한 이물질의 발생을 억제한다.
보다 구체적으로는, 본 발명에 따른 트렌치 분리 방법은, 반도체 기판 상에 패드 산화막과 질화막을 순차적으로 증착한 후에 이를 선택적으로 제거해서 마스크 패턴을 형성하고, 그 마스크 패턴을 이용하여 반도체 기판에 트렌치 영역을 형성하는 단계와, 트렌치 영역의 측벽 및 바닥에 열 산화막을 증착하는 단계와, 트렌치 영역을 갖는 반도체 기판 상에 SiH4/N20 가스를 이용한 열 CVD법에 의해서 트렌치 영역이 완전히 충전되지 않는 정도의 막 두께의 제 1 매립 산화막을 증착하는 단계와, 트렌치 영역이 그 막으로 충전되도록 HDP 플라즈마 CVD법에 의해서 제 2 매립 산화막으로서 플라즈마 산화막을 증착하는 단계와, 질화막을 스토퍼로서 이용하여 제 1 및 제 2 매립 산화막의 상부를 CMP법 (화학 기계 연마) 에 의해 제거한 후에, 질화막과 패드 산화막을 에칭하는 단계를 포함하고, 상기 제 1 매립 산화막을 증착 하는 단계에서 SiH4/N20 의 가스 유량비를, 제 l 매립 산화막 중의 미세한 이물질의 형성이 억제될 수 있는 유량비로 설정한다.
바람직하게는, 반도체 기판의 재료는 규소 (silicon) 이다. 패드 산화막은 규소 기판과 질화막의 사이에 생기는 응력을 완화하는 기능을 갖는 막이며, 그러한 패드 산화막은 예를 들면, 열산화법을 이용하여 형성될 수도 있다. 패드 산화막 위의 질화막은 예를 들면, CVD법에 의해 형성될 수도 있다. 전술한 패드 산화막과 질화막의 선택적인 제거는, 포토리소그래피 기술에 의해 표면에 포토레지스트를 패터닝하고, 이방성 건식 에칭을 적용함으로써 실현될 수도 있다. 또한, 트렌치 영역은 선택적으로 부분 제거된 질화막을 마스크로서 이용하는 건식 에칭법을 통하여 규소 기판을 에칭함으로써 형성될 수도 있다.
또한, 트렌치 영역이 완전히 충전되지 않는 정도의 막 두께는, 예를 들어, 트렌치 폭이 200 nm 인 경우에 약 5 내지 50 nm (나노미터) 의 범위내의 두께이다. 이 경우, 제 l 의 매립 산화막 형성후, 개별 트렌치 영역에는 적어도 약 100 nm 의 폭을 갖는 공동 (groove) 이 남겨진다.
바람직하게는, 제 1 매립 산화막 증착 단계에서 SiH4/N20 의 가스 유량비는, 1/500 내지 1/70의 범위 내이다. SiH4/N20 의 가스 유량비를 상기 범위 내로 설정함으로써, 기상 중의 과잉 SiH4 와 N20 의 기상 반응으로 인한 산화계 입자의 형성을 억제하는 것이 가능하며, 이로써, 전술한 단계에서 제 1 매립 산화막의 표면에 미세한 이물질이 형성되는 것을 억제할 수 있다.
더욱 바람직하게는, 제 1 매립 산화막의 증착 단계에서 SiH4/N20 의 가스 유량비는 1/250 내지 1/100 의 범위 내이다.
바람직하게는, 열산화법에 의해 트렌치 영역의 측벽 및 바닥에 열 산화막을 증착하는 단계는 2회의 열산화 처리를 포함한다. 즉, 제 1 매립 산화막은, 트렌치 코너부의 전계 집중을 억제하기 위한 라운딩-산화 (rounding-oxidation) 를 수행하기 위하여, 전불산처리 (hydrofluoric-acid pretreatment) 와 후속의 산화를 여러 번 반복적으로 수행함으로써 증착되는 것이 바람직하다. 그러나, 산화의 횟수가 지나치게 많으면 패드 산화막의 사이드 에칭을 유발하여 패턴 이상을 초래할 것이다. 따라서, 산화는 2 회 수행되는 것이 바람직하다.
또한, 상기 제 l 매립 산화막을 증착하는 단계에서의 증착 온도는 700 내지 82O℃ 의 범위 내인 것이 바람직하다.
또한, 본 발명에 따른 반도체 장치의 트렌치 분리 방법에서, 제 1 매립 산화막을 증착하는 단계는 제 1 매립 산화막의 형성 후에 그 형성된 제 1 매립 산화막의 밀도를 증가시키기 위한 열처리를 포함할 수도 있다. 전술한 열처리의 온도는 900 내지 1100 ℃ 범위 내인 것이 바람직하다. 제 1 매립 산화막의 밀도를 증가시킴으로써, 후속 단계에서 질화막과 패드 산화막의 에칭동안, 제 1 매립 산화막의 에칭 레이트를 감소시키고, 제 1 매립 산화막에 대한 질화막과 패드 산화막의 에칭 비를 증가시킬 수 있다.
또한, 제 2 매립 산화막을 증착하는 단계는 제 2 매립 산화막 형성 후에 그 형성된 제 2 매립 산화막의 밀도를 증가시키기 위한 열처리를 포함하는 것이 바람직하다. 전술한 열처리 동안의 온도는 900 내지 1100 ℃ 범위 내일 수도 있다. 즉, 제 1 매립 산화막의 형성후, 고밀도 플라즈마 (HDP) 산화막을 트렌치 영역에 완전히 매립할 경우, 디보트의 발생 억제와 장치 분리 특성을 향상시키기 위해 산화막의 밀도를 증가시키기 위한 고온 열처리를 HDP 산화막 형성 전후에 적용함이 바람직하다. 제 2 매립 산화막의 밀도를 증가시킴으로써, 후속 단계에서 질화막과 패드 산화막의 에칭동안, 제 2 매립 산화막의 에칭 레이트를 감소시키고 제 2 매립 산화막에 대한 질화막과 패드 산화막의 에칭비를 증가시킬 수 있다.
또한, 라이너 막은 HDP 산화막 형성에 이용하는 SiH4 계의 가스를 이용하여 형성된 HTO 산화막으로 제조되므로, 질화막 또는 SiH2C12 나 TEOS 를 이용하여 형성된 산화막을 이용한 경우에 비하여 트렌치내의 산화막의 품질을 거의 균일하게 하고, 따라서 전기적으로도 형상적으로도 안정한 구조의 트렌치 분리를 제공할 수 있다.
이하, 본 발명의 실시형태를 도면을 참조해서 상세하게 설명한다.
(실시형태)
도 1a 내지 1d, 및 도 2e 내지 2h 는 실시형태에 따른 트렌치 분리 구조의 제조 방법의 각 단계를 도시한 단면도이다.
우선, 도 1a 에 도시된 바와 같이, 규소 기판 (1) 상에 두께 약 10 nm 의 패드 산화막 (2) 및 두께 약 160 nm 의 질화막 (3) 이 형성되고, 그 후 포토리소그래 피에 의해 그 위에 레지스트 패턴 (4) 이 형성된다.
다음으로, 도 1b 에 도시된 바와 같이, 트렌치 마스크 패턴을 형성하기 위하여 레지스트 패턴 (4) 을 이용한 건식 에칭이 적용된다.
다음으로, 도 1c 에 도시된 바와 같이, 약 200 nm 깊이의 트렌치 (5) 를 형성하기 위하여 규소 기판 (1) 에 트렌치 마스크 패턴을 이용한 건식 에칭이 적용된다다.
다음으로, 도 1d 에 도시된 바와 같이, 트렌치 (5) 의 측벽과 바닥에 두께 약 20 nm 의 열 산화막 (6) 을 형성하기 위하여 라운딩 산화가 2회 수행된다. 라운딩 산화의 목적은 트랜지스터가 규소 기판 상에 형성될 때, 트랜지스터 특성의 열화를 야기시키는 트렌치 코너부 (21) 의 전계 집중을 방지하기 위함이다.
다음으로, 도 2e 에 도시된 바와 같이, SiH4/N20 의 가스 유량비가 1/70 이하인 조건에서, SiH4/N20 가스를 이용하여, 약 700 내지 800 ℃ 범위 내의 온도에서 저압 CVD (HTO) 법에 의해 제 1 매립 산화막으로서 두께 약 20 nm 의 라이너 산화막 (11) 이 증착된다. 이 때 증착 압력은 약 O.5 내지 1.0 Torr 의 범위내이다. 이 경우, 라이너 산화막 (11) 의 두께는, 산화막이 트렌치 (5) 내에 증착되었을 때 트렌치 (5) 가 완전하게 충전되지 않고 각각의 트렌치 (5) 내에 공동이 남도록 한다. 이를 달성하기 위해서, 라이너 산화막 (11) 의 두께는 트렌치 분리 폭에도 의존하지만, 5 내지 50 nm 의 범위 내가 바람직하다. 이 경우, SiH4/N20 의 가스 유량비가 1/70 이하이고, SiH4 의 기상반응이 억제되므로, 이로써, 미세한 이물질의 발생이 방지된다.
이 때, 라이너 산화막의 습식 에칭 레이트를 감소시키는 라이너 산화막의 밀도를 증가시키기 위해, N2 등의 불활성가스 분위기에서 약 60 분 정도 약 900 내지 1100℃ 의 범위 내의 온도에서 고온의 어닐링이 적용된다.
다음으로, 도 2f 에 도시된 바와 같이, 트렌치 영역 (5) 이 완전하게 충전되도록 SiH4 가스를 이용해서 두께 약 500 nm 의 HDP 산화막이 제 2 매립 산화막으로서 증착된다. 이 때, 라이너 산화막 (11) 은 그 안에 발생되는 미세한 이물질을 포함하지 않기 때문에, HDP 산화막은 보이드를 발생시키지 않고 트렌치 영역 (5) 에 완전하게 매립될 수 있다.
계속하여, HDP 산화막의 습식 에칭 레이트를 감소시키는 HDP 산화막 의 밀도를 증가시키기 위해, N2 등의 불활성가스 분위기에서 약 60 분 정도 약 900 내지 1100℃ 의 범위 내의 온도에서 고온의 어닐링이 적용된다.
다음으로, 도 2g 에 도시된 바와 같이, 질화막 (3) 을 스토퍼로서 이용하여 CMP 법에 의해 HDP 산화막 (7) 및 라이너 산화막 (11) 의 상부가 제거된다.
마지막으로, 도 2h 에 도시된 바와 같이, 질화막 (3) 이 인산을 이용한 습식 에칭에 의해 제거되고, 그 후 라이너 산화막 (11) 및 HDP 산화막 (7) 의 상부 및 패드 산화막 (2) 이 불산을 이용한 습식 에칭에 의해 제거된다. 이 때, 라이너 산화막 (11) 및 HDP 산화막 (7) 은 동종의 막조성으로 제조되기 때문에, 습식 에칭으로 인한 디보트 및 형상 이상의 발생은 방지된다.
본 발명의 효과를 확인하기 위해서, 본 발명자들은 도 1a 내지 1d, 도 2e 내지 2h 와 유사한 방법으로 3 종류의 규소 웨이퍼를 평가 샘플로서 제작하고, 시판되는 결함 검사 측정 장치를 이용하여 개별 웨이퍼 내의 결함 (형상 이상) 의 수를 조사하였다.
그 결과를 표 1 에 나타내었다.
SiH4 유량 N20 유량 SiH4/N20의 유량비 웨이퍼내 결함의 수
30 sccm 1500 sccm 1/50 73
21 sccm 1500 sccm 1/71.4 5
15 sccm 1500 sccm 1/100 0
6 sccm 1500 sccm 1/250 0
3 sccm 1500 sccm 1/500 0
증착 온도: 800 ℃
두께: 20 nm
표 1 은, 결함의 수는 SiH4/N20 의 유량비가 감소할수록 감소하고, 전술한 유량비가 1/50 인 조건하에서는 결함의 수가 73 개였고, 유량비가 1/71.4 인 조건하에서는 실질적으로 상당히 적은 5 개로 결함의 수가 감소하고, 유량비가 1/100 인 조건하에서는 결함의 수가 O 개로, 즉 결함의 발생이 완전히 억제되었다는 것을 나타낸다. 전술한 결과로부터, 바람직하게는 SiH4/N20 의 유량비가 1/70 이하, 보다 바람직하게는1/100 이하인 것으로 증명되었다. 그러나, 유량비의 감소가 이물질의 부착을 억제하는 관점에서는 바람직하지만, 증착 레이트의 감소를 야기하고 증착 시간을 증가시킴으로써, 경제적 불이익을 초래할 수 있다. 양산을 고려했을 경우, 가스 유량 제어기의 제어가능한 범위의 하한인 전술한 유량비의 하한은 1/500 이다. 최대 증착 레이트를 제공하는 유량비는 1/250 이다.
전술한 본 발명은 다양한 방식으로 변형이 될 수 있음이 명백하다. 이러한 변형은 본 발명의 사상과 범위로부터 벗어나는 것으로 간주되지 않으며, 본 기술분야의 당업자에게 명백할 이러한 모든 수정은 다음의 청구범위의 범위 내에 포함되는 것으로 의도된다.
본 발명은 트렌치 분리 영역 내의 디보트의 생성을 방지하고, 트렌치 영역 내의 보이드의 발생을 더 효과적으로 억제할 수 있는 트렌치-분리 구조의 제조 방법을 제공한다.

Claims (10)

  1. 반도체 기판 상에 패드 산화막과 질화막을 순차적으로 증착한 후, 상기 패드 산화막과 상기 질화막을 선택적으로 제거해서 마스크 패턴을 형성하는 단계;
    상기 형성된 마스크 패턴을 이용하여 상기 반도체 기판에 트렌치 영역을 형성하는 단계;
    열 산화법에 의해 상기 형성된 트렌치 영역의 측벽 및 바닥에 열 산화막을 증착하는 단계;
    트렌치 영역을 갖는 상기 반도체 기판 상에 SiH4/N20 가스를 이용한 열 CVD법에 의해서 상기 트렌치 영역이 완전히 충전되지 않는 정도의 두께를 갖는 제 1 매립 산화막을 증착하는 단계;
    상기 트렌치 영역이 제 2 매립 산화막으로 충전되도록 HDP 플라즈마 CVD법에 의해서 상기 제 2 매립 산화막으로서 플라즈마 산화막을 증착하는 단계; 및
    상기 질화막을 스토퍼로서 이용하여 상기 제 1 및 제 2 매립 산화막의 상부를 CMP법 (화학 기계 연마) 에 의해 제거한 후에 상기 질화막과 상기 패드 산화막을 에칭하는 단계를 포함하고,
    상기 제 1 매립 산화막의 증착 단계에서 SiH4/N20 의 가스 유량비는, 상기 제 1 매립 산화막 중의 미세한 이물질의 형성이 억제될 수 있는 1/500 내지 1/70 의 범위 이내의 유량비로 설정되는, 반도체 장치의 트렌치 분리 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제 1 매립 산화막의 증착 단계에서의 SiH4/N20 의 가스 유량비는 1/250 내지 1/100 의 범위 이내인, 반도체 장치의 트렌치 분리 방법.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 제 1 매립 산화막의 증착 단계에서의 증착 온도는 700 내지 820℃ 의 범위 이내인, 반도체 장치의 트렌치 분리 방법.
  5. 제 1 항에 있어서,
    상기 트렌치 영역의 측벽 및 바닥에 열 산화막을 증착하는 단계는 복수회의 열산화 처리를 포함하는, 반도체 장치의 트렌치 분리 방법.
  6. 제 5 항에 있어서,
    상기 열 산화 처리의 회수는 2회인, 반도체 장치의 트렌치 분리 방법.
  7. 제 1 항에 있어서,
    상기 제 1 매립 산화막을 증착하는 단계는 상기 제 l 매립 산화막 형성 후에 상기 제 1 매립 산화막의 밀도를 증가시키기 위한 열처리를 포함하는, 반도체 장치의 트렌치 분리 방법.
  8. 제 7 항에 있어서,
    상기 열 처리의 온도는 900 내지 1100℃ 의 범위 이내인, 반도체 장치의 트렌치 분리 방법.
  9. 제 1 항에 있어서,
    상기 제 2 매립 산화막을 증착하는 단계는 상기 제 2 매립 산화막 형성 후에 상기 제 2 매립 산화막의 밀도를 증가시키기 위한 열처리를 포함하는, 반도체 장치의 트렌치 분리 방법.
  10. 제 9 항에 있어서,
    상기 열 처리의 온도는 900 내지 1100℃ 의 범위 이내인, 반도체 장치의 트렌치 분리 방법.
KR1020050106315A 2004-11-14 2005-11-08 반도체 장치의 트렌치 분리 방법 KR100748905B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00330766 2004-11-14
JP2004330766A JP2006140408A (ja) 2004-11-15 2004-11-15 半導体装置のトレンチ素子分離方法

Publications (2)

Publication Number Publication Date
KR20060054140A KR20060054140A (ko) 2006-05-22
KR100748905B1 true KR100748905B1 (ko) 2007-08-13

Family

ID=36386920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050106315A KR100748905B1 (ko) 2004-11-14 2005-11-08 반도체 장치의 트렌치 분리 방법

Country Status (4)

Country Link
US (1) US20060105541A1 (ko)
JP (1) JP2006140408A (ko)
KR (1) KR100748905B1 (ko)
TW (1) TW200633124A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012846B2 (en) * 2006-08-04 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Isolation structures and methods of fabricating isolation structures
KR100868654B1 (ko) 2006-12-27 2008-11-12 동부일렉트로닉스 주식회사 반도체 소자의 트렌치 형성 방법
KR100822606B1 (ko) 2006-12-28 2008-04-16 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
US7674684B2 (en) * 2008-07-23 2010-03-09 Applied Materials, Inc. Deposition methods for releasing stress buildup
US8679940B2 (en) * 2012-02-17 2014-03-25 GlobalFoundries, Inc. Methods for fabricating semiconductor devices with isolation regions having uniform stepheights
US20150017774A1 (en) * 2013-07-10 2015-01-15 Globalfoundries Inc. Method of forming fins with recess shapes
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055160A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자의 소자분리용 트렌치내에 산화막을 매립하는 방법
KR20010016837A (ko) * 1999-08-04 2001-03-05 박종섭 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20010055874A (ko) * 1999-12-13 2001-07-04 박종섭 반도체 소자의 소자 격리층 형성 방법
KR20040032337A (ko) * 2002-10-09 2004-04-17 아남반도체 주식회사 반도체 소자의 트렌치 산화막 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713127B2 (en) * 2001-12-28 2004-03-30 Applied Materials, Inc. Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
JP2004193585A (ja) * 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055160A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자의 소자분리용 트렌치내에 산화막을 매립하는 방법
KR20010016837A (ko) * 1999-08-04 2001-03-05 박종섭 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20010055874A (ko) * 1999-12-13 2001-07-04 박종섭 반도체 소자의 소자 격리층 형성 방법
KR20040032337A (ko) * 2002-10-09 2004-04-17 아남반도체 주식회사 반도체 소자의 트렌치 산화막 형성 방법

Also Published As

Publication number Publication date
US20060105541A1 (en) 2006-05-18
KR20060054140A (ko) 2006-05-22
TW200633124A (en) 2006-09-16
JP2006140408A (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
US8211779B2 (en) Method for forming isolation layer in semiconductor device
KR100748905B1 (ko) 반도체 장치의 트렌치 분리 방법
US20020048897A1 (en) Method of forming a self-aligned shallow trench isolation
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
KR100567022B1 (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
JP2001257259A (ja) 素子分離構造形成方法
KR20040074348A (ko) 박막 형성 방법 및 이를 이용한 트렌치 소자 분리막의형성 방법
US7754561B2 (en) Method for fabricating isolation film in semiconductor device
KR0165462B1 (ko) 트렌치 소자 분리 방법
KR100564625B1 (ko) 트렌치 소자분리막을 포함하는 반도체 소자 및 그 제조방법
KR101077014B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20010036818A (ko) 티형 트렌치 소자분리막 형성방법
KR100420701B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100866142B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20030052663A (ko) 반도체소자의 분리 방법
KR100492776B1 (ko) 반도체소자의 제조방법
KR100527578B1 (ko) 반도체소자의 제조방법
KR100545211B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100632053B1 (ko) 반도체 장치의 소자 분리막의 제조 방법
KR101081854B1 (ko) 반도체 소자의 소자분리막 제조방법
KR19990076105A (ko) 트렌치 소자분리방법
KR19990004577A (ko) 반도체소자의 소자분리절연막 형성방법
KR100508638B1 (ko) 반도체 소자 제조 방법
KR100571422B1 (ko) 얕은 트렌치 분리막을 갖는 반도체 소자 및 그 제조 방법
KR100826776B1 (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee