KR101081854B1 - 반도체 소자의 소자분리막 제조방법 - Google Patents

반도체 소자의 소자분리막 제조방법 Download PDF

Info

Publication number
KR101081854B1
KR101081854B1 KR1020050063098A KR20050063098A KR101081854B1 KR 101081854 B1 KR101081854 B1 KR 101081854B1 KR 1020050063098 A KR1020050063098 A KR 1020050063098A KR 20050063098 A KR20050063098 A KR 20050063098A KR 101081854 B1 KR101081854 B1 KR 101081854B1
Authority
KR
South Korea
Prior art keywords
trench
film
forming
device isolation
silicon substrate
Prior art date
Application number
KR1020050063098A
Other languages
English (en)
Other versions
KR20070008120A (ko
Inventor
이광호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050063098A priority Critical patent/KR101081854B1/ko
Publication of KR20070008120A publication Critical patent/KR20070008120A/ko
Application granted granted Critical
Publication of KR101081854B1 publication Critical patent/KR101081854B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로서, 특히, 실리콘 기판 상에 소자분리영역을 정의하는 패드 패턴을 형성하는 단계와, 상기 패드 패턴이 형성된 결과물 전면에 소정 두께의 폴리실리콘막을 형성하는 단계와, 상기 폴리실리콘막을 수소 가스 분위기에서 어닐링하는 단계와, 상기 패드 패턴을 식각 마스크로 상기 기판을 소정 깊이 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 내벽에 희생 산화막을 형성하는 단계 및 상기 희생 산화막이 형성된 결과물 전면에 갭필 산화막을 증착하여 상기 트렌치를 매립하는 단계를 포함하는 반도체 소자의 소자분리막 제조방법에 관한 것이다.
소자분리막, STI, 트렌치, 라운딩

Description

반도체 소자의 소자분리막 제조방법{Method for forming the isolation layer of semiconductor device}
도 1은 종래 기술에 따라 제조된 소자분리막의 문제점을 설명하기 위해 소자분리막의 구조를 개략적으로 나타낸 도면.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 실리콘 기판 110 : 패드 산화막
120 : 패드 질화막 130 : 폴리실리콘막
140 : 트렌치 150 : 희생 산화막
160 : 갭필 산화막
본 발명은 반도체 소자의 소자분리막 제조방법에 관한 것으로, 보다 상세하 게는 얕은 트렌치 소자격리(Shallow Trench Isolation; 이하 "STI" 라 한다) 공정시, 트렌치의 하부 모서리를 라운딩시키는 반도체 소자의 소자분리막 제조방법에 관한 것이다.
일반적으로, 실리콘 기판 상에 트랜지스터와 커패시터 등을 형성하기 위하여 실리콘 기판에는 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리영역을 형성하게 된다.
상기 소자분리영역을 형성하는 공정에 있어서는, 실리콘 기판에 일정한 깊이를 갖는 트렌치를 형성하고 나서, 이 트렌치에 갭필 산화막을 매립시킨 후, 화학기계적 연마공정으로 이 갭필 산화막의 불필요한 부분을 폴리싱(polishing)함으로써, 소자분리막을 실리콘 기판 내에 형성시키는 STI(shallow trench isolation) 공정이 최근에 많이 이용되고 있다.
그러나, 상기 종래 기술에 의한 소자분리영역 형성방법에 따르면, 트렌치 식각시, 트렌치(140)의 상부 및 하부 모서리가 라운드하지 못하고, 도 1의 "A"에 도시한 바와 같이 날카롭게 형성되어 트렌치의 날카롭게 형성된 모서리 부분으로 스트레스가 집중되는 문제가 있다(도 1은 종래 기술에 따라 제조된 소자분리막의 문제점을 나타낸 도면).
도 1에서 미설명한 도번부호 100은 실리콘 기판, 110은 패드 산화막, 120은 패드 질화막을 각각 지칭한다.
또한, 이와 같이 상기 트렌치의 날카롭게 형성된 모서리 부분으로 스트레스가 집중하게 되면, 이 부분에 전기적 집중현상이 유발되어 누설전류 등과 같은 소 자의 전기적 특성 열화가 발생되는 문제가 있다.
따라서, 최근에는 STI, 즉 트렌치를 이용한 소자 분리막 형성 공정시, 트렌치의 상부 및 하부 모서리의 프로파일을 라운딩지게 형성하기 위한 방안이 절실히 필요하다.
따라서, 본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, STI 공정에 의해 소자 분리막 프로파일(profile)을 구현하는 공정에 있어서, 트렌치의 상부 및 하부 모서리를 라운딩지게 형성하는 반도체 소자의 소자분리막 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명은 실리콘 기판 상에 소자분리영역을 정의하는 패드 패턴을 형성하는 단계와, 상기 패드 패턴이 형성된 결과물 전면에 소정 두께의 폴리실리콘막을 형성하는 단계와, 상기 폴리실리콘막을 수소 가스 분위기에서 어닐링하는 단계와, 상기 패드 패턴을 식각 마스크로 상기 기판을 소정 깊이 식각하여 트렌치를 형성하는 단계와, 상기 트렌치 내벽에 희생 산화막을 형성하는 단계 및 상기 희생 산화막이 형성된 결과물 전면에 갭필 산화막을 증착하여 상기 트렌치를 매립하는 단계를 포함하는 반도체 소자의 소자분리막 제조방법을 제공한다.
또한, 상기 본 발명에 의한 소자분리막 제조방법에 있어서, 상기 폴리실리콘막은 SiH4 가스를 소스 가스로 하여, 600℃ 이상의 온도에서 100Å 내지 300Å 두께로 형성하는 것이 바람직하다. 이는 상기 패드 패턴의 상부 모서리 및 상기 실리콘 기판과 인접하는 패드 패턴의 하부 모서리 부분에 폴리실리콘막을 균일하게 증착하기 위함이다.
또한, 상기 본 발명에 의한 소자분리막 제조방법에 있어서, 상기 폴리실리콘막을 수소 가스 분위기에서 어닐링하는 단계는 900℃ 이상의 온도에서 120초~180초 동안 RTP 어닐링하는 것이 바람직하다. 이와 같이, 상기 폴리실리콘막은 수소 가스 분위기에서 900℃ 이상의 고온 어닐링하게 되면, 폴리실리콘막의 실리콘(Si) 원자가 스트레스가 강한 지역에서 약한 지역으로 이동하여 패드 패턴의 상부 및 하부 모서리 부분을 라운딩지게 형성하는 것이 가능하다.
즉, 상기 본 발명에 따른 소자분리막 제조방법에 의하면, STI 공정을 통해 형성하는 트렌치의 상부 및 하부 모서리를 라운딩지게 형성하는 것이 가능하여 종래 기술에 따른 문제점으로, 날카롭게 형성된 트렌치의 상부 및 하부 모서리로 스트레스가 집중되던 문제를 해결할 수 있다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기하였다.
이제 본 발명의 일 실시예에 따른 반도체소자의 소자분리막 제조방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 제조방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.
우선, 도 2a에 도시한 바와 같이, 실리콘 기판(100) 상에 패드 산화막(110)과 패드 질화막(120)이 순착 적층되어 있는 구조의 패드 패턴을 형성한다. 이때, 상기 패드 산화막(110)은 약 100Å 정도의 두께로 증착되어 실리콘 기판(100)과 패드 질화막(120)의 스트레스를 완화시키는 역할 및 후속 패드 질화막(120) 제거 시, 식각정지막 역할을 한다. 또한, 상기 패드 질화막(120)은 약 1000Å 두께로 증착되어 후속 트렌치 식각공정에서 식각 마스크로 사용할 수 있으며, 혹은 후속 화학기계적연마 공정에서 식각정지막으로 사용할 수 있다.
그 다음, 도 2b에 도시한 바와 같이, 상기 패드 패턴(110, 120)이 형성된 실리콘 기판(100) 전면에 폴리실리콘막(130)을 형성한다. 상기 폴리실리콘막(130)은 STI 공정에 의한 트렌치 형성시, 트렌치의 하부 모서리를 라운딩시키기 위한 것으로, 본 발명에 따른 실시예에서는 SiH4 가스를 소스(source) 가스로 하여, 600℃ 이상의 온도에서 100Å 내지 300Å 두께로 형성한다. 이에 따라, 상기 패드 패턴 (110, 120)의 상부 모서리 및 상기 실리콘 기판(100)과 인접하는 패드 패턴(110, 120)의 하부 모서리 부분에 균일한 두께의 폴리실리콘막(130)을 형성할 수 있다.
그리고, 도 2c에 도시한 바와 같이, 상기 폴리실리콘막(130)을 수소(H2) 가스 분위기에서 어닐링한다. 이때, 상기 어닐링 공정은 900℃ 이상의 온도에서 120초 내지 180초 동안 급속 열처리(RTP, Rapid thermal process)하는 것이 바람직하다.
이와 같이, 상기 폴리실리콘막(130)을 수소 가스 분위기에서 고온 어닐링하게 되면, 실리콘(Si) 원자가 스트레스가 강한 곳에서 약한 곳 즉, 패드 패턴의 상부 및 하부 모서리에서 그 이외의 영역으로 패드 패턴(110, 120)의 표면을 따라 이동하려 하기 때문에, 패드 패턴(110, 120)의 상부 모서리 및 실리콘 기판과 인접하는 패드 패턴(110, 120)의 하부 모서리를 라운딩지게 할 수 있다.
보다 상세하게 설명하면, 상기 폴리실리콘막(130)은 수소 가스 분위기에서 고온 어닐링하게 되면, 실리콘(Si) 원자가 스트레스가 강한 패드 패턴(110, 120)의 상부 및 하부 모서리에서 그 이외의 영역으로(화살표 참조) 이동한다.
상기와 같이, 실리콘 원자가 이동하게 되면, 상기 패드 패턴의 상부 모서리 부분에서는 "B"와 같이 폴리실리콘막의 두께가 얇아지면서 라운딩되고, 상기 실리콘 기판과 인접하는 패드 패턴의 하부 모서리 부분에서는 "C"와 같이 패드 패턴의 측벽에서 흘러내린 실리콘 원자에 의해 폴리실리콘막의 두께가 두꺼워지면서 라운딩된다.
이어서, 도 2d에 도시한 바와 같이, 상기 패드 패턴(110, 120)을 식각마스크로 하여 실리콘 기판(100)을 식각하여 실리콘 기판(100) 내에 소정 깊이를 가지는 트렌치(140)를 형성한다. 이때, 상기 어닐링된 폴리실리콘막(130) 또한 상기 실리콘 기판(100)과 함께 식각되는데, 상기 폴리실리콘막(130)은 이전의 열공정에 의해 라운딩지게 형성되어 있기 때문에, 상기 폴리실리콘막(130) 및 실리콘 기판(100)이 함께 식각되는 과정에서 상기 폴리실리콘막(100)의 라운딩진 형상이 상기 실리콘 기판(100)의 식각에도 반영되어 상기 실리콘 기판(100) 역시 모서리 부분이 라운딩진 형상으로 식각된다.
이에 따라, 상기 트렌치(140)는 상기 어닐링된 폴리실리콘막(130)의 패드 패턴(110, 120)의 하부 모서리 부분에서 라운딩진 형상을 따라 "D"와 같이, 트렌치(140)의 하부 모서리 또한 라운딩지게 형성됨으로써, 종래 트렌치의 날카로운 하부 모서리로 인해 발생하던 스트레스 집중 현상을 최소화할 수 있다.
그 다음, 도 2e에 도시한 바와 같이, 상기 트렌치(140)를 통해 노출된 실리콘 기판(100)의 표면을 희생산화시켜서 상기 트렌치(140) 내벽에 희생산화막(150)을 형성한다. 상기 희생산화막(150)은 트렌치(140) 형성을 위한 식각 공정에 의해 손상된 트렌치(140) 내벽 즉, 손상된 실리콘 기판의 표면 격자를 보상하는 역할을 하는 동시에 트렌치(140)의 상부 모서리를 라운딩지게 하는 역할을 한다.
이어서, 도 2f에 도시한 바와 같이, 상기 희생산화막(150)이 형성된 결과물 전면에 갭필 산화막(160)을 두껍게 증착하여 트렌치(140)를 매립한다.
그런 다음, 도시하지는 않았지만, 통상의 소자분리막을 형성하기 위한 후속 공정인 패드 패턴 제거 공정 및 평탄화 공정 등을 진행하여 트렌치에만 갭필 산화막이 매립되어 있는 소자분리막을 형성한다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기한 바와 같이, 본 발명은 트렌치의 상부 및 하부 모서리에 스트레스가 집중되는 것을 방지하여, 트렌치의 모서리 부분에 누설전류 등과 같은 소자의 전기적 특성 열화의 발생 또한 방지할 수 있으며, 그에 따라, 반도체 소자의 특성 및 신뢰성 향상에 크게 기여할 수 있다.

Claims (6)

  1. 실리콘 기판 상에 소자분리영역을 정의하는 패드 패턴을 형성하는 단계;
    상기 패드 패턴이 형성된 결과물 전면에 폴리실리콘막을 형성하는 단계;
    상기 폴리실리콘막을 수소 가스 분위기에서 어닐링하는 단계;
    상기 패드 패턴을 식각 마스크로 하여 상기 폴리실리콘막과 함께 상기 실리콘 기판을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치 내벽에 희생 산화막을 형성하는 단계; 및
    상기 희생 산화막이 형성된 결과물 전면에 갭필 산화막을 증착하여 상기 트렌치를 매립하는 단계를 포함하는 반도체 소자의 소자분리막 제조방법.
  2. 제1항에 있어서,
    상기 폴리실리콘막은, SiH4 가스를 소스 가스로 하여 600℃ 이상의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  3. 제1항에 있어서,
    상기 폴리실리콘막은 100Å 내지 300Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  4. 제1항에 있어서,
    상기 폴리실리콘막을 수소 가스 분위기에서 어닐링하는 단계는, 900℃ 이상의 온도에서 120초 내지 180초 동안 RTP 어닐링하는 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
  5. 삭제
  6. 제1항에 있어서,
    상기 트렌치를 형성하는 단계는, 하부 모서리 부분이 라운딩 형상이 되도록 상기 실리콘 기판을 식각하는 단계인 것을 특징으로 하는 반도체 소자의 소자분리막 제조방법.
KR1020050063098A 2005-07-13 2005-07-13 반도체 소자의 소자분리막 제조방법 KR101081854B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050063098A KR101081854B1 (ko) 2005-07-13 2005-07-13 반도체 소자의 소자분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050063098A KR101081854B1 (ko) 2005-07-13 2005-07-13 반도체 소자의 소자분리막 제조방법

Publications (2)

Publication Number Publication Date
KR20070008120A KR20070008120A (ko) 2007-01-17
KR101081854B1 true KR101081854B1 (ko) 2011-11-09

Family

ID=38010379

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050063098A KR101081854B1 (ko) 2005-07-13 2005-07-13 반도체 소자의 소자분리막 제조방법

Country Status (1)

Country Link
KR (1) KR101081854B1 (ko)

Also Published As

Publication number Publication date
KR20070008120A (ko) 2007-01-17

Similar Documents

Publication Publication Date Title
US7238586B2 (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
KR101689885B1 (ko) 반도체 장치 및 그 제조 방법
US20090189243A1 (en) Semiconductor device with trench isolation structure and method for fabricating the same
KR100567022B1 (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
US7754561B2 (en) Method for fabricating isolation film in semiconductor device
KR100650835B1 (ko) 반도체 소자의 소자분리막 형성방법
KR101077014B1 (ko) 반도체 소자의 소자분리막 제조방법
KR101081854B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20120090544A (ko) 반도체 소자 및 그 제조 방법
KR100702769B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100728649B1 (ko) 반도체소자의 소자분리막 제조방법
KR100420701B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100510994B1 (ko) 복합 반도체소자의 소자분리막 형성방법
KR100866142B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100712984B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100505427B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20020089614A (ko) 반도체 소자의 제조방법
KR100876874B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100694976B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100944666B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20030088235A (ko) 반도체 소자의 소자분리막 형성방법
KR100619395B1 (ko) 반도체 소자 제조 방법
KR101045548B1 (ko) 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법
KR100517351B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100842883B1 (ko) 반도체 소자의 소자분리영역 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee