KR100944666B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

반도체 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100944666B1
KR100944666B1 KR1020020087382A KR20020087382A KR100944666B1 KR 100944666 B1 KR100944666 B1 KR 100944666B1 KR 1020020087382 A KR1020020087382 A KR 1020020087382A KR 20020087382 A KR20020087382 A KR 20020087382A KR 100944666 B1 KR100944666 B1 KR 100944666B1
Authority
KR
South Korea
Prior art keywords
trench
semiconductor substrate
heat treatment
forming
oxide film
Prior art date
Application number
KR1020020087382A
Other languages
English (en)
Other versions
KR20040060575A (ko
Inventor
한상규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020087382A priority Critical patent/KR100944666B1/ko
Publication of KR20040060575A publication Critical patent/KR20040060575A/ko
Application granted granted Critical
Publication of KR100944666B1 publication Critical patent/KR100944666B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체기판 상에 패드 산화막 및 질화막을 형성하는 단계와, 질화막 및 패드 산화막을 패터닝하여 소자분리영역의 반도체기판을 노출시키는 단계와, 반도체기판에 트렌치를 형성하는 단계, 및 트렌치의 코너가 라운드되도록, 트렌치가 형성된 반도체기판에 대해 급속열처리(RTP) 장치를 이용하여 수소(H2) 열처리를 실시하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법을 제시한다.
STI, 코너 라운딩, 진공 라운딩, 열처리

Description

반도체 소자의 소자 분리막 형성 방법 {METHOD FOR FORMING THE ISOLATION LAYER OF SEMICONDUCTOR DEVICE}
도 1a 내지 1f는 종래의 쉘로우 트렌치 소자분리(STI) 공정을 진행하는 방법을 도시한 단면도들이다.
도 2는 트렌치 상부 코너에 발생한 에지모트(edge moat)에 의하여 험프(hump)가 발생되는 것을 증명하는 실험 데이터를 나타내는 그래프이다.
도 3a 및 도 3b는 이온주입에 의한 손상 등에 의해 트렌치 하부 코너에 위치가 변화(dislocation)되는 문제가 발생되는 동작을 설명하기 위한 도면이다.
도 4 및 도 5는 이러한 결함을 실험적으로 나타내기 위하여 SEM으로 분석한 사진을 나타내는 도면이다.
도 6a 내지 도 6f는 본 발명의 바람직한 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도들이다.
도 7 및 도 8은 종래의 방식으로 트렌치 구조를 형성하였을 경우 넓은 간격에서의 측벽의 양호한 프로파일 및 좁은 간격에서 Si가 흘러내리는 모습을 SEM으로 촬영한 모습을 각각 나타낸 도면들이다.
도 9는 본 발명의 일 실시예에 따라 형성된 트렌치 구조의 간격이 좁은 영역에서도 Si가 흘러내리지 않는 모습을 SEM으로 촬영한 모습을 도시한 도면이다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 실리콘 기판 102 : 패드 산화막
104 : 질화막 105 : 트렌치 구조
본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로서, 보다 상세하게는, 트렌치(trench) 구조의 코너에 굴곡을 줄 수 있도록 하는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.
일반적으로, 현재 로직 0.25㎛ 공정기술 이하의 소자분리 공정에서는 쉘로우 트렌치 분리(STI) 방법을 사용하고 있는데, STI는 기존의 국부적으로 산화된 실리콘(local oxidation of silicon; LOCOS) 방식의 큰 문제를 해결하였다. 하지만, 트렌치 구조의 특성상 트렌치를 형성하는 과정에서 발생되는 문제가 있었다.
전술한 문제점을 설명하기 위하여 현재의 반도체 소자 제조 공정 중에서 소자 분리 공정인 STI 공정을 진행하는 전형적인 방법을 도 1a 내지 1f에 도시하였다.
먼저, 도 1a에 도시한 바와 같이, 실리콘 기판(10) 상에 패드 산화막(11)을 증착한 후, 패드 산화막(11) 상에 질화막(12)을 증착한다.
이어서, 도 1b에 도시한 바와 같이, 질화막(12) 상에 포토레지스트를 도포한 후, 패터닝 공정을 수행한다. 그리고 나서, CHF3/CF4/O2/Ar 가스의 조합으로 활성화된 플라즈마로 질화막(12)을 건식 식각한다.
상기의 질화막(12)을 마스크로 하여 실리콘 기판(10)을 식각함으로써, 트렌치(13)를 형성한다. 이러한 식각 공정은 Cl2/O2/Ar 가스의 조합으로 활성화된 플라즈마로 건식 식각을 진행한다. 물론, 이들 조합 가스에 HX등의 가스가 포함될 수도 있다. 이어서, 도 1c에 도시한 바와 같이, 산화막(14)을 트렌치가 형성된 실리콘 기판(10) 상에 이러한 트렌치를 채울수 있도록 충분하게 증착한다.
상기 트렌치를 매립한 후에는 도 1d에 도시한 바와 같이, 산화막(14)을 화학적 기계적 연마(chemical mechanical polishing; CMP) 공정을 진행하여 평탄화를 진행한다. 따라서, 트렌치 내에 평탄화된 산화막(14)이 채워진 소자분리막을 얻게 된다.
다음 단계에서, 도 1e에 도시한 바와 같이, H3PO4와 같은 식각액을 사용하여 남겨진 질화막을 제거한다. 이 경우 H3PO4는 산화막과의 선택비가 우수한 특성을 보이기 때문에 소자분리를 위한 산화막(14)과 패드 산화막(11)은 약간만이 제거되게 된다.
도 1f에서는, 원 A로 표시한 부분 즉, 트렌치의 코너와 액티브 영역의 경계면에서 HF의 세정 공정에 의하여 트렌치의 상부 코너의 에지에서 침식이 일어남으로써, 소자의 비정상적인 동작을 유발 시킬수 있는 에지 모트(edge moat)를 설명하기 위한 도면이다.
또한, 필드영역이 액티브 영역보다 낮게 유지되어도 소자의 비정상적인 동작을 유발할 수 있다.
더욱이, 도 2는 게이트 산화막의 증착 이전에 HF 또는 HF/H2O, BOE(buffered oxide etchant)등의 화학약품(chemical)으로 세정 공정을 진행하게 되면, 도 1f의 원 A에서 발생된 에지모트(edge moat)에 의하여 험프(hump)가 발생되는 것을 증명하는 실험 데이터를 나타내는 그래프이다.
또한, 전술한 종래의 기술에 따른 반도체 소자의 제조 공정은 다음과 같은 문제점을 갖고 있다.
첫째로, 트렌치 식각후 액티브 에지가 날카롭게 형성되며 이로 인해 상부 및 하부 코너에 스트레스(stress)가 집중된다는 것이다. 즉, 트렌치 식각시 발생된 에치 스트레스(etch stress), 후속 열처리 공정중 산화에 의한 부피(volume) 변화에 의해 생기는 열스트레스, 아이솔레이션 갭 충진용 산화막의 증착시 트렌치 영역 내에 발생되는 기계적 스트레스, 도 3a 및 도 3b에 도시된 바와 같이, As 이온주입에 의한 이온주입에 의한 손상 등에 의해 트렌치 하부 코너에 위치가 변화(dislocation)되는 문제가 발생된다. 도 3a 및 도 3b에서, 미설명된 도면 참조번호 20은 실리콘 기판을, 24는 소자분리막을, 그리고 26은 절연막을 나타낸다.
도 4 및 도 5는 이러한 결함을 실험적으로 나타내기 위하여 SEM으로 분석한 사진을 나타내는 도면이다.
이러한 결함은 트렌치의 구조적인 문제도 크게 기여하는데, 기존의 LOCOS처럼 선형적인 프로파일이나 산화에 의한 소자 분리 방법이 아니고 플래트한 실리콘 기판을 식각에 의한 방법으로 트렌치 아이솔레이션을 형성하는 것이기에 기존의 LOCOS보다 결함 문제가 더욱 심각해진다.
이러한 결함은 정션 누설전류(junction leakage) 특성에 가장 큰 영향을 미치기에 제품의 수율과 직접적인 연관을 갖는다. 따라서, 적절한 공정처리에 의해 반드시 발생을 억제해야 한다.
전술한, 문제들은 특별한 공정에 의해 적절하게 굴곡(rounding)을 시켜주면 해결할 수 있다. 이러한, 트렌치 코너에 굴곡을 주기 위하여 퍼니스(furnace)로 굴곡을 주는 방식을 사용하였지만, 이러한 방식은 한계가 있어, 현재에는 H2 진공 방식을 이용하여 굴곡을 주기 위한 연구가 진행중이다. 하지만, 이러한 방식도 문제가 있는데, 이는 간격에 따른 굴곡의 균일도가 좋지 않다는 것이다.
삭제
본 발명은 상기와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 주목적은 H2 진공 어닐링 전 HF 전세정(precleaning) 시간과 H2 진공 어닐링 조건 및 후속 O2 열처리를 통하여 기존에 발생하던 스페이스 변화에 따른 굴곡의 균일도(rounding uniformity)를 향상시킬 수 있는 반도체 소자의 소자 분리막 형성 방법을 제공하는 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은, 반도체기판 상에 패드 산화막 및 질화막을 형성하는 단계와, 질화막 및 패드 산화막을 패터닝하여 소자분리영역의 반도체기판을 노출시키는 단계와, 반도체기판에 트렌치를 형성하는 단계, 트렌치의 코너가 라운드되도록, 트렌치가 형성된 반도체기판에 대해 급속열처리(RTP) 장치를 이용하여 수소(H2) 열처리를 실시하는 단계, 및 수소(H2) 열처리된 반도체기판에 대해 산소(O2) 분위기에서 열처리 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법을 제공한다.
상기 반도체기판을 열처리하는 단계는, 질소가스(N2) 분위기에서 상기 급속열처리(RTP) 장치의 압력을 감압하면서 장치 내의 온도를 안정화시키는 단계, 및 상기 급속열처리(RTP) 장치 내로 수소가스(H2)를 흘려주는 단계를 포함할 수 있다.
상기 급속열처리(RTP) 장치의 압력을 100 ∼ 160Torr로, 온도를 800 ∼ 900℃로 설정할 수 있다.
상기 반도체기판을 수소(H2) 열처리하는 단계 전에, 불산(HF)을 이용하여 트렌치가 형성된 상기 반도체기판을 세정하는 단계를 더 포함할 수 있다.
상기 반도체기판을 세정하는 단계에서, 상기 패드 산화막이 80 ∼ 120Å 식각되도록 세정시간을 설정할 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이다.
도 6a 내지 도 6f는 본 발명의 바람직한 실시예에 따라 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 도면이다.
먼저, 도 6a에 도시된 바와 같이, 먼저, 실리콘 기판(100) 상에 패드 산화막(102)을 증착한 후, 패드 산화막(102) 상에 질화막(104)을 증착한다. 본 발명의 바람직한 실시예에서, 패드 산화막(102)은 대략 120~160 Å 정도의 두께로 형성하였고, 질화막(104)은 대략 800~1200 Å 정도로 형성하였다.
도 6b에 도시한 바와 같이, 질화막(104) 상에 포토레지스트를 도포한 후, 패터닝 공정을 수행한다. 그리고 나서, CHF3/CF4/O2/Ar 가스의 조합으로 활성화된 플라즈마로 질화막(12)을 건식 식각한다. 그리고, 질화막을 마스크로 하여 실리콘 기판(100)을 식각함으로써, 트렌치 구조(105)를 형성한다. 상기 트렌치를 형성하기 위한 식각 공정은 Cl2/O2/Ar 가스의 조합으로 활성화된 플라즈마로 건식 식각을 진행한다. 물론, 이들 조합 가스에 HX등의 가스가 포함될 수도 있다. 여기서, D로 나타낸 원 부분은 식각 후 날카로워진 액티브 영역의 코너를 도시하며, E로 나타낸 원 부분은 트렌치 손상이 가능한 부분을 나타낸다.
삭제
또한, 본 발명의 바람직한 실시예에서 트렌치(105)의 깊이는 대략 3200~3800Å 정도로 형성하였다.
이어서, 도 6c에 도시한 바와 같이, 진공 라운딩(vacuum rounding) 이전에 불산(HF)을 이용한 전세정(precleaning)을 실시하는데, 세정 시간을 짧게 설정한다. 바람직하게는, 약 80~120Å 정도를 타겟(target)으로 하여 세정시간을 설정한다. 원으로 표시된 D 부분은 불산(HF)에 전세정을 수행한 상태의 트렌치 상부 코너를 나타낸다.
그리고 나서, 도 6d 및 도 6e에 도시한 바와 같이, 트렌치의 상부 코너를 라운딩되도록 하기 위하여 열처리를 실시한다. 이 열처리는 급속 열처리(rapid thermal process; RTP) 방법을 이용하여 H2 진공 라운딩을 진행한다. 본 발명의 바람직한 실시예에서는, 과도한 실리콘 변형에 의하여 좁은 간격과 넓은 간격간에 평탄도(uniformity)의 저하가 일어나지 않도록 다음과 같은 조건으로 H2 진공 라운딩을 진행한다.
온도는 대략 800~900℃ 정도로 하고, 100~160Torr의 압력에서 5SLM의 H2로 약 3분 동안 H2 진공 라운딩을 진행하는데, 다음과 같은 순서로 진행한다. 먼저, N2 분위기에서 RTP 장비 내의 압력을 약 130Torr까지 내리며, 이때 공정의 온도는 약 850 ℃ 정도로 설정한다. 다음에, 온도의 안정화가 완료되면, H2 가스를 약 5SLM 정도 흘려주는데, 이때의 어닐링 시간은 약 3분 정도로 한다. 이때에, 도 6e에 도시한 바와 같이, 실리콘 변형이 일어나 상부 및 하부 코너에서 라운딩이 발생하게 된다. 여기서, 실리콘 변형(Si transformation)이란 트렌치의 코너, 또는 각을 이루고 있는 부분에서 Si 원자가 이동하여 라운딩을 형성하는 것을 의미한다.
삭제
삭제
종래의 경우에는 상부 코너의 라운딩을 위하여 과도한 Si 변형을 시킴으로써, 좁은 간격에서는 측벽을 타고 Si가 흘러내리게 되어 넓은 간격과 좁은 간격사이에 라운딩 차이가 발생되어 편평도에 차이가 발생했었다. 본 발명의 바람직한 실시예에서는, 상기한 조건에 맞추어 H2 진공 라운딩 공정을 실행함으로써, 하부 면에서도 라운딩이 진행되어 서브-결함(sub-defect) 문제의 해결이 가능하게 된다.
이어서, 도 6f에 도시한 바와 같이, H2 진공 라운딩 공정 후처리 및 상부 코너 라운딩을 위한 O2 열처리 공정을 실행한다. 이때, O2 가스를 1~2SLM으로 주입하여 대략 100Å 정도를 타겟으로 하여 퍼니스를 사용하여 열처리를 진행한다. 열처리 동안 H2 진공 어닐링 후 트렌치 내에 잔재하던 H2 성분이 외확산(out-diffusion)되거나 혹은 산화막 내로 충진된다. 따라서, 누설 전류(leakage) 문제가 개선된다. 또한, O2 열처리를 통해 상부 코너의 추가 어닐링을 도모한다.
그리고, 도시하지는 않았지만, 소자분리를 위한 산화막을 트렌치(도 6d의 105)가 형성된 실리콘 기판(100) 상에 상기 트렌치(105)를 채울 수 있도록 충분하게 증착한다. 이어서, 산화막을 화학적 기계적 연마(chemical mechanical polishing; CMP) 공정을 진행하여 평탄화를 진행한다. 그리고 나서, H3PO4와 같은 식각액을 사용하여 남겨진 질화막(104)을 제거하여 최종적인 소자분리막을 완성한다. 본 발명의 바람직한 실시예에 따르면, 트렌치 구조의 상부 코너를 추가로 라운딩하기 위하여 O2 열처리 공정 단계를 더 포함할 수 있다.
삭제
도 7 및 도 8은 종래의 방식으로 트렌치 구조를 형성하였을 경우 넓은 간격에서의 측벽의 양호한 프로파일 및 좁은 간격에서 Si가 흘러내리는 모습을 SEM으로 촬영한 모습을 각각 나타낸다.
반면, 도 9는 본 발명에 의한 소자 분리막 형성 방법의 바람직한 실시예를 이용하여 형성된 트렌치 구조의 간격이 좁은 영역에서도 Si가 흘러내리지 않는 모습을 SEM으로 촬영한 모습을 도시한 도면이다.
상기한 바와 같이, 본 발명은 불산(HF)을 이용한 전세정(precleaning)과 H2 어닐링 및 후속 O2 열처리를 통하여 기존에 발생하던 스페이스 변화에 따른 굴곡의 편평도(rounding uniformity)를 향상시킬 수 있는 효과가 있다.

Claims (6)

  1. 반도체기판 상에 패드 산화막 및 질화막을 형성하는 단계;
    상기 질화막 및 패드 산화막을 패터닝하여 소자분리영역의 상기 반도체기판을 노출시키는 단계;
    상기 반도체기판에 트렌치를 형성하는 단계;
    상기 트렌치의 코너가 라운드되도록, 상기 트렌치가 형성된 반도체기판에 대해 급속열처리(RTP) 장치를 이용하여 수소(H2) 열처리를 실시하는 단계; 및
    수소(H2) 열처리된 상기 반도체기판에 대해 산소(O2) 분위기에서 열처리 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  2. 제1항에 있어서,
    상기 반도체기판을 열처리하는 단계는,
    질소가스(N2) 분위기에서 상기 급속열처리(RTP) 장치의 압력을 감압하면서 장치 내의 온도를 안정화시키는 단계, 및
    상기 급속열처리(RTP) 장치 내로 수소가스(H2)를 흘려주는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제2항에 있어서,
    상기 급속열처리(RTP) 장치의 압력을 100 ∼ 160Torr로, 온도를 800 ∼ 900℃로 설정하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 삭제
  5. 제1항에 있어서,
    상기 반도체기판을 수소(H2) 열처리하는 단계 전에,
    불산(HF)을 이용하여 트렌치가 형성된 상기 반도체기판을 세정하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  6. 제5항에 있어서,
    상기 반도체기판을 세정하는 단계에서,
    상기 패드 산화막이 80 ∼ 120Å 식각되도록 세정시간을 설정하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
KR1020020087382A 2002-12-30 2002-12-30 반도체 소자의 소자 분리막 형성 방법 KR100944666B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020087382A KR100944666B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 소자 분리막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020087382A KR100944666B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20040060575A KR20040060575A (ko) 2004-07-06
KR100944666B1 true KR100944666B1 (ko) 2010-03-04

Family

ID=37352451

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020087382A KR100944666B1 (ko) 2002-12-30 2002-12-30 반도체 소자의 소자 분리막 형성 방법

Country Status (1)

Country Link
KR (1) KR100944666B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003693A (ko) * 1999-06-24 2001-01-15 김영환 반도체 소자의 트렌치형 소자 분리막 형성방법
KR20010008579A (ko) * 1999-07-02 2001-02-05 김영환 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20010108828A (ko) * 2000-05-31 2001-12-08 박종섭 반도체 장치의 소자 분리막 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010003693A (ko) * 1999-06-24 2001-01-15 김영환 반도체 소자의 트렌치형 소자 분리막 형성방법
KR20010008579A (ko) * 1999-07-02 2001-02-05 김영환 반도체장치의 ｓｔｉ형 소자분리막 형성방법
KR20010108828A (ko) * 2000-05-31 2001-12-08 박종섭 반도체 장치의 소자 분리막 형성방법

Also Published As

Publication number Publication date
KR20040060575A (ko) 2004-07-06

Similar Documents

Publication Publication Date Title
US7238586B2 (en) Seamless trench fill method utilizing sub-atmospheric pressure chemical vapor deposition technique
US7611950B2 (en) Method for forming shallow trench isolation in semiconductor device
US20080160719A1 (en) Methods of forming shallow trench isolation structures in semiconductor devices
JP2001044273A (ja) 半導体装置の製造方法
JP2007194333A (ja) 半導体装置の製造方法
JP3993820B2 (ja) 半導体素子の素子分離膜の形成方法
KR100944666B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101077014B1 (ko) 반도체 소자의 소자분리막 제조방법
US6303467B1 (en) Method for manufacturing trench isolation
US6500729B1 (en) Method for reducing dishing related issues during the formation of shallow trench isolation structures
KR100420701B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101127033B1 (ko) 반도체 소자 및 반도체 소자의 ｓｔｉ형 소자분리막 형성방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
US6887767B2 (en) Method for manufacturing semiconductor device
KR20060101947A (ko) 반도체 소자의 형성방법
KR100430582B1 (ko) 반도체 소자의 제조 방법
KR101081854B1 (ko) 반도체 소자의 소자분리막 제조방법
KR20040105980A (ko) 반도체 소자의 얕은 트랜치 소자분리막 형성방법
KR100734088B1 (ko) 트랜지스터의 제조방법
KR20020089614A (ko) 반도체 소자의 제조방법
KR100842883B1 (ko) 반도체 소자의 소자분리영역 형성방법
KR100532936B1 (ko) 반도체 소자의 제조 방법
KR100876874B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20060006390A (ko) 반도체 소자의 소자분리막 형성방법
KR20050118489A (ko) 반도체 소자의 소자분리 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170117

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 11