KR100842883B1 - 반도체 소자의 소자분리영역 형성방법 - Google Patents
반도체 소자의 소자분리영역 형성방법 Download PDFInfo
- Publication number
- KR100842883B1 KR100842883B1 KR1020020027001A KR20020027001A KR100842883B1 KR 100842883 B1 KR100842883 B1 KR 100842883B1 KR 1020020027001 A KR1020020027001 A KR 1020020027001A KR 20020027001 A KR20020027001 A KR 20020027001A KR 100842883 B1 KR100842883 B1 KR 100842883B1
- Authority
- KR
- South Korea
- Prior art keywords
- annealing
- trench
- forming
- hydrogen
- isolation region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000002955 isolation Methods 0.000 title claims abstract description 37
- 238000000137 annealing Methods 0.000 claims abstract description 52
- 239000001257 hydrogen Substances 0.000 claims abstract description 32
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 150000004767 nitrides Chemical class 0.000 claims abstract description 24
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 21
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 20
- 239000001301 oxygen Substances 0.000 claims abstract description 20
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000011065 in-situ storage Methods 0.000 claims abstract description 7
- 238000011049 filling Methods 0.000 claims abstract description 4
- 238000012545 processing Methods 0.000 claims abstract description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 11
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 트렌치 모서리부에 전계가 집중되어 나타나는 험프 등의 문제점을 해결하기 위한 반도체 소자의 소자분리영역 형성방법에 관한 것으로, 반도체 기판상에 패드 산화막과 패드 질화막을 형성하는 단계; 상기 패드 질화막과 패드 산화막 및 기판을 선택적으로 제거하여 트렌치를 형성하는 단계; 상기 트렌치에 수소 진공 어닐링(H2 Vaccum Annealing)과 산소 어닐링(O2 Annealing) 공정을 수행하여 상기 트렌치 표면에 산화막을 형성함과 아울러 상기 트렌치 측벽의 상기 반도체 기판 상부 부분을 라운딩(Rounding) 처리하는 단계; 상기 트렌치 내면을 식각 처리(Etch Treatment)하는 단계; 상기 트렌치를 매립하는 단계; 및 상기 패드 질화막을 제거하는 단계를 포함하며, 수소 진공 어닐링(H2 Vaccum Annealing)을 실시하여 라운딩 효과를 극대화시키는 효과가 있으며, 인시튜로 산소 어닐링(O2 Annealing)을 진행하여 트렌치 영역내 잔재하는 수소 성분을 제거하고, 그후 식각 처리(Etch Treatment)로 수소 성분을 완전히 제거하여 누설전류 특성을 개선시키는 효과가 있는 것이다.
Description
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자의 소자분리영역 형성방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 소자분리영역 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
100; 반도체 기판 120,120a; 패드 산화막
120b; 트렌치 내부 산화막 140,140a,140b; 패드 질화막
160; 트렌치 180; 갭 필 물질
180a; 소자분리막
본 발명은 반도체 소자의 소자분리영역 형성방법에 관한 것으로, 보다 상세하게는 소자분리영역 모서리부의 라운딩 처리 및 후처리로써 소자의 특성을 개선시킬 수 있는 반도체 소자의 소자분리영역 형성방법에 관한 것이다.
일반적으로 반도체 소자는 개개의 회로 패턴을 전기적으로 분리하기 위한 소자분리영역을 포함한다. 특히, 반도체 소자가 고집적화 되고 미세화되어 감에 따라 각 개별 소자의 크기를 축소시키는 것뿐만 아니라 소자분리영역의 축소에 대한 연구가 활발히 진행되고 있다. 그 이유는 소자분리영역의 형성은 모든 반도체 소자의 제조 단계의 초기 단계로서 활성 영역의 크기 및 후공정 단계의 공정 마진을 좌우되기 때문이다.
최근까지 반도체 소자의 제조에 널리 이용되는 로코스(LOCOS) 소자 분리 방법은 반도체 소자가 고집적화 되어감에 따라 그 한계점이 이르렀다. 이에 따라 고집적화된 반도체 소자의 소자분리에 적합한 기술로는 트렌치를 형성하여 소자를 분리하는 소자분리영역 형성방법이 제안되었다.
이러한 트렌치를 형성하여 소자를 분리하는 종래 기술에 따른 반도체 소자의 소자분리영역 형성방법을 도 1a 내지 1f를 참조하여 설명하면 다음과 같다.
종래 기술에 따른 반도체 소자의 소자분리영역 형성방법은, 도 1a에 도시된 바와 같이, 실리콘 기판(10)상에 패드 산화막(12) 및 패드 질화막(14)을 형성한다. 그런다음, 도 1b에 도시된 바와 같이, 포토리소그래피 공정기술을 이용한 마스크 공정 및 식각 공정으로 상기 패드 질화막(14a), 패드 산화막(12a) 및 실리콘 기판(10)을 선택적으로 제거하여 소자 분리용 트렌치(16)를 형성한다.
이후, 도 1c에 도시된 바와 같이, 상기 트렌치(16)를 매립할 정도로 상기 실리콘 기판(10) 전면상에 트랜치 매립용 고밀도 플라즈마(HDP) 옥사이드막(18)을 형성한다.
이어서, 도 1d에 도시된 바와 같이, 상기 트랜치 매립용 고밀도 플라즈마 옥사이드막(18)을 화학적 기계적 연마 공정을 통하여 상기 패드 질화막(14a) 표면이 노출될 때까지 평탄화한다.
그다음, 도 1e에 도시된 바와 같이, 상기 패드 산화막(12a)이 노출되도록 상기 패드 질화막을 제거한다.
이어서, 도 1f에 도시된 바와 같이, 화학처리로 상기 패드 산화막 전부와 상기 고밀도 플라즈마 옥사이드막(18a)의 일부를 제거하여 소자분리막(18b)을 형성함으로써 소자분리를 완성한다.
그러나, 종래 기술에 따른 반도체 소자의 소자분리영역 형성방법에 있어서는 다음과 같은 문제점이 있다.
종래 기술에 있어서, 소자분리영역을 형성하는 모든 단계를 진행하기 전에는 HF 화학처리를 한다. 그런데, 각 공정단계중 트렌치를 형성한 후에는, 도 1b에 도시된 바와 같이, 트렌치 측벽의 상기 반도체 기판 상부 부분이 샤프(Sharp)한 형상을 갖는다. 또한, HF 화학처리에 의하여, 도 1f에 도시된 바와 같이, 패드 산화막이 과다 침식되어 모우트(B)가 형성된다.
이와 같은 현상은 험프(Hump)와 INWE(Inverse Narrow Width Effect) 등과 같은 소자의 비정상적 동작을 유발하는 문제점이 있었다.
이에, 본 발명은 상기한 종래 기술상의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 수소 진공 어닐링 처리로 상기 샤프한 형상의 반도체 기판 상부를 라운딩된 형태로 형성하고, 후처리로 활성영역과 소자영역간의 계면에 잔존하는 수소를 제거하여 소자의 특성을 향상시킬 수 있는 반도체 소자의 소자분리영역 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자분리영역 형성방법은, 반도체 기판상에 패드 산화막과 패드 질화막을 형성하는 단계; 상기 패드 질화막과 패드 산화막 및 기판을 선택적으로 제거하여 트렌치를 형성하는 단계; 상기 트렌치에 수소 진공 어닐링(H2 Vaccum Annealing)과 산소 어닐링(O2 Annealing) 공정을 수행하여 상기 트렌치 표면에 산화막을 형성함과 아울러 상기 트렌치 측벽의 상기 반도체 기판 상부 부분을 라운딩(Rounding) 처리하는 단계; 상기 트렌치 내면을 식각 처리(Etch Treatment)하는 단계; 상기 트렌치를 매립하는 단계; 및 상기 패드 질화막을 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 소자분리영역 형성방법은 10 slm 수소 유량, 900℃ 온도 및 100Torr 압력조건에서 2분 동안 진행되는 수소 진공 어닐링(H2 Vaccum Annealing)으로 샤프한 형상을 갖는 트렌치 측벽의 반도체 기판 상부 부분을 라운딩된 형상으로 변형시키는 것을 특징으로 한다.
또한, 본 발명에 따른 반도체 소자의 소자분리영역 형성방법은 상기 수소 진공 어닐링(H2 Vaccum Annealing) 후 인시튜(In-Situ)로 1~2 slm 산소 유량과 900℃ 온도 조건에서 산소 어닐링(O2 Annealing)한다. 그후, 식각 처리(Etch Treatment) 과정에서 산소(O2)와 사염화탄소(CF4)중 어느 하나를 이용하여 트렌치내의 수소 성분을 제거하여 누설전류 발생을 방지하는 것을 특징으로 한다.
본 발명에 의하면, 트렌치 측벽의 반도체 기판 상부 부분을 라운딩된 형상으로 형성하여 트렌치 구조에서 발생되는 소자의 비정상적 동작을 방지할 수 있어 소자의 전기적 특성을 향상시킬 수 있게 된다.
이하, 본 발명에 따른 반도체 소자의 소자분리영역 형성방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2g는 본 발명에 따른 반도체 소자의 소자분리영역 형성방법을 설명하기 위한 공정별 단면도이다.
본 발명에 따른 반도체 소자의 소자분리영역 형성방법은, 도 2a에 도시된 바와 같이, 실리콘(Si)과 같은 반도체 원소로 구성된 반도체 기판(100) 상에 패드 산화막(120; Pad Oxide)과 패드 질화막(140; Pad Nitride)을 형성한다. 상기 패드 산화막(120)은 열산화법(Thermal Oxidation) 등으로 약 100Å~150Å 정도 두께로 형성되는데, 상기 기판(100)과 상기 패드 질화막(140)간의 응력(Stress)을 완화시켜 주는 쿠션(Cushion) 역할을 담당한다. 그리고, 상기 패드 질화막(140)은 후속하는 공정에서 마스크 역할을 담당하는 것으로 저압화학기상증착법(LPCVD) 등으로 약 1,000Å 정도의 두께로 형성된다.
이어서, 도 2b에 도시된 바와 같이, 상기 패드 질화막(140) 상에 PR 패턴(미도시)을 형성하여 상기 패드 질화막(140)을 선택적으로 제거한다. 그런다음, 상기 선택적으로 제거된 패드 질화막(140)을 마스크로 하는 식각 공정 등으로 상기 패드 산화막(120)과 기판(100)을 선택적으로 제거하여 트렌치(160)를 형성한다. 상기 트렌치(160)는 소자분리영역 역할을 다하기 위하여 약 3,000Å~4,000Å정도의 깊이로 형성한다. 이때, 상기 트렌치(160) 측벽의 상기 반도체 기판(100) 상부 부분(B)은 상기 식각 공정으로 샤프한 형상을 갖는다.
한편, 상기 기판(100)은 트렌치(160)를 형성하기 위한 식각 공정으로 손상을 받으므로 소정의 완화처리를 진행하여 손상받은 부분을 제거한다.
그다음, 도 2c에 도시된 바와 같이, 상기 샤프한 형상을 갖는 트렌치(160) 측벽의 상기 반도체 기판(100) 상부 부분에 수소 진공 어닐링(H2 Vaccum Annealing)과 산소 어닐링(O2 Annealing)으로 라운딩(Rounding) 공정을 수행하여 상기 트렌치(160) 측벽의 상기 반도체 기판(100) 상부 부분이 라운딩된 형상을 갖도록 라운딩처리 한다.
상기 라운딩 처리는 급속 열처리 방법(RTP)으로 수소 진공 어닐링(H2 Vaccum Annealing)을 먼저 실시하는데, 그 구체적인 공정은 다음과 같다.
열처리할 수 있는 소정의 장비(미도시)내에 상기 기판(100)을 로딩(Loading)한 다음, 질소(N) 분위기에서 기압을 약 100 Torr까지 내린다. 이 경우 공정온도는 약 900℃ 정도로 맞춘다. 공정 온도의 안정화가 완료되면 수소(H2) 가스를 약 10 slm 유량으로 공급하는 상태에서 약 2분 동안 열처리 과정을 진행한다.
급속 열처리 방법(RTP)에 의한 수소 진공 어닐링(H2 Vaccum Annealing)으로써 상기 샤프한 형상을 갖는 트렌치(160) 측벽의 반도체 기판(100) 상부 부분 실리콘(Si)은 변태(Transformation)되어, 즉 샤프한 형상을 갖는 반도체 기판(100) 상부 부분의 실리콘(Si) 원자가 이동하여 트렌치(160) 측벽의 반도체 기판(100) 상부 부분은 라운딩된 형상의 모서리부(C)로 변형된다. 이와 더불어 상기 수소 진공 어닐링(H2 Vaccum Annealing)에 의해 상기 트랜치의 측벽에는 산화막(120b)이 형성된다.
상기 수소 진공 어닐링(H2 Vaccum Annealing)이 끝나면 수소(H2) 가스의 공급을 중지하고 900℃ 온도를 유지한 상태에서 장비를 이동하지 않고 상기 기판(100)의 언로딩(Unloading) 없이 곧바로 즉, 인시튜(In-Situ)로 산소 어닐링(O2 Annealing)을 진행한다.
상기 산소 어닐링(O2 Annealing)은 상기 수소 진공 어닐링(H2 Vaccum Annealing)후 누설전류(Leakage Current)의 원인이 되는 상기 트렌치(160)내의 잔류 수소(H2) 성분을 제거하기 위한 과정으로, 약 1~2 slm 산소(O2) 유량과 900℃ 온도 조건에서 진행한다.
이와 같은 산소 어닐링(O2 Annealing)에 의하여 상기 도 2c에 도시된 트렌치(160) 측벽의 반도체 기판 상부 부분(C)에서와 같이 상기 수소(H2) 성분은 외부확산(Out Diffusion) 되거나 상기 트렌치(160) 내부의 산화막(120b)내로 파일 업(Pile Up) 된다.
그런다음, 도 2d에 도시된 바와 같이, 상기 트렌치(160) 내면을 식각 처리(Etch Treatment)하여 상기 산화막(120b)내 파일 업(Pile Up)된 수소(H2) 성분을 완전히 제거한다. 상기 식각 처리(Etch Treatment)는 플라즈마 장비를 이용하여 산소(O2)와 사염화탄소(CF4)중 어느 하나를 공급하여 수소(H2)와 반응하게 하여 수소(H2)를 제거하는 것이다. 이때, 상기 산소(O2)는 400~500sccm 유량으로 공급되고, 상기 사염화탄소(CF4)는 100~200sccm 유량으로 공급된다. 상기 수소(H2) 성분은, 도시되지는 않았지만, 상기 식각 공정에 의해 상기 트렌치(160) 측벽의 상기 산화막(120b)이 제거됨으로써 함께 제거된다.
이어서, 도 2e에 도시된 바와 같이, 상기 기판(100) 전면상에 고밀도 플라즈마(HDP) 산화물 등의 갭 필(Gap Fill) 물질(180)을 증착하여 상기 트렌치(160)를 매립한다.
그런다음, 도 2f에 도시된 바와 같이, 상기 갭 필 물질(180)을 상기 패드 질화막(140a)이 노출되도록 화학적 기계적 연마 등의 방법으로 평탄화하여 소자분리막(180a)을 형성한다. 이때, 상기 패드 질화막(140a)도 어느 정도 연마되어 평탄화 후 약 700Å 정도의 두께를 갖는다.
이어, 도 2g에 도시된 바와 같이, 상기 잔류된 패드 질화막을 불산(HF)을 사용한 소정의 공정으로 제거한다.
그다음, 도면에는 도시하지 않았지만, 상기 패드 산화막 제거 및 세정 공정 등을 진행하여 반도체 소자의 소자분리영역을 완성한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 소자분리영역 형성방법에 있어서는 다음과 같은 효과가 있다.
본 발명에 있어서는, 기존의 라운딩 효과가 적은 건식 산화 라운딩(Dry Oxidation Rounding) 공정 대신에 수소 진공 어닐링(H2 Vaccum Annealing)을 실시하여 라운딩 효과를 극대화시키는 효과가 있다.
또한, 인시튜로 산소 어닐링(O2 Annealing)을 진행하여 트렌치 영역내 잔재하는 수소 성분을 제거하고, 그후 식각 처리(Etch Treatment)로 수소 성분을 완전히 제거하여 누설전류 특성을 개선시키는 효과가 있다.
Claims (8)
- 반도체 기판상에 패드 산화막과 패드 질화막을 형성하는 단계;상기 패드 질화막과 패드 산화막 및 기판을 선택적으로 제거하여 트렌치를 형성하는 단계;상기 트렌치에 수소 진공 어닐링(H2 Vaccum Annealing)과 산소 어닐링(O2 Annealing) 공정을 수행하여 상기 트렌치 표면에 산화막을 형성함과 아울러 상기 트렌치 측벽의 상기 반도체 기판 상부 부분을 라운딩(Rounding) 처리하는 단계;상기 트렌치 내면을 식각 처리(Etch Treatment)하는 단계;상기 트렌치를 매립하는 단계; 및상기 패드 질화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리영역 형성방법.
- 제1항에 있어서,상기 수소 진공 어닐링(H2 Vaccum Annealing)은 급속 열처리 방법으로 진행되는 것을 특징으로 하는 반도체 소자의 소자분리영역 형성방법.
- 제2항에 있어서,상기 급속 열처리는 10 slm 수소 유량, 900℃ 온도, 100Torr 압력조건에서 2분 동안 진행되는 것을 특징으로 하는 반도체 소자의 소자분리영역 형성방법.
- 제1항에 있어서,상기 산소 어닐링(O2 Annealing)은 상기 수소 진공 어닐링(H2 Vaccum Annealing) 후 인시튜(In-Situ)로 진행되는 것을 특징으로 하는 반도체 소자의 소자분리영역 형성방법.
- 제4항에 있어서,상기 산소 어닐링(O2 Annealing)은 1~2 slm 산소 유량과 900℃ 온도 조건에서 진행되는 것을 특징으로 하는 반도체 소자의 소자분리영역 형성방법.
- 제4항에 있어서,상기 산소 어닐링(O2 Annealing)은 상기 수소 어닐링(H2 Vaccum Annealing) 후 상기 트렌치내의 수소(H2) 성분을 외부 확산(Out Diffusion) 시키거나 또는 상기 트렌치 표면의 산화막내로 파일 업(Pile Up)시키는 것을 특징으로 하는 반도체 소자의 소자분리영역 형성방법.
- 제1항에 있어서,상기 식각 처리(Etch Treatment)는 산소(O2)와 사염화탄소(CF4)중 어느 하나 를 공급하여 상기 트렌치내 수소(H2)와 반응하게 하여 수소(H2)를 제거하는 것을 특징으로 하는 반도체 소자의 소자분리영역 형성방법.
- 제7항에 있어서,상기 산소(O2)는 400~500sccm 유량으로 공급되고, 상기 사염화탄소(CF4)는 100~200sccm 유량으로 공급되는 것을 특징으로 하는 반도체 소자의 소자분리영역 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020027001A KR100842883B1 (ko) | 2002-05-16 | 2002-05-16 | 반도체 소자의 소자분리영역 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020027001A KR100842883B1 (ko) | 2002-05-16 | 2002-05-16 | 반도체 소자의 소자분리영역 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030089558A KR20030089558A (ko) | 2003-11-22 |
| KR100842883B1 true KR100842883B1 (ko) | 2008-07-02 |
Family
ID=32383077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020027001A KR100842883B1 (ko) | 2002-05-16 | 2002-05-16 | 반도체 소자의 소자분리영역 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100842883B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044656A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자의 소자분리막 형성 방법 |
| KR20010003140A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 반도체 소자의 트렌치형 소자 분리막 형성방법 |
| KR20010008579A (ko) * | 1999-07-02 | 2001-02-05 | 김영환 | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 |
| KR20010112738A (ko) * | 2000-06-12 | 2001-12-21 | 윤종용 | 반도체 집적회로의 트렌치 소자분리 방법 |
| KR20040050789A (ko) * | 2002-12-09 | 2004-06-17 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
-
2002
- 2002-05-16 KR KR1020020027001A patent/KR100842883B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000044656A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자의 소자분리막 형성 방법 |
| KR20010003140A (ko) * | 1999-06-21 | 2001-01-15 | 김영환 | 반도체 소자의 트렌치형 소자 분리막 형성방법 |
| KR20010008579A (ko) * | 1999-07-02 | 2001-02-05 | 김영환 | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 |
| KR20010112738A (ko) * | 2000-06-12 | 2001-12-21 | 윤종용 | 반도체 집적회로의 트렌치 소자분리 방법 |
| KR20040050789A (ko) * | 2002-12-09 | 2004-06-17 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030089558A (ko) | 2003-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8546242B2 (en) | Hybrid gap-fill approach for STI formation | |
| US8211779B2 (en) | Method for forming isolation layer in semiconductor device | |
| US7700455B2 (en) | Method for forming isolation structure in semiconductor device | |
| US7608519B2 (en) | Method of fabricating trench isolation of semiconductor device | |
| KR20130087929A (ko) | 트랜치 소자분리층을 갖는 반도체소자 및 그 제조방법 | |
| US6809004B2 (en) | Method of forming a shallow trench isolation | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US6828248B1 (en) | Method of pull back for forming shallow trench isolation | |
| US7754561B2 (en) | Method for fabricating isolation film in semiconductor device | |
| KR100842883B1 (ko) | 반도체 소자의 소자분리영역 형성방법 | |
| KR101077014B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100363699B1 (ko) | 반도체장치의 제조방법 | |
| KR100869853B1 (ko) | 반도체소자의 트랜치 소자분리막 형성방법 | |
| KR100474863B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100688778B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100688777B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100842901B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR100842904B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100327589B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR20020089614A (ko) | 반도체 소자의 제조방법 | |
| KR20040105980A (ko) | 반도체 소자의 얕은 트랜치 소자분리막 형성방법 | |
| KR101081854B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR100876874B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20050118489A (ko) | 반도체 소자의 소자분리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130524 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140519 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150518 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160518 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20170529 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180517 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20190516 Year of fee payment: 12 |