KR100842901B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents
반도체 소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR100842901B1 KR100842901B1 KR1020020036729A KR20020036729A KR100842901B1 KR 100842901 B1 KR100842901 B1 KR 100842901B1 KR 1020020036729 A KR1020020036729 A KR 1020020036729A KR 20020036729 A KR20020036729 A KR 20020036729A KR 100842901 B1 KR100842901 B1 KR 100842901B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- oxide film
- substrate
- hdp cvd
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 238000002955 isolation Methods 0.000 title abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 31
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000004544 sputter deposition Methods 0.000 claims abstract description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims abstract description 4
- 238000005498 polishing Methods 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims abstract description 4
- 230000008646 thermal stress Effects 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000035882 stress Effects 0.000 abstract description 17
- 238000000151 deposition Methods 0.000 abstract description 13
- 230000008021 deposition Effects 0.000 abstract description 13
- 230000007547 defect Effects 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 78
- 239000007789 gas Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000005596 ionic collisions Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 반도체 기판상에 패드 산화막과 제1질화막을 순차로 형성하는 단계; 상기 제1질화막과 패드 산화막 및 기판을 선택적으로 제거하여 트렌치를 형성하는 단계; 상기 트렌치 내면에 측벽 산화막을 형성하는 단계; 상기 트렌치 내면을 포함하여 상기 기판 상면에 제2질화막을 형성하는 단계; 상기 제2질화막의 열응력을 억제하기 위하여, 스퍼터링 가스를 이용한 플라즈마 방전을 이용해서 상기 기판을 열처리하는 단계; 상기 트렌치가 매립되도록 상기 기판 전면상에 HDP CVD 산화막을 형성하는 단계; 상기 제1질화막이 노출되도록 상기 HDP CVD 산화막을 화학기계적 연마로 평탄화시키는 단계; 및 상기 제1질화막을 인산으로 제거하고 상기 패드 산화막을 제거하는 단계를 포함하며, HDP CVD 산화막 증착전 단계에서 하부막의 온도 변화를 최소화하여 질화막과 HDP CVD 산화막과의 응력 불일치 현상을 억제할 수 있어 버블 결함을 방지할 수 있고, 또한 추가적인 응력 완충막을 사용하지 않기 때문에 HDP CVD 산화막의 갭 필 마진을 확보할 수 있는 효과가 있는 것이다.
Description
도 1 내지 도 5는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
10; 반도체 기판 20,20a; 패드 산화막
30,30a; 제1질화막 40; 트렌치
50,50a; 측벽 산화막 60,60a; 제2질화막
70; HDP CVD 산화막 70a; 소자분리막
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는 HDP CVD 산화막 증착시 발생하는 버블 결함(bubble defect)을 방지할 수 있는 반도체 소자의 소자분리막 형성방법이다.
일반적으로, 실리콘 기판에 형성되는 반도체 소자는 개개의 회로 패턴들을 전기적으로 분리하기 위한 소자분리막을 포함한다. 특히 반도체 소자가 고집적화 되고 미세화 되어감에 따라 각 개별 소자의 크기를 축소시키는 것뿐만 아니라 소자 분리막의 축소에 대한 연구가 활발히 진행되고 있다.
고집적화된 반도체 장치의 소자 분리에 적합한 기술로는 트렌치를 이용한 소자분리방법, 예컨대 섈로우 트렌치 분리방법(Shallow Trench Isolation: 이하, STI)이 제안되었다.
종래 기술에 따른 반도체 소자의 소자분리막 형성방법을 개략적으로 설명하면 다음과 같다.
종래 기술에 따른 반도체 소자의 소자분리막 형성방법은, 먼저 포토리소그래피 공정기술을 이용한 마스크 공정 및 식각 공정으로 실리콘 기판을 선택적으로 제거하여 트렌치(trench)를 형성한다. 다음으로, 상기 트렌치(trench)를 고밀도 플라즈마 화하기상증착 산화막(HDP CVD Oxide)으로 매립하여 소자분리막을 완성하는 것이다.
그러나, 종래 기술에 따른 반도체 소자의 소자분리막 형성방법에 있어서는 다음과 같은 문제점이 있었다.
종래 기술에 있어서는 반도체 소자, 특히 DRAM 소자의 리프레쉬 타임(refresh time) 향상을 위하여 트렌치 식각후 소자분리막 재료인 HDP CVD 산화막 형성전에 얇은 질화막을 먼저 형성하여 최종적으로 소자분리막 구조를 ONO (oxide-nitride-oxide)고 구현한다.
이와 같은 ONO 구조를 형성하는 데 있어서는 HDP CVD 산화막과 하부의 질화 막과의 응력 불일치로 인하여 질화막이 들뜨거나 또는 질화막 및 HDP CVD 산화막이 함께 들뜨는 현상, 즉 버블 결함(bubble defect)이 발생하여 소자분리 역할을 다하지 못한다는 문제점이 있었다.
또한, HDP CVD 공정은 증착 압력이 수 mTorr인 반면에 일반적인 PECVD 공정은 수 Torr이기 때문에 상대적으로 강한 이온 충돌(ion bombardment) 현상이 발생한다. 따라서, HDP CVD 산화막 증착 초기에 이러한 이온 충돌 현상으로 인해 급격한 온도 상승 변화를 거치면서 응력 불일치 현상이 가속화되고 있다.
종래 이의 해결을 위하여 HDP CVD 산화막과 하부 질화막 사이에 응력 완충막을 추가하여 실시하는 방법이 제안된 바 있었으나, 응력 완충막으로 인하여 트렌치가 좁아져서 HDP CVD 산화막의 원할한 갭 필(gap fill)을 방해한다는 문제가 있었다. 따라서, 되도록 얇은 막을 HDP CVD 산화막 증착전에 증착하여야 하나 얇은 막 형성 자체가 어렵고 또한 얇을수록 응력 완충 역할을 하기 어려운 문제점이 있었다.
이에 본 발명은 HDP CVD 산화막 증착전 단계에서 하부막의 온도 변화를 최소화하여 질화막과 HDP CVD 산화막과의 응력 불일치 현상을 억제할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 반도체 기판상에 패드 산화막과 제1질화막을 순차로 형성하는 단계; 상기 제1질화막과 패드 산화막 및 기판을 선택적으로 제거하여 트렌치를 형성하는 단계; 상기 트렌치 내면에 측벽 산화막을 형성하는 단계; 상기 트렌치 내면을 포함하여 상기 기판 상면에 제2질화막을 형성하는 단계; 상기 제2질화막의 열응력을 억제하기 위하여, 스퍼터링 가스를 이용한 플라즈마 방전을 이용해서 상기 기판을 열처리하는 단계; 상기 트렌치가 매립되도록 상기 기판 전면상에 HDP CVD 산화막을 형성하는 단계; 상기 제1질화막이 노출되도록 상기 HDP CVD 산화막을 화학기계적 연마로 평탄화시키는 단계; 및 상기 제1질화막을 인산으로 제거하고 상기 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 의하면, HDP CVD 산화막 증착전 단계에서 하부막의 온도 변화를 최소화하여 질화막과 HDP CVD 산화막과의 응력 불일치 현상을 억제할 수 있어 버블 결함을 방지할 수 있게 된다.
이하, 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 1 내지 도 5는 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 도시한 단면도이다.
본 발명에 따른 반도체 소자의 소자분리막 형성방법은, 도 1에 도시된 바와 같이, 실리콘(Si)과 같은 반도체 기판(10)상에 패드 산화막(20)과 제1질화막(30)을 순차로 형성한다.
이어서, 도 2에 도시된 바와 같이, 마스크 공정 및 식각 공정으로 상기 제1질화막(30)과 패드 산화막(20) 및 기판(10)을 선택적으로 제거하여 소자분리막이 형성될 트렌치(40)를 형성한다.
그다음, 도 3에 도시된 바와 같이, 상기 트렌치(40) 내면을 포함한 기판(10) 상의 결과물, 즉 패터닝된 패드 산화막(20a) 측면 및 패터닝된 제1질화막(30a) 표면상에 측벽 산화막(50)을 형성한다.
계속하여, 상기 트렌치(40) 내면을 포함한 상기 기판(10) 상면에 제2질화막(60)을 형성한 다음에 상기 기판(10)에 대해 열처리를 실시한다.
상기 열처리는 후속하는 HDP CVD 산화막(70) 증착후 상기 제2질화막(60)의 급격한 응력 변화를 방지하기 위하여 실시하는 것으로 다음과 같이 크게 2가지 요소를 주안점으로 한다.
첫째로, 후속하는 HDP CVD 산화막(70)이 증착되기 이전에 상기 기판(10)을 충분히 가열하여 상기 제2질화막(60)의 열응력(thermal stress)을 최대한 억제하도록 한다. 이러한 방법으로서, 상기 HDP CVD 산화막(70) 증착전에 동일한 챔버내에서 증착하여 사용하는 일반적인 가스를 이용한 플라즈마 온도로써 상기 기판(10) 표면을 가열한다.
이때 가열하는 온도는 HDP CVD 산화막(70) 증착시의 온도까지 가열한다. 상기 기판(10)의 온도가 이러한 온도로 도달한 후 연속적으로 HDP CVD 산화막(70)을 증착하는 것이 중요하다.
상기 기판(10)의 가열을 효율적으로 하기 위하여 가열시 사용하는 가스는 주로 아르곤을 포함한 스퍼터링 가스를 이용하지만, 이물질이 발생할 경우를 대비하여 약간의 O2를 동시에, 예를 들어, 스퍼터링 가스와 O2의 비율을 10;1 이하로 하여 사용할 수 있다.
또한, 가열가스의 플라즈마 방전시에 사용하는 FR 파워(power)는 HDP CVD 산 화막(70) 증착시 사용하는 것보다 높게 설정하여 가열 온도를 높인다. 일단 HDP CVD 산화막(70)의 증착이 시작되면 상기 기판(10) 하부에 인가되는 바이어스 RF 파워의 영향으로 인하여 이온 충돌(ion bombardment) 현상이 강하게 발생하여 상기 기판(10)의 온도가 급격히 상승하게 된다.
따라서, 본격적으로 HDP CVD 산화막(70) 증착이 시작되기 전의 가열과정에서 사용하는 플라즈마 방전시 인가하는 RF 파워를 높게 설정한다.
한편, 급격한 온도 상승 및 스퍼터링 가스 자체의 이온 충돌 효과에 의한 응력 변화가 발생하지 않도록 하기 위하여 가열시에는 상기 기판(10) 하부에 인가하는 바이어스 RF 파워를 사용하지 않는다.
둘째로, 상기 제2질화막(60) 자체의 산화를 방지하는 것이다. HDP CVD 산화막(70) 형성 공정은 고진공 및 고밀도 플라즈마를 사용하는 증착 공정이으로 이온 충돌 현상이 강하다. 따라서, 미량의 산소 이온이 상기 제2질화막(60)에 침투되면서 제2질화막(60) 상부가 질산화막으로 변하여 최초의 제2질화막(60)의 응력이 급격히 변화하는 요인으로 작용하게 된다. 따라서, 상기한 바와 같이 미량의 O2 가스를 사용하여야 한다.
한편, 상기 제2질화막(60)상에 별도의 산화막, 예를 들어 CVD 산화막(미도시)을 더 추가적으로 형성할 수 있다.
그다음, 도 4에 도시된 바와 같이, 상기 트렌치(40)가 충분히 매립되도록 상기 기판(10) 전면상에 HDP CVD 산화막(70)을 증착공정으로 형성한다. 이때, 상기 제2질화막(60)광의 응력 불일치를 해소하기 위하여 상기 HDP CVD 산화막(70)의 응 력을 조절한다.
응력 조절은 산화막의 갭 필 특성을 향상시키기 위하여 사용하는 바이어스 RF 파워를 조절함으로써 이룰 수가 있다. 이러한 바이어스 RF 파워 세기의 상한은 상기 제2질화막(60)의 두께가 얇을수록 인가되는 FR 파워는 약하게 인가하여 상기 HDP CVD 산화막(70) 자체의 응력을 조절한다.
이어서, 도 5에 도시된 바와 같이, 상기 패드 질화막(30a)이 노출되도록 상기 HDP CVD 산화막(70)을 화학기계적 연마(CMP)로 평탄화시킨다. 그런다음, 상기 패드 질화막(30a)을 인산을 이용하여 제거한다. 계속하여, 상기 패드 산화막(20a)을 제거하여 소자분리막(70a)을 완성한다.
본 발명의 원리와 정신에 위배되지 않는 범위에서 여러 실시예는 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명할 뿐만 아니라 용이하게 실시할 수 있다. 따라서, 본원에 첨부된 특허청구범위는 이미 상술된 것에 한정되지 않으며, 하기 특허청구범위는 당해 발명에 내재되어 있는 특허성 있는 신규한 모든 사항을 포함하며, 아울러 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해서 균등하게 처리되는 모든 특징을 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 소자의 소자분리막 형성방법에 따른면 HDP CVD 산화막 증착전 단계에서 하부막의 온도 변화를 최소화하여 질화막과 HDP CVD 산화막과의 응력 불일치 현상을 억제할 수 있어 버블 결함을 방지할 수 있고, 또한 추가적인 응력 완충막을 사용하지 않기 때문에 HDP CVD 산화막 의 갭 필 마진을 확보할 수 있는 효과가 있다.
Claims (6)
- 반도체 기판상에 패드 산화막과 제1질화막을 순차로 형성하는 단계;상기 제1질화막과 패드 산화막 및 기판을 선택적으로 제거하여 트렌치를 형성하는 단계;상기 트렌치 내면에 측벽 산화막을 형성하는 단계;상기 트렌치 내면을 포함하여 상기 기판 상면에 제2질화막을 형성하는 단계;상기 제2질화막의 열응력을 억제하기 위하여, 스퍼터링 가스를 이용한 플라즈마 방전을 이용해서 상기 기판을 열처리하는 단계;상기 트렌치가 매립되도록 상기 기판 전면상에 HDP CVD 산화막을 형성하는 단계;상기 제1질화막이 노출되도록 상기 HDP CVD 산화막을 화학기계적 연마로 평탄화시키는 단계; 및상기 제1질화막을 인산으로 제거하고 상기 패드 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 삭제
- 제1항에 있어서,상기 열처리 온도는 상기 HDP CVD 산화막 형성 온도인 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 제1항에 있어서,상기 열처리는 상기 스퍼터링 가스와 O2 가스를 10:1 이하의 비율로 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
- 삭제
- 제1항에 있어서,상기 제2질화막을 형성하는 단계 이후 상기 제2질화막상에 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020036729A KR100842901B1 (ko) | 2002-06-28 | 2002-06-28 | 반도체 소자의 소자분리막 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020036729A KR100842901B1 (ko) | 2002-06-28 | 2002-06-28 | 반도체 소자의 소자분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040001511A KR20040001511A (ko) | 2004-01-07 |
| KR100842901B1 true KR100842901B1 (ko) | 2008-07-02 |
Family
ID=37313263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020036729A KR100842901B1 (ko) | 2002-06-28 | 2002-06-28 | 반도체 소자의 소자분리막 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100842901B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010025923A (ko) * | 1999-09-01 | 2001-04-06 | 윤종용 | 얕은 트렌치 소자분리 방법 |
| KR20010058966A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
| KR20010064324A (ko) * | 1999-12-29 | 2001-07-09 | 박종섭 | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 |
| JP2001319968A (ja) * | 2000-05-10 | 2001-11-16 | Nec Corp | 半導体装置の製造方法 |
| KR20020005358A (ko) * | 2000-07-10 | 2002-01-17 | 윤종용 | 트렌치 소자분리 방법 |
-
2002
- 2002-06-28 KR KR1020020036729A patent/KR100842901B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010025923A (ko) * | 1999-09-01 | 2001-04-06 | 윤종용 | 얕은 트렌치 소자분리 방법 |
| KR20010064324A (ko) * | 1999-12-29 | 2001-07-09 | 박종섭 | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 |
| KR20010058966A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
| JP2001319968A (ja) * | 2000-05-10 | 2001-11-16 | Nec Corp | 半導体装置の製造方法 |
| KR20020005358A (ko) * | 2000-07-10 | 2002-01-17 | 윤종용 | 트렌치 소자분리 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040001511A (ko) | 2004-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8211779B2 (en) | Method for forming isolation layer in semiconductor device | |
| US6140242A (en) | Method of forming an isolation trench in a semiconductor device including annealing at an increased temperature | |
| US7268057B2 (en) | Methods of filling openings with oxide, and methods of forming trenched isolation regions | |
| US8003489B2 (en) | Method for forming isolation layer in semiconductor device | |
| US7645678B2 (en) | Process of manufacturing a shallow trench isolation and process of treating bottom surface of the shallow trench for avoiding bubble defects | |
| KR20070018281A (ko) | 반도체 소자의 트렌치 소자 분리 영역 제조 방법 | |
| JP2007258266A (ja) | 半導体装置の製造方法 | |
| KR100567022B1 (ko) | 반도체소자의 트렌치를 이용한 소자분리막 형성방법 | |
| US6306725B1 (en) | In-situ liner for isolation trench side walls and method | |
| US6143625A (en) | Protective liner for isolation trench side walls and method | |
| US7754561B2 (en) | Method for fabricating isolation film in semiconductor device | |
| KR100842901B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US6187648B1 (en) | Method of forming a device isolation region | |
| KR100821484B1 (ko) | 반도체 소자 제조 방법 | |
| KR100842883B1 (ko) | 반도체 소자의 소자분리영역 형성방법 | |
| KR20080002613A (ko) | 반도체 소자의 소자분리 형성방법 | |
| US6680256B2 (en) | Process for planarization of flash memory cell | |
| KR100849073B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100527578B1 (ko) | 반도체소자의 제조방법 | |
| KR20040048458A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100924544B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100688777B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2007115763A (ja) | 半導体製造方法 | |
| KR20010058966A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20030056388A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |