JP2007115763A

JP2007115763A - 半導体製造方法

Info

Publication number: JP2007115763A
Application number: JP2005303209A
Authority: JP
Inventors: Hirotaka Ogiwara; 博隆荻原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2005-10-18
Filing date: 2005-10-18
Publication date: 2007-05-10

Abstract

【課題】半導体基板に形成された高アスペクト比の凹部に、十分な埋め込み性を得ることができるとともに、良好な絶縁膜を形成することが可能な半導体製造方を提供する。
【解決手段】凹部の形成されたシリコン基板１上に、高密度プラズマＣＶＤを用いて第１のシリコン酸化膜１ｃを形成する工程と、前記第１のシリコン酸化膜をＯ_２プラズマ処理する工程と、前記Ｏ_２プラズマ処理された第１のシリコン酸化膜上に、高密度プラズマＣＶＤ法を用いて第２のシリコン酸化膜を形成する工程を備える。
【選択図】図４

Description

本発明は、高密度プラズマＣＶＤ（High Density Plasma Chemical Vapor Deposition、以下ＨＤＰ−ＣＶＤ）法を用いたシリコン酸化膜の形成工程を備える半導体製造方法に関する。

一般に、半導体装置において、凹部を形成した後、絶縁膜を埋め込み、素子分離（ＳＴＩ：Shallow Trench Isolation）や各配線・電極間を電気的に分離する手法が用いられている。

例えば、シリコン基板上にシリコン窒化膜を形成し、通常のパターニングにより凹部を形成する。そして、シリコン酸化膜を全面に形成し、凹部を埋め込んだ後、さらにCMP（Chemical Mechanical Polishing）、ウエットエッチング処理を行い、シリコン窒化膜を除去するとともに、凹部内の所定位置までシリコン酸化膜を除去する。このようにして、凹部内にシリコン酸化膜からなる絶縁膜が形成され、各素子や配線・電極間を電気的に分離することができる。

近年、半導体装置の微細化、高密度化に伴い、素子分離用に形成された溝、配線層間や電極間などの凹部のアスペクト比も高くなり、これら微細な凹部を埋め込むシリコン酸化膜など絶縁膜の形成には、高度な埋め込み性が要求されている。

そのため、ＨＤＰ−ＣＶＤ法を用いて、半導体基板にバイアスを印加し、イオンを引き込みながら絶縁膜を形成する手法が試みられているものの、さらなる凹部の高アスペクト比化に伴い、十分な埋め込み性が得られず、ボイドが発生するという問題が発生した。

そのため、ＳＯＧ（Spin On Glass）法などの手法を併せて用いることにより、埋め込み性の改善を図ることが提案されている（例えば特許文献1参照）。
特開２００３−３１６５０号公報

本発明は、半導体基板に形成された高アスペクト比の凹部に、十分な埋め込み性を得ることができるとともに、良好な絶縁膜を形成することが可能な半導体製造方法を提供することを目的とするものである。

本発明の一態様によれば、所定の位置に凹部の形成されたシリコン基板上に、高密度プラズマＣＶＤを用いて第１のシリコン酸化膜を形成する工程と、前記第１のシリコン酸化膜をＯ_２プラズマ処理する工程と、前記Ｏ_２プラズマ処理された第１のシリコン酸化膜上に、高密度プラズマＣＶＤ法を用いて第２のシリコン酸化膜を形成する工程を備えることを特徴とする半導体製造方法が提供される。

本発明の一実施態様によれば、半導体基板に形成された高アスペクト比の凹部に、十分な埋め込み性を得ることができるとともに、良好な絶縁膜を形成することが可能となる。

以下本発明の実施形態について、図を参照して説明する。

（実施形態１）
図１に本実施形態に用いられるＩＰＣ（Induction Coupled Plasma）ＨＤＰ−ＣＶＤ装置を示す。図に示すように、凹部の形成されたシリコン基板１上にシリコン酸化膜を形成する成膜反応が行われる反応容器２は、セラミックドーム部２ａ、メタルチャンバー部２ｂから構成されている。プラズマを生成するセラミックドーム部２ａには、アンテナ３が巻かれており、その端子はRF電源４ａに接続されている。

このセラミックドーム部２ａの下方に位置するメタルチャンバー部２ｂには、反応容器内を真空にするためのドライポンプ5及びターボ分子ポンプ６が接続されており、その上方には、ＳｉＨ_４、Ｏ_２、Ａｒガスなどを導入するためのノズル７が設置されている。また、シリコン基板１を吸着設置しバイアス電界を印加する基板設置電極８が設置されており、シリコン基板１との間にHeガスを導入することにより、シリコン基板１を冷却することが可能となっている。この基板設置電極8には、セルフバイアスを印加するためのＲＦ電源４ｂが接続されており、生成されたプラズマをシリコン基板１上に集束させるためのフォーカスリング９が、基板設置電極８上のシリコン基板１を囲む位置に配置されている。

このようなＩＰＣＨＤＰ−ＣＶＤ装置を用いて、シリコン基板上にシリコン酸化膜を形成する。先ず、図２に示すような、表面にシリコン窒化膜１ａが形成され、アスペクト比４．５〜５以上の凹部１ｂが形成されたシリコン基板１を、基板設置電極８上に載置し、ドライポンプ５及びターボ分子ポンプ６により反応容器２内を真空にした後、ノズル７よりＳｉＨ_４、Ｏ_２、Ａｒガスを導入する。そして、ＲＦ電源４ａによりアンテナ３に高周波を印加して、誘導結合プラズマを発生させるとともに、ＲＦ電源４ｂによりバイアスを印加し、発生したイオンをシリコン基板１に引き込みながら、シリコン酸化膜を形成する。

このとき、シリコン酸化膜の堆積と、スパッタリングが同時に起こっているが、凹部のエッジ部に堆積したシリコン酸化膜は、スパッタリングされるため、中心部と比べて埋め込み性が低下してしまう。そのため、通常のシリコン酸化膜の形成時の成膜ガス流量：Ｏ_２／ＳｉＨ_４／Ａｒ＝６０／２１／１０００ｓｃｃｍより、スパッタリングの主成分であるＯ_２濃度を抑えたＯ_２／ＳｉＨ_４／Ａｒ＝４２／１８／１０００ｓｃｃｍ程度で成膜ガスを導入する。これにより、高アスペクト比の凹部内に埋め込み性良くシリコン酸化膜を形成することができる。

このようにして形成されるシリコン酸化膜において、図３に示すように、凹部のエッジ部に堆積したシリコン酸化膜１ｃの一部は、スパッタリングされて反対側の側面に再付着する。そして、O_２濃度が抑えられた雰囲気であるため、Ｈイオンによるシリコン酸化膜の還元が優位に進行し、凹部の上部にシリコンリッチ層１ｄ（酸素濃度の低いシリコン酸化膜）が形成される。このようなシリコンリッチ層１ｄにおける屈折率は１．４７以上と、通常のＳｉＯ_２膜１ｃの１．４６程度より高くなっている。

次いで、ＳｉＨ_４ガスの導入を止めるとともに、ＲＦ電源４ｂからのバイアス印加を止め、図４に示すように、Ｏ_２プラズマ処理を施し、シリコンリッチ層１ｄ中に酸素を供給する。これは、シリコン酸化膜のウエットエッチング処理におけるエッチングレートが、その酸素濃度に依存するためである。例えば、図5に示すように、シリコンリッチ層１ｄが形成され、酸素濃度の偏りがあると、シリコン酸化膜の成膜、平坦化後のウエットエッチングの際、エッチング速度がばらつき、図６に示すように、シリコン酸化膜の表面荒れが生じてしまう。

ここで、Ｏ_２プラズマ処理を行ったときのＯ_２プラズマ処理時間と屈折率の関係を図７に示す。図に示すように、Ｏ_２プラズマ処理時間が１０ｓｅｃ以上のとき、屈折率は１．４６程度まで低下しており、シリコンリッチ層１ｄ中に酸素が供給されていることがわかる。

このようにしてＯ_２プラズマ処理を行った後、再度ＳｉＨ_４ガスを導入するとともに、ＲＦ電源４ｂからバイアスを印加して、Ｏ_２プラズマ処理を施されたシリコン酸化膜上にシリコンリッチ層を含むシリコン酸化膜を形成し、再度Ｏ_２プラズマ処理を行う、というステップを、例えば2回程度繰り返す。このようにして凹部中に均一にシリコン酸化膜を形成することができる。

また、半導体素子における絶縁特性を評価するために、シリコン基板上に同様の条件で形成されたシリコン酸化膜（３０ｎｍ、６０ｎｍ）の、電流−電圧特性を測定した結果を図８に示す。尚、比較例として、Ｏ_２プラズマ処理を施さないシリコン酸化膜について同様に測定した結果を併せて示す。図に示すように、本実施形態と同様の条件で形成されたシリコン酸化膜においては、Ｏ_２プラズマ処理を施さないものと比較して、高いブレイクダウン電圧が得られていることがわかる。

本実施形態によれば、半導体基板に形成された高アスペクト比の凹部に、十分な埋め込み性を得ることができるとともに、絶縁特性の良好な絶縁膜を形成することが可能となる。

尚、本発明は、上述した実施形態に限定されるものではない。その他要旨を逸脱しない範囲で種々変形して実施することができる。

本発明の一態様において用いられる半導体製造装置を示す図。本発明の一態様における半導体製造工程を示す図。本発明の一態様における半導体製造工程を示す図。本発明の一態様における半導体製造工程を示す図。従来の半導体製造方法における問題を示す図。従来の半導体製造方法における問題を示す図。Ｏ_２プラズマ処理時間と屈折率の関係を示す図。本発明の一態様において形成されたシリコン酸化膜の電圧−電流特性を示す図。

符号の説明

１シリコン基板
１ａシリコン窒化膜
１ｂ凹部
１ｃシリコン酸化膜
１ｄシリコンリッチ層
２反応容器
３アンテナ
４ＲＦ電源
５ドライポンプ
６ターボ分子ポンプ
７ノズル
８基板設置電極
９フォーカスリング

Claims

所定の位置に凹部の形成されたシリコン基板上に、高密度プラズマＣＶＤを用いて第１のシリコン酸化膜を形成する工程と、
前記第１のシリコン酸化膜をＯ_２プラズマ処理する工程と、
前記Ｏ_２プラズマ処理された第１のシリコン酸化膜上に、高密度プラズマＣＶＤ法を用いて第２のシリコン酸化膜を形成する工程を備えることを特徴とする半導体製造方法。
前記第１のシリコン酸化膜を形成する工程は、前記第１のシリコン酸化膜の屈折率が１．４７以上となる条件で行われることを特徴とする請求項１に記載の半導体製造方法。
前記Ｏ_２プラズマ処理する工程は、前記第１のシリコン酸化膜の屈折率を低下させる条件で行われることを特徴とする請求項１又は２に記載の半導体製造方法。
前記凹部のアスペクト比は、４．５以上であることを特徴とする請求項１乃至３のいずれかに記載の半導体製造方法。
さらに、前記第２のシリコン酸化膜を、Ｏ_２プラズマ処理する工程を備えることを特徴とする請求項１乃至４のいずれかに記載の半導体製造方法。