KR0176195B1 - 반도체 장치의 배선 형성 방법 - Google Patents

반도체 장치의 배선 형성 방법 Download PDF

Info

Publication number
KR0176195B1
KR0176195B1 KR1019960004061A KR19960004061A KR0176195B1 KR 0176195 B1 KR0176195 B1 KR 0176195B1 KR 1019960004061 A KR1019960004061 A KR 1019960004061A KR 19960004061 A KR19960004061 A KR 19960004061A KR 0176195 B1 KR0176195 B1 KR 0176195B1
Authority
KR
South Korea
Prior art keywords
contact
insulating film
semiconductor device
forming
annealing
Prior art date
Application number
KR1019960004061A
Other languages
English (en)
Other versions
KR970063491A (ko
Inventor
최지현
황병근
이해정
구주선
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019960004061A priority Critical patent/KR0176195B1/ko
Publication of KR970063491A publication Critical patent/KR970063491A/ko
Application granted granted Critical
Publication of KR0176195B1 publication Critical patent/KR0176195B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Hydrogen Silsesquioxane으로 절연막이 형성된 반도체 장치에 콘택을 형성한 후 450℃이상에서 어닐링을 하거나 어닐링과 비슷한 효과를 가지는 O2플라즈마이나 UV-O3공정으로 표면 처리를 실시함으로써, 상기 콘택의 측벽에 생성된 자연 산화막(native oxide)을 제거하기 위한 습식 클리닝(Wet Cleaning) 공정시 상기 콘택 측벽에 존재하는 상기 절연막이 식각되어 콘택 프로파일(profile)이 불량해지고 콘택크기(size)가 커기는 현상을 방지할 수 있다.

Description

반도체 장치의 배선 형성 방법
제1도 내지 제3도는 본 발명에 의한 반도체 장치의 배선 형성 방법을 순차적으로 도시한 단면도이다.
본 발명은 반도체 장치에 관한 것으로, 특히 Hydrogen Silsesquioxane으로 절연막이 형성된 반도체 장치에 보다 양호한 콘택프로파일을 가짐으로써 도전 물질간의 전기적 접촉을 쉽게 할 수 있는 반도체 장치의 배선 형성 방법에 관한 것이다.
집적회로의 소형화 및 고속화가 집적회로의 부가가치를 결정짓는 중요 요소가 되어감에 따라 다층 금속 배선 기술의 중요도가 급속히 증가하게 되었다.
다층 금속 배선 기술에 있어서 각 도전층은 절연층들에 의하여 전기적으로 분리되어 있고 전기적 회로 동작을 위하여 각 절연층에 필요에 따라 홀(hole)을 만들고 상기 홀에 도전 물질을 도포하여 채우는 방식으로 전기적 접촉을 이루게 된다.
절연층을 평탄화 하기 위한 방법으로 BPSG 리플로우(boron-phosphoros siligate glass reflow), SOG(Spin on glass) 에치 백(etch back), CMP(Chemical Mechanical Polishing)등이 있다.
Hydrogen Silsesquioxane를 절연막으로 사용하여 상기와 같은 평탄화 공정을 진행함에 있어서 가장 문제가 되는 것은 Hydrogen Silsesquioxane이 습식 식각율(wet etch rate)이 크기 때문에, 콘택을 형성한 후 자연산화막(native oxide)을 제거하기 위한 습식 클리닝(wet cleaning) 공정시 Hydrogen Silsesquioxane이 많이 식각되어 콘택프로파일(profile)이 불량하고 콘택 크기(size)가 커지는 것이다.
따라서 본 발명의 목적은, Hydrogen Silsesquioxane으로 절연막이 형성된 반도체 장치에 보다 양호한 콘택 프로파일을 가짐으로써 도전 물질간의 전기적 접촉을 쉽게 할 수 있는 반도체 장치의 배선 형성 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명은, 제1도전선이 형성된 반도체 장치에 절연막으로 Hydrogen Silsesquioxane을 증착하는 단계; 상기 절연막의 소정 부위에 콘택을 형성하는 단계; 후속되는 습식 클리닝(Wet Cleaning) 공정시 상기 콘택 측벽의 상기 절연막이 식각되는 것을 방지하기 위해, 상기 콘택의 측벽에 존재하는 상기 절연막을 표면 처리하는 단계; 및 상기 콘택(17)의 측벽에 생성된 자연 산화막(native oxide)을 제거하기 위해 습식 클리닝후 상기 콘택에 제2도전성을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법을 제공한다.
바람직하게도, 상기 표면처리는 450℃이상의 온도에서 실시하는데 그 방법으로는 어닐링(Annealing)공정, 플라즈마(Plasma)공정, UV-O3(Ultra Violet-O3)공정이 있다.
또한 어닐링 공정과 O2플라즈마 공정/UV-O3공정을 복합하여 1회 이상 실시할 수 있다.
상기 절연막 형성 전이나 형성 후에 SiO2와 같은 다른 절연막을 형성하는 공정을 추가할 수 있다.
본 발명에 의한 반도체 장치의 배선 형성 방법은, Hydrogen Silsesquioxane으로 절연막이 형성된 반도체 장치에 콘택을 형성한 후 450℃이상에서 어닐링을 하거나 어닐링과 비슷한 효과를 가지는 O2플라즈마 공정이나 UV-O3공정으로 표면 처리함으로써, 상기 콘택의 측벽에 생성된 자연 산화막(native oxide)을 제거하기 위한 습식 클리닝(Wet cleaning)공정시 상기 콘택 측벽에 존재하는 상기 절연막이 식각되어 콘택 프로파일(profile)이 불량해지고 콘택 크기(size)가 커지는 현상을 방지할 수 있다.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제1도 내지 제3도는 본 발명에 의한 반도체 장치의 배선 형성 방법을 순차적으로 도시한 단면도이다.
참조 번호 11은 반도체 장치를, 13은 제1도전선을, 15·15a는 절연막을, 17을 콘택을, 19는 제2도전선을 각각 나타낸다.
제1도는 제1도전선(13)이 형성된 반도체 장치(11)에 절연막을 증착하는 단계를 나타낸다.
상세하게, 반도체 장치(11) 예컨대 실리콘 기판, 배선 및 절연막이 형성된 기판상에 제1도전선(13)을 형성한다.
상기 제1도전선(13)은 전기를 잘 통하는 금속 또는 폴리실리콘 등의 물질이다.
이어서 상기 제1도전선(13)상에 절연막(15)으로 Hydrogen Silsesquioxane를 코팅하고 베이크(Bake)한다.
이때 상기 절연막(15)형성 전이나 형성 후에 SiO2와 같은 다른 절연막을 증착하는 공정을 추가할 수 있다.
제2도는 콘택(17)을 형성한 후 상기 콘택(17)측벽에 표면 처리하는 단계를 나타낸다.
상세하게, 상기 절여막(15)의 소정 부위를 식각하여 콘택(17) 및 절연막(15a)을 형성한다.
후속되는 습식 클리닝(Wet Cleaning) 공정시 상기 콘택(17) 측벽의 상기 절연막(15a)이 식각되는 것을 방지하기 위해 상기 콘택(17)의 측벽에 존재하는 상기 절연막(15a)을 표면처리한다.
상기 표면 처리는 450℃이상의 온도에서 실시하고 그 방법으로는 어닐링(Annealing)공정, 플라즈마(Plasma)공정, UV-O3(Ultra Violet-O3)공정이 있는데, 상기 표면 처리로 인해 상기 절연막(15a)은 산화막(oxide)이 되어 습식 식각율이 감소된다.
그러나 이러한 방법으로도 콘택 스페이스(space)가 작은 부위에서나 콘택 바텀(bottom) 부위의 모서리에서 여전히 습식 습각율이 높을 수 있으므로, 이때는 어닐링 O2플라즈마 공정/UV-O3공정을 1회 이상 복합하여 실시하는 표면 처리 방법을 진행한다.
제3도는 상기 콘택(17)에 제2도전선(19)을 형성하는 단계를 나타낸다.
상세하게, 상기 콘택(17)의 측벽에 공정 부산물로 생성된 자연 산화막(native oxide)을 습식 클리닝으로 제거한 후 상기 콘택(17)에 제2도전선(19)을 형성한다.
따라서 본 발명에 의한 반도체 장치의 배선 형성 방법은, Hydrogen Silsesquioxane으로 절연막이 형성된 반도체 장치에 콘택을 형성한 후 450℃이상에서 어닐링을 하거나 어닐링과 비슷한 효과를 가지는 O2플라즈마 공정이나 UV-O3공정으로 표면 처리함으로써, 상기 콘택의 측벽에 생성된 자연 산화막(native oxide)을 제거하기 위한 습식 클리닝(Wet cleaning)공정시 상기 콘택 측벽에 존재하는 상기 절연막이 식각되어 콘택 프로파일(profile)이 불량해지고 콘택 크기(size)가 커지는 현상을 방지할 수 있다.
이상, 본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.

Claims (6)

  1. 제1도전선이 형성된 반도체 장치에 절연막으로 Hydrogen Silsesquioxane으로 증착하는 단계; 상기 절연막의 소정 부위에 콘택을 형성하는 단계; 후속되는 습식 클리닝(Wet Cleaning)공정시 상기 콘택 측벽의 상기 절연막이 식각되는 것을 방지하기 위해, 상기 콘택의 측벽에 존재하는 상기 절연막을 표면 처리하는 단계; 및 상기 콘택(17)의 측벽에 생성된 자연 산화막(native oxide)을 제거하기 위해 습식 클리닝후 상기 콘택에 제2도전성을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  2. 제1항에 있어서, 상기 표면처리는 450℃이상의 온도에서 실시하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  3. 제1항에 있어서, 상기 표면처리는 어닐링(Annealing)공정, O2플라즈마(plasma)공정, UV-O3(Ultra Violet-O3)공정 중에서 어느 하나로 실시하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  4. 제1항에 있어서, 상기 표면처리는 어닐링 공정과 O2플라즈마 공정/UV-O3공정을 복합하여 1회 이상 실시하는 것을 특징으로 하는 반도체 장치의 배선 형성 방법.
  5. 제1항에 있어서, 상기 절연막 형성 전에 SiO2와 같은 다른 절연막을 형성하는 것을 특징으로 하는 반도에 장치의 배선 형성 방법.
  6. 제1항에 있어서, 상기 절연막 형성 후에 SiO2와 같은 다른 절연막을 형성하는 것을 특징으로 하는 반도에 장치의 배선 형성 방법.
KR1019960004061A 1996-02-21 1996-02-21 반도체 장치의 배선 형성 방법 KR0176195B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960004061A KR0176195B1 (ko) 1996-02-21 1996-02-21 반도체 장치의 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004061A KR0176195B1 (ko) 1996-02-21 1996-02-21 반도체 장치의 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR970063491A KR970063491A (ko) 1997-09-12
KR0176195B1 true KR0176195B1 (ko) 1999-04-15

Family

ID=19451474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004061A KR0176195B1 (ko) 1996-02-21 1996-02-21 반도체 장치의 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR0176195B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100588640B1 (ko) * 2003-12-30 2006-06-12 동부일렉트로닉스 주식회사 반도체 소자 제조방법
KR100691934B1 (ko) * 2000-12-21 2007-03-08 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691934B1 (ko) * 2000-12-21 2007-03-08 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
KR100588640B1 (ko) * 2003-12-30 2006-06-12 동부일렉트로닉스 주식회사 반도체 소자 제조방법

Also Published As

Publication number Publication date
KR970063491A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
US5872052A (en) Planarization using plasma oxidized amorphous silicon
US6221780B1 (en) Dual damascene flowable oxide insulation structure and metallic barrier
JP2001284451A (ja) 二次元波形構造の製造方法
KR19980071288A (ko) 구리 상호결선 기술
US5966632A (en) Method of forming borderless metal to contact structure
KR0176195B1 (ko) 반도체 장치의 배선 형성 방법
US6348736B1 (en) In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
US6861329B2 (en) Method of manufacturing capacitor in semiconductor devices
US11127683B2 (en) Semiconductor structure with substantially straight contact profile
KR100688758B1 (ko) 반도체 소자의 금속 배선용 갭필 형성 방법
KR100597090B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR0171316B1 (ko) 반도체 소자의 층간 절연막의 평탄화 방법
JPH11186274A (ja) デュアル・ダマスク技術
KR100221583B1 (ko) 반도체 소자의 금속 층간 절연막 형성 방법
EP1213758B1 (en) A method of forming interconnections in semiconductor devices
JPH1064995A (ja) 半導体装置の製造方法
KR100640965B1 (ko) 반도체 소자의 형성방법
KR100202199B1 (ko) 반도체소자의 금속박막 평탄화방법
KR0165358B1 (ko) 반도체소자의 층간절연층 평탄화방법
KR0147648B1 (ko) 반도체 장치의 층간절연층 평탄화방법
KR100456420B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100595324B1 (ko) 반도체 소자의 형성방법
JP2007115763A (ja) 半導体製造方法
KR20040053455A (ko) 반도체 소자의 ｉｍｄ용 절연막 형성 방법
KR20000035750A (ko) 반도체 장치의 층간 도전층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee