KR100595324B1 - 반도체 소자의 형성방법 - Google Patents

반도체 소자의 형성방법 Download PDF

Info

Publication number
KR100595324B1
KR100595324B1 KR1020040116634A KR20040116634A KR100595324B1 KR 100595324 B1 KR100595324 B1 KR 100595324B1 KR 1020040116634 A KR1020040116634 A KR 1020040116634A KR 20040116634 A KR20040116634 A KR 20040116634A KR 100595324 B1 KR100595324 B1 KR 100595324B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
sog
forming
semiconductor device
Prior art date
Application number
KR1020040116634A
Other languages
English (en)
Inventor
조경수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040116634A priority Critical patent/KR100595324B1/ko
Application granted granted Critical
Publication of KR100595324B1 publication Critical patent/KR100595324B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 SOG막의 형성 이후, 평면식각 공정을 수행하여 SOG막의 모서리를 완만하게 형성하여 차후 형성되는 상부산화막에 대한 화학적 기계적 연마법 수행시 상기 SOG막의 모서리 부분이 외부로 노출되지 않게 함으로써 반도체 기판의 가장자리에 구비되는 칩의 제품화를 가능하게 하고, 반도체 소자의 수율도 향상시키는 반도체 소자의 형성방법에 관한 것으로서, 반도체 기판 상에 하부산화막을 형성하는 단계와, 상기 하부산화막 상에 SOG(Spin On Glass)막을 코팅하고, 패터닝하는 단계와, 상기 하부산화막 및 SOG막에 대해 평면식각을 수행하여 상기 SOG막의 모서리를 완만하게 형성하는 단계와, 상기 SOG막을 포함한 전면에 상부산화막을 증착하는 단계와, 상기 상부산화막을 폴리싱하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
절연막 평탄화, CMP, SOG

Description

반도체 소자의 형성방법{Method for Forming Semiconductor Device}
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도.
도 2a 내지 도 2c는 본 발명에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도.
*도면의 주요 부분에 대한 부호설명
11 : 반도체 기판 12 : 하부산화막
13 : SOG막 14 : 상부산화막
본 발명은 구리배선을 이용한 반도체 소자의 제조방법에 관한 것으로, 특히 SOG막 형성시, 반도체 기판의 가장자리에 구비되는 칩의 불량을 방지하기 위한 반도체 소자의 형성방법에 관한 것이다.
현재 반도체 소자는 미세화, 대용량화 및 고집적화를 위해서 반도체 소자의 트랜지스터, 비트라인 및 커패시터 등을 형성한 다음, 각각의 소자를 전기적으로 연결할 수 있는 금속 배선 등과 같은 다층 배선을 형성하기 위한 후속 공정을 필수 적으로 요구하고 있다.
이 때, 트랜지스터, 비트라인 및 커패시터가 형성되어 있는 소자층을 포함한 전면에 층간절연막을 형성하고, 상기 층간절연막을 CMP 공정에 의해 평탄화한 다음, 그 위에 금속배선를 형성하고 하부의 소자층과 전기적으로 연결시킨다.
이하, 첨부된 도면을 참조하여 종래 기술에 의한 반도체 소자의 형성방법을 상세히 설명하면 다음과 같다.
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1)의 상부 일정영역 또는 전체에 하부산화막(2)을 형성하고, 그 상부 일정영역에 SOG막(3)을 코팅한다.
반도체 제조공정에 있어서 SOG(Spin-On-Glass) 케미컬은 층덮힘특성의 우수함과 낮은 유전상수를 갖는 특징으로 인하여 널리 사용된다.
반도체 기판(1) 전면에 SOG막을 코팅한 이후에는, 패터닝하여 반도체 기판(1) 가장자리의 SOG를 제거한다. 기판 가장자리의 SOG를 제거하지 않으면 후속 공정 등을 거치면서 산화막이 갈라지거나 또는 파티클이 발생하는 등의 심각한 문제가 야기되기 때문이다.
이후, 상기 SOG막(3)을 포함한 전면에 상부산화막(4)을 증착하고, 상기 상부 산화막(4)에 대해 화학기계적연마법으로 식각을 실시한다. 상기 화학기계적연마법인 폴리싱 방법은 금속막 내지는 산화막을 제거하는 한 분야로서, 다른 기술에 비해서, 처리속도, 두께 식각속도, 식각률 등의 장점으로 인하여 널리 사용되고 있 다.
그러나, 도 1b에 도시된 바와 같이, SOG막(3)의 모서리가 함께 연마되어 외부로 노출(A)되는데, 이후 세정공정 등을 거치면서 SOG막의 식각 등이 발생하게 되어 심각한 제품상의 문제를 야기한다.
즉, SOG막(3)은 코팅 및 패터닝 이후, 모서리가 거의 직각으로 형성되는데, 상기 SOG막(3) 상부에 상부산화막(4) 증착하면 상기 상부산화막이 하부의 SOG막의 표면을 따라 단차를 가지며 형성된다.
따라서, 상기 상부산화막의 모서리 부분에서 화학적 기계적 연마법으로 상부산화막(4)을 폴리싱할 때 힘을 많이 받아서 SOG막(3)까지도 폴리싱되는 것이다.
이와같이, 반도체소자 제조시 반도체 기판의 가장자리는 콘트롤하기가 매우 어려운데, 제일 끝 부분(즉, Far Edge)에서는 여러 공정을 거치면서 특히 열악한 구조를 가질 수밖에 없다.
반도체 소자 제조시 이러한 가장자리를 어떻게 콘트롤 하느냐에 따라서 가장자리에 위치한 소자(즉, Chip)를 작동 가능하게도 하고 또는 작동 불가능하게도 한다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, SOG막의 형성 이후, 평면식각 공정을 수행하여 SOG막의 모서리를 완만하게 형성하여 차후 형성되는 상부산화막에 대한 화학적 기계적 연마법 수행시 상기 SOG막의 모서리 부분이 동시에 폴리싱 되지 않도록 함으로써 반도체 기판의 가장자리에 구비되 는 칩의 제품화를 가능하게 하고, 반도체 소자의 수율도 향상시키고자 하는 반도체 소자의 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 형성방법은 반도체 기판 상에 하부산화막을 형성하는 단계와, 상기 하부산화막 상에 SOG(Spin On Glass)막을 코팅하고, 패터닝하는 단계와, 상기 하부산화막 및 SOG막에 대해 평면식각을 수행하여 상기 SOG막의 모서리를 완만하게 형성하는 단계와, 상기 SOG막을 포함한 전면에 상부산화막을 증착하는 단계와, 상기 상부산화막을 폴리싱하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 의한 반도체 소자의 형성방법을 상세히 설명하면 다음과 같다.
도 2a 내지 2c는 본 발명에 따른 반도체 소자의 형성방법을 설명하기 위한 공정단면도이다.
이하의 반도체 기판은 반도체 소자를 형성하기 위한 트랜지스터 및 여러 요소들이 형성된 기판에 관한 것이다.
본 발명의 실시예에 따른 반도체 소자는 먼저, 도 2a에 도시된 바와 같이, 반도체 기판(11)의 상부 전체영역에 하부산화막(12)을 형성하고 그 상부 전체영역에 SOG막(13)을 코팅한다. 상기 SOG 코팅후 반도체 기판의 가장자리에 코팅되어 있는 SOG를 제거하여 패터닝한다.
다음, 상기 구조 전체에 대해 평면식각을 실시하여 하부산화막(12)과 SOG 막 (13)의 일부를 식각한다. 이때, 상기 SOG막의 가장자리가 식각시의 특징에 의하여 거의 45°의 식각효과를 갖게되어 모서리가 완만한 경사를 가지게 된다.
이때, 식각가스로 아르곤(Ar)이나 헬륨(He) 등의 불활성 기체를 사용하여, 식각 외의 화학적 반응이 반도체 기판 표면에서 발생하지 않도록 주의한다.
이후, 도 2b에 도시된 바와 같이, 모서리가 완만하게 형성된 SOG막(13)을 포함한 전면에 상부산화막(14)을 증착한다.
상기 평면식각시 SOG막(13)과 하부 산화막(12)이 함께 일정량 제거되었으므로, 초기 증착단계에서 식각될 정도를 고려하여 상기 상부산화막(14)을 기존보다 약간 더 두껍게 증착한다. 구체적으로, 후공정에서 폴리싱이 수행된 후의 상부산화막을 기준으로 10∼1000nm 더 두껍게 증착한다.
다음, 도 2c에 도시된 바와 같이, 상기 상부산화막(14) 표면에서 화학적 기계적연마법(CMP; Chemical Mechanical Polising)으로 폴리싱을 실시하여 표면을 평탄화한다. 이때, 상기 SOG막(13)의 모서리가 완만한 경사 형상으로 형성되어 있어서, 상기 화학적 기계적 연마법에 의해 SOG막의 모서리 부분이 동시에 폴리싱되어 외부로 노출되는 현상이 발생하지 않게 된다.
따라서, 반도체 기판의 가장자리에 구비되는 칩의 제품화가 가능하게 되고, 반도체 소자의 수율도 향상된다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가 진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 반도체 소자의 형성방법은 다음과 같은 효과가 있다.
즉, SOG막을 형성한 후, 평면식각 공정을 수행하여 SOG막의 모서리를 완만하게 형성함으로써, 차후 형성되는 상부산화막에 대한 화학적 기계적 연마법 수행시, 상기 SOG막의 모서리가 동시에 폴리싱되는 일이 없고, SOG막의 모서리가 외부로 노출될 염려도 없다.
따라서, 반도체 기판의 가장자리에 구비되는 칩의 제품화가 가능하게 되고, 반도체 소자의 수율도 향상된다.

Claims (5)

  1. 반도체 기판 상에 하부산화막을 형성하는 단계와,
    상기 하부산화막 상에 SOG(Spin On Glass)막을 코팅하고, 패터닝하는 단계와,
    상기 하부산화막 및 SOG막에 대해 평면식각을 수행하여 상기 SOG막의 모서리를 완만하게 형성하는 단계와,
    상기 SOG막을 포함한 전면에 상부산화막을 증착하는 단계와,
    상기 상부산화막을 폴리싱하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 형성방법.
  2. 제 1 항에 있어서,
    상기 SOG막 패터닝시, 상기 반도체 기판 가장자리의 SOG막이 제거되도록 패터닝하는 것을 특징으로 하는 반도체 소자의 형성방법.
  3. 제 1 항에 있어서,
    상기 상부산화막을 폴리싱하는 단계에서, 화학적 기계적 연마법(CMP,Chemical Mechanical Polishing)을 적용하는 것을 특징으로 하는 반도체 소자의 형성방법.
  4. 제 1 항에 있어서,
    상기 평면식각 가스로 아르곤, 헬륨 등의 불활성기체를 사용하는 것을 특징으로 하는 반도체 소자의 형성방법.
  5. 제 1 항에 있어서,
    상기 상부산화막을 증착하는 단계에서,
    상기 상부산화막은 상기 폴리싱이 수행된 상부산화막을 기준으로 10∼1000nm 더 두껍게 증착하는 것을 특징으로 하는 반도체 소자의 형성방법.
KR1020040116634A 2004-12-30 2004-12-30 반도체 소자의 형성방법 KR100595324B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116634A KR100595324B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116634A KR100595324B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 형성방법

Publications (1)

Publication Number Publication Date
KR100595324B1 true KR100595324B1 (ko) 2006-06-30

Family

ID=37183479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116634A KR100595324B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 형성방법

Country Status (1)

Country Link
KR (1) KR100595324B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960043027A (ko) * 1995-05-04 1996-12-21 김주용 반도체 소자의 평탄화방법
US6100158A (en) 1999-04-30 2000-08-08 United Microelectronics Corp. Method of manufacturing an alignment mark with an etched back dielectric layer and a transparent dielectric layer and a device region on a higher plane with a wiring layer and an isolation region

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960043027A (ko) * 1995-05-04 1996-12-21 김주용 반도체 소자의 평탄화방법
US6100158A (en) 1999-04-30 2000-08-08 United Microelectronics Corp. Method of manufacturing an alignment mark with an etched back dielectric layer and a transparent dielectric layer and a device region on a higher plane with a wiring layer and an isolation region

Similar Documents

Publication Publication Date Title
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
KR100600689B1 (ko) 반도체 장치의 제조 방법
US20090140418A1 (en) Method for integrating porous low-k dielectric layers
US6379782B2 (en) Semiconductor device formed with metal wiring on a wafer by chemical mechanical polishing, and method of manufacturing the same
JP3992654B2 (ja) 半導体装置の製造方法
JP2004063859A (ja) 半導体装置の製造方法
KR100525135B1 (ko) 매립형 도전층을 갖는 반도체 장치 및 그 제조 방법
US6251788B1 (en) Method of integrated circuit polishing without dishing effects
EP1245045B1 (en) A method of fabricating a semiconductor device having a reduced signal processing time
US6150274A (en) Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure
KR100595324B1 (ko) 반도체 소자의 형성방법
JP2009004633A (ja) 多層配線構造および製造方法
KR100514523B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0969495A (ja) 半導体装置の製造方法
KR100640965B1 (ko) 반도체 소자의 형성방법
KR20030000728A (ko) 반도체소자의 금속배선 형성방법
KR100571696B1 (ko) 반도체 소자의 제조 방법
KR0176195B1 (ko) 반도체 장치의 배선 형성 방법
KR100650902B1 (ko) 반도체 금속 배선 및 그 제조방법
KR100347533B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20030074870A (ko) 반도체 소자의 금속 배선 형성 방법
KR20040073930A (ko) 배선 접속 구조를 갖는 전자 장치의 제조 방법
CN106971973B (zh) 一种半导体器件及其制造方法、电子装置
KR100571674B1 (ko) 반도체 소자의 층간 절연막을 형성하는 방법
KR100456420B1 (ko) 반도체 소자의 구리 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee