KR20030000728A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20030000728A
KR20030000728A KR1020010036806A KR20010036806A KR20030000728A KR 20030000728 A KR20030000728 A KR 20030000728A KR 1020010036806 A KR1020010036806 A KR 1020010036806A KR 20010036806 A KR20010036806 A KR 20010036806A KR 20030000728 A KR20030000728 A KR 20030000728A
Authority
KR
South Korea
Prior art keywords
film
dielectric constant
metal wiring
concentration
depositing
Prior art date
Application number
KR1020010036806A
Other languages
English (en)
Inventor
김중헌
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010036806A priority Critical patent/KR20030000728A/ko
Publication of KR20030000728A publication Critical patent/KR20030000728A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 금속배선이 형성된 반도체기판 상에 고밀도 플라즈마 FSG막, 저유전상수 물질막과 고농도 FSG막 및 저농도 FSG막을 순차적으로 증착하여 층간절연막 패턴을 형성한 후, USG막을 증착하고, 화학기계적 연마로 평탄화 한 후, 노광 및 식각 공정을 하여 콘택홀을 형성함으로써, 상기 층간절연막 패턴은 저유전율을 갖는 물질로만 이루어져 다층으로 이루어진 금속 배선의 층간 기생 정전용량을 감소시킬 수 있을 뿐만 아니라 웨이퍼의 휘어짐과 후속 평탄화 공정 시, 층간절연막 상부에 증착된 USG막으로 인해 디슁 현상을 억제 할 수 있는 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

반도체소자의 금속배선 형성방법{Method for forming the metal line in semiconductor device}
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는 금속배선이 형성된 반도체기판 상에 고밀도 플라즈마 FSG막, 저유전상수 물질막과 고농도 FSG막 및 저농도 FSG막을 순차적으로 증착하여 층간절연막 패턴을 형성한 후, USG막을 증착하고, 화학기계적 연마로 평탄화 한 후, 노광 및 식각 공정을 하여 콘택홀을 형성하는 반도체소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체소자를 제조하는 방법에서 상,하부간에 전기적으로 전도선의 역할을 하는 금속배선이 다층으로 형성되는 경우에 그 사이를 절연시키기 위한 층간절연막이 많이 사용되고 있으며, 그 층간절연막을 상부에 콘택홀 형성부위를 갖게 감광막을 증착하여 그 부위를 식각함으로써 콘택홀이 형성되고 그 내부에 금속층을 몰입하여 금속배선을 형성하게 된다.
이러한 금속배선은 비트라인(Bit Line) 및 워드라인(Word Line)등으로 사용되어 게이트전극 및 커패시터등을 상,하부 및 수평으로 전기적으로 연결하여 반도체소자를 구성하게 되는 것이다.
도 1a 내지 도 1b는 종래 반도체소자의 금속배선 형성방법을 설명하기 위해 나타낸 단면도이다.
도 1a에 도시된 바와 같이, 하부 금속배선(20)이 형성된 반도체기판(10) 상에 패드산화막(30)으로 USG 산화막을 500~1000Å 두께로 증착한 후, 무기계 또는 유기계의 저유전상수 물질(40)을 스핀-온(spin-on)방식으로 코팅하였다.
그리고, 상기 저유전상수물질(40) 상부에 희생산화막(50)을 USG막으로10000~20000Å 두께로 증착한 후, 화학기계적 연마 공정을 진행함으로써 평탄화된다.
이어서, 도 1b에 도시된 바와 같이, 상기 결과물 상에 노광 및 식각 공정을 진행하여 하부 금속배선(20)과 연결되도록 콘택홀(60)을 형성하였다.
그런데, 상기와 같은 종래 기술을 이용하게 되면, 상기 콘택홀 형성 시, "A"와 같이 높은 식각율에 의해 저유전상수물질이 노출되어 후속 감광막 제거를 위한 플라즈마 처리 또는 클리닝을 위한 화학용액에 의해 열화되어 유전상수가 증가되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 금속배선이 형성된 반도체기판 상에 고밀도 플라즈마 FSG막, 저유전상수 물질막과 고농도 FSG막 및 저농도 FSG막을 순차적으로 증착하여 층간절연막 패턴을 형성한 후, USG막을 증착하고, 화학기계적 연마로 평탄화 한 후, 노광 및 식각 공정을 하여 콘택홀을 형성함으로써, 상기 층간절연막 패턴은 저유전율을 갖는 물질로만 이루어져 다층으로 이루어진 금속 배선의 층간 기생 정전용량을 감소시킬 수 있을 뿐만 아니라 웨이퍼의 휘어짐과 후속 평탄화 공정 시, 층간절연막 상부에 증착된 USG막으로 인해 디슁 현상을 억제하도록 하는 것이 목적이다.
도 1a 내지 도 1b는 종래 반도체소자의 금속배선 형성방법을 설명하기 위해 나타낸 단면도이다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 금속배선 형성방법을 설명하기 위해 나타낸 단면도이다.
-- 도면의 주요부분에 대한 부호의 설명 --
100 : 반도체기판 110 : 금속배선
120 : 패드산화막 130 : 저유전상수 물질막
140 : 고농도 FSG막 150 : 저농도 FSG막
160 : 층간절연막 패턴 170 : 단차완화막
180 : 콘택홀
상기 목적을 달성하기 위하여, 본 발명은 하부 금속배선이 형성된 반도체기판 상에 패드산화막을 증착하고, 다층 층간절연막 패턴을 형성한 후, 단차완화막을 증착하는 단계와; 상기 결과물을 화학기계적 연마 공정을 진행하여 평탄화하는 단계와; 상기 결과물 상에 노광 및 식각 공정을 진행하여 하부 금속배선과 연결되게 콘택홀을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 금속배선 형성방법을 제공한다.
본 발명은 상기 다층 층간절연막 패턴을 다층 층간절연막 패턴은 저유전상수 물질막과 고농도 FSG막 및 저농도 FSG막을 순차적으로 증착하여, 후속 반도체소자 금속 배선의 층간 기생 정전용량을 감소시킬 수 있는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
도 2a 내지 도 2c는 본 발명에 따른 반도체소자의 금속배선 형성방법을 설명하기 위해 나타낸 단면도이다.
도 2a에 도시된 바와 같이, 하부 금속배선(110)이 형성된 반도체기판(100) 상에 고농도 플라즈마 방법으로 500~1000Å 두께로 FSG막을 증착하여 패드산화막(120)을 형성한 후, 저유전상수 물질막(130)과 고농도 FSG막(140) 및 저농도 FSG막(150)을 순차적으로 증착하여 다층 층간절연막 패턴(160)을 형성한다.
이때, 상기 저유전상수 물질막(130)은 유전상수가 2.5~3.0인 무기계 또는 유기계 저유전상수 물질을 스핀-온 코팅방식으로 증착하며, 고농도 FSG막(140)은 유전상수가 3.0~3.5인 FSG막을 농도가 10~15%정도 되게 하여 -1.0E010~-1.0E07dyne/㎠의 압축응력을 갖도록 전체 층간절연막 패턴(160)의 70~90% 두께로 증착한다.
또한, 상기 저농도 FSG막(150)은 FSG막의 농도를 5~10%정도 되게 하여, -1.0E08~-2.0E09dyne/㎠의 압축응력을 갖도록 10000~20000Å 두께로 증착한다.
그리고, 상기 저농도 FSG막(150) 상부에 USG막을 1000~3000Å 두께로 증착하여 단차완화막(170)을 형성한다.
이때, 상기 단차완화막(170)은 후속 화화기계 연마 공정 시, 상기 FSG막들의 높은 식각율로 인해 상대적으로 단차가 낮은 지역에서 발생할 수 있는 디슁(dishing)현상을 최소화한다.
그 후, 도 2b에 도시된 바와 같이, 상기 단차완화막(미도시함)과 저농도 FSG막(150)의 일부를 화학기계적 연마 공정으로 연마하여 평탄화한다.
계속하여, 도 2c에 도시된 바와 같이, 상기 결과물 상에 노광 및 식각 공정을 진행하여 하부 금속배선(110)과 연결되게 콘택홀(180)을 형성한다.
따라서, 상기한 바와 같이, 본 발명에 따른 반도체소자의 금속배선 형성방법을 이용하게 되면, 금속배선이 형성된 반도체기판 상에 저유전율을 갖는 물질로만 다층으로 증착하여 층간절연막 패턴을 형성한 후, 콘택홀을 형성함으로써, 반도체소자 금속 배선의 층간 기생 정전용량을 감소시킬 수 있을 뿐만 아니라 웨이퍼의 휘어짐과 후속 평탄화 공정 시, 층간절연막 상부에 증착된 USG막으로 인해 디슁 현상을 억제 할 수 있다.

Claims (8)

  1. 하부 금속배선이 형성된 반도체기판 상에 패드산화막을 증착하고, 다층 층간절연막 패턴을 형성한 후, 단차완화막을 증착하는 단계와;
    상기 결과물을 화학기계적 연마 공정을 진행하여 평탄화하는 단계와;
    상기 결과물 상에 노광 및 식각 공정을 진행하여 하부 금속배선과 연결되게 콘택홀을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  2. 제 1항에 있어서, 상기 패드산화막은 고농도 플라즈마 방법으로 500~1000Å 두께로 FSG막을 증착하여 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제 1항에 있어서, 상기 다층 층간절연막 패턴은 저유전상수 물질막과 고농도 FSG막 및 저농도 FSG막을 순차적으로 증착하여 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  4. 제 3항에 있어서, 상기 저유전상수 물질은 유전상수가 2.5~3.0인 무기계 또는 유기계 저유전상수 물질을 스핀-온 코팅방식으로 증착하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  5. 제 3항에 있어서, 상기 고농도 FSG막의 농도는 10~15%이며, 유전상수는 3.0~3.5로 -1.0E010~-1.0E07dyne/㎠의 압축응력을 갖도록 전체 층간절연막 패턴의 70~90% 두께로 증착하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  6. 제 3항에 있어서, 상기 저농도 FSG막의 농도는 5~10%이며, -1.0E08~-2.0E09dyne/㎠의 압축응력을 갖도록 10000~20000Å 두께로 증착하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  7. 제 1항에 있어서, 상기 단차완화막은 USG막을 사용하여 1000~3000Å 두께로 증착하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  8. 제 1항에 있어서, 상기 화학기계적 연마 공정 시, 단차완화막과 저농도 FSG막의 일부를 제거하여 평탄화하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1020010036806A 2001-06-26 2001-06-26 반도체소자의 금속배선 형성방법 KR20030000728A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010036806A KR20030000728A (ko) 2001-06-26 2001-06-26 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010036806A KR20030000728A (ko) 2001-06-26 2001-06-26 반도체소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20030000728A true KR20030000728A (ko) 2003-01-06

Family

ID=27711328

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010036806A KR20030000728A (ko) 2001-06-26 2001-06-26 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20030000728A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687432B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 층간절연층 형성방법
KR100861840B1 (ko) * 2006-12-28 2008-10-07 동부일렉트로닉스 주식회사 반도체 소자의 패드 구조 및 그 형성 방법
KR101042677B1 (ko) * 2009-06-25 2011-06-23 임다은 자석 색연필
KR20220099885A (ko) 2021-01-07 2022-07-14 조기봉 이차전지의 고속 셀 스택 제조장치

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100687432B1 (ko) * 2005-12-28 2007-02-26 동부일렉트로닉스 주식회사 층간절연층 형성방법
KR100861840B1 (ko) * 2006-12-28 2008-10-07 동부일렉트로닉스 주식회사 반도체 소자의 패드 구조 및 그 형성 방법
KR101042677B1 (ko) * 2009-06-25 2011-06-23 임다은 자석 색연필
KR20220099885A (ko) 2021-01-07 2022-07-14 조기봉 이차전지의 고속 셀 스택 제조장치
KR20220099889A (ko) 2021-01-07 2022-07-14 조기봉 이차전지의 고속 셀 스택 제조장치
KR20220099888A (ko) 2021-01-07 2022-07-14 조기봉 이차전지의 고속 셀 스택 제조장치
KR20220099884A (ko) 2021-01-07 2022-07-14 조기봉 이차전지의 고속 셀 스택 제조장치
KR20220099886A (ko) 2021-01-07 2022-07-14 조기봉 이차전지의 고속 셀 스택 제조장치
KR20220099887A (ko) 2021-01-07 2022-07-14 조기봉 이차전지의 고속 셀 스택 제조장치
KR20220099890A (ko) 2021-01-07 2022-07-14 조기봉 이차전지의 고속 셀 스택 제조장치

Similar Documents

Publication Publication Date Title
KR100675722B1 (ko) 반도체 웨이퍼 장치 및 그 제조 방법
CN1239318A (zh) 层间介电层平坦化制造方法
KR20010033345A (ko) Ｈｓｑ로 갭이 채워진 패턴화된 전도성층들에 대한 매우완전한 보더리스 비아들
KR20030000728A (ko) 반도체소자의 금속배선 형성방법
KR20030050951A (ko) 반도체 소자의 금속배선 형성방법
KR19990054912A (ko) 반도체 장치의 층간 절연막 형성방법
KR100443148B1 (ko) 반도체소자의 제조방법
KR100640965B1 (ko) 반도체 소자의 형성방법
KR20010061485A (ko) 반도체소자의 금속배선 및 그 제조방법
KR0176195B1 (ko) 반도체 장치의 배선 형성 방법
KR100571674B1 (ko) 반도체 소자의 층간 절연막을 형성하는 방법
KR100604412B1 (ko) 반도체 제조 공정의 평탄화 방법
KR100595324B1 (ko) 반도체 소자의 형성방법
KR100398584B1 (ko) 반도체 소자의 제조 방법
KR20020078368A (ko) 무기 저유전막을 이용한 반도체 장치의 제조 방법
KR100450241B1 (ko) 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자
KR100315026B1 (ko) 반도체소자의금속배선형성방법
KR100407996B1 (ko) 티이오에스 오존 유에스지막 형성방법
KR20030080311A (ko) 반도체 소자의 스크래치 결함 방지 방법
KR100417687B1 (ko) 반도체 소자의 금속전 절연막 형성 방법
KR20020052681A (ko) 반도체 소자의 층간 절연막 형성 방법
KR100194600B1 (ko) 다층 금속배선 제조방법
KR100620153B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100306240B1 (ko) 반도체소자의다층배선형성방법
KR20030002154A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination