JP2009004633A - 多層配線構造および製造方法 - Google Patents
多層配線構造および製造方法 Download PDFInfo
- Publication number
- JP2009004633A JP2009004633A JP2007165318A JP2007165318A JP2009004633A JP 2009004633 A JP2009004633 A JP 2009004633A JP 2007165318 A JP2007165318 A JP 2007165318A JP 2007165318 A JP2007165318 A JP 2007165318A JP 2009004633 A JP2009004633 A JP 2009004633A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- film
- wiring
- lower layer
- damascene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】形状劣化やバリアメタルの薄膜化を防止して、適正な配線形状と、必要十分な膜厚のバリアメタルを備えた多層配線構造と、その製造方法を提供する。
【解決手段】多層配線構造の製造方法において、下層配線(12)を被覆する低誘電率材料の絶縁膜に、前記下層配線に到達する溝(19)を形成する。前記溝の内壁及び前記下層配線上に第1バリアメタル(21)を形成する。前記溝の前記内壁に位置する前記第1バリアメタルを残して、前記下層配線上の前記第1バリアメタルを除去する。前記下層配線の表面をウェット処理し、前記第1バリアメタル上及び前記下層配線上に、第2のバリアメタル(22)を形成する。
【選択図】図4
【解決手段】多層配線構造の製造方法において、下層配線(12)を被覆する低誘電率材料の絶縁膜に、前記下層配線に到達する溝(19)を形成する。前記溝の内壁及び前記下層配線上に第1バリアメタル(21)を形成する。前記溝の前記内壁に位置する前記第1バリアメタルを残して、前記下層配線上の前記第1バリアメタルを除去する。前記下層配線の表面をウェット処理し、前記第1バリアメタル上及び前記下層配線上に、第2のバリアメタル(22)を形成する。
【選択図】図4
Description
本発明は、広くは半導体装置とその製造方法に関し、特に、低誘電率(low−k)材料にダマシン配線を組み合わせた多層配線構造と、その製造方法に関する。
半導体集積回路(LSI)等の電子デバイスにおいて、高集積化、高性能化を図るために多層配線構造が採用されている。しかし、LSIの微細化にともなって、配線間の寄生容量が顕著になり、LSIの動作速度低下の原因となっている。寄生容量が増大することで、配線のRC遅延が増大し、半導体デバイスの高速化を阻害するからである。半導体デバイスの高速性、低消費電力化を実現するには、層間(寄生)容量の低減に加えて、配線抵抗の低減も必須である。
低抵抗、低容量の多層配線プロセスを実現する方法として、低誘電率(Low−k)材料の層間絶縁膜にダマシン配線を組み合わせる方法が一般に知られている。Low−k材料の中でも、内部に空孔(ポア)を有する低密度(又は多孔質)の低誘電率材料(以下、適宜「ポーラスLow−k」と称する)が、容量低減の観点から特に望ましい。また、配線の多層化を考えると、プロセス工程の削減が期待できるデュアルダマシン構造が望ましい。
図1は、従来の一般的なダマシン配線の製造工程を示す概略断面図である。図1(a)のように、Cu配線102が形成されたポーラスLow−k膜101上に、エッチングストッパ膜103を介して、Low−k膜104とポーラスLow−k膜105が積層されたハイブリッド構造の絶縁膜を加工して、Cu配線102に到達するデュアルダマシン溝109を形成する。絶縁膜を加工する際に、たとえば、SiC系の膜106とSiO膜107をハードマスクとして用いる。層間絶縁膜に、ポーラスLow−k膜105にLow−k膜104を組み合わせているのは、ポーラスLow−k膜105の強度を補うためである。
ダマシン溝109の形成後に、Cu配線102表面の酸化膜を除去するためにウェット処理を行うが、このとき、図1(b)に示すように、ポーラスLow−k膜105の中に水分(H2O)が取り込まれる。取り込まれた水分は、その後にダマシン溝109内に形成されるバリアメタルを酸化させ、バリア性能を劣化させるという問題がある。
そこで、図1(c)に示すように、バリアメタル110の成膜に際して、LTS(Long Throw Sputter:遠距離スパッタ)等の方法で、バリアメタル原子を垂直入射させ、カバレッジをよくすることが試みられている。しかし、矢印Xで示すように、ダマシン溝の側壁部分のバリアメタル110の膜厚は薄く、限界がある。
また、図1(d)に示すように、LTSの後に、スパッタガス原子イオン、或いは、イオン化され、ある程度のエネルギーを持ったバリア原子を基板に入射させ、ダマシン溝109の底部のバリアメタル110をスパッタリングして叩き出し、側壁に再付着させることによって、側壁のバリアメタル110の膜厚を大きくする方法も提案されている(たとえば、特許文献1〜3参照)。しかし、この方法では、絶縁膜もスパッタされため、矢印Yで示すように、形状が劣化するという問題がある。また、矢印Zで示すように、ダマシン溝内の傾斜部分のバリアメタルは薄くなり、信頼性の悪化につながる。
一方、図2に示すように、絶縁膜をポーラスLow−k膜114,116のみで構成しつつ、強度を補うために、絶縁膜中に、中間エッチングストッパ膜115を挿入する構成も提案されている(例えば、特許文献4参照)。この文献では、図2(a)に示すように、Cu配線102が形成されたポーラスLow−k膜101上に、エッチングストッパ膜103を介して、ポーラスLow−k膜114、中間エッチングストッパ膜115、ポーラスLow−k膜116がこの順で積層される。絶縁膜を加工してダマシン溝119を形成する際に、ダマシン溝119の底部にはエッチングストッパ膜103bを残しておく。
次に、図2(b)に示すように、バリアメタル120を形成する。次に、図2(c)に示すように、異方性プラズマエッチングでバリアメタル120をエッチングし、さらに、ダマシン溝119底部のエッチングストッパ膜103をエッチングして、Cu配線102の表面を露出させ、ウェット処理を行う。次に、図2(d)に示すように、Cuメッキに先立ち、密着性を上げるために接着層121を形成する。その後、図示はしないが、Cuシード膜を形成してCuメッキでダマシン溝内を埋める。
しかし、図2の方法は、中間ストッパ層のない、いわゆるFullポーラスLow−k膜構造やハイブリッド構造には適用することができない。これを、図3を参照して説明する。図3(a)に示すように、全体がLow−k膜またはポーラスLow−k膜で構成される低誘電率の絶縁膜124を加工してダマシン溝129を形成する。このダマシン溝129は、上部配線溝(トレンチ)129bとビア孔129aを含むデュアルダマシン溝である。ビア孔129aの底部にはエッチングストッパ膜(ボトムエッチングストッパ)103bを残しておき、上部トレンチ129bのドライエッチングには、たとえばSiOとSiC系の膜から成るハードマスク127を用いる。
次に、図3(b)に示すように、ダマシン溝129内にバリアメタル120を形成し、次いで、図3(c)に示すように、バリアメタル120とボトムエッチングストッパ103bを、順次エッチングする。バリアメタル120のエッチング過程で、ハードマスク127上のバリアメタル120と、トレンチ129bの底面に堆積されたバリアメタル120が除去され、ダマシン溝129側壁のバリアメタルも一部除去される。続いて、ボトムエッチングストッパ103bをエッチングするときに、トレンチ129bの底面も削れて後退し、サークルAで示すように配線形状が劣化する。ポーラスLow−k膜を用いた場合は、さらに、Cu配線102の表面洗浄時にポーラスLow−k膜1254の露出、後退した部分から水分が入り込むという問題もある。
この状態で、図3(d)に示すように接着層121を形成すると、ダマシン溝129を構成するトレンチ129bの底面には接着層121しか存在せず、また側壁のバリア層も薄いままで溝内が埋め込まれることになる。
特開2004−153162号公報
USP6,607,977号
USP6,764,940号
特開2003−316532号公報
そこで本発明は、低誘電率材料を用いた絶縁膜にダマシンプロセスにより多層配線を形成する際に、形状劣化やバリアメタルの薄膜化を防止して、適正な配線形状と、必要十分な膜厚のバリアメタルを備えた多層配線構造、およびその製造方法を提供することを課題とする。
上記課題を解決するために、配線溝の内壁に位置するバリアメタルを第1バリアメタルと第2バリアメタルの二層構造とし、配線溝底部の下層配線上に位置するバリアメタルを第2バリアメタル単層で構成する。第1バリアメタルは、ウェット処理に先立って形成する。
具体的には、第1の側面では、多層配線構造の製造方法は、
(a) 下層配線を被覆する低誘電率材料の絶縁膜に、前記下層配線に到達する溝を形成し、
(b) 前記溝の内壁及び前記下層配線上に第1バリアメタルを形成し、
(c) 前記溝の前記内壁に位置する前記第1バリアメタルを残して、前記下層配線上の前記第1バリアメタルを除去し、
(d) 前記下層配線の表面をウェット処理し、
(e) 前記第1バリアメタル上及び前記下層配線上に、第2のバリアメタルを形成する
工程を含むことを特徴とする多層配線構造の製造方法。
(a) 下層配線を被覆する低誘電率材料の絶縁膜に、前記下層配線に到達する溝を形成し、
(b) 前記溝の内壁及び前記下層配線上に第1バリアメタルを形成し、
(c) 前記溝の前記内壁に位置する前記第1バリアメタルを残して、前記下層配線上の前記第1バリアメタルを除去し、
(d) 前記下層配線の表面をウェット処理し、
(e) 前記第1バリアメタル上及び前記下層配線上に、第2のバリアメタルを形成する
工程を含むことを特徴とする多層配線構造の製造方法。
良好な実施例では、前記第1バリアメタルを、たとえばタンタル(Ta)で形成する。
また、別の実施例として、前記絶縁膜を、ポーラスLow−k材料で形成し、前記溝は、CxFy系のガス、またはCxFyHz系のガスを用いたドライエッチングで形成し、前記第1バリアメタルとしてタンタル(Ta)膜を成膜する。
第2の側面では、多層配線構造は、
(a) 下層配線と、
(b) 前記下層配線を被覆する低誘電率材料の絶縁膜と、
(c) 前記絶縁膜に形成され、前記下層配線に電気的に接続される上層配線と、
を含み、前記上層配線は、前記絶縁膜との界面全面に、第1バリアメタルと、当該第1バリアメタルと異なる種類の第2バリアメタルとで構成される2層構造のバリアメタルを有し、前記下層配線との界面に、前記第2のバリアメタルから成る単層構造のバリアメタルを有する。
(a) 下層配線と、
(b) 前記下層配線を被覆する低誘電率材料の絶縁膜と、
(c) 前記絶縁膜に形成され、前記下層配線に電気的に接続される上層配線と、
を含み、前記上層配線は、前記絶縁膜との界面全面に、第1バリアメタルと、当該第1バリアメタルと異なる種類の第2バリアメタルとで構成される2層構造のバリアメタルを有し、前記下層配線との界面に、前記第2のバリアメタルから成る単層構造のバリアメタルを有する。
一例として、前記第1バリアメタルはα-Taであり、前記第2バリアメタルはβ−Taである。
上述した構成および方法により、ダマシン溝の形状劣化を防止し、必要十分な膜厚のバリアメタルを設けることができる。また、低誘電率絶縁膜への水分の侵入を防止することができる。その結果、デバイスの信頼性が向上する。
以下、添付図面を参照して、本発明の良好な実施形態を説明する。
<第1実施形態>
図4は、本発明の第1実施形態に係るダマシン配線形成の基本概念を示す図である。このダマシン配線は、多層配線構造を有する半導体装置に適用することができる。第1実施形態では、Low−k膜とポーラスLow−k膜で構成されるハイブリッド構造の絶縁膜に、デュアルダマシンプロセスにより、Cu多層配線を形成する。
<第1実施形態>
図4は、本発明の第1実施形態に係るダマシン配線形成の基本概念を示す図である。このダマシン配線は、多層配線構造を有する半導体装置に適用することができる。第1実施形態では、Low−k膜とポーラスLow−k膜で構成されるハイブリッド構造の絶縁膜に、デュアルダマシンプロセスにより、Cu多層配線を形成する。
まず、図4(a)に示すように、Cu配線12が形成されているポーラスLow−k膜11上に、エッチングストッパ膜13を介してLow−k膜14とポーラスLow−k膜15が積層された絶縁膜を加工して、Cu配線12に到達するデュアルダマシン溝19を形成する。Cu配線12が配置されるポーラスLow−k膜11の表面に位置する膜23は、Cu配線12の加工時にハードマスクの一部として用いられたSiC系の絶縁膜である。デュアルダマシン溝19は、上部配線溝(トレンチ)19bと、ビア孔19bを含む。デュアルダマシン溝19の加工には、たとえば、SiC系の膜16とSiO膜17をハードマスクとして用いる。デュアルダマシン溝19の加工プロセスの詳細については後述するが、この加工工程で、エッチングストッパ膜13もドライエッチングで除去して、Cu配線12の表面を露出させる。
次に、図4(b)に示すように、ウェット処理に先立って、デュアルダマシン溝19内に、第1バリアメタル21を形成する。次に、図4(c)に示すように、異方性プラズマエッチングで第1バリアメタル21をエッチングして、再度Cu配線12の表面を露出させる。このとき、デュアルダマシン溝19の側壁の第1バリアメタル21の膜厚が減少する。また、サークルBで示すように、トレンチ19bの底面の第1バリアメタル21も除去され、Low−k膜14が露出する。もっとも、ポーラスLow−k膜と異なり、第1バリアメタル21のエッチングによるLow−k膜14の後退はそれほど顕著ではなく、配線形状を維持することができる。Cu配線12が露出したら、ウェット処理により、Cu配線12の表面を洗浄する。このときも、ポーラスLow−k膜と異なり、Low−k膜14への水分の侵入は少ない。
次に、図4(d)に示すように、デュアルダマシン溝内19に第2バリアメタル22を形成する。これにより、デュアルダマシン溝19の側壁に位置して低誘電率材料と接する部分のバリアメタルは、第2バリアメタル21と第2バリアメタル22の2層構造となり、側壁での膜厚や密着性が確保される。Cu配線12上のバリアメタルは、第2バリアメタル22の1層である。この後、後述するようにCuシード層を成膜してCuメッキを行い、下層のCu配線12に接続するビアコンタクト(図4では不図示)と上部配線(図4では不図示)を同時に形成する。
第1バリアメタル21と第2バリアメタル22は、同じ種類であっても異なる種類であってもよい。同じ種類を用いる場合は、Ta、Ti,TiN、Ruなどを用いることができる。第1バリアメタル21と第1バリアメタル22の膜厚は、たとえば、それぞれ10nmとすることができるが、第1バリアメタルと第2バリアメタルの膜厚比を変えることも可能である。
異なる種類のバリアメタルを形成する場合は、第1バリアメタル21/第2バリアメタル22の組み合わせを、Ta/Ti、Ti/Ta、Ta/Ru、TaN/Ta等とすることができる。ビア抵抗は第2バリアメタルで決まるため、第2バリアメタル22が第1バリアメタルよりも低抵抗であることが望ましい。
オプションで、図4(c)の第1バリアメタル21の異方性エッチングの後に、続けてプラズマ処理を行ってもよい。プラズマ処理を行うことで、ビアまわりの配線の信頼性が向上する。プラズマ処理とは、H2、O2、N2、Ar、またはこれらを1種類以上含む混合ガスを用いて、加工形状を変化させない程度の低バイアスで行うプラズマ処理である。これにより、異方性エッチング中にビア孔19a内に生じた異物(酸化Cu等のエッチング生成物)を取り除くことができる。また、図4(b)で第1バリアメタル21を形成する前に、ドライエッチング後のプラズマ処理を行うことも有効である。
デュアルダマシン溝19の加工から、第1バリアメタル21成膜の過程において、エッチング後、ウェーハを大気にさらさないで第1バリアメタル21を形成することが望ましい。ポーラスLow−k膜15は、大気中の水分を吸収するからである。これを実現するため、図5のように、エッチング装置とバリアメタル成膜装置を一体にした処理装置5−を使用する。図5の例では、処理装置50は、ロードロック室51,カセットステージ52a、52b、第1エッチングチャンバ53、第2エッチングチャンバ54、第1バリアメタル成膜チャンバ55、第2バリアメタル成膜チャンバ56を有する。カセットステージ52上のウェーハは、図示しない搬送ロボット(アーム)により、ロードロック室51からエッチングチャンバ53又は54に搬入されて、ダマシン溝19が形成される(図4(a))。場合に応じて、前述したプラズマ処理を行ってから、真空密封下でバリアメタル成膜チャンバ55又は56に移動され、第1バリアメタル21が形成される。
図6〜8は、第1実施形態のデュアルダマシン多層配線の製造工程の具体例である。まず、図6(a)に示すように、Cu配線12が形成されたポーラスLow−k膜11上に、SiCHエッチングストッパ膜13をプラズマCVDにて厚さ30nmに成膜する。ポーラスLow−k膜11上には、Cu配線12の形状を加工する際にハードマスクの一部として用いられたSiCH膜23が、絶縁膜の一部として残されている。エッチングストッパ膜13上に、Low−k膜14としてSiOCHを膜厚200nmに成膜し、さらにその上に、ポーラスLow−k膜15として、ナノクラスタリングシリカ(NCS)を膜厚150nmに成膜する。SiOCH膜14はプラズマCVDで形成し、NCS膜15は、塗布後にキュアして形成する。ポーラスLow−k膜15上に、ハードマスク用に膜厚30nmのSiCH膜16と、膜厚200nmのSiO膜17をプラズマCVDにて順次形成する。
次に、図6(b)に示すように、SiO膜17上に、ビア孔の形状に対応する開口パターンのレジストマスク(不図示)を形成して、レジストマスクで、エッチングストッパ膜13に到達するビア孔を形成し、アッシングを行う。続いて、ビア孔の中に樹脂61を充填する。その後、アッシングによりエッチバックして平坦にする。全面に反射防止膜62とレジストを塗布し、通常のフォトリソグラフィおよびエッチングで、ダマシン溝のトレンチ形状に対応する開口パターンのレジストマスク63を形成する。
次に、図6(c)に示すように、レジストマスク63を用いて、ハードマスク18VのSiO膜17をドライエッチングし、上部配線用のトレンチの形状に対応する開口パターン64を形成する。このとき、ハードマスク18VのSiCH膜16は、エッチングストッパの役割を果たす。このドライエッチングで、反射防止膜62も除去される。その後、アッシングによりレジストマスク63と、埋め込み樹脂61を除去する。この段階では、ビア孔65の底部に、エッチングストッパ膜13が残っている。
次に、図6(d)に示すように、トレンチパターンを有するSiO膜17をハードマスクとし、エッチングガスとしてCF4/CHF3混合ガスを使用してポーラスLow−k膜15をエッチングし、ビア孔65につながる上部配線用のトレンチ67を形成する。このとき、同時にビア孔65底部のエッチングストッパ膜13も除去される。この状態が、図4(a)に対応する状態である。このエッチングの後に、露出したCu配線の表面をH2、O2、N2、Ar、またはこれらのガスを1種類以上含む混合ガスで、プラズマ処理してもよい。
次に、図7(e)に示すように、異方性の高いLTS(Long Throw Sputter)法により、第1バリアメタル21として、TaN膜21を膜厚10nmに成膜する。この状態が、図4(b)に対応する。
次に、図7(f)に示すように、TaN第1バリアメタル21を、CF4系のガス若しくはCl2系のガスを用いて異方性のドライエッチングを行い、トレンチ67およびビア孔65の側壁のTaN膜21のみを残し、下層のCu配線12の表面を露出する。ここでは、Cl2/BCl3の混合ガスで、15mTの低圧でドライエッチングを行った。第1バリアメタル21のドライエッチングの後に、表面処理としてH2/N2プラズマ処理を行い、その後、ウェット処理を行って、Cu配線12の表面の酸化銅を除去する。この状態が、図4(c)に対応する。
次に、図7(g)に示すように、LTS法により第2バリアメタル22として、膜厚10nmのTa膜22を成膜する。これにより、ダマシン溝側壁では、第1バリアメタル21と第2バリアメタル22の2層構造となり、ダマシン溝底面では、第2バリアメタル22が1層存在することになる。この状態が図4(d)に対応する。
次に、図7(h)に示すように、図示しないCuシード膜を全面に形成して、電界メッキ等により、ダマシン溝内および基板表面にCu膜66を形成する。
次に、図8(i)に示すように、CMPによりハードマスク16が露出するまでCu膜66を研磨して平坦化し、Cu配線68を形成する。ハードマスク16はストッパの役割を果たす。
次に、図8(j)に示すように、全面にエッチングストッパ膜69を形成し、図6(a)からの工程を繰り返して、さらに上層のダマシン配線を形成して、ダマシン多層構造10が完成する。なお、第1バリアメタルと第2バリアメタルの組み合わせとしては、第1バリアメタルにTi(Ta)、第2バリアメタルにTa(Ru)を用いてもよい。
このようなデュアルダマシンCu配線を半導体装置に適用する場合は、たとえば、下層のCu配線12は、半導体基板上に形成されたトランジスタ等の図示しない素子に電気的に接続され、Cu配線12は、コンタクトビアと上部配線から成るダマシン配線68に電気的に接続される。Cu配線12と接続されるダマシン配線は、低誘電率膜(たとえばLow−k膜14やポーラスLow−k膜15)との境界に必要かつ十分な膜厚のカバレッジの良好なバリアメタルを有するので、半導体装置の信頼性が向上する。
<第2実施形態>
次に、図9〜図15を参照して、本発明の第2実施形態におけるダマシン配線の形成を説明する。第2実施形態では、FullポーラスLow−k膜構造にデュアルダマシン配線を適用する。
<第2実施形態>
次に、図9〜図15を参照して、本発明の第2実施形態におけるダマシン配線の形成を説明する。第2実施形態では、FullポーラスLow−k膜構造にデュアルダマシン配線を適用する。
FullポーラスLow−l膜構造は、配線間容量を低減できるのでデバイス性能が向上し、工程数を削減できるので低コスト化が実現するという利点がある。ただし、第1実施形態で述べたダマシン配線の形成法、すなわち、Cu配線表面を露出させたダマシン溝内へのウェット処理前の第1バリアメタルの形成と、底部バリアメタルのドライエッチングおよびウェット処理後の第2バリアメタルの形成を、そのままFullポーラスLow−k構造に適用すると、若干問題となる点が生じる。
すなわち、図9(a)に示すように、ハードマスク16および17を用いて、ポーラスLow−k膜24に、Cu配線12に到達するデュアルダマシン溝19を形成し(溝底部のエッチングストッパ膜13も除去してCu配線12の表面を露出する)、図9(b)のように、溝19内に第1バリアメタル21を形成し、図9(c)のように、溝19の側壁にのみ第1バリアメタル21を残すようにドライエッチングして、Cu配線12を再度露出し、ウェット処理を行う。
このとき、ダマシン溝19底面のエッチングストッパ膜13を除去する必要がないので、図9(c)のサークルDで示すように、第1バリアメタルのドライエッチング後も、ダマシン溝19の形状は維持されている。ただし、ダマシン溝19のトレンチ部分でポーラスLow−k膜24が露出し、ウェット処理の際に水分が侵入する可能性がある。
その後、図9(d)のように第2バリアメタル22を形成して、ダマシン溝19の側壁部分のバリアメタルの膜厚を十分に確保できるが、ポーラスLow−k膜24内に入り込んだ水分により、バリアメタル21、22が酸化されるおそれがある。
そこで、第2実施形態では、第1バリアメタルとしてα-Taを、第2バリアメタルとしてβ-Taを採用し、特定ガスに対するα-Taとβ-Taのエッチング比を利用して、改善されたダマシン配線の構成および製造方法を提供する。
図10は、第2実施形態のダマシン配線形成の基本概念を説明する図である。このダマシン配線も、多層配線構造を有する半導体装置に適用することができる。まず、図10(a)に示すように、Cu配線12が形成されているポーラスLow−k膜11上に、エッチングストッパ膜13を介してポーラスLow−k膜24を加工して、Cu配線12に到達するデュアルダマシン溝19を形成する。Cu配線12が配置されるポーラスLow−k膜11の表面に位置する膜23は、Cu配線12の加工時にハードマスクの一部として用いられたSiC系の絶縁膜である。デュアルダマシン溝19の加工には、たとえば、SiC系の膜16とSiO膜17をハードマスクとして用いる。デュアルダマシン溝19の加工プロセスの詳細については後述するが、この加工工程で、エッチングストッパ膜13もドライエッチングで除去して、Cu配線12の表面を露出させる。なお、露出したCu配線の表面をH2、O2、N2、Ar、またはこれらのガスを1種類以上含む混合ガスで、プラズマ処理してもよい。
次に、図10(b)に示すように、第1バリアメタル31としてタンタル(Ta)膜31を形成する。後述するように、Ta膜31は、ポーラスLow−k膜24の表面では、体心立方晶のα−Ta膜31aとなり、それ以外の表面では正方晶のβ−Ta膜31となる。すなわち、配向性の異なる2種類のTa膜31a、31bが選択的に成膜される。
次に、図10(c)に示すように、異方性プラズマエッチングでTa第1バリアメタル21をエッチングする。α-Ta膜31aとβ-Ta膜31bは、特定のガスに対するエッチングレートが異なる。ポーラスLow−k膜24上には、エッチングレートの低いα-Ta膜31aが位置するため、Cu配線12上およびハードマスク17上のβ-Ta膜31bが優先的にエッチングされる。Cu配線12の表面が露出する時点では、ダマシン溝19の上部トレンチの底面にはいまだα-Ta膜31aが残存し、ポーラスLow−k膜24はすべて第1バリアメタル31(α-Ta膜31a)で覆われている。エッチングガスとしては、α-Ta膜31aとβ-Ta膜31bに対する選択比が高いCl2系のガスや、HBr系のガスを使用するのが望ましい。また、第1バリアメタル31のエッチング後に、露出したCu配線12の表面をH2、O2、N2、Ar、またはこれらのガスを1種類以上含む混合ガスで、プラズマ処理してもよい。
次に、図10(d)に示すように、ウェット処理でCu配線12の表面を洗浄し、第2バリアメタル32を形成する。第2バリアメタルは、Taであってもよいし、それ以外の低抵抗の導電材料であってもよい。第2バリアメタルをTaで形成するときは、Cu配線12上に成膜されるTa膜はβ-Ta膜となる。
以下で、下地材料に依存するTa膜の結晶配向の相異と、α-Taとβ-Taのエッチングレートの相異について説明する。
図11(a)は、ドライエッチング後の種々のベタ膜上にTa膜を形成したときの面内X線回折(In−plane XRD)測定結果を示すグラフ、図11(b)は面内X線回折の模式図である。
図11(a)のグラフで、実線はポーラスLow−k膜(NCS)をハーフエッチした面上に形成したTa膜のXRDプロファイル、太い実線は、SiO2膜をハーフエッチした面上に形成したTa膜のXRDプロファイル、点線は、Low−k膜(SiOC)をハーフエッチした面上に形成したTa膜のXRDプロファイル、一点鎖線は、ポーラスLow−k膜(NCS)をアッシングした面上に形成したTa膜のXRDプロファイルである。このグラフから、エッチング処理したポーラスLow−k膜上では、α-Taのピークが観察されるが、それ以外の材料のベタ膜上や、アッシング処理したポーラスLow−k膜上では、β-Taが形成されることがわかる。
一方、図12(a)は、ライン側壁に形成されたTa膜のXRD測定結果を示すグラフ、図12(b)は、側壁でのX線回折の模式図である。第2実施形態では、ダマシン溝の側壁にTaバリアメタルを形成するため、図12(b)に示すように、ラインパターンの側壁でのXRD測定も行った。図12(a)で実線は、ポーラスLow−kラインパターンの側壁に形成したTa膜のXRDプロファイル、太線は、SiO2ラインパターンの側壁に形成したTa膜でのXRDプロファイルである。このグラフから、側壁においても、下地の絶縁膜材料によってTaの結晶配向性が異なり、また、その配向性は、ベタ膜上のTa膜の配向性と一致することがわかる。
図13は、α-Taとβ-Taの所定のガスに対するエッチングレートの違いを示すグラフである。α-Taとβ-Taのそれぞれについて、左側(白ブロック)がCF4に対するエッチングレート、右側(グレイのブロック)がCl2とBCl2の混合ガスに対するエッチングレートである。CF4に対しては、α-Taとβ-Taのエッチング比に相異はないが、
Cl2系のガス(この例ではCl2とBCl2の混合ガス)に対しては、エッチングレートが大きく異なる。したがって、Cl2系のガスでバリアメタルのドライエッチングを行うことによって、大きなエッチング選択比でβ-Taを選択除去することができる。HBrガスもα-Taとβ-Taに対する大きなエッチング選択比を得ることができる。
Cl2系のガス(この例ではCl2とBCl2の混合ガス)に対しては、エッチングレートが大きく異なる。したがって、Cl2系のガスでバリアメタルのドライエッチングを行うことによって、大きなエッチング選択比でβ-Taを選択除去することができる。HBrガスもα-Taとβ-Taに対する大きなエッチング選択比を得ることができる。
図14(a)は、ポーラスLow−k表面のO(酸素)/C(炭素)比率と、ポーラスLow−k上に形成されたTa膜の抵抗の関係を示すグラフ、図14(b)は、ポーラスLow−kエッチング後の状態を示す概略断面図である。
ポーラスLow−k表面のO/C比率が小さいと(すなわちカーボンリッチの状態では)、ポーラスLow−k上のTa膜は、体心立方晶のα-Taとなり、その電気抵抗は小さいが、O/C比率が大きくなると(2:1を越えると)、正方晶のβ-Taとなり、α-Taと比較して抵抗が高くなる。
図14(b)に示すように、ポーラスLow−k膜24をCxFy系のガス(CF4など)やCxFyHz系のガス3など)でドライエッチングすると、その表面部分24sで、ポア24a内にフルオロカーボンが吸着して、カーボンリッチの状態になる。この状態で、第1バリアメタル31としてTa膜を成膜すると、α-Ta膜31aとなる。一方、ポーラスLow−kをO2アッシングしたときは、表面のO/C比率が高くなり、その上に成膜されたTaはβ-Taとなる。
したがって、図10(a)でダマシン溝19を形成するためにCF4系のガスでドライエッチングしたポーラスLow−k膜24の露出面は、カーボンリッチな状態になっており、この状態で第1バリアメタルとしてのTa膜31を成膜すると、図10(b)に示すように、ダマシン溝19の側壁上ではα-Ta膜31aとなり、それ以外の膜上(Cu配線21やSiO/SiCHハードマスク17、16上)では、β-Ta膜31bとなる。そして、Cl2系のガスでTa膜31をエッチングすると、エッチング選択比により、図10(c)のように、平面上のβ-Ta膜31bが選択的に除去される。
図15〜図17は、第2実施形態のデュアルダマシン多層配線の製造工程の具体例である。まず、図15(a)に示すように、Cu配線12が形成されたポーラスLow−k膜11上に、SiCHエッチングストッパ膜13をプラズマCVDにて厚さ30nmに成膜する。ポーラスLow−k膜11上には、Cu配線12の形状を加工する際にハードマスクの一部として用いられたSiCH膜23が、絶縁膜の一部として残されている。エッチングストッパ膜13上に、ポーラスLow−k膜24として、ナノクラスタリングシリカ(NCS)を膜厚300nmに成膜する。ポーラスLow−k膜24上に、ハードマスク用に膜厚30nmのSiCH膜16と、膜厚200nmのSiO膜17を順次形成する。
次に、図15(b)に示すように、SiO膜17上に、ビア孔の形状に対応する開口パターンのレジストマスク(不図示)を形成して、レジストマスクで、エッチングストッパ膜13に到達するビア孔を形成し、アッシングを行う。続いて、ビア孔の中に樹脂71を充填する。その後、アッシングによりエッチバックして平坦にする。全面に反射防止膜72とレジストを塗布し、通常のフォトリソグラフィおよびエッチングで、ダマシン溝のトレンチ形状に対応する開口パターンのレジストマスク73を形成する。
次に、図15(c)に示すように、レジストマスク73を用いて、ハードマスク18VのSiO膜17をドライエッチングし、上部配線用のトレンチの形状に対応する開口パターン74を形成する。このとき、ハードマスク18VのSiCH膜16は、エッチングストッパの役割を果たす。このドライエッチングで、反射防止膜72も除去される。その後、アッシングによりレジストマスク73と、埋め込み樹脂71を除去する。この段階では、ビア孔75の底部に、エッチングストッパ膜13が残っている。
次に、図15(d)に示すように、トレンチパターンを有するSiO膜17をハードマスクとし、エッチングガスとしてCF4/CHF3混合ガスを使用して、SiCH膜16とポーラスLow−k膜24をエッチングして、ビア孔75につながる上部配線用のトレンチ77を形成する。このとき、同時にビア孔75底部のエッチングストッパ膜13も除去される。この状態が、図10(a)に対応する状態である。
次に、図16(e)に示すように、LTS(Long Throw Sputter)法により、第1バリアメタル31として、Ta膜31を膜厚10nmに成膜する。このとき、ドライエッチング後のポーラスLow−k膜(すなわち、トレンチ77とビア孔75の側壁)24上には、α-Ta膜31aが形成され、それ以外の面上にはβ-Ta膜31bが形成される。この状態が、図10(b)に対応する。
次に、図16(f)に示すように、Ta第1バリアメタル31を、α−Taとβ-Taに対するエッチング選択性の高いCl2/BCl3の混合ガスを用いて、ドライエッチングする。これにより、β-Ta膜31bが選択的に除去されてCu配線12の表面が露出し、ポーラスLow−k膜24上には、α-Ta膜31aが残る。ドライエッチングの後に、表面処理としてH2/N2プラズマ処理を行い、その後、ウェット処理を行って、Cu配線12の表面の酸化銅を除去する。エッチング選択比により、トレンチ77の底面にもα-Ta膜31aが残り、ポーラスLow−k膜24全面が露出することなく被覆されているので、ウェット処理を行っても、水分の侵入を防止することができる。この状態が、図10(c)に対応する。
次に、図16(g)に示すように、LTS法により第2バリアメタル32として、膜厚10nmのTa膜32を成膜する。第2バリアメタル32は、β-Ta膜である。第2バリアメタル32はTa膜に限定されず、Ta以外の低抵抗金属で形成してもよい。これにより、ダマシン溝側壁では、第1バリアメタル31(より具体的にはα-Ta膜31a)と第2バリアメタル32の2層構造となり、ダマシン溝底面では、第2バリアメタル32が1層存在することになる。この状態が図10(d)に対応する。
次に、図16(h)に示すように、図示しないCuシード膜を全面に形成して、電界メッキ等により、ダマシン溝内および基板表面にCu膜66を形成する。
次に、図17(i)に示すように、CMPによりハードマスク16が露出するまでCu膜66を研磨して平坦化し、Cu配線68を形成する。ハードマスク16はストッパの役割を果たす。
次に、図17(j)に示すように、全面にエッチングストッパ膜69を形成し、図15(a)からの工程を繰り返して、さらに上層のダマシン配線を形成して、ダマシン多層配線構造20が完成する。さらに上層のダマシン配線を形成する場合は、第1バリアメタルと第2バリアメタルの組み合わせとしては、α-Taとβ-Taの組み合わせ以外に、第1実施形態のように、第1バリアメタルとして、TaやTiを用い、第2バリアメタルとしてTaやRuを用いてもよい。
第1実施形態と同様に、このようなダマシン配線は、半導体装置の多層配線構造に良好に適用することができる。
以上述べたように、本発明は、ハイブリッド構造の絶縁膜に適用する場合でも、FullポーラスLow−k構造の絶縁膜に適用する場合でも、ダマシン配線の形状を適正に維持するとともに、ダマシン溝の側壁に必要かつ十分な膜厚のバリアメタルを確保することができ、デバイスの信頼性を向上することができる。
また、実施形態では、デュアルダマシン溝を形成したが、シングルダマシン溝にも本発明の構成及び手法を適用することができる。
最後に、以上の説明に関して、以下の付記を開示する。
(付記1)
下層配線を被覆する低誘電率材料の絶縁膜に、前記下層配線に到達する溝を形成し、
前記溝の内壁及び前記下層配線上に第1バリアメタルを形成し、
前記溝の前記内壁に位置する前記第1バリアメタルを残して、前記下層配線上の前記第1バリアメタルを除去し、
前記下層配線の表面をウェット処理し、
前記第1バリアメタル上及び前記下層配線上に、第2のバリアメタルを形成する
工程を含むことを特徴とする多層配線構造の製造方法。
(付記2)
前記第1バリアメタルと前記第2バリアメタルを、同一または異なる材料で形成することを特徴とする付記1又は2に記載の多層配線構造の製造方法。
(付記3)
前記第2バリアメタルを、前記第1バリアメタルよりも電気抵抗の小さい材料で形成することを特徴とする付記1又は2に記載の多層配線構造の製造方法。
(付記4)
前記第1バリアメタルをタンタル(Ta)で形成することを特徴とする付記1に記載の多層配線構造の製造方法。
(付記5)
前記絶縁膜を、ポーラスLow−k材料で形成し、
前記溝は、CxFy系のガス、またはCxFyHz系のガスを用いたドライエッチングで形成し、
前記第1バリアメタルとしてタンタル(Ta)膜を成膜する、
ことを特徴とする付記1に記載の多層配線構造の製造方法。
(付記6)
塩素(Cl2)を含む混合ガス又はHBrを含む混合ガスを用いて、前記ポーラスLow−k膜上の前記Ta膜が残るように、前記下層配線上の前記Ta膜を選択的に除去することを特徴とする付記5に記載の多層配線構造の製造方法。
(付記7)
前記ダマシン溝形成後に、H2、O2、N2、Ar、またはこれらのガスを1種類以上含む混合ガスで、前記下層配線の表面をプラズマ処理する工程を、
さらに含むことを特徴とする付記1に記載の多層配線構造の製造方法。
(付記8)
前記第1バリアメタルの除去後に、H2、O2、N2、Ar、またはこれらのガスを1種類以上含む混合ガスで、前記下層配線の表面をプラズマ処理する工程をさらに含むことを特徴とする請求項2に記載の多層配線構造の製造方法。
(付記9)
前記絶縁膜の加工から前記第1バリアメタルの形成までの工程を、大気を遮断した状態で行うことを特徴とする請求項1〜9に記載の多層配線構造の製造方法。
(付記10)
下層配線と、
前記下層配線を被覆する低誘電率材料の絶縁膜と、
前記絶縁膜に形成され、前記下層配線に電気的に接続される上層配線と、
を含み、前記上層配線は、前記絶縁膜との界面全面に、第1バリアメタルと、当該第1バリアメタルと異なる種類の第2バリアメタルとで構成される2層構造のバリアメタルを有し、前記下層配線との界面に、前記第2のバリアメタルから成る単層構造のバリアメタルを有することを特徴とする多層配線構造。
(付記11)
前記第2バリアメタルの電気抵抗は、前記第1バリアメタルの電気抵抗よりも低いことを特徴とする付記12に記載の多層配線構造。
(付記12)
前記第1バリアメタルはα-Taであり、前記第2バリアメタルはβ−Taであることを特徴とする付記10に記載の多層配線構造。
(付記13)
前記第1バリアメタルと前記第2バリアメタルの組み合わせは、Ta/Ti、Ti/Ta、Ta/Ru、Ru/Ta、TaN/Taを含むことを特徴とする付記12に記載の多層配線構造。
(付記14)
前記絶縁膜は、Low−k膜とポーラスLow−k膜を含むハイブリッド構造であることを特徴とする付記10に記載の多層配線構造。
(付記15)
前記絶縁膜は、ポーラスLow−k膜の単層構造であることを特徴とする付記10に記載の多層配線構造。
(付記1)
下層配線を被覆する低誘電率材料の絶縁膜に、前記下層配線に到達する溝を形成し、
前記溝の内壁及び前記下層配線上に第1バリアメタルを形成し、
前記溝の前記内壁に位置する前記第1バリアメタルを残して、前記下層配線上の前記第1バリアメタルを除去し、
前記下層配線の表面をウェット処理し、
前記第1バリアメタル上及び前記下層配線上に、第2のバリアメタルを形成する
工程を含むことを特徴とする多層配線構造の製造方法。
(付記2)
前記第1バリアメタルと前記第2バリアメタルを、同一または異なる材料で形成することを特徴とする付記1又は2に記載の多層配線構造の製造方法。
(付記3)
前記第2バリアメタルを、前記第1バリアメタルよりも電気抵抗の小さい材料で形成することを特徴とする付記1又は2に記載の多層配線構造の製造方法。
(付記4)
前記第1バリアメタルをタンタル(Ta)で形成することを特徴とする付記1に記載の多層配線構造の製造方法。
(付記5)
前記絶縁膜を、ポーラスLow−k材料で形成し、
前記溝は、CxFy系のガス、またはCxFyHz系のガスを用いたドライエッチングで形成し、
前記第1バリアメタルとしてタンタル(Ta)膜を成膜する、
ことを特徴とする付記1に記載の多層配線構造の製造方法。
(付記6)
塩素(Cl2)を含む混合ガス又はHBrを含む混合ガスを用いて、前記ポーラスLow−k膜上の前記Ta膜が残るように、前記下層配線上の前記Ta膜を選択的に除去することを特徴とする付記5に記載の多層配線構造の製造方法。
(付記7)
前記ダマシン溝形成後に、H2、O2、N2、Ar、またはこれらのガスを1種類以上含む混合ガスで、前記下層配線の表面をプラズマ処理する工程を、
さらに含むことを特徴とする付記1に記載の多層配線構造の製造方法。
(付記8)
前記第1バリアメタルの除去後に、H2、O2、N2、Ar、またはこれらのガスを1種類以上含む混合ガスで、前記下層配線の表面をプラズマ処理する工程をさらに含むことを特徴とする請求項2に記載の多層配線構造の製造方法。
(付記9)
前記絶縁膜の加工から前記第1バリアメタルの形成までの工程を、大気を遮断した状態で行うことを特徴とする請求項1〜9に記載の多層配線構造の製造方法。
(付記10)
下層配線と、
前記下層配線を被覆する低誘電率材料の絶縁膜と、
前記絶縁膜に形成され、前記下層配線に電気的に接続される上層配線と、
を含み、前記上層配線は、前記絶縁膜との界面全面に、第1バリアメタルと、当該第1バリアメタルと異なる種類の第2バリアメタルとで構成される2層構造のバリアメタルを有し、前記下層配線との界面に、前記第2のバリアメタルから成る単層構造のバリアメタルを有することを特徴とする多層配線構造。
(付記11)
前記第2バリアメタルの電気抵抗は、前記第1バリアメタルの電気抵抗よりも低いことを特徴とする付記12に記載の多層配線構造。
(付記12)
前記第1バリアメタルはα-Taであり、前記第2バリアメタルはβ−Taであることを特徴とする付記10に記載の多層配線構造。
(付記13)
前記第1バリアメタルと前記第2バリアメタルの組み合わせは、Ta/Ti、Ti/Ta、Ta/Ru、Ru/Ta、TaN/Taを含むことを特徴とする付記12に記載の多層配線構造。
(付記14)
前記絶縁膜は、Low−k膜とポーラスLow−k膜を含むハイブリッド構造であることを特徴とする付記10に記載の多層配線構造。
(付記15)
前記絶縁膜は、ポーラスLow−k膜の単層構造であることを特徴とする付記10に記載の多層配線構造。
10、20 ダマシン多層配線構造
11、15,24 ポーラスLow−k膜(低誘電率の絶縁膜)
12 下層配線
13 エッチングストッパ膜
14 Low−k膜(低誘電率の絶縁膜)
16、17 ハードマスク
19 ダマシン溝
19a、65、75 ビア孔
19b、67、77 上部配線トレンチ
21、31 第1バリアメタル
22、32 第2バリアメタル
31a α-Ta
31b β-Ta
11、15,24 ポーラスLow−k膜(低誘電率の絶縁膜)
12 下層配線
13 エッチングストッパ膜
14 Low−k膜(低誘電率の絶縁膜)
16、17 ハードマスク
19 ダマシン溝
19a、65、75 ビア孔
19b、67、77 上部配線トレンチ
21、31 第1バリアメタル
22、32 第2バリアメタル
31a α-Ta
31b β-Ta
Claims (5)
- 下層配線を被覆する低誘電率材料の絶縁膜に、前記下層配線に到達する溝を形成し、
前記溝の内壁及び前記下層配線上に第1バリアメタルを形成し、
前記溝の前記内壁に位置する前記第1バリアメタルを残して、前記下層配線上の前記第1バリアメタルを除去し、
前記下層配線の表面をウェット処理し、
前記第1バリアメタル上及び前記下層配線上に、第2のバリアメタルを形成する
工程を含むことを特徴とする多層配線構造の製造方法。 - 前記第1バリアメタルをタンタル(Ta)で形成することを特徴とする請求項1に記載の多層配線構造の製造方法。
- 前記絶縁膜を、ポーラスLow−k材料で形成し、
前記溝は、CxFy系のガス、またはCxFyHz系のガスを用いたドライエッチングで形成し、
前記第1バリアメタルとしてタンタル(Ta)膜を成膜する、
ことを特徴とする請求項1に記載の多層配線構造の製造方法。 - 下層配線と、
前記下層配線を被覆する低誘電率材料の絶縁膜と、
前記絶縁膜に形成され、前記下層配線に電気的に接続される上層配線と、
を含み、前記上層配線は、前記絶縁膜との界面全面に、第1バリアメタルと、当該第1バリアメタルと異なる種類の第2バリアメタルとで構成される2層構造のバリアメタルを有し、前記下層配線との界面に、前記第2のバリアメタルから成る単層構造のバリアメタルを有することを特徴とする多層配線構造。 - 前記第1バリアメタルはα-Taであり、前記第2バリアメタルはβ−Taであることを特徴とする請求項4に記載の多層配線構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007165318A JP2009004633A (ja) | 2007-06-22 | 2007-06-22 | 多層配線構造および製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007165318A JP2009004633A (ja) | 2007-06-22 | 2007-06-22 | 多層配線構造および製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009004633A true JP2009004633A (ja) | 2009-01-08 |
Family
ID=40320681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007165318A Pending JP2009004633A (ja) | 2007-06-22 | 2007-06-22 | 多層配線構造および製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009004633A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171081A (ja) * | 2009-01-20 | 2010-08-05 | Toshiba Corp | 半導体装置及びその製造方法 |
KR20160124001A (ko) | 2015-04-16 | 2016-10-26 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
US9559136B2 (en) | 2014-02-13 | 2017-01-31 | Canon Kabushiki Kaisha | Semiconductor device manufacturing method, and photoelectric conversion device |
CN115775768A (zh) * | 2023-02-13 | 2023-03-10 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
-
2007
- 2007-06-22 JP JP2007165318A patent/JP2009004633A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171081A (ja) * | 2009-01-20 | 2010-08-05 | Toshiba Corp | 半導体装置及びその製造方法 |
US9559136B2 (en) | 2014-02-13 | 2017-01-31 | Canon Kabushiki Kaisha | Semiconductor device manufacturing method, and photoelectric conversion device |
KR20160124001A (ko) | 2015-04-16 | 2016-10-26 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
CN115775768A (zh) * | 2023-02-13 | 2023-03-10 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
JP4492947B2 (ja) | 半導体装置の製造方法 | |
KR100516337B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP2001338978A (ja) | 半導体装置及びその製造方法 | |
JP2008205458A (ja) | 2層金属キャップを有する相互接続構造体及びその製造方法 | |
JP2007173511A (ja) | 半導体装置の製造方法 | |
JP2005072384A (ja) | 電子デバイスの製造方法 | |
JP2005340808A (ja) | 半導体装置のバリア構造 | |
US20110049503A1 (en) | Semiconductor device and method for manufacturing the same | |
US7714440B2 (en) | Metal interconnection structure of a semiconductor device having low resistance and method of fabricating the same | |
JP2007294625A (ja) | 半導体装置の製造方法 | |
JP2009004633A (ja) | 多層配線構造および製造方法 | |
JPWO2007043634A1 (ja) | 多層配線の製造方法 | |
US20070057374A1 (en) | Embedded barrier for dielectric encapsulation | |
JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
JP2010040771A (ja) | 半導体装置の製造方法 | |
JP4525534B2 (ja) | 半導体装置の製造方法 | |
JP4160489B2 (ja) | 半導体装置の製造方法 | |
US20080090402A1 (en) | Densifying surface of porous dielectric layer using gas cluster ion beam | |
JP4447433B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4207113B2 (ja) | 配線構造の形成方法 | |
US7662711B2 (en) | Method of forming dual damascene pattern | |
JP2003086679A (ja) | 集積回路装置およびその製造方法 | |
KR100729087B1 (ko) | 반도체 장치 형성 방법 | |
JP2010040772A (ja) | 半導体装置の製造方法 |