CN115775768A - 半导体结构及其制作方法 - Google Patents

半导体结构及其制作方法 Download PDF

Info

Publication number
CN115775768A
CN115775768A CN202310104747.0A CN202310104747A CN115775768A CN 115775768 A CN115775768 A CN 115775768A CN 202310104747 A CN202310104747 A CN 202310104747A CN 115775768 A CN115775768 A CN 115775768A
Authority
CN
China
Prior art keywords
dielectric material
low dielectric
material layer
reaction
flow rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310104747.0A
Other languages
English (en)
Other versions
CN115775768B (zh
Inventor
汪逸航
匡定东
闫冬
韦钧
康佳
李伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202310104747.0A priority Critical patent/CN115775768B/zh
Publication of CN115775768A publication Critical patent/CN115775768A/zh
Application granted granted Critical
Publication of CN115775768B publication Critical patent/CN115775768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本公开提供了一种半导体结构及其制作方法,涉及半导体技术领域,半导体结构的制作方法包括:将目标结构置于反应腔中,向反应腔中通入第一反应气体和第二反应气体;将反应腔内的工艺条件调节为第一工艺条件,第一反应气体和第二反应气体在目标结构上形成低介电材料层;将第一工艺条件调节为第二工艺条件,第一反应气体和第二反应气体在低介电材料层上形成保护层。本公开在制作过程中无需转移目标结构,在同一反应腔中形成低介电材料层和保护层,不仅节省了一个沉积腔室,还减少了沉积步骤,提高了制程效率、减少了制程时间,降低了生产成本;保护层能够保护低介电材料层的顶面轮廓,避免刻蚀过程中在低介电材料层的顶面形成“尖角”轮廓。

Description

半导体结构及其制作方法
技术领域
本公开涉及半导体技术领域,尤其涉及一种半导体结构及其制作方法。
背景技术
随着半导体器件的尺寸不断减小,金属导线(metal line)之间的距离更近,导致金属导线之间的寄生电容增大,成为影响半导体器件的运行速度的重要因素。为了减小金属导线之间的寄生电容,采用低介电材料替代氧化硅作为金属导线之间的层间介质,改善半导体器件的响应延迟。
但是,低介电材料刻蚀后容易出现表面“尖角”的轮廓,不利于制程整合。因此,低介电材料作为金属导线之间的层间介质,需要在低介电材料的表面生长一层氧化物层,以保护低介电材料避免出现刻蚀后的“尖角”的轮廓,便于制程整合以及提升制程稳定性。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开提供了一种半导体结构及其制作方法。
本公开的第一方面提供了一种半导体结构,所述半导体结构包括:
目标结构;
低介电材料层,设置在所述目标结构上;
保护层,设置在所述低介电材料层上;
所述低介电材料层与所述保护层由相同的前驱体制备,所述保护层具有更低的碳含量。
其中,所述前驱体包括至少一种环状有机硅氧烷。
其中,所述至少一种环状有机硅氧烷包括八甲基环四硅氧烷。
其中,所述低介电材料层的介电常数小于3。
其中,所述低介电材料层的材料包括硅氧碳材料,所述保护层的材料包括掺杂碳的硅氧材料。
其中,所述保护层的碳含量小于5%。
其中,所述保护层的碳含量小于2%。
其中,所述低介电材料的碳含量大于10%。
其中,所述低介电材料的碳含量介于10%到30%之间。
其中,所述保护层具有第一厚度,所述第一厚度为30nm~50nm。
本公开的第二方面提供了一种半导体结构的制作方法,所述半导体结构的制作方法包括:
将目标结构置于反应腔中,向所述反应腔中通入第一反应气体和第二反应气体;
将所述反应腔内的工艺条件调节为第一工艺条件,所述第一反应气体和所述第二反应气体在所述目标结构上形成低介电材料层;
将所述第一工艺条件调节为第二工艺条件,所述第一反应气体和所述第二反应气体在所述低介电材料层上形成保护层。
其中,所述第一反应气体包括至少一种环状有机硅氧烷,所述第二反应气体包括至少一种含氧气体。
其中,所述至少一种环状有机硅氧烷包括八甲基环四硅氧烷,所述至少一种含氧气体包括氧气。
其中,将所述第一工艺条件调节为所述第二工艺条件的同时,调节向所述反应腔中通入所述第一反应气体和所述第二反应气体的流量比。
其中,将所述反应腔内的工艺条件调节为第一工艺条件,第一反应气体和第二反应气体在所述目标结构上形成低介电材料层,包括:
以第一流量速率向所述反应腔中通入所述第一反应气体,以第二流量速率向所述反应腔中通入所述第二反应气体;
开启射频源,使射频源输出第一射频功率,通入惰性气体,控制所述惰性气体的流量速率为第五流量速率,并将所述反应腔内的压力调节为第一压力,所述第一反应气体和所述第二反应气体发生第一化学反应,所述第一化学反应的反应产物沉积在所述目标结构上形成所述低介电材料层。
其中,所述第一射频功率为低频45W~55W,高频540W~660W;所述第五流量速率为2200sccm~2800sccm;所述第一压力为4Torr~6Torr。
其中,所述第一流量速率为2500sccm~3500sccm;所述第二流量速率为120sccm~180sccm。
其中,将所述第一工艺条件调节为第二工艺条件,在所述低介电材料层上沉积形成保护层,包括:
将所述射频源的输出功率调节为第二射频功率,将所述惰性气体的流量速率调节为第六流量速率,并将所述反应腔内的压力调节为第二压力;同时,将所述第一反应气体由所述第一流量速率调节为第三流量速率,将所述第二反应气体由所述第二流量速率调节为第四流量速率;
所述第一反应气体和所述第二反应气体发生第二化学反应,所述第二化学反应的反应产物沉积在所述低介电材料层上形成所述保护层。
其中,所述第二射频功率为低频80W~100W,高频300W~500W;第六流量速率为1500sccm~2000sccm,所述第二压力为7Torr~8Torr。
其中,所述第三流量速率为400sccm-500sccm;所述第四流量速率为200sccm~500sccm。
其中,将所述反应腔维持在所述第二工艺条件下预设时长,在所述低介电材料层上形成第一厚度的所述保护层,所述第一厚度为30nm~50nm。
其中,所述低介电材料层的介电常数小于3。
其中,所述低介电材料层的材料包括硅氧碳材料,所述保护层的材料包括掺杂碳的硅氧材料。
本公开提供的半导体结构及其制作方法中,制作过程中无需转移目标结构,在同一反应腔中形成低介电材料层和保护层,不仅节省了一个沉积腔室,还减少了沉积步骤,提高了制程效率、减少了制程时间,降低了生产成本;保护层能够保护低介电材料层的顶面轮廓,避免刻蚀过程中在低介电材料层的顶面形成“尖角”轮廓。
在阅读并理解了附图和详细描述后,可以明白其他方面。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例,并且与描述一起用于解释本公开实施例的原理。在这些附图中,类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例,而不是全部实施例。对于本领域技术人员来讲,在不付出创造性劳动的前提下,可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图2是根据一示例性实施例示出的半导体结构的制作方法的流程图。
图3是根据一示例性实施例示出的目标结构的示意图。
图4是根据一示例性实施例示出形成低介电材料层的示意图。
图5是根据一示例性实施例示出形成保护层的示意图。
图6是根据一示例性实施例示出形成掩膜层的示意图。
图7是根据一示例性实施例示出形成导电槽的示意图。
图8是根据一示例性实施例示出形成金属导线的示意图。
图9是根据一示例性实施例示出的刻蚀后的半导体结构的透射电子显微镜(TEM)扫描图。
图10是对比实施例示出的刻蚀后的低介电材料层的透射电子显微镜(TEM)扫描图。
图11是对比实施例示出的低介电材料层上形成氧化物层后再刻蚀的透射电子显微镜(TEM)扫描图。
附图标记:
1、目标结构;11、半导体器件层;2、反应腔;3、低介电材料层;4、保护层;5、掩膜层;6、导电槽;7隔离结构;8、金属导线。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚,下面将结合本公开实施例中的附图,对公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本公开一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本公开保护的范围。需要说明的是,在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互任意组合。
相关技术中,为了降低金属导线之间的寄生电容,改善寄生电容造成的响应延迟,采用低介电材料层作为金属导线之间的层间介质。降低低介电材料层的介电常数常采用的方式为,在材料中引入甲基(–CH3)。然而,甲基容易受到等离子体的攻击而出现断裂,降低了层间介质的质量,金属导线之间的层间介质的可靠性下降。
图10示出了一个对比实施例示出的刻蚀后的低介电材料层的透射电子显微镜(TEM)扫描图,参照图10所示,低介电材料层刻蚀后容易出现表面“尖角”的轮廓(参照图10中A区域),“尖角”处缩小了相邻的两根金属之间的距离,导致相邻的两根金属导线在“尖角”处容易发生短路(Bridge)问题。并且,在形成金属导线的制程中,涉及填充金属铜(或者其它金属材料)的步骤,填充金属铜通常采用电镀的方式生长金属铜,由于“尖角”的存在导致低介电材料层的顶部接触角较大,不利于电镀过程金属铜的生长。
因此,形成低介电材料层之后,通常在低介电材料层的表面生长一层氧化物层(比如氧化硅层),以保护低介电材料层的顶面轮廓,图11示出了一个对比实施例中在低介电材料层上形成氧化物层后再进行刻蚀的透射电子显微镜(TEM)扫描图,比较图10、图11可以看出,在低介电材料层上形成氧化物层能够避免低介电材料层的顶部在刻蚀后出现“尖角”的轮廓(参照图11中的B区域)。相关技术中,低介电材料层和氧化物层在不同的腔室中形成,涉及到半导体结构的转移过程,不仅增加了制程的复杂度,还增加了半导体结构的加工时长。
本公开示例性的实施例提供了一种半导体结构的制作方法及半导体结构,在形成低介电材料层之后,无需将半导体结构转移至另一腔室,而是通过调整反应条件,在低介电材料层的顶面上直接形成保护层,保护层的材料和氧化物具有相似的性质,保护层覆盖在低介电材料层的顶面上,能够保护低介电材料层的顶面轮廓,还能避免刻蚀后在低介电材料层的顶面出现“尖角”的轮廓。同时,本实施例的半导体结构的制作方法节约了转移半导体结构的过程,节约了一个腔室,极大程度的降低了半导体结构的生产成本、提高了制程效率并减少了制程时间(cycle time)。
本公开示例性的实施例中提供一种半导体结构的制作方法,如图1所示,图1示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图,图3-图5为半导体结构的制作方法的各个阶段的示意图,下面结合图3-图5对半导体结构的制作方法进行介绍。
本实施例对半导体结构不作限制,下面将以半导体结构为动态随机存储器(Dynamic Random Access Memory,DRAM)为例进行介绍,但本实施例并不以此为限,本实施例中的半导体结构还可以为其他的结构。
如图1所示,本公开一示例性的实施例提供的一种半导体结构的制作方法,包括如下的步骤:
步骤S110:将目标结构置于反应腔中,向反应腔中通入第一反应气体和第二反应气体。
如图3所示,目标结构1可以包括晶圆,其中,晶圆为半导体晶圆,例如可以为硅(Si)晶圆、锗(Ge)晶圆、锗硅(SiGe)晶圆、绝缘体上硅(Silicon On Insulator,SOI)晶圆或绝缘体上锗(Germanium On Insulator,GOI)晶圆等。半导体晶圆还可以为包括其它元素半导体或化合物半导体的晶圆,例如砷化镓(GaAs)、磷化铟(InP)或碳化硅(SiC)等,半导体晶圆还可以为叠层结构,例如半导体晶圆为硅晶圆-锗硅晶圆形成的叠层结构。
目标结构1还可以包括其它外延结构,例如绝缘体上锗硅(Silicon Germanium OnInsulater,SGOI)等。
目标结构1还可以包括一层或多层堆叠的半导体器件层,半导体器件层可以形成在晶圆中或设置在晶圆上。其中,每层半导体器件层中可以设置多种半导体器件和多种金属互连结构。其中,半导体器件可以包括金属氧化物半导体场效应晶体管、双极结晶体管、电阻器、电感器、二极管、光学器件中的至少一种。
如图3所示,将目标结构1置于反应腔2中后,抽出反应腔2中的空气,反应腔2中形成真空状态。接着,向反应腔2中通入载气,通过调节载气的流量速率等参数调整反应腔2内的压强,使反应腔2内处于低压状态。在本实施例中,低压状态是指反应腔2内的压力低于10Torr。其中,载气选用惰性气体,例如,载气可以选择氦气。
然后,向反应腔2中通入第一反应气体和第二反应气体,可以将第一反应气体和第二反应气体分别通入到反应腔2中;也可以将第一反应气体和第二反应气体在反应腔2外按比例混合后再将混合气体通入到反应腔2中。向反应腔2中通入混合气体的同时,可以采用冷却装置冷却用于输送混合气体的气体通路,避免第一反应气体和第二反应气体在气体通路中反应。
在反应腔中,通过等离子体增强的化学气相沉积法(Plasma Enhanced ChemicalVapor Deposition,PECVD)处理第一反应气体和第二反应气体,在目标结构1上沉积形成介电材料层3(后续步骤中会进行详细说明)和保护层4(后续步骤中会进行详细说明),第一反应气体可以为硅源气体,第二反应气体可以为氧源气体。
步骤S120:将反应腔内的工艺条件调节为第一工艺条件,第一反应气体和第二反应气体在目标结构上形成低介电材料层。
参照图3,在第一工艺条件下,第一反应气体、第二反应气体反应沉积,在目标结构1上生长低介电材料,生长结束后,如图4所示,在目标结构1上形成低介电材料层3。
低介电材料层3的厚度根据工艺需求设置,并根据低介电材料层3的厚度控制第一反应气体和第二反应气体在目标结构1上生长低介电材料的时长。
本实施例形成的低介电材料层3的材料包括硅元素和氧元素,低介电材料层3的材料的介电常数小于3。
步骤S130:将第一工艺条件调节为第二工艺条件,第一反应气体和第二反应气体在低介电材料层上形成保护层。
参照图3,低介电材料层3生长结束后,继续向反应腔2中通入载气、第一反应气体和第二反应气体,同时调节反应腔2内的工艺条件,将第一工艺条件调节为第二工艺条件,第二工艺条件和第一工艺条件不同。可以理解的是,将第一工艺条件调节为第二工艺条件的同时,可以调节第一反应气体的流量速率和第二反应气体的流量速率,从而调节向反应腔2中通入第一反应气体和第二反应气体的流量比。
在反应腔2中,第一反应气体和第二反应气体在第二工艺条件下反应沉积,如图5所示,在低介电材料层3的顶面生长保护层4。保护层4的材料的组分和低介电材料层3的材料组分类似,均包括硅元素和氧元素。但保护层4的材料的性质和低介电材料层3的材料的性质不同,保护层4的性质和氧化物(比如氧化硅)类似。保护层4覆盖在低介电材料层3的顶面上,能够避免后续刻蚀过程中低介电材料层3发生损伤,同时,保护层4能够避免刻蚀低介电材料层3时在低介电材料层3的顶面形成“尖角”的轮廓。
本实施例的半导体结构的制作方法,优化了低介电材料层的制程工艺,在反应腔中形成低介电材料层后,调节反应腔中的工艺条件,在低介电材料层上原位生长形成保护层,保护层保护低介电材料层的顶面轮廓,避免刻蚀在低介电材料的顶面形成“尖角”的轮廓;本实施例的半导体结构的制作方法,无需转移目标结构,即可在同一反应腔中形成低介电材料层和保护层,节省了在低介电材料层上沉积形成氧化物层的步骤,节省了在低介电材料层上沉积氧化物层的腔室,提高了制程效率、减少了制程时间,降低了生产成本。
根据一个示例性实施例,本实施例是对上述实施例的说明,在本实施例中,第一反应气体包括至少一种环状有机硅氧烷,第二反应气体包括至少一种含氧气体。
环状有机硅氧烷包括具有一个或者多个硅-碳键的化合物。可以采用具有一个或者多个环的环状有机硅氧烷化合物,每个环具有交替的硅和氧原子,且每个环具有键合到硅原子上的一个或者多个烷基。
示例性的,环状有机硅氧烷可以选自以下化合物中的至少一种:1,3,5,7-四甲基环四硅氧烷(TMCTS),-(-SiHCH3-O-)4-(环状)、八甲基环四硅氧烷(OMCTS),-(-Si(CH3)2-O-)4-(环状)、1,3,5,7,9-五甲基环五硅氧烷,-(-SiHCH3-O-)5-(环状)、六甲基环三硅氧烷,-(-Si(CH3)2-O-)3-(环状)、十甲基环五硅氧烷,-(-Si(CH3)2-O-)5-(环状)。可以理解的是,至少一种环状有机硅氧烷的选择并不限制于此示例。
含氧气体可以采用任意合适的含分子氧的气体的形式提供,例如,可以直接提供分子氧,比如氧气或臭氧;或提供空气。
参照图5,第一反应气体和第二反应在第一工艺条件下生长的低介电材料层3的材料包括硅氧碳材料。低介电材料层3的材料中包括甲基(–CH3),能够进一步降低介电材料层3的介电常数。
第一反应气体和第二反应在第二工艺条件下生长的保护层的材料包括掺杂碳的硅氧材料。保护层4的材料的氧含量高于低介电材料层3的材料的氧含量,且保护层4的材料的碳含量小于低介电材料层3的材料的碳含量。
本实施例以至少一种环状有机硅氧烷以及至少一种含氧气体为气体源,至少一种环状有机硅氧烷和至少一种含氧气体在第一工艺条件下形成低介电材料层,低介电材料层的介电常数更低,低介电材料层作为层间介质能够进一步降低半导体器件之间的耦合电容,提高半导体结构的响应速度,有利于半导体结构的特征尺寸进一步减小;至少一种环状有机硅氧烷和至少一种含氧气体在第二工艺条件下形成保护层,保护层覆盖低介电材料层的顶面,既能保护低介电材料层的顶面轮廓,还能避免刻蚀低介电材料层的制程中,在低介电材料层的顶面形成“尖角”的轮廓。
本公开示例性的实施例中提供一种半导体结构的制作方法,如图2所示,图2示出了根据本公开一示例性的实施例提供的半导体结构的制作方法的流程图,图3-图8为半导体结构的制作方法的各个阶段的示意图,下面结合图3-图8对半导体结构的制作方法进行介绍。
如图2所示,本公开一示例性的实施例提供的一种半导体结构的制作方法,包括如下的步骤:
步骤S210:将目标结构置于反应腔中,向反应腔中通入第一反应气体和第二反应气体。
如图3所示,首先,提供目标结构1,目标结构1为晶圆,目标结构1中设置有半导体器件层11,每层半导体器件层11中设置有多个半导体器件。本实施例中的晶圆、半导体器件层11和上述实施例中的晶圆、半导体器件层11相同,在此不再赘述。
然后,将目标结构1转移到反应腔2中,并将反应腔2抽至真空状态。本实施例中,反应腔2为低压化学气相沉积腔室。
接着,向反应腔2中分别通入第一反应气体和第二反应气体,第一反应气体包括至少一种环状有机硅氧烷,第二反应气体包括至少一种含氧气体。在本实施例中,至少一种环状有机硅氧烷包括八甲基环四硅氧烷,至少一种含氧气体包括氧气。
步骤S220:将反应腔内的工艺条件调节为第一工艺条件,第一反应气体和第二反应气体在目标结构上形成低介电材料层。
参照图3,将反应腔2内的工艺条件调节为第一工艺条件,包括:
首先,将反应腔2内温度调整至350℃-400℃。
然后,以第一流量速率向反应腔2中通入第一反应气体,以第二流量速率向反应腔2中通入第二反应气体。
第一流量速率为2500sccm~3500sccm。例如,第一流量速率可以为2500sccm、2700sccm、2900sccm、3000sccm、3100sccm、3300sccm或3500sccm。
第二流量速率为120sccm~180sccm。例如,第二流量速率可以为120sccm、130sccm、140sccm、150sccm、160sccm、170sccm或180sccm。
然后,开启射频源,使射频源输出第一射频功率,向反应腔2中通入惰性气体,控制惰性气体的流量速率为第五流量速率,并将反应腔2内的压力调节为第一压力,第一反应气体和第二反应气体发生第一化学反应,第一化学反应的反应产物沉积在目标结构1上形成低介电材料层3。
射频源为脉冲射频源,射频源脉冲输出第一射频功率;或者,射频源为连续波射频源,射频源连续输出第一射频功率。
在本实施例中,射频源包括高频射频源和低频射频源,高频射频源和低频射频源均为脉冲射频源,高频射频源的射频功率为540W~660W,低频射频源的射频功率为低频45W~55W,高频,第一射频功率的高频功率和低频功率的相位差能够改善沉积形成的低介电材料层3的均匀性,以使形成的低介电材料层3的厚度均匀一致,避免出现在目标结构1的中心区域形成的低介电材料层3的厚度大于目标结构1的边缘区域的低介电材料层3的厚度等问题,进一步提高了低介电材料层3的质量。
向反应腔2中通入惰性气体,惰性气体为后续形成低介电材料层3和保护层4(后续步骤会进行详细说明)提供惰性氛围。在本实施例中,惰性气体包括氦气,第五流量速率为2200sccm~2800sccm。
同时,通过调节惰性气体的第五流量速率将反应腔2中的压力调节至第一压力,第一压力为4Torr~6Torr。例如,可以将反应腔2中的压力调节至4Torr、4.3Torr、4.5Torr、4.8Torr、5Torr、5.3Torr、5.7Torr或6Torr。可以理解的是,在第一反应气体和第二反应气体发生第一化学反应的过程中,反应腔2中的压力可以是波动的或变化的,在反应腔2中的压力发生波动或变化时,实时调节惰性气体的第五流量速率将反应腔2中的压力维持在第一压力的范围中即可,并不局限于将反应腔2中的压力维持在某一压力值。
第一反应气体、第二反应气体和惰性气体在第一工艺条件下通过等离子体增强化学的气相沉积法形成低介电材料,第一射频功率引导低介电材料的移动方向,以使低介电材料生长在目标结构1的表面,形成低介电材料层3,能够促进低介电材料沉积、加快低介电材料层3的形成。
第一反应气体和第二反应气体在目标结构1的顶面上形成的低介电材料层3的材料包括硅氧碳材料,低介电材料层3的介电常数小于3。比如,低介电材料层3的材料包括碳氧化硅(SiOC)。
步骤S230:将第一工艺条件调节为第二工艺条件,第一反应气体和第二反应气体在低介电材料层上形成保护层。
在本实施例中,将第一工艺条件调节为第二工艺条件,可以采用以下实施方式:
参照图4,保持反应腔2内的温度为350℃-400℃不变,将射频源的输出功率调节为第二射频功率,将惰性气体的流量速率调节为第六流量速率,并将反应腔2内的压力调节为第二压力;同时,将第一反应气体由第一流量速率调节为第三流量速率,将第二反应气体由第二流量速率调节为第四流量速率。
通过调节射频源,使射频源从输出第一射频功率转为输出第二射频功率,第二射频功率为低频80W~100W,高频300W~500W。调节射频源输出的射频功率的同时,调节惰性气体的流量速率至第六流量速率,第六流量速率为1500sccm~2000sccm,将反应腔2中的压力调节由第一压力调节至第二压力,第二压力为7Torr~8Torr。例如,可以将反应腔2中的压力调节至7Torr、7.2Torr、7.4Torr、7.5Torr、7.6Torr、7.8Torr、7.9Torr或8Torr。可以理解的是,在第一反应气体和第二反应气体发生第二化学反应的过程中,实时调节惰性气体的流量速率以使反应腔2中的压力维持在第二压力的范围中。
第一反应气体由第一流量速率调节为第三流量速率,将第二反应气体由第二流量速率调节为第四流量速率,能够降低向反应腔2中通入的第一反应气体的流量速率,增加向反应腔2中通入的第二反应气体的流量速率,从而降低反应腔2中八甲基环四硅氧烷的含量,增加反应腔2中氧气的含量,以使第一反应气体和第二反应气体发生第二化学反应的反应产物具有更高的氧含量。
第三流量速率为400sccm-500sccm;第四流量速率为200sccm~500sccm。示例性的,第三流量速率可以为400sccm、420sccm、450sccm、460sccm、470sccm、480sccm或500sccm;第四流量速率可以为200sccm、250sccm、300sccm、350sccm、400sccm、450sccm或500sccm。
如图5所示,在第二工艺条件下,第一反应气体和第二反应气体发生第二化学反应,第二化学反应的反应产物沉积在低介电材料层3上形成保护层4。保护层4的材料主要包括掺杂碳的硅氧材料。本实施例中,保护层4的材料包括碳氧化硅(SiOC)复合材料,保护层的材料中氧元素的含量高于低介电材料层的材料中氧元素的含量;保护层的材料中碳元素的含量低于低介电材料层的材料中碳元素的含量。本实施例形成的保护层4的材料性质和氧化硅的性质类似,且保护层4的材料的介电常数比氧化硅的介电常数低。
在一些实施例中,为了提高形成的保护层4的材料的氧含量,以使保护层4的性质更加接近氧化硅,进一步提高保护层4对低介电材料层3的顶面轮廓的保护效果,在形成保护层4的过程中,增加反应腔2中第二反应气体的占比。比如,可以将第一反应气体和第二反应气体的流量比设置为1,或者,将第一反应气体和第二反应气体的流量比设置为小于1。
在一些实施例中,将反应腔2维持在第二工艺条件下预设时长,在低介电材料层2上形成第一厚度的保护层4,第一厚度为30nm~50nm。示例性的,第一厚度可以为30nm、35nm、40nm、45nm或50nm。
保护层4的厚度为30nm~50nm时,保护层4覆盖低介电材料层3的顶面,足以避免低介电材料层3在后续的工艺制程中被损伤。比如,图案化低介电材料层3的制程中,通常采用刻蚀工艺刻蚀低介电材料层3,保护层4的厚度为30nm~50nm即可为低介电材料层3提高充足的防护,避免被保护层4覆盖的低介电材料层3被过度刻蚀,避免在低介电材料层3的顶面形成“尖角”的轮廓,从而提高图案化低介电材料层3的精确度以及制程的可控性,避免“尖角”的轮廓对半导体结构产生的不良影响,提高半导体结构的可靠性。同时,保护层4的厚度在此范围内,能够避免保护层4的厚度太厚,影响低介电材料层3降低耦合电容的效果,以使半导体结构具有更快的响应速度。
本实施例的半导体结构的制作方法,在低介电材料层上形成的保护层的性质更接近氧化硅,保护层替代氧化物保护低介电材料层的效果更好;并且,保护层的材料的介电常数比氧化硅的介电常数低,保护层能够更好的降低半导体结构中器件间的耦合电容。
根据一个示例性实施例,本实施例包括上述实施例的全部步骤,本实施例和上述实施例的区别之处在于,在步骤S230之后,还包括以下步骤:
步骤S240:刻蚀保护层和低介电材料层,形成多个导线槽。
如图6所示,在保护层4的顶面上形成掩膜层5,掩膜层5暴露出保护层4的部分顶面,基于掩膜层5依次刻蚀保护层4和低介电材料层3,去除被掩膜层5暴露出的保护层4和低介电材料层3,如图7所示,形成多个独立设置的导线槽6,导线槽6暴露出目标结构1的顶面。多个导电槽6将保护层4和低介电材料层3划分成多个隔离结构7,隔离结构7设置在相邻的两个导线槽6之间,每个隔离结构7包括位于目标结构1上的低介电材料层3以及覆盖低介电材料层3的顶面的保护层4。其中,刻蚀工艺可以选用干法工艺或湿法工艺。
形成多个导线槽6的过程中,先去除被掩膜层5暴露出的保护层4,暴露出低介电材料层3的部分顶面,然后,刻蚀被保护层4暴露出的低介电材料层3。刻蚀低介电材料层3的过程中,保护层4发挥良好的掩蔽效果,避免被其覆盖的低介电材料层3被刻蚀工艺去除或损伤,以将刻蚀低介电材料层3的范围限制在被保护层4暴露出的区域,以使形成的导线槽6的形貌和特征尺寸更符合预期。如图7所示,在垂直于目标结构1的顶面的截面,导线槽6划分出的每个隔离结构7的宽度上下一致,被保留的低介电材料层3的顶部没有“尖角”等轮廓缺陷,隔离结构7具有良好的隔离效果。
步骤S250:于导线槽中形成金属导线。
如图8所示,参照图7,沉积金属导电材料填充导电槽6,在每个导电槽6中形成一个金属导线8,相邻的金属导线8被隔离结构7隔开。
如图8所示,在垂直于目标结构1的顶面的截面,每个隔离结构7的宽度上下一致(即图8中示出的竖向方向),具有良好的隔离效果。由于低介电材料层3的介电常数低于3,能够有效降低相邻的金属导线8之间的耦合电容。同时,保护层4具有比氧化物更低的介电常数,能够进一步降低相邻的两个金属导线8的顶部间的耦合电容,进一步改善半导体结构的响应延迟的问题,提高半导体结构的响应数量,从而提高半导体结构的性能和可靠性。
下面列出本示例性实施例的具体实施例:
表1示出了本示例性实施例中半导体结构的制作方法中形成的低介电材料层的具体参数,表2示出了本示例性实施例中半导体结构的制作方法中形成的低介电材料层的具体参数。需要指出的是,本公开的半导体结构的制作方法的具体参数并不局限于表1、表2中的数据。
表1 形成低介电材料层的具体实施例
Figure SMS_1
表2 形成保护层的具体实施例
Figure SMS_2
其中,OMCTS为八甲基环四硅氧烷。
检测以上实施例的半导体结构的制作方法制作的半导体结构,低介电材料层和保护层的各组分含量如表3所示,在本实施例中,低介电材料层和保护层的各组分含量以质量百分比计。
表3 半导体结构的材料的组分表
Figure SMS_3
按照以上实施例的半导体结构的制作方法,制作实施例1-5的半导体结构,并检测实施例1-5的半导体结构的保护层的性能。在低介电材料层上沉积形成氧化物层,制作对比实施例1-5的半导体结构,并检测对比实施例1-5的半导体结构的氧化物层的性能,性能检测结果如表4所示。
表4 实施例1-5的保护层以及对比实施例1-5的氧化物层的性能检测结果
Figure SMS_4
根据表4记录的性能检测结果的数据可知,实施例1-5的半导体结构中的保护层的的性能检测结果和对比实施例1-5中氧化物层的性能检测结构接近,采用保护层替代氧化物层没有明显缺陷,保护层能够替代氧化物层保护低介电材料层,并实现良好的替代效果。
对本实施例形成的半导体结构进行刻蚀处理后,对本实施例形成的半导体结构进行透射电子显微镜扫描,扫描结构如图9所示,参照图9所示,本实施例形成的半导体结构,保护层4覆盖在低介电材料层3上,刻蚀后低介电材料层3的顶面没有出现“尖角”的轮廓(参照图9中C区域),半导体结构的顶面轮廓良好,本实施例通过在低介电材料层3上形成保护层4替代氧化物层,同样能够实现保护低介电材料层3的顶面轮廓的效果,避免半导体结构中刻蚀形成的沟槽的顶面的间距缩小的问题,从而避免在沟槽中形成的导电结构短路,从而提高半导体结构的良率和电性能。
根据一示例性实施例提供了一种半导体结构,如图5、图6、图7或图8所示,半导体结构包括目标结构1、设置在目标结构1上的低介电材料层3以及设置在低介电材料层3上的保护层4,低介电材料层3与保护层4由相同的前驱体制备,保护层4具有更低的碳含量。其中,低介电材料层3的材料的介电常数小于3。
在一些实施例中,低介电材料层3的材料包括硅氧碳材料。保护层4的材料包括硅氧碳材料。
保护层4的材料和低介电材料层3的材料的成分类似,但保护层4中的氧含量大于低介电材料层3中的氧含量,保护层4中的碳含量小于低介电材料层3中的碳含量,保护层4的性质和低介电材料层3性质不同。保护层4的性质更接近氧化物,保护层3设置在低介电材料层3上具有良好的掩蔽效果,改善并保护低介电材料层3的顶面轮廓,以使低介电材料层3可以作为层间介质设置在半导体器件之间,降低半导体器件之间的耦合电容,提高半导体结构的响应速度,提高半导体结构的良率和可靠性。
在一些实施例中,前驱体包括至少一种环状有机硅氧烷。
在一些实施例中,至少一种环状有机硅氧烷包括八甲基环四硅氧烷。
在一些实施例中,低介电材料层的材料包括硅氧碳材料,保护层的材料包括掺杂碳的硅氧材料。
在一些实施例中,保护层的碳含量小于5%。
在一些实施例中,保护层的碳含量小于2%。
在一些实施例中,低介电材料的碳含量大于10%。
在一些实施例中,低介电材料的碳含量介于10%到30%之间。
在一些实施例中,保护层具有第一厚度,第一厚度为30nm~50nm。示例性的,第一厚度可以为30nm、35nm、40nm、45nm或50nm。保护层4的厚度在此范围内足以为低介电材料层3提高良好的防护,改善并保护低介电材料层的顶面轮廓;同时,保护层4的厚度在此范围内,能够避免保护层4的厚度太厚,影响低介电材料层3降低耦合电容的效果,半导体结构具有更快的响应速度。
本实施例的半导体结构可以为存储芯片,存储芯片可以用在动态随机存储器(Dynamic Random Access Memory,DRAM)中。然而,也可以应用于静态随机存取存储器(Static Random-Access Memory,SRAM)、快闪存储器(flash EPROM)、铁电存储器(Ferroelectric Random-Access Memory,FRAM)、磁性随机存取存储器(Magnetic Random-Access Memory,MRAM)、相变随机存储器(Phase change Random-Access Memory,PRAM)等。
本说明书中各实施例或实施方式采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中,参考术语“实施例”、“示例性的实施例”、“一些实施方式”、“示意性实施方式”、“示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施方式或示例中。
在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
在本公开的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。
可以理解的是,本公开所使用的术语“第一”、“第二”等可在本公开中用于描述各种结构,但这些结构不受这些术语的限制。这些术语仅用于将第一个结构与另一个结构区分。
在一个或多个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的多个部分没有按比例绘制。此外,可能未示出某些公知的部分。为了简明起见,可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本公开的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本公开。但正如本领域技术人员能够理解的那样,可以不按照这些特定的细节来实现本公开。
最后应说明的是:以上各实施例仅用以说明本公开的技术方案,而非对其限制;尽管参照前述各实施例对本公开进行了详细的说明,本领域技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本公开各实施例技术方案的范围。

Claims (23)

1.一种半导体结构,其特征在于,所述半导体结构包括:
目标结构;
低介电材料层,设置在所述目标结构上;
保护层,设置在所述低介电材料层上;
所述低介电材料层与所述保护层由相同的前驱体制备,所述保护层具有更低的碳含量。
2.根据权利要求1所述的半导体结构,其特征在于,所述前驱体包括至少一种环状有机硅氧烷。
3.根据权利要求2所述的半导体结构,其特征在于,所述至少一种环状有机硅氧烷包括八甲基环四硅氧烷。
4.根据权利要求1所述的半导体结构,其特征在于,所述低介电材料层的介电常数小于3。
5.根据权利要求1所述的半导体结构,其特征在于,所述低介电材料层的材料包括硅氧碳材料,所述保护层的材料包括掺杂碳的硅氧材料。
6.根据权利要求5所述的半导体结构,其特征在于,所述保护层的碳含量小于5%。
7.根据权利要求5所述的半导体结构,其特征在于,所述保护层的碳含量小于2%。
8.根据权利要求5所述的半导体结构,其特征在于,所述低介电材料的碳含量大于10%。
9.根据权利要求5所述的半导体结构,其特征在于,所述低介电材料的碳含量介于10%到30%之间。
10.根据权利要求1所述的半导体结构,其特征在于,所述保护层具有第一厚度,所述第一厚度为30nm~50nm。
11.一种半导体结构的制作方法,其特征在于,所述半导体结构的制作方法包括:
将目标结构置于反应腔中,向所述反应腔中通入第一反应气体和第二反应气体;
将所述反应腔内的工艺条件调节为第一工艺条件,所述第一反应气体和所述第二反应气体在所述目标结构上形成低介电材料层;
将所述第一工艺条件调节为第二工艺条件,所述第一反应气体和所述第二反应气体在所述低介电材料层上形成保护层。
12.根据权利要求11所述的半导体结构的制作方法,其特征在于,所述第一反应气体包括至少一种环状有机硅氧烷,所述第二反应气体包括至少一种含氧气体。
13.根据权利要求12所述的半导体结构的制作方法,其特征在于,所述至少一种环状有机硅氧烷包括八甲基环四硅氧烷,所述至少一种含氧气体包括氧气。
14.根据权利要求12所述的半导体结构的制作方法,其特征在于,将所述第一工艺条件调节为所述第二工艺条件的同时,调节向所述反应腔中通入所述第一反应气体和所述第二反应气体的流量比。
15.根据权利要求12所述的半导体结构的制作方法,其特征在于,将所述反应腔内的工艺条件调节为第一工艺条件,第一反应气体和第二反应气体在所述目标结构上形成低介电材料层,包括:
以第一流量速率向所述反应腔中通入所述第一反应气体,以第二流量速率向所述反应腔中通入所述第二反应气体;
开启射频源,使射频源输出第一射频功率,通入惰性气体,控制所述惰性气体的流量速率为第五流量速率,并将所述反应腔内的压力调节为第一压力,所述第一反应气体和所述第二反应气体发生第一化学反应,所述第一化学反应的反应产物沉积在所述目标结构上形成所述低介电材料层。
16.根据权利要求15所述的半导体结构的制作方法,其特征在于,所述第一射频功率为低频45W~55W,高频540W~660W;所述第五流量速率为2200sccm~2800sccm;所述第一压力为4Torr~6Torr。
17.根据权利要求15所述的半导体结构的制作方法,其特征在于,所述第一流量速率为2500sccm~3500sccm;所述第二流量速率为120sccm~180sccm。
18.根据权利要求15所述的半导体结构的制作方法,其特征在于,将所述第一工艺条件调节为第二工艺条件,在所述低介电材料层上沉积形成保护层,包括:
将所述射频源的输出功率调节为第二射频功率,将所述惰性气体的流量速率调节为第六流量速率,并将所述反应腔内的压力调节为第二压力;同时,将所述第一反应气体由所述第一流量速率调节为第三流量速率,将所述第二反应气体由所述第二流量速率调节为第四流量速率;
所述第一反应气体和所述第二反应气体发生第二化学反应,所述第二化学反应的反应产物沉积在所述低介电材料层上形成所述保护层。
19.根据权利要求18所述的半导体结构的制作方法,其特征在于,所述第二射频功率为低频80W~100W,高频300W~500W;第六流量速率为1500sccm~2000sccm,所述第二压力为7Torr~8Torr。
20.根据权利要求18所述的半导体结构的制作方法,其特征在于,所述第三流量速率为400sccm-500sccm;所述第四流量速率为200sccm~500sccm。
21.根据权利要求11所述的半导体结构的制作方法,其特征在于,将所述反应腔维持在所述第二工艺条件下预设时长,在所述低介电材料层上形成第一厚度的所述保护层,所述第一厚度为30nm~50nm。
22.根据权利要求11所述的半导体结构的制作方法,其特征在于,所述低介电材料层的介电常数小于3。
23.根据权利要求11所述的半导体结构的制作方法,其特征在于,所述低介电材料层的材料包括硅氧碳材料,所述保护层的材料包括掺杂碳的硅氧材料。
CN202310104747.0A 2023-02-13 2023-02-13 半导体结构及其制作方法 Active CN115775768B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310104747.0A CN115775768B (zh) 2023-02-13 2023-02-13 半导体结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310104747.0A CN115775768B (zh) 2023-02-13 2023-02-13 半导体结构及其制作方法

Publications (2)

Publication Number Publication Date
CN115775768A true CN115775768A (zh) 2023-03-10
CN115775768B CN115775768B (zh) 2023-07-04

Family

ID=85393684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310104747.0A Active CN115775768B (zh) 2023-02-13 2023-02-13 半导体结构及其制作方法

Country Status (1)

Country Link
CN (1) CN115775768B (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074309A1 (en) * 1998-02-11 2002-06-20 Applied Materials, Inc. Integrated low k dielectrics and etch stops
CN1519925A (zh) * 2003-02-04 2004-08-11 恩益禧电子股份有限公司 半导体器件及其制造方法
US20040201108A1 (en) * 2003-04-14 2004-10-14 Sony Corporation Semiconductor device and method for manufacturing the same
CN1542958A (zh) * 2003-01-29 2004-11-03 恩益禧电子股份有限公司 半导体器件及其制造方法
US20050260850A1 (en) * 2004-05-24 2005-11-24 Asm Japan K.K. Low-carbon-doped silicon oxide film and damascene structure using same
US20060276054A1 (en) * 2005-06-03 2006-12-07 Applied Materials, Inc. In situ oxide cap layer development
CN101064272A (zh) * 2006-04-28 2007-10-31 应用材料股份有限公司 采用聚合蚀刻气体的等离子体蚀刻工艺
JP2009004633A (ja) * 2007-06-22 2009-01-08 Fujitsu Microelectronics Ltd 多層配線構造および製造方法
US20100181682A1 (en) * 2009-01-20 2010-07-22 Shinya Arai Semiconductor device and manufacturing method thereof
CN101937863A (zh) * 2009-07-03 2011-01-05 中芯国际集成电路制造(上海)有限公司 金属布线的制作方法
CN102403261A (zh) * 2010-09-09 2012-04-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN105097657A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105990105A (zh) * 2015-01-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件
CN109791871A (zh) * 2016-09-30 2019-05-21 朗姆研究公司 基于远程等离子体的渐变或多层的碳化硅膜的沉积
CN110648961A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN112331554A (zh) * 2019-08-05 2021-02-05 长鑫存储技术有限公司 薄膜沉积方法、半导体器件的制作方法及半导体器件

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074309A1 (en) * 1998-02-11 2002-06-20 Applied Materials, Inc. Integrated low k dielectrics and etch stops
CN1542958A (zh) * 2003-01-29 2004-11-03 恩益禧电子股份有限公司 半导体器件及其制造方法
CN1519925A (zh) * 2003-02-04 2004-08-11 恩益禧电子股份有限公司 半导体器件及其制造方法
US20040201108A1 (en) * 2003-04-14 2004-10-14 Sony Corporation Semiconductor device and method for manufacturing the same
US20050260850A1 (en) * 2004-05-24 2005-11-24 Asm Japan K.K. Low-carbon-doped silicon oxide film and damascene structure using same
US20060276054A1 (en) * 2005-06-03 2006-12-07 Applied Materials, Inc. In situ oxide cap layer development
CN101064272A (zh) * 2006-04-28 2007-10-31 应用材料股份有限公司 采用聚合蚀刻气体的等离子体蚀刻工艺
JP2009004633A (ja) * 2007-06-22 2009-01-08 Fujitsu Microelectronics Ltd 多層配線構造および製造方法
US20100181682A1 (en) * 2009-01-20 2010-07-22 Shinya Arai Semiconductor device and manufacturing method thereof
CN101937863A (zh) * 2009-07-03 2011-01-05 中芯国际集成电路制造(上海)有限公司 金属布线的制作方法
CN102403261A (zh) * 2010-09-09 2012-04-04 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN105097657A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN105990105A (zh) * 2015-01-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件
CN109791871A (zh) * 2016-09-30 2019-05-21 朗姆研究公司 基于远程等离子体的渐变或多层的碳化硅膜的沉积
CN110648961A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 半导体结构及其形成方法
CN112331554A (zh) * 2019-08-05 2021-02-05 长鑫存储技术有限公司 薄膜沉积方法、半导体器件的制作方法及半导体器件

Also Published As

Publication number Publication date
CN115775768B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
TWI782410B (zh) 用於高品質間隙填充解決方案之循環式可流動沉積及高密度電漿處理製程
US7239017B1 (en) Low-k B-doped SiC copper diffusion barrier films
US8669181B1 (en) Diffusion barrier and etch stop films
US7420275B1 (en) Boron-doped SIC copper diffusion barrier films
US6740539B2 (en) Carbon-graded layer for improved adhesion of low-k dielectrics to silicon substrates
EP1094508B1 (en) Method for forming a low K dielectric composite layer in integrated circuits structures
TWI675436B (zh) 具有界面襯裡的ic結構及其形成方法
KR101327640B1 (ko) 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체
US8435891B2 (en) Converting metal mask to metal-oxide etch stop layer and related semiconductor structure
JP2002016062A (ja) 低誘電率の炭素含有酸化ケイ素の作製方法
KR20020075412A (ko) 화학 증착된 막을 전자 비임으로 변형하여 저 유전 상수의재료를 형성하는 방법 및 이 방법에 의해 형성되는마이크로일렉트로닉 소자
KR20090060768A (ko) 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법
KR100558999B1 (ko) 기판 함몰부 충진 방법
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
TW202218059A (zh) 半導體裝置及其製備方法
CN115775768B (zh) 半导体结构及其制作方法
CN101996921B (zh) Sti的形成方法
US20220084815A1 (en) Systems and methods for depositing low-k dielectric films
CN110896050A (zh) 介电薄膜的形成方法
TWI833631B (zh) 具有輔助特徵的半導體元件及其製備方法
TWI803361B (zh) 具有複合字元線結構的半導體元件及其製備方法
US20100206230A1 (en) Methods of low temperature oxidation
CN116190209B (zh) 低介电常数介质层及金属互连结构的制作方法
US11264474B1 (en) Semiconductor device with boron nitride layer and method for fabricating the same
Sun et al. STI gap-fill technology and flowable CVD process application

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant