TWI833631B - 具有輔助特徵的半導體元件及其製備方法 - Google Patents

具有輔助特徵的半導體元件及其製備方法 Download PDF

Info

Publication number
TWI833631B
TWI833631B TW112114119A TW112114119A TWI833631B TW I833631 B TWI833631 B TW I833631B TW 112114119 A TW112114119 A TW 112114119A TW 112114119 A TW112114119 A TW 112114119A TW I833631 B TWI833631 B TW I833631B
Authority
TW
Taiwan
Prior art keywords
contact
width
semiconductor device
substrate
auxiliary feature
Prior art date
Application number
TW112114119A
Other languages
English (en)
Other versions
TW202420565A (zh
Inventor
黃則堯
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Application granted granted Critical
Publication of TWI833631B publication Critical patent/TWI833631B/zh
Publication of TW202420565A publication Critical patent/TW202420565A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申請揭露一種半導體元件及其製備方法。該半導體元件包括一基底；設置於該基底上的一第一接觸；一第一輔助特徵包括：設置於該第一接觸中的一底層部分，以及設置於該底層部分上與該第一接觸的一頂面上的一封蓋部分；設置於該基底上並與該第一接觸分開的一第二接觸；以及設置於該第二接觸上的一第二輔助特徵。該第一輔助特徵與該第二輔助特徵包括鍺或矽鍺。

Description

具有輔助特徵的半導體元件及其製備方法
本申請案主張美國第17/978,336號專利申請案之優先權(即優先權日為「2022年11月1日」)，其內容以全文引用之方式併入本文中。
本揭露內容關於一種半導體元件及其製備方法，特別是關於一種具有輔助特徵的半導體元件及其製備方法。
半導體元件應用於各種領域，如個人電腦、行動電話、數位相機以及其他電子裝置。半導體元件的尺寸持續地縮小，以滿足日益增長的計算能力的需求。然而，在縮小尺寸的過程中出現各種問題，而且這種問題在不斷增加。因此，在實現提高品質、產量、性能以及可靠性與降低複雜性方面仍然存在挑戰。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露的一個方面提供一種半導體元件，包括一基底；設 置於該基底上的一第一接觸；一第一輔助特徵包括：設置於該第一接觸中的一底層部分，以及設置於該底層部分上與該第一接觸的一頂面上的一封蓋部分；設置於該基底上並與該第一接觸分開的一第二接觸；以及設置於該第二接觸上的一第二輔助特徵。該第一輔助特徵與該第二輔助特徵包括鍺或矽鍺。
本揭露的另一個方面提供一種半導體元件，包括一基底；設置於該基底中並彼此分開的複數個雜質區；設置於該複數個雜質區之間並設置於該基底中的一字元線結構；分別並對應地設置於該複數個雜質區上的一第一接觸及一第二接觸；以及一第一輔助特徵包括：設置於該第一接觸中的一底層部分，以及設置於該底層部分上與該第一接觸的一頂面上的一封蓋部分。該第一輔助特徵與該第二輔助特徵包括鍺或矽鍺。
本揭露內容的另一個方面提供一種半導體元件的製備方法，包括提供一基底；在該基底上形成一第一介電層；沿該第一介電層形成一第一開口以及一第二開口；形成一層導電材料以部分填充該第一開口、填充該第二開口，並覆蓋該第一介電層的一頂面；執行一平坦化製程，直到曝露該第一介電層的該頂面，將該層導電材料變成該第一開口中的一第一接觸及該第二開口中的一第二接觸；以及在該第一接觸上形成一第一輔助特徵，在該第二接觸上形成一第二輔助特徵。該第一輔助特徵與該第二輔助特徵包括鍺或矽鍺。
由於本揭露的半導體元件的設計，第一接觸與第二接觸的接觸電阻可以透過採用第一輔助特徵及第二輔助特徵而減少。因此，半導體元件的性能可以得到改善。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下 文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或過程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
1A:半導體元件
1B:半導體元件
1C:半導體元件
1D:半導體元件
1F:半導體元件
1G:半導體元件
1H:半導體元件
10:製備方法
111:基底
111TS:頂面
113:第一介電層
113TS:頂面
115:雜質區
121:字元線介電層
123:字元線導電層
125:字元線封蓋層
125TS:頂面
210:第一接觸
210B:底部
210BS:底面
210R:第一凹槽
210S:側壁
210TS:頂面
220:第二接觸
220B:底部
220R:第二凹槽
220S:側壁
220TS:頂面
310:第一輔助特徵
311:底層部分
313:封蓋部分
320:第二輔助特徵
320BS:底面
320TS:頂面
410:氣隙
420:氣隙
511:第一遮罩層
513:第一開口
515:第二開口
517:導電材料
H1:水平距離
HT1:高度
S11:步驟
S13:步驟
S15:步驟
T1:厚度
T2:厚度
T3:厚度
T4:厚度
VL1:垂直層面
VL2:垂直層面
VL3:垂直層面
VL4:垂直層面
W1:寬度
W2:寬度
W3:寬度
W4:寬度
W5:寬度
W6:寬度
W7:寬度
W8:寬度
Z:方向
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件，並且：圖1為流程圖，例示本揭露一個實施例之半導體元件的製備方法；圖2至圖6為剖示圖，例示本揭露一個實施例之半導體元件的製備流程；以及圖7至圖13為剖示圖，例示本揭露一些實施例之半導體元件。
下面的揭露內容提供許多不同的實施例，或實例，用於實現所提供主張的不同特徵。為了簡化本揭露內容，下文描述元件和安排的具體例子。當然，這些只是例子，並不旨在具限制性。例如，在接下來的描述中，第一特徵在第二特徵上的形成可以包括第一和第二特徵直接接觸形成的實施例，也可以包括第一和第二特徵之間可以形成附加特徵的實施例，因而使第一和第二特徵可以不直接接觸。此外，本揭露可能會在各種實施例中重複參考數字及/或字母。這種重複是為了簡單明瞭，其本身並不決定所討論的各種實施例及/或配置之間的關係。
此外，空間相對用語，如"下面"、"之下"、"下"、"之上"、"上"等，為了便於描述，在此可用於描述一個元素或特徵與圖中所示的另一個(些)元素或特徵的關係。空間上的相對用語旨在包括元件在使用或操作中的不同方向，以及圖中描述的方向。該元件可以有其他方向(旋轉90度或其他方向)，這裡使用的空間相對描述詞也同樣可以相應地解釋。
應該理解的是，當一個元素或層被稱為"連接到"或"耦合到"另一個元素或層時，它可以直接連接到或耦合到另一個元素或層，或者可能存在中間的元素或層。
應理解的是，儘管用語第一、第二、第三等可用於描述各種元素、元件、區域、層或部分，但這些元素、元件、區域、層或部分不受這些用語的限制。相反，這些用語只是用來區分一元素、元件、區域、層或部分與另一元素、元件、區域、層或部分。因此，下面討論的第一元素、元件、區域、層或部分可以稱為第二元素、元件、區域、層或部分而不偏離本發明概念的教導。
除非上下文另有說明，本文在提到方向、佈局、位置、形狀、大小、數量或其他措施時，使用的用語如"相同"、"相等"、"平面”或"共面"，不一定是指完全相同的方向、佈局、位置、形狀、大小、數量或其他措施，而是指在可能發生的、例如由於製備製程而發生的可接受的變化範圍內，包含幾乎相同的方向、佈局、位置、形狀、大小、數量或其他措施。用語"實質上"在這裡可以用來反映這一含義。例如，被描述為"實質上相同"、"實質上相等"或"實質上平面"的項目可以是完全相同、相等或平面的，也可以是在可接受的變化範圍內相同、相等或平面的，例如 由於製備製程而可能發生的變化。
在本揭露內容中，半導體元件一般是指利用半導體特性而能發揮作用的元件，而光電元件、發光顯示元件、半導體電路及電子元件都包括在半導體元件的範疇內。
應該注意的是，在本揭露的描述中，之上(或上方)對應於方向Z的箭頭方向，之下(或下方)對應於方向Z的箭頭的相反方向。
應該注意的是，在本揭露的描述中，位於沿Z軸最高垂直高度的元素(或特徵)的表面稱為元素(或特徵)的頂面。元素(或特徵)的表面位於沿Z軸的最低垂直高度，稱為元件(或特徵)的底面。
圖1為流程圖，例示本揭露一個實施例之半導體元件1A。圖2至圖6為剖示圖，例示本揭露一個實施例之半導體元件1A的製備流程。
參照圖1至圖3，在步驟S11，可以提供基底111，在基底111上形成第一介電層113，沿第一介電層113形成第一開口513及第二開口515。
參照圖2，在一些實施例中，基底111可以包括完全由至少一種半導體材料、複數個元件(為清晰起見未顯示)、複數個介電層(為清晰起見未顯示)以及複數個導電特徵(為清晰起見未顯示)組成的塊狀(bulk)半導體基底。塊狀半導體基底可包含，例如，一元素(elementary)半導體，如矽或鍺；一化合物半導體，如矽鍺、碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦、銻化銦，或其他III-V化合物半導體或II-VI化合物半導體；或其組合。
在一些實施例中，基底111可以更包括一絕緣體上的半導體結構，該結構從下到上包括一處理基底、一絕緣體層以及一最上面的半 導體材料層。處理基底及最上面的半導體材料層可以包含上述塊狀半導體基底相同的材料。絕緣體層可以是一結晶或非結晶的介電材料，如氧化物及/或氮化物。例如，絕緣體層可以是一種介電氧化物，如氧化矽。另一個例子，絕緣體層可以是介電氮化物，如氮化矽或氮化硼。在另一個例子中，絕緣體層可以包括介電氧化物與介電氮化物的堆疊，如按任何順序，氧化矽與氮化矽或氮化硼的堆疊。絕緣體層的厚度可以在10奈米到200奈米之間。
應該注意的是，用語"大約"修改所採用的成分、組分或反應物的數量是指可能發生的數值數量的變化，例如，透過用於製造濃縮物或溶液的典型測量與液體處理常式。此外，測量程序中的疏忽錯誤、用於製造組合物或執行方法的成分的製造、來源或純度的差異等都可能產生變化。在一個方面，用語"大約"是指報告數值的10%以內。在另一個方面，用語"大約"是指報告數值的5%以內。然而，在另一個方面，用語"大約"是指報告數值的10、9、8、7、6、5、4、3、2或1%以內。
複數個元件單元可以形成在基底111上。複數個元件單元的一些部分可以形成在基底111中。複數個元件單元可以是電晶體，如互補金屬氧化物半導體電晶體、金屬氧化物半導體場效應電晶體、鰭式場效應電晶體等，或其組合。
複數個介電層可以形成在基底111上，並覆蓋複數個元件單元。在一些實施例中，複數個介電層可以包含，例如，氧化矽、硼磷酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、低k介電材料等，或其組合。低k介電材料的介電常數可以小於3.0或甚至小於2.5。在一些實施例中，低k介電材料的介電常數可以小於2.0。複數個介電層的製作技術可 以包含沉積製程，如化學氣相沉積、電漿增強化學氣相沉積或類似製程。沉積製程後可進行平坦化製程，以去除多餘的材料，並為後續製程步驟提供一個實質平坦的表面。
複數個導電特徵可包括互連層、導電通孔以及導電墊。互連層可以彼此分開，並可以沿Z方向水平設置於複數個介電層中。在本實施例中，最上面的互連層可以被指定為導電墊。導電通孔可沿Z方向連接相鄰的互連層、相鄰的元件單元與互連層，以及相鄰的導電墊與互連層。在一些實施例中，導電通孔可以改善散熱，並且可以提供對結構的支撐。在一些實施例中，複數個導電特徵可包含，例如，鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(例如氮化鈦)、過渡金屬鋁化物或其組合。複數個導電特徵可以在製備複數個介電層的過程中形成。
在一些實施例中，複數個元件單元與複數個導電特徵可以共同配置基底111的功能單元。在本揭露內容的描述中，功能單元一般是指與功能相關的電路，它已被劃分為一個獨立的單元。在一些實施例中，基底111的功能單元可以包括，例如，高度複雜的電路，如處理器核心、記憶體控制器或加速器單元。
參照圖2，第一介電層113可以形成在基底111上。在一些實施例中，第一介電層113可以是基底111的複數個介電層的一部分。在一些實施例中，第一介電層113可以包含，例如，氧化矽、硼磷酸鹽玻璃、未摻雜的矽酸鹽玻璃、氟化矽酸鹽玻璃、低k介電材料，例如漩塗式低k介電層或化學氣相沉積式低k介電層，或其組合。在一些實施例中，第一介電層113可以包括一自平坦化材料，如漩塗式玻璃或漩塗式低k介電 材料，如SiLKTM。使用自平坦化的介電材料可以避免執行後續平坦化步驟的需要。在一些實施例中，第一介電層113的製作技術可以包含一沉積製程，包括，例如，化學氣相沉積、電漿增強化學氣相沉積、蒸鍍或漩塗。在一些實施例中，可以執行一平坦化製程，例如化學機械研磨，以便為後續製程步驟提供一個實質平坦的表面。在本實施例中，第一介電層113包含氧化矽。在一些實施例中，第一介電層113可以基本上包括氧化矽。
應該注意的是，在本揭露的描述中，"基本上包括"一種已確定的材料組成的特徵包括在原子基礎上大於95%、大於98%、大於99%或大於99.5%的所述材料。
參照圖2，第一遮罩層511可以形成在第一介電層113上。第一遮罩層511可以具有第一開口513與第二開口515的圖案。在一些實施例中，第一遮罩層511可以是一光阻層。
參照圖3，可以使用第一遮罩層511做為遮罩來執行一蝕刻製程，例如一非等向性的乾蝕刻製程，以去除第一介電層113的部分。在一些實施例中，在蝕刻過程中，第一介電層113對第一遮罩層511的蝕刻率比可在大約100：1到大約1.05：1之間、大約15：1到大約2：1之間，或大約10：1到大約2：1之間。在一些實施例中，在蝕刻過程中，第一介電層113對基底111的蝕刻率比可在大約100：1到大約1.05：1之間、大約15：1到大約2：1之間，或大約10：1到大約2：1之間。在蝕刻過程之後，第一開口513及第二開口515可以沿著第一介電層113形成。基底111的部分可以透過第一開口513及第二開口515曝露。第一遮罩層511可以在第一開口513與第二開口515形成後被移除。
參照圖3，在一些實施例中，第一開口513的寬度W1可以大於第二開口515的寬度W2。在一些實施例中，第一開口513的寬度W1對第二開口515的寬度W2的寬度比可以在大約8：1到大約3：1之間，或在大約6：1到大約3：1之間。在一些實施例中，第一開口513的寬度W1可以大於大約60奈米(nm)。在一些實施例中，第二開口515的寬度W2可以小於20奈米。
參照圖1、圖4及圖5，在步驟513，可在第一開口513中形成第一接觸210，在第二開口515中形成第二接觸220。
參照圖4，可以形成導電材料517層以部分填充第一開口513、部分填充第二開口515，並覆蓋第一介電層113的頂面113TS。在一些實施例中，導電材料517可以是，例如，多晶矽、多晶鍺、多晶矽鍺、摻雜多晶矽、摻雜多晶鍺或摻雜多晶矽鍺。在一些實施例中，導電材料517層的製作技術可以包含，例如，低壓化學氣相沉積、高密度電漿化學氣相沉積或其他適用的沉積製程。
舉例來說，導電材料517層可以透過低壓化學氣相沉積。用於沉積導電材料517層的製程壓力可在大約0.1托到大約50托之間。用於沉積導電材料517層的反應氣體可包括一矽源氣體，如矽烷及/或一摻雜氣體，如磷化氫。
另一個例子，導電材料517層可以透過高密度電漿化學氣相沉積。高密度電漿化學氣相沉積可以採用具有1E11離子/cm^3或更大的離子密度的電漿。高密度電漿化學氣相沉積也可以具有1E-4或更高的游離分數(離子/中性比率)。高密度電漿化學氣相沉積可以包括一預處理操作與一沉積操作。
在一些實施例中，預處理操作可包括對第一開口513及第二開口515施加一氫氣電漿。沉積操作可包括應用矽源電漿來沉積導電材料517層。在沉積操作過程中，可以選擇施加一偏壓。
在一些實施例中，在預處理操作與沉積操作期間，基底溫度可低於或大約500℃、低於或大約450℃，或低於或大約400℃。基底溫度可以用各種方式控制。例如，基底溫度可由正面的電漿來提高，並可由背面的氦氣流冷卻。
在一些實施例中，氫氣電漿可以使用氫氣源來產生。氫源可以是，例如，氫氣、氨氣或肼。在一些實施例中，矽源電漿可使用矽源產生。矽源可以是，例如，矽烷、二矽烷或其他高階矽烷。
在一些實施例中，氫源及/或矽源可以與有助於穩定高密度電漿的惰性氣體相結合。惰性氣體可以包括氬氣、氖氣及/或氦氣。
在一些實施例中，為了將摻雜物納入導電材料517層，在沉積操作中也可以包括摻雜物的來源。高密度電漿的性質允許摻雜物更緊密地結合在導電材料517層中，這就避免了對單獨的熱摻雜物啟動步驟的要求。舉例來說，含硼前趨物(如三乙基硼烷、三甲基硼烷、硼烷、二硼烷或高階硼烷)可被用作摻雜物的來源，以便將活化的硼摻雜中心置於導電材料517層中。另一個例子，含磷前趨物(例如，磷化氫)可做為摻雜物的來源，以便在導電材料517層中設置活化的磷摻雜中心。
參照圖5，可以執行一平坦化製程，例如化學機械研磨，直到曝露第一介電層113的頂面113TS，以去除多餘的材料，並為後續製程步驟提供一個實質平坦的表面。在平坦化製程之後，第一開口513中的剩餘導電材料517被稱為第一接觸210，第二開口515中的剩餘導電材料 517被稱為第二接觸220。
參照圖5，第一接觸210可以包括從第一介電層113的頂面113TS朝向基底111向內形成的第一凹槽210R。第一凹槽210R可以具有瓶狀的剖視輪廓。第一凹槽210R的側壁之間的水平距離H1可以沿Z方向變化。舉例來說，最初，第一凹槽210R的側壁之間的水平距離H1可以減少，直到垂直層面VL1，然後逐漸增加，直到第一凹槽210R的底部210B(例如，垂直層面VL2)。另一個例子，第一凹槽210R的側壁之間的水平距離H1可以在到達第一凹槽210R的底部210B之前轉向減少。
在一些實施例中，垂直層面VL1位於第一接觸面210的高度HT1的大約50%到大約90%之間。第一接觸210的高度HT1的100%被定義在第一接觸210的頂面210TS，第一接觸210的高度HT1的0%被定義在第一接觸210的底面210BS。
在一些實施例中，第一凹槽210R的側壁之間的水平距離H1在第一接觸210的頂面210TS處與在垂直層面VL2處可以實質相同。在一些實施例中，第一凹槽210R的側壁之間的水平距離H1在第一接觸210的頂面210TS處與在垂直層面VL2處可以不同。例如，第一凹槽210R的側壁之間的水平距離H1在第一接觸210的頂面210TS處可以小於在垂直層面VL2處。另一個例子，第一凹槽210R的側壁之間的水平距離H1在第一接觸210的頂面210TS處可以大於在垂直層面VL2處。
參照圖5，不同的說法，第一接觸210的厚度可以沿Z方向變化。第一接觸210的厚度T1由第一介電層113與第一凹槽210R的相鄰側壁之間的水平距離定義。舉例來說，最初，第一接觸210的厚度T1可以增加到垂直層面VL1，然後逐漸減少，直到第一凹槽210R的底部210B(例 如，垂直層面VL2)。另一個例子，第一接觸210的厚度T1可以在到達第一凹槽210R的底部210B之前轉向增加。
參照圖5，第二接觸220可以包括第二凹槽220R。由於第二開口515的寬度與第一開口513的寬度相比很小。第二開口515可以完全被第二接觸220填充，因此第二凹槽220R可以比第一凹槽210R小。在一些實施例中，第二凹槽220R可指第二接觸220的接縫(或裂縫)。在一些實施例中，第二凹槽220R的寬度W3可以小於第一凹槽210R的側壁之間在第一接觸210的頂面210TS處的水平距離H1。在一些實施例中，第二凹槽220R的底部220B可以位於第一接觸210的底部210B的垂直層面VL2與垂直層面VL1之間的垂直層面VL3。在一些實施例中，第二凹槽220R的底部220B可以位於高於垂直層面VL1的垂直層面VL3。
參照圖5，在一些實施例中，第一接觸210的寬度W1可以大於第一接觸210的厚度T1的兩倍。在一些實施例中，第二接觸220的寬度W2可以大於或實質等於第二接觸220厚度T2的兩倍。第二接觸220的厚度T2由第一介電層113與第二凹槽220R的相鄰側壁之間的水平距離定義。
參照圖1及圖6，在步驟S15，第一輔助特徵310可形成在第一接觸210上，第二輔助特徵320可形成在第二接觸220上。
參照圖6，第一輔助特徵310及第二輔助特徵320可以選擇性地沉積在第一介電層113上的第一接觸210及第二接觸220上。在一些實施例中，第一輔助特徵310與第二輔助特徵320可包含，例如，鍺。在一些實施例中，第一輔助特徵310與第二輔助特徵320可以包括鍺的原子百分比大於或等於50%。在這方面，第一輔助特徵310及第二輔助特徵320可被描述為"富鍺層"。在一些實施例中，第一輔助特徵310與第二輔助特徵 320中鍺的原子百分比可以大於或等於60%、大於或等於70%、大於或等於80%、大於或等於90%、大於或等於95%、大於或等於98%、大於或等於99%或大於或等於99.5%。換言之，在一些實施例中，第一輔助特徵310與第二輔助特徵320基本上由鍺組成。在一些實施例中，第一輔助特徵310與第二輔助特徵320可以包括矽與鍺。換言之，在一些實施例中，第一輔助特徵310與第二輔助特徵320可以包括矽鍺。
在一些實施例中，第一輔助特徵310及第二輔助特徵320的製作技術可以包含一沉積製程。在一些實施例中，沉積製程可包括一反應性氣體，該氣體包括一鍺前趨物及/或氫氣。在一些實施例中，鍺前趨物可基本上由鍺組成。在一些實施例中，鍺前趨物可包括鍺、二鍺、異丁基鍺、氯鍺或二氯鍺中的一種或多種。在一些實施例中，氫氣可做為鍺前趨物的載體或稀釋劑。在一些實施例中，反應性氣體可基本上由鍺及氫氣組成。在一些實施例中，反應性氣體中鍺的摩爾百分比可在大約1%到大約50%之間、大約2%到大約30%之間，或大約5%到大約20%之間。
另外，在一些實施例中，反應性氣體可更包括含矽前趨物。在一些實施例中，含矽前趨物可包括矽烷、聚矽烷或鹵代矽烷中的一種或多種。在這方面，"聚矽烷"是具有通式SinH2n+2的物種，其中n是2至6。此外，"鹵代矽烷"是具有通式SiaXbH2a+2-b的物種，其中X是鹵素，a是1至6，b是1至2a+2。在一些實施例中，含矽前趨物包括SiH4、Si2H6、Si3H8、Si4H10、SiCl4或SiH2Cl2中的一種或多種。
在一些實施例中，要沉積的中間半導體元件的溫度可以在沉積製程中保持。該溫度可被稱為基底溫度。在一些實施例中，基底溫度可在大約300℃到大約800℃之間、大約400℃到大約800℃之間、大約 500℃到大約800℃之間、大約250℃到大約600℃之間、大約400℃到大約600℃之間，或大約500℃到大約600℃之間。在一些實施例中，基底溫度可以是大約540℃。
在一些實施例中，用於沉積第一輔助特徵310及第二輔助特徵320的製程腔的壓力可以在沉積製程中保持。在一些實施例中，壓力保持在大約1托到大約300托之間、大約10托到大約300托之間、大約50托到大約300托之間、大約100托到300托之間、大約200托到大約300托之間，或大約1托到大約20托之間。在一些實施例中，壓力可保持在大約13托。
在一些實施例中，沉積的選擇性可以大於或等於5、大於或等於10、大於或等於20、大於或等於30，或大於或等於50。在一些實施例中，在觀察到第一介電層113上的沉積之前，第一輔助特徵310及第二輔助特徵320可以在第一接觸210及第二接觸220上沉積到一厚度。
應該注意的是，在本揭露的描述中，術語"選擇性地在第一特徵上沉積一層，超過在第二特徵上沉積一層"等，是指在第一特徵上沉積一第一量的層，在第二特徵上沉積一第二量的層，其中第一量的層大於第二量的層，或者不在第二特徵上沉積任何層。沉積製程的選擇性可以表示為生長率的倍數。例如，如果一表面的沉積速度是另一表面的二十五倍，那麼該製程將被描述為具有25：1的選擇性，或者簡單地說就是25。在這方面，更高的比率表示更具選擇性的沉積製程。
在這方面使用的術語"超過"並不意旨一個特徵在另一個特徵之上的物理方向，而是指化學反應的熱力學或動力學特性與一個特徵相對於另一個特徵的關係。例如，選擇性地將鍺層沉積在矽表面上，超過在 介電質表面上，意旨鍺層沉積在矽表面上，而介電質表面上的鍺層較少或沒有沉積；或者相對於介電質表面上的鍺層的形成，矽表面上的鍺層在熱力學上或動力學上是有利的。
參照圖6，第一輔助特徵310可以完全填充第一凹槽210R，並且可以形成在第一接觸210的頂面210TS上。詳細地說，第一輔助特徵310可以包括底層部分311及封蓋部分313。底層部分311可以形成以完全填充第一凹槽210R。底部311的形狀由第一凹槽210R決定。換言之，底層部分311可以具有瓶狀的剖視輪廓。舉例來說，最初，底層部分311的寬度可以減少，直到垂直層面VL1，然後逐漸增加，直到底層部分311的底部210B(例如，垂直層面VL2)。在一些實施例中，底層部分311的寬度可以在到達底層部分311的底部210B之前轉為減少。
在一些實施例中，底層部分311在第一接觸210的頂面210TS的寬度(也被稱為底層部分311的寬度W4)與在垂直層面VL2的寬度(也被稱為底層部分311的寬度W5)可以實質相同。在一些實施例中，底層部分311的寬度W4(在第一接觸210的頂面210TS處)與底層部分311的寬度W5(在垂直層面VL2處)可以不同。例如，底層部分311的寬度W4可以小於底層部分311的寬度W5。另一個例子，底層部分311的寬度W4可以大於底層部分311的寬度W5。在一些實施例中，底層部分311在垂直層面VL1的寬度(也稱為底層部分311的寬度W6)可以小於底層部分311的寬度W5。
在一些實施例中，第一接觸210的底面210BS的寬度W7與底面部分311的寬度W5之間的差值可以小於第一接觸210的厚度T1的2倍。應該注意的是，在本實施例中，第一接觸210的底面210BS的寬度W7 與第一接觸210的寬度W1(頂面210TS)可以實質相同。換言之，第一接觸210的側壁210S可以是實質垂直。應該注意的是，在本揭露內容的描述中，如果存在一個垂直平面，而該表面與該平面的偏差不超過該表面的均方根粗糙度的三倍，那麼該表面就是"實質垂直"。
參照圖6，封蓋部分313可以形成在第一接觸210的頂面210TS與底面部分311上。在一些實施例中，封蓋部分313的寬度可以與第一接觸面210的寬度W1相同。在一些實施例中，封蓋部分313的寬度可以略大於第一接觸面210的寬度W1。
參照圖6，第二輔助特徵320可以形成在第二接觸220上。第二輔助特徵320的一部分可以向下延伸到第二凹槽220R。換言之，第二輔助特徵320的底面320BS可以位於比第一接觸210的頂面210TS(即，第一介電層113的頂面113TS)低的垂直層面VL4。第二凹槽220R可由第二輔助特徵320密封。由第二輔助特徵320與第二接觸220包圍的空間可稱為氣隙420。
在一些實施例中，第二輔助特徵320的寬度可以與第二接觸220的寬度W2相同。在一些實施例中，第二輔助特徵320的寬度可以略大於第二輔助特徵320的寬度W2。
參照圖6，封蓋部分313的厚度T3與第二輔助特徵320的厚度T4可以實質相同。第二輔助特徵320的厚度T4可以定義為從第二接觸220的頂面220TS到第二輔助特徵320的頂面320TS的垂直距離。
透過採用第一輔助特徵310第二輔助特徵320，第一接觸210及第二接觸220的接觸電阻可被降低。因此，半導體元件1A的性能可以得到改善。
圖7至圖13為剖示圖，例示本揭露一些實施例之半導體元件1B、1C、1D、1E、1F、1G以及1H。
參照圖7，半導體元件1B可以具有與圖6所示類似的結構。圖7中與圖6中相同或相似的元素已被標記為類似的參考符號，重複的描述已被省略。在半導體元件1B中，第二輔助特徵320的厚度T4可以大於第一輔助特徵310的封蓋部分313的厚度T3。
參照圖8，半導體元件1C可以具有與圖6所示類似的結構。圖8中與圖6中相同或相似的元素已被標記為類似的參考符號，重複的描述已被省略。在半導體元件1C中，第一接觸210的側壁210S及第二接觸220的側壁220S可以是錐形的。在一些實施例中，第一接觸210的頂面210TS的寬度W1可以大於第一接觸210的底面210BS的寬度W7。在一些實施例中，第二接觸220的頂面220TS的寬度W2可以大於第二接觸220的底面220BS的寬度W8。
參照圖9，半導體元件1D可以具有與圖6所示類似的結構。圖9中與圖6中相同或相似的元素已被標記為類似的參考符號，重複的描述已被省略。在半導體元件1D中，第一輔助特徵310的底層部分311可以不完全填充第一凹槽210R。由底層部分311與第一接觸210圍成的空間可稱為氣隙410。
參照圖10，半導體元件1E可以具有與圖6中所示類似的結構。圖10中與圖6中相同或相似的元素已被標記為類似的參考符號，重複的描述已被省略。半導體元件1E可以包括複數個雜質區115及字元線結構120。
參照圖10，複數個雜質區115可以設置於基底111中，並彼 此分開。第一接觸210與第二接觸220可以分別並對應地設置於複數個雜質區115上。
複數個雜質區115可以摻入p型摻雜物或n型摻雜物。p型摻雜物可以造成價電子的不足。在含矽的基底中，p型摻雜物的範例可以包括但不限於硼、鋁、鎵或銦。n型摻雜物可向本徵(intrinsic)半導體提供自由電子。在含矽的基底中，n型摻雜物的範例可以包括但不限於銻、砷及磷。在一些實施例中，複數個雜質區115的摻雜物濃度可在大約1E19原子/cm^3到大約1E21原子/cm^3之間。
參照圖10，字元線結構120可以設置於基底111與複數個雜質區115之間。字元線結構120可以包括字元線介電層121、字元線導電層123，及字元線封蓋層125。
參照圖10，字元線介電層121可以向內設置於基底111中。字元線介電層121可以具有U形的剖視輪廓。在一些實施例中，字元線介電層121可以包括一高k材料、氧化物、氮化物、氮氧化物或其組合。在一些實施例中，高k材料可包括含鉿材料。含鉿材料可以是，例如，氧化鉿、氧化鉿矽、氮氧鉿矽，或其組合。在一些實施例中，高k材料可以是，例如，氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氮氧鋯矽、氧化鋁或其組合。
參照圖10，字元線導電層123可以設置於字元線介電層121上。字元線導電層123的頂面可以位於比基底111的頂面111TS低的垂直層面VL4。在一些實施例中，字元線導電層123可以包含，例如，摻雜多晶矽、摻雜多晶鍺、摻雜多晶矽鍺、鎢、鈷、鋯、鉭、鈦、鋁、釕、銅、金屬碳化物(例如、碳化鉭、碳化鈦、碳化鉭鎂)、金屬氮化物(如氮化鈦)、 過渡金屬鋁化物，或其組合。
參照圖10，字元線封蓋層125可以設置於字元線導電層123上。字元線封蓋層125的頂面125TS與基底111的頂面111TS可以實質共面。在一些實施例中，字元線封蓋層125可以包含，例如，氧化矽、氮化矽、氮氧化矽、氮化矽氧化物或其他適用的介電材料。
參照圖11，半導體元件1F可以具有與圖6中所示類似的結構。圖11中與圖6中相同或相似的元素已被標記為類似的參考符號，重複的描述已被省略。在半導體元件1F中，第二接觸220可以完全填充第二開口515。亦即，在第二接觸220中不存在凹陷、氣隙、接縫或裂縫。
參照圖12，半導體元件1G可以具有與圖7中所示類似的結構。圖12中與圖7中相同或相似的元素已被標記為類似的參考符號，重複的描述已被省略。在半導體元件1G中，第二接觸220可以完全填充第二開口515。亦即，在第二接觸220中不存在凹陷、氣隙、接縫或裂縫。
參照圖13，半導體元件1H可以具有與圖9中所示相似的結構。圖13中與圖9中相同或相似的元素已被標記為類似的參考符號，重複的描述已被省略。在半導體元件1H中，第二接觸220可以完全填充第二開口515。亦即，在第二接觸220中不存在凹陷、氣隙、接縫或裂縫。
本揭露的一個方面提供一種半導體元件，包括一基底；設置於該基底上的一第一接觸；一第一輔助特徵包括：設置於該第一接觸中的一底層部分，以及設置於該底層部分上與該第一接觸的一頂面上的一封蓋部分；設置於該基底上並與該第一接觸分開的一第二接觸；以及設置於該第二接觸上的一第二輔助特徵。該第一輔助特徵與該第二輔助特徵包括鍺或矽鍺。
本揭露的另一個方面提供一種半導體元件，包括一基底；設置於該基底中並彼此分開的複數個雜質區；設置於該複數個雜質區之間並設置於該基底中的一字元線結構；分別並對應地設置於該複數個雜質區上的一第一接觸及一第二接觸；以及一第一輔助特徵包括：設置於該第一接觸中的一底層部分，以及設置於該底層部分上與該第一接觸的一頂面上的一封蓋部分。該第一輔助特徵與該第二輔助特徵包括鍺或矽鍺。
本揭露內容的另一個方面提供一種半導體元件的製備方法，包括提供一基底；在該基底上形成一第一介電層；沿該第一介電層形成一第一開口以及一第二開口；形成一層導電材料以部分填充該第一開口、填充該第二開口，並覆蓋該第一介電層的一頂面；執行一平坦化製程，直到曝露該第一介電層的該頂面，將該層導電材料變成該第一開口中的一第一接觸及該第二開口中的一第二接觸；以及在該第一接觸上形成一第一輔助特徵，在該第二接觸上形成一第二輔助特徵。該第一輔助特徵與該第二輔助特徵包括鍺或矽鍺。
由於本揭露的半導體元件的設計，第一接觸210與第二接觸220的接觸電阻可以透過採用第一輔助特徵310及第二輔助特徵320而減少。因此，半導體元件1A的性能可以得到改善。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所界定之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多過程，並且以其他過程或其組合替代上述的許多過程。
再者，本申請案的範圍並不受限於說明書中所述之過程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技 術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之過程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等過程、機械、製造、物質組成物、手段、方法、或步驟係包括於本申請案之申請專利範圍內。
1A:半導體元件
111:基底
111TS:頂面
113:第一介電層
113TS:頂面
210:第一接觸
210B:底部
210BS:底面
210R:第一凹槽
210S:側壁
210TS:頂面
220:第二接觸
220B:底部
220R:第二凹槽
220TS:頂面
310:第一輔助特徵
311:底層部分
313:封蓋部分
320:第二輔助特徵
320RS:底面
320TS:頂面
420:氣隙
513:第一開口
515:第二開口
T1:厚度
T3:厚度
T4:厚度
VL1:垂直層面
VL2:垂直層面
W1:寬度
W2:寬度
W3:寬度
W4:寬度
W5:寬度
W6:寬度
W7:寬度
Z:方向

Claims (20)

  1. 一半導體元件，包括：一基底；一第一接觸，設置於該基底上；一第一輔助特徵，包括：一底層部分，設置於該第一接觸中；以及一封蓋部分，設置於該底層部分上與該第一接觸的一頂面上；一第二接觸，設置於該基底上並與該第一接觸分開；以及一第二輔助特徵，設置於該第二接觸上；其中該第一輔助特徵與該第二輔助特徵包括鍺或矽鍺。
  2. 如請求項1所述之半導體元件，其中該第一接觸的一厚度沿垂直於該基底的一頂面的一方向變化。
  3. 如請求項2所述之半導體元件，其中該第一接觸的一寬度大於該第二接觸的一寬度。
  4. 如請求項3所述之半導體元件，其中該第一接觸的該寬度大於該第一接觸的該厚度的2倍。
  5. 如請求項4所述之半導體元件，更包括向內設置於該第二接觸中的一第二凹槽；其中該第二接觸的該寬度大於該第二接觸的一厚度的2倍。
  6. 如請求項5所述之半導體元件，更包括設置於該基底上的一第一介電層；其中該第一接觸與該第二接觸設置於該第一介電層中，並且該第一接觸與該第二接觸包括矽及/或鍺，實質上沒有氧與氮。
  7. 如請求項6所述之半導體元件，其中在該第一接觸的該頂面處的該底層部分的一寬度大於在該底層部分的一底部處的該底層部分的一寬度。
  8. 如請求項7所述之半導體元件，其中在該底層部分的該底部處的該底層部分的該寬度大於在該底層部分的該底部上面的一第一垂直層面處的該底層部分的一寬度。
  9. 如請求項8所述之半導體元件，其中該第一接觸的一底面的一寬度與在該底層部分的該底部處的該底層部分的該寬度之間的差值小於該第一接觸的該厚度的2倍。
  10. 如請求項9所述之半導體元件，其中該第一接觸的該寬度大於60奈米，該第二接觸的該寬度小於20奈米。
  11. 如請求項9所述之半導體元件，其中該封蓋部分的一厚度與該第二輔助特徵的一厚度實質相同。
  12. 如請求項9所述之半導體元件，其中該封蓋部分的一厚度與該第二輔 助特徵的一厚度不同。
  13. 一種半導體元件，包括：一基底；複數個雜質區，設置於該基底中，並彼此分開；一字元線結構，設置於該複數個雜質區之間，並設置於該基底中；一第一接觸及一第二接觸，分別並對應地設置於該複數個雜質區上；以及一第一輔助特徵，包括：一底層部分，設置於該第一接觸中；以及一封蓋部分，設置於該底層部分上與該第一接觸的一頂面上；其中該第一輔助特徵包括鍺或矽鍺。
  14. 如請求項13所述之半導體元件，其中該第一接觸的一厚度沿垂直於該基底的一頂面的一方向變化。
  15. 如請求項14所述之半導體元件，其中該第一接觸的一寬度大於該第二接觸的一寬度。
  16. 如請求項13所述之半導體元件，其中該第一接觸的該寬度大於該第一接觸的該厚度的2倍。
  17. 如請求項16所述之半導體元件，其中該第一接觸的該寬度大於60奈米，而該第二接觸的該寬度小於20奈米。
  18. 一種半導體元件的製備方法，包括：提供一基底；在該基底上形成一第一介電層；沿該第一介電層形成一第一開口以及一第二開口；形成一層導電材料，以部分填充該第一開口、填充該第二開口，並覆蓋該第一介電層的一頂面；執行一平坦化製程，直到曝露該第一介電層的該頂面，將該層導電材料變成該第一開口中的一第一接觸及該第二開口中的一第二接觸；以及在該第一接觸上形成一第一輔助特徵，在該第二接觸上形成一第二輔助特徵；其中該第一輔助特徵與該第二輔助特徵包括鍺或矽鍺。
  19. 如請求項18所述之半導體元件的製備方法，其中該第一接觸與該第二接觸包括矽及/或鍺，實質上沒有氧與氮。
  20. 如請求項18所述之半導體元件的製備方法，其中該導電材料包括多晶矽、多晶鍺或多晶矽鍺。
TW112114119A 2022-11-01 2023-04-14 具有輔助特徵的半導體元件及其製備方法 TWI833631B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/978,336 US20240147703A1 (en) 2022-11-01 2022-11-01 Semiconductor device with assistance features and method for fabricating the same
US17/978,336 2022-11-01

Publications (2)

Publication Number Publication Date
TWI833631B true TWI833631B (zh) 2024-02-21
TW202420565A TW202420565A (zh) 2024-05-16

Family

ID=90825046

Family Applications (2)

Application Number Title Priority Date Filing Date
TW112114119A TWI833631B (zh) 2022-11-01 2023-04-14 具有輔助特徵的半導體元件及其製備方法
TW112148507A TWI841514B (zh) 2022-11-01 2023-04-14 具有輔助特徵的半導體元件的製備方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW112148507A TWI841514B (zh) 2022-11-01 2023-04-14 具有輔助特徵的半導體元件的製備方法

Country Status (3)

Country Link
US (2) US20240147703A1 (zh)
CN (2) CN117995762A (zh)
TW (2) TWI833631B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120068273A1 (en) * 2006-12-29 2012-03-22 Fischer Kevin J Stressed barrier plug slot contact structure for transistor performance enhancement
TW201621981A (zh) * 2014-09-04 2016-06-16 台灣積體電路製造股份有限公司 半導體元件及形成半導體元件之方法
US20170077031A1 (en) * 2015-09-16 2017-03-16 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US20180286810A1 (en) * 2017-04-03 2018-10-04 Samsung Electronics Co., Ltd. Semiconductor device
TW202044546A (zh) * 2019-05-24 2020-12-01 南亞科技股份有限公司 在導電插塞上具有導電頂蓋層之半導體元件及其製備方法
TW202230477A (zh) * 2021-01-22 2022-08-01 台灣積體電路製造股份有限公司 形成電晶體及接觸插塞的方法及積體電路結構
TW202230623A (zh) * 2020-08-14 2022-08-01 台灣積體電路製造股份有限公司 接點插塞

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120068273A1 (en) * 2006-12-29 2012-03-22 Fischer Kevin J Stressed barrier plug slot contact structure for transistor performance enhancement
TW201621981A (zh) * 2014-09-04 2016-06-16 台灣積體電路製造股份有限公司 半導體元件及形成半導體元件之方法
US20170077031A1 (en) * 2015-09-16 2017-03-16 United Microelectronics Corp. Semiconductor device and manufacturing method thereof
US20180286810A1 (en) * 2017-04-03 2018-10-04 Samsung Electronics Co., Ltd. Semiconductor device
TW202044546A (zh) * 2019-05-24 2020-12-01 南亞科技股份有限公司 在導電插塞上具有導電頂蓋層之半導體元件及其製備方法
TW202230623A (zh) * 2020-08-14 2022-08-01 台灣積體電路製造股份有限公司 接點插塞
TW202230477A (zh) * 2021-01-22 2022-08-01 台灣積體電路製造股份有限公司 形成電晶體及接觸插塞的方法及積體電路結構

Also Published As

Publication number Publication date
US20240147703A1 (en) 2024-05-02
TW202420568A (zh) 2024-05-16
TWI841514B (zh) 2024-05-01
TW202420565A (zh) 2024-05-16
US20240147704A1 (en) 2024-05-02
CN117995752A (zh) 2024-05-07
CN117995762A (zh) 2024-05-07

Similar Documents

Publication Publication Date Title
KR102345466B1 (ko) Mol(middle of the line) 애플리케이션들을 위한 유기 금속 텅스텐을 형성하기 위한 방법들
TW201926558A (zh) 半導體裝置的形成方法
TWI719168B (zh) 以原子層沉積形成鎢層的方法及半導體裝置與其形成方法
TWI833631B (zh) 具有輔助特徵的半導體元件及其製備方法
TWI779684B (zh) 具有傾斜隔離層之半導體元件及其製備方法
US20230109868A1 (en) Semiconductor device with plug structure
TWI825458B (zh) 具有共享電極之電容器的半導體元件及其製備方法
CN114512454A (zh) 半导体元件及其制备方法
TWI817338B (zh) 具有氣隙的半導體元件的製備方法
TWI798857B (zh) 具有錐形輪廓接觸點的半導體元件及其製備方法
TWI810136B (zh) 具有輔助帽的半導體元件
TWI799040B (zh) 具有不同尺寸之接觸點的半導體元件及其製備方法
TWI847928B (zh) 具有支撐層的半導體元件
TWI847612B (zh) 具有支撐層的半導體元件
US20240178287A1 (en) Semiconductor device with energy-removable layer and method for fabricating the same
US11424187B2 (en) Semiconductor device with porous insulating layers and method for fabricating the same
US20230105066A1 (en) Semiconductor device with uneven electrode surface and method for fabricating the same
US20230111315A1 (en) Method for fabricating semiconductor device with plug structure
TW202412265A (zh) 具有支撐層的半導體元件及其製造方法
TW202422820A (zh) 具有能量可移除層的半導體元件
TW202343575A (zh) 具有襯層結構之半導體元件的製備方法
TW202410303A (zh) 具有淺插塞的半導體元件及其製備方法
TW202407878A (zh) 具有含釩間隔物的半導體元件及其製造方法
TW202410410A (zh) 具有輔助層的半導體元件的製備方法