CN1542958A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1542958A
CN1542958A CNA2004100024248A CN200410002424A CN1542958A CN 1542958 A CN1542958 A CN 1542958A CN A2004100024248 A CNA2004100024248 A CN A2004100024248A CN 200410002424 A CN200410002424 A CN 200410002424A CN 1542958 A CN1542958 A CN 1542958A
Authority
CN
China
Prior art keywords
layer
sioch
tantalum
titanium
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100024248A
Other languages
English (en)
Other versions
CN100355068C (zh
Inventor
大音光市
达矢
宇佐美达矢
之
森田升
司
大西贞之
平
有田幸司
洋一
北尾良平
佐佐木洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1542958A publication Critical patent/CN1542958A/zh
Application granted granted Critical
Publication of CN100355068C publication Critical patent/CN100355068C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件具有半导体基底和设置在其上的多层布线排列。多层布线排列包括至少一个其中形成有金属布线图案(38、40、54、56、70、72、92、94、114、116)的绝缘层结构。绝缘层结构包括第一SiOCH层(28、46、60、82、102)、在第一SiOCH层上形成的第二SiOCH层(30、48、62、84、104)、和在第二SiOCH层上形成的二氧化硅(SiO2)层(32、50、64、86、106)。第二SiOCH层以具有低于第一SiOCH层的碳(C)密度、低于第一SiOCH层的氢(H)密度、高于第一SiOCH层的氧(O)密度为特征。

Description

半导体器件及其制造方法
技术领域
本发明涉及具有通过使用波纹(damascene)工艺制造的多层布线排列的半导体器件，以及制造这种半导体器件的生产方法。
背景技术
在生产多个半导体器件的典型工艺中，例如，制备硅晶片，通过在硅晶片中形成格子状的精细沟槽(即划线)将硅晶片表面切成多个半导体芯片区域。接着，用各种众所周知的方法处理硅晶片，以便每个半导体芯片区被加工成半导体器件，绝缘层形成为在硅晶片中生产的半导体器件上的底层。在相应于每个半导体器件的绝缘底层的区域中形成多个金属塞，同时金属塞电连接到相应的半导体器件。
随后，使用各种工艺，例如，化学沉积(CVD)工艺、光刻工艺、蚀刻工艺、溅射工艺、及电镀工艺等，在硅晶片的绝缘底层上形成多层布线排列。多层布线排列包括形成在硅晶片的绝缘底层上并具有形成在其中的多个金属布线图案的最下绝缘层结构，具有形成在其中的多个金属布线图案的最上绝缘层结构，和至少一个设置在最下和最上绝缘层结构之间并具有多个金属布线图案的中间绝缘层结构或绝缘夹层结构。传统上，最下和最上绝缘层结构的每个都通过CVD工艺形成为二氧化硅层，且绝缘夹层结构也通过CVD工艺形成为二氧化硅层。
包含在最下绝缘层结构中的每个金属布线图案电连接到为相应半导体器件设置的金属塞。同样，包含在绝缘夹层结构中的每个金属布线图案通过在绝缘夹层结构中形成的转接塞的媒介电连接到最下绝缘层结构的相应金属布线图案。而且，包含在最上绝缘层结构中的每个金属布线图案通过在最上绝缘层结构中形成的转接塞的媒介电连接到绝缘夹层结构的相应金属布线图案。
随着半导体器件小型化的新发展，包含在每个金属布线图案中的信号传输路径变得越来越窄。当然，信号传输路径越窄，信号传输路径的阻值就越大，从而导致信号传输路径中的信号传输延迟。传统上，虽然金属布线图案由铝制成，但由于铜比铝的电阻率小，所以近来的趋势是将铜用于金属布线图案，由此可方便金属布线图案的信号传输路径中的信号传输。
同样，随着半导体器件的小型化，包含在每个金属布线图案中的信号传输路径变得彼此靠近，从而由于二氧化硅层在其间用作电介质，故在相邻信号传输路径之间产生寄生电容。当然，寄生电容的产生导致信号传输路径中的信号传输延迟。简言之，半导体器件的小型化已经发展到不能忽略二氧化硅层的介电常数的量级的程度。
因此，在半导体器件的生产中，已经提出，用由介电常数低于二氧化硅的低介电常数(low-k)材料组成的绝缘层代替二氧化硅绝缘层，从而抑制寄生电容的产生。需要注意的是，典型的是将SiOCH用于低介电常数材料。
通常，由于难以通过使用干蚀刻工艺精密地处理铜层从而产生铜布线图案，例如在JP-A-2002-026121和JP-A-2003-017561中所披露的，波纹工艺被用于精密铜布线图案的产生中。
在上述使用波纹工艺进行多层布线排列的生产中，SiOCH绝缘层暴露于氧化空气中，从而由于SiOCH绝缘层呈现低于二氧化硅绝缘层的抗氧化性，所以难以用SiOCH绝缘层完全代替二氧化硅绝缘层。即，SiOCH绝缘层由于包含在其中的碳成分(C)易于被氧化。
因此，在波纹工艺中，在形成SiOCH绝缘层后，薄二氧化硅绝缘层进一步形成为SiOCH绝缘层之上的保护层。然而，由于在SiOCH绝缘层的面间表面上存在Si-CH3键，在SiOCH绝缘层和薄二氧化硅绝缘层之间的界面中粘附强度相对较低，从而这两个层易于彼此分离。而且，当SiOCH绝缘层和二氧化硅绝缘层通过等离子体化学气相沉积(CVD)工艺形成时，在SiOCH绝缘层中产生拉伸应力，而在二氧化硅绝缘层中产生压缩应力。这样，这两个层进一步易于彼此分离。
为了改善SiOCH绝缘层的抗氧化性与SiOCH绝缘层和薄二氧化硅绝缘层之间的界面中的粘附性能，已经提出，使用含氧(O)等离子气体进对SiOCH绝缘层的表面进行等离子体处理，从而在薄二氧化硅绝缘层形成之前改进和修改SiOCH绝缘层的表面，如上述JP-A-2002-026121中所披露的。然而，由于这种等离子体处理难以仅改进和修改SiOCH绝缘层的表面部分，这种等离子体处理不能令人满意。即，当SiOCH绝缘层用含氧(O)等离子气体处理时，由于SiOCH绝缘层的抗氧化性较差，其可被完全改进和修改。换句话说，控制等离子体处理以便仅改进和修改SiOCH绝缘层的表面部分是非常困难的。
另一方面，上述JP-A-2003-017561披露了使用还原气体改进和修改SiOCH绝缘层的表面部分的等离子体处理。当诸如N2气、NH3气等含氮(N)气体用作还原气体时，SiOCH绝缘层被氮化，从而导致SiOCH绝缘层的介电常数增大。
同样，当氢气(H2)用作还原气体时，可能增加SiOCH绝缘层中的表面部分中期望的Si-H键。尽管如此，由于Si-H键是受热不稳定的，氢原子(H)仍然易于在后处理中从Si-H键分开。而且，由于氢原子(H)可易于扩散在SiOCH绝缘层中，很难仅改进和修改SiOCH绝缘层的表面部分。此外，由于甲基(CH3-)从SiOCH绝缘层改进并修改的表面部分减少，其呈现高吸湿性特征。当然，SiOCH绝缘层改进并修改的表面部分包含水分是不理想的。
发明内容
因此，本发明的目的是提供一种半导体器件，其具有多层布线排列，所述多层布线排列至少包括覆盖有薄二氧化硅层的SiOCH绝缘层，其中可能显著地提高SiOCH绝缘层和薄二氧化硅绝缘层之间的界面中的粘附强度。
本发明的另一目的是提供一种用于可靠并稳定地制造这种半导体器件的生产方法。
根据本发明的第一方面，提供了一种半导体器件，包括：半导体基底，和设置在半导体基底上的多层布线排列，所述多层布线排列包括至少一个具有形成在其中的金属布线构造的绝缘层结构。所述绝缘层结构包括第一SiOCH层，在第一SiOCH层上形成的第二SiOCH层，和在第二SiOCH层上形成的二氧化硅(SiO2)层，且第二SiOCH层以具有低于第一SiOCH层的碳(C)密度、低于第一SiOCH层的氢(H)密度、高于第一SiOCH层的氧(O)密度为特征。
优选地，第一SiOCH层的特征是碳(C)密度落在10原子％和20原子％的范围内、氧(O)密度落在20原子％和35原子％的范围内、氢(H)密度大于25原子％，第二SiOCH层的特征是碳(C)密度小于10原子％、氧(O)密度大于35原子％、氢(H)密度小于25原子％。
当所述绝缘层结构具有形成在其中的沟槽图案时，金属布线构造包括埋在沟槽图案中的金属布线图案。优选地，金属布线图案由铜(Cu)制成，阻挡(barrier)金属层形成在限定沟槽图案的壁面上，从而防止铜原子从铜布线图案扩散到绝缘层结构中。
当所述绝缘层结构具有形成在其中的至少一个孔时，金属布线构造包括埋在孔中的金属转接塞(via-plug)。优选地，金属转接塞由铜(Cu)制成，且阻挡金属层形成在限定孔的壁上，从而防止铜原子从铜转接塞扩散到绝缘层结构中。
当所述绝缘层结构具有形成在其中的沟槽图案(108)、和形成在沟槽图案底部中的至少一个孔时，所述金属布线构造包括埋在沟槽图案中的金属布线图案、埋在孔中的金属转接塞。优选地，金属布线图案和金属转接塞由铜(Cu)制成，阻挡金属层形成在限定沟槽图案和孔的壁面上，从而防止铜原子从铜布线图案扩散到绝缘层结构中。
所述阻挡金属层可具有单层结构，由从包括钛(Ti)、钛化合物、钽(Ta)、和钽化合物的组中选择的一种材料制成。所述钛化合物可以是氮化钛(TiN)或钛硅氮化物(TiSiN)，钽化合物可以是氮化钽或钽硅氮化物(TaSiN)。
并且，阻挡金属层可具有多层结构，由从包括钛(Ti)、钛化合物、钽(Ta)、和钽化合物的组中选择的一种以上的材料制成。所述钛化合物可以是氮化钛(TiN)或钛硅氮化物(TiSiN)，钽化合物可以是氮化钽或钽硅氮化物(TaSiN)。
优选地，所述绝缘层结构还包括阻挡绝缘层，在阻挡绝缘层上形成第一SiOCH层，当所述绝缘层结构在具有铜布线构造的另一绝缘层上形成时，所述阻挡绝缘层防止铜原子扩散到第一SiOCH层中。所述阻挡绝缘层可具有包括SiCNH层或SiCH层的单层结构。所述阻挡绝缘层也可具有包括SiCNH层或SiOCNH层的多层结构。而且，所述阻挡绝缘层也可具有包括SiCNH层和形成在其上的SiOCNH层的多层结构。此外，所述阻挡绝缘层可以是包括SiCNH层和形成在其上的SiCH层的多层结构。
优选地，铜布线图案包括从包括硅(Si)、铝(Al)、钨(W)、镁(Mg)、铍(Be)、锌(Zn)、铅(Pb)、镉(Cd)、金(Au)、汞(Hg)、铂(Pt)、锆(Zr)、钛(Ti)、锡(Sn)、镍(Ni)、和铁(Fe)的组中选择的至少一种防迁移物质。
根据本发明的第二方面，提供了一种制造半导体器件的方法，包括以下步骤：制备半导体基底，在其上设置了多层布线排列；及形成至少一个绝缘层结构，其具有金属布线构造，从而构造多层布线排列。绝缘层结构的形成包括以下步骤：形成第一SiOCH层；处理第一SiOCH层的表面部分，以便第一SiOCH层的表面部分被产生并限定为以碳(C)密度低于第一SiOCH层的碳(C)密度、氢(H)密度低于第一SiOCH层的氢(H)密度、氧(O)密度高于第一SiOCH层的氧(O)密度为特征的第二SiOCH层；在第二SiOCH层上形成二氧化硅(SiO2)层；及在第一和第二SiOCH层和二氧化硅(SiO2)层中形成金属布线构造。
第一SiOCH层的特征是碳(C)密度落在10原子％和20原子％的范围内、氧(O)密度落在20原子％和35原子％的范围内、氢(H)密度大于25原子％，第二SiOCH层的特征是碳(C)密度小于10原子％、氧(O)密度大于35原子％、氢(H)密度小于25原子％。
第一SiOCH层的表面部分的处理是通过利用等离子体处理和热氧化处理改进和修改表面部分执行的，所述等离子体处理是利用从其排除了氧气(O)、氢气(H)、氮气(N)的第一气体进行的，而所述热氧化处理是利用包含氧气(O)的第二气体进行的。第一气体可包括氦(He)气、惰性气体，例如氩(Ar)气等。第二气体可包括从包括氧(O2)气、臭氧(O3)气体、一氧化二氮(N2O)气体、一氧化氮(NO)气体、一氧化碳(CO)气体、和二氧化碳(CO2)气体的组中选择的至少一种气体。
优选地，第一SiOCH层的表面部分的处理和二氧化硅(SiO2)层的形成都在限定处理室的密闭容器中执行而不是将第一SiOCH层暴露于空气中。
附图说明
参看附图，根据下面的阐述，将更清楚地理解上述目的和其它目的，
其中：
图1是示意性原理图，示出了用于制造根据本发明的半导体器件的并联式等离子体化学气相沉积装置；
图2A是在半导体基底上形成的绝缘底层的部分横截面图，示出了用于制造根据本发明的半导体器件的生产方法的第一实施例的第一典型步骤；
图2B是部分横截面图，与图2A相似，示出了用于制造根据本发明的半导体器件的生产方法的第一实施例的第二典型步骤；
图2C是部分横截面图，与图2B相似，示出了根据本发明的生产工艺的第一实施例的第三典型步骤；
图2D是部分横截面图，与图2C相似，示出了根据本发明的生产工艺的第一实施例的第四典型步骤；
图2E是部分横截面图，与图2D相似，示出了根据本发明的生产工艺的第一实施例的第五典型步骤；
图2F是部分横截面图，与图2E相似，示出了根据本发明的生产工艺的第一实施例的第六典型步骤；
图2G是部分横截面图，与图2F相似，示出了根据本发明的生产工艺的第一实施例的第七典型步骤；
图2H是部分横截面图，与图2G相似，示出了根据本发明的生产工艺的第一实施例的第八典型步骤；
图2I是部分横截面图，与图2H相似，示出了根据本发明的生产工艺的第一实施例的第九典型步骤；
图2J是部分横截面图，与图2I相似，示出了根据本发明的生产工艺的第一实施例的第十典型步骤；
图2K是部分横截面图，与图2J相似，示出了根据本发明的生产工艺的第一实施例的第十一典型步骤；
图2L是部分横截面图，与图2K相似，示出了根据本发明的生产工艺的第一实施例的第十二典型步骤；
图3A示出了根据本发明经受传统等离子体处理和He-等离子体处理的SiOCH层的收缩程度的曲线图；
图3B示出了根据本发明经受传统的等离子体处理和He-等离子体处理的SiOCH层的反射率的曲线图；
图3C示出了根据本发明经受传统的等离子体处理和He-等离子体处理的SiOCH层的k值(介电常数)的曲线图；
图4示出了根据本发明经受He-等离子体处理的SiOCH层的碳(C)密度、硅(Si)密度、氧(O)密度的曲线图；
图5示出了经受传统的等离子体处理的SiOCH层和形成在其上的SiO2层之间的粘附强度、根据本发明经受He-等离子体处理的未暴露于空气的SiOCH层和形成在其上的SiO2层之间的粘附强度的曲线图；
图6示出了从暴露于空气的SiOCH层除去的水分量和从未暴露于空气的SiOCH层除去的水分量的曲线图；
图7示出了根据本发明的He-等离子体处理的时间、经受He-等离子体处理的SiOCH层的碳(C)密度、和被处理的SiOCH层和在其上形成的SiO2层之间的粘附强度之间的关系的曲线图；
图8A是在半导体基底上形成的绝缘底层的部分横截面图，示出了制造根据本发明的半导体器件的生产方法的第二实施例的第一典型步骤；
图8B是部分横截面图，与图8A相似，示出了根据本发明的生产工艺的第二实施例的第二典型步骤；
图8C是部分横截面图，与图8B相似，示出了根据本发明的生产工艺的第二实施例的第三典型步骤；
图8D是部分横截面图，与图8C相似，示出了根据本发明的生产工艺的第二实施例的第四典型步骤；
图8E是部分横截面图，与图8D相似，示出了根据本发明的生产工艺的第二实施例的第五典型步骤；
图8F是部分横截面图，与图8E相似，示出了根据本发明的生产工艺的第二实施例的第六典型步骤；
图8G是部分横截面图，与图8F相似，示出了根据本发明的生产工艺的第二实施例的第七典型步骤；
图8H是部分横截面图，与图8G相似，示出了根据本发明的生产工艺的第二实施例的第八典型步骤；
图8I是部分横截面图，与图8H相似，示出了根据本发明的生产工艺的第二实施例的第九典型步骤；以及
图8J是部分横截面图，与图8I相似，示出了根据本发明的生产工艺的第二实施例的第十典型步骤。
具体实施方式
参看图1，示意性和概念性地示出并联式等离子体化学气相沉积(CVD)装置。这种CVD装置用于制造根据本发明的半导体器件。
如图1所示，CVD装置包括限定处理室12的密闭容器10、设置在处理室12中的板状上部电极14、和设置在板状上部电极14下面的感受器(susceptor)16。CVD装置设置有无线电频率(RF)源18，用于供应RF功率给上部电极14。感受器16形成与上部电极14相对的下部电极，且其中安装有电热器(看不见)。待处理的半导体基底，例如硅晶片SW，安装在接地的感受器或下部电极16的顶面上，如图1所示。
CVD装置还设置有供气系统20，用于将各种反应气体供给处理室12。供气系统20包括各种气体源，用方框20A表示，用于储存氦(He)气、一氧化二氮(N2O)、硅烷气体(SiH4)等；各种供气管，用单线20B表示，用于将气体供给处理室12；设置在每个供气管20B中的阀20C；和设置在每个供气管20B中的气体流速控制器20D，由此调节待供给处理室12的气体的流速。
CVD装置还设置有排气系统22，用于将废气从处理室12排到外面。排气系统22包括排气管22A、排气控制阀22B，其中排气控制阀22B设置在排气管22A中，用来控制处理室12中的内压力。
注意，虽然在图1中未示出，CVD装置还设置有计算机，用以控制RF源18、安装在下部电极16中的电热器、气体流速控制器、排气控制阀22B等。
图2A至图2L示出了用于制造根据本发明的半导体器件的生产方法的第一实施例。注意，在本第一实施例中，使用单波纹工艺形成每个半导体器件的多层布线排列。
参看图2A，标号24表示在半导体基底或在图1中用标号SW表示的硅晶片上形成的绝缘底层，其中生产多个半导体器件。注意，虽然未在图2A中示出，在相应于每个半导体器件的绝缘底层24的区域中还形成多个金属塞，且金属塞电连接到在相应的半导体器件中形成的多个活性区(ac Tive region)。
如图2A所示，首先，使用适合的等离子体CVD工艺，将厚度约为50nm的SiCNH层26形成为绝缘底层24上的绝缘层。接着，使用适合的等离子体CVD工艺或涂覆/焙烘工艺，将厚度约为250nm的SiOCH层28形成为SiCNH层26上的绝缘层。
在SiOCH层28的形成完成后，承载底层24、SiCNH层26、SiOCH层28的硅晶片SW装在图1中所示的CVD装置的感受器或下部电极16上，且SiOCH层28的表面部分被使用He-等离子体对进行He-等离子体处理，其在下述条件下生产：
处理温度：200℃到450℃；
He气流速：10到6,000sccm；
处理压力：1托到20托；以及
RF功率：50W到500W。
这样，一部分Si-CH3键和一部分Si-H键被释放，从而在SiOCH层28的表面部分产生悬空键。
接着，SiOCH层28的表面部分还被使用N2O等离子体进行热氧化处理，其在下述条件下生产：
处理温度：200℃到450℃；
N2O气流速：100sccm到6,000sccm；
处理压力：1托到20托；以及
RF功率：50W到500W。
这样，如图2B所示，SiOCH层28的表面部分被改进和修改为第二SiOCH层30，其中碳(C)密度和氢(H)密度减少，而氧(O)密度增加。在上述条件下，第二SiOCH层30厚度约为20nm。注意，为了便于说明，SiOCH层28的剩余部分定义为第一SiOCH层28。
随后，如图2C所示，在下述条件下：
处理温度：200℃到450℃；
N2O气流速：100sccm到6,000sccm；
SiH4气流速：10sccm到1,000sccm；
处理压力：1托到20托；以及
RF功率：50W到500W，通过图1所示的等离子体CVD装置，二氧化硅(SiO2)层32形成为第二SiOCH层30上的绝缘层。
在SiO2层32的形成完成后，从图1所示的等离子体CVD装置取出硅晶片SW。接着，如图2D所示，使用光刻工艺和干蚀刻工艺，在绝缘层24、26、28、30、和32中形成相应于待形成布线图案的沟槽图案34。沟槽图案34由相应于包含在待形成布线图案中的导电通路的精细沟槽36形成。注意，在此情形下，由于SiCNH层26用作蚀刻停止层，可能精确地完成沟槽图案34的形成。
在沟槽图案34的形成完成后，如图2E所示，厚度约为30nm的钽/氮化钽(Ta/TaN)层38形成为侧壁面和限定每个精细沟槽36的下部表面上的金属阻挡层。接着，使用溅射工艺，在Ta/TaN层38上形成厚度约为100nm的铜(Cu)层。随后，使用其中上述Cu层作为阴极的电镀工艺，用铜(Cu)填充精细沟槽36，且填充的铜(Cu)经受退火工艺，用以在温度在200℃和400℃之间的范围内时结晶。
在完成退火工艺后，硅晶片SW被放置在化学机械抛光(CMP)装置中，SiO2层32的表面被化学和机械抛光，以便从此处去除多余的金属(Ta、TaN、Cu)，从而在绝缘层26、28、30、和32中形成铜布线图案40，如图2E所示。即，绝缘层26、28、30、和32限定用标号42表示的上述多层布线排列的最低绝缘层结构，其中形成铜布线图案40。
注意，当然，设置了金属阻挡(Ta/TaN)层38，用于防止铜原子(Cu)从铜布线图案40扩散到绝缘层24、26、28、30、和32中。
接着，如图2F所示，以与SiCNH层26基本相似的方式，将厚度约为50nm的SiCNH层44形成为最低绝缘层结构42上的绝缘层。接着，以与SiOCH层28基本相似的方式，厚度约为250nm的SiOCH层46形成为SiCNH层44上的绝缘层。注意，SiCNH层44起到阻挡绝缘层的作用，用于防止铜原子(Cu)从铜布线图案40扩散进第一SiOCH层46。
完成SiOCH层46的形成后，硅晶片SW再次被安装到如图1所示的CVD装置的下部电极16上，SiOCH层46的表面部分经受基本上与上述He-等离子体处理和热氧化处理相同的处理。因此，如图2G所示，厚度约为20nm的SiOCH层46的表面部分被重新改进并修改为第二SiOCH层48，其中碳(C)密度和氢(H)密度被降低，且其中氧(O)密度得到提高。注意，与上述情况类似，SiOCH层46的剩余部分被定义为第一SiOCH层46。
随后，如图2H所示，通过如图1所示的等离子体CVD装置以与SiO2层32相同的方式将厚度约为100nm的二氧化硅(SiO2)层50形成为第二SiOCH层48上的绝缘层。
完成SiO2层50的形成后，硅晶片SW被从图1所示的等离子体CVD装置取出。接着，如图2D所示，使用光刻工艺和干蚀刻工艺在绝缘层44、46、48、以及50中形成多个精细孔52，以便通过每个精细孔52暴露铜布线图案40的预定位置。注意，在通过干蚀刻工艺对孔52进行制备的过程中，SiCNH层44也起到蚀刻停止层的作用，因此，使得可能加速完成精细孔52的形成。
在完成精细孔52的形成后，如图2J所示，厚度约为30nm的钽/氮化钽(Ta/TaN)层54被形成为在侧壁面和限定每个精细孔52的底壁面上的阻挡金属层。接着，使用溅射工艺将厚度约为100nm的铜(Cu)层形成在Ta/TaN层54上。结果，使用电镀工艺用铜(Cu)填充精细孔52，在电镀工艺中，上述Cu层起到阴极的作用，且填充的铜(Cu)经受退火工艺，用以在在200℃和400℃之间的温度范围内结晶。
在完成退火工艺后，硅晶片SW被设置在前述CMP装置中，SiO2层50的表面被化学和机械抛光，以便从此处去除多余的金属(Ta、TaN、Cu)，从而在绝缘层44、46、和50中形成铜转接塞56，如图2J所示。如从图2J中清楚看到的，铜转接塞56被电连接至形成在最低绝缘层结构42上的铜布线图案。
此后，如图2K所示，以与SiCNH层26和44基本相似的方式，将厚度约为50nm的SiCNH层58形成为SiO2层50上的绝缘层。接着，以与SiOCH层28和46基本相似的方式，将厚度约为250nm的SiOCH层60形成为绝缘层。注意，SiCNH层58起到阻挡绝缘层的作用，用于防止铜原子(Cu)从铜布线图案40扩散进第一SiOCH层60。
完成SiOCH层60的形成后，硅晶片SW被再次安装到如图1所示的CVD装置的下部电极16上，SiOCH层60的表面部分经受基本上与上述的He-等离子体处理和热氧化处理相同的处理。因此，厚度约为20nm的SiOCH层60的表面部分被重新改进并修改为第二SiOCH层62(图2K)，其中碳(C)密度和氢(H)密度降低，且其中氧(O)密度得到提高。注意，与上述情况类似，SiOCH层60的剩余部分被定义为第一SiOCH层60。
接着，如图2K所示，通过如图1所示的等离子体CVD装置以与SiO2层32和50相同的方式将厚度约为100nm的二氧化硅(SiO2)层62形成为第二SiOCH层62上的绝缘层。
完成SiO2层64的形成后，硅晶片SW被从图1所示的等离子体CVD装置中取出。接着，如图2K所示，使用光刻工艺和干蚀刻工艺在绝缘层58、60、62、以及64中形成相应于待形成的布线图案的沟槽图案66。通过相应于包括在待形成的布线图案的导电通道的精细沟槽68形成沟槽图案66。注意，由于SiCNH层58也起到蚀刻停止层的作用，因此，使得可能加快执行沟槽图案66的形成。
在完成沟槽图案66的形成后，如图2L所示，厚度约为30nm的钽/氮化钽(Ta/TaN)层70被形成为在侧壁面和用于限定每个精细沟槽68的底壁面上的阻挡金属层。接着，使用溅射工艺将厚度约为100nm的铜(Cu)层形成在Ta/TaN层70上。随后，使用电镀工艺用铜(Cu)填充精细沟槽68，在电镀工艺中，上述Cu层起到阴极的作用，且填充的铜(Cu)经受退火工艺，用以在温度在200℃和400℃之间的范围内时结晶。
在完成退火工艺后，硅晶片SW被设置在前述CMP装置中，SiO2层64的表面进行化学抛光和机械抛光，以便从此处去除多余的金属(Ta、TaN、Cu)，从而在绝缘层58、60、62、和64中形成铜布线图案72，如图2L所示。如从图2L中清楚看到的，铜布线图案72通过转接塞56(图2J)的媒介电连接至形成在最低绝缘层结构42上的铜布线图案40(图2E)。也就是，绝缘层44、46、48、50、58、60、62、以及64限定了上述多层布线结构的中间绝缘层结构或绝缘夹层结构，以标号74(图2L)示出，其中，形成了铜转接塞56和铜布线图案72。
如果必要，以上述基本相同的方式在绝缘夹层结构74上还形成具有铜转接塞和铜布线图案的至少一个绝缘夹层结构，最终在其上形成具有铜转接塞和铜布线图案的最上绝缘层结构。当然，以与上述基本相同的方式执行最上绝缘层结构的形成。
在上述根据本发明的生产方法的第一实施例中，通过He-等离子体处理和使用N2O-等离子体的热氧化处理获得第二SiOCH层30、48、以及62。然而，如果氧(O)、氮(N)、以及氢(H)没有被包含在如图1中所示的CVD装置的处理室12中，则可以使用惰性气体(诸如氩(Ar)气)的等离子体处理代替He-等离子体处理。同样，尽管一氧化二氮(N2O)气体被用于热氧化处理，包含氧(O)的其它气体，诸如氧气(O2)气体、臭氧(O3)气体、一氧化氮(NO)气体、一氧化碳(CO)气体、二氧化碳(CO2)气体或类似气体，可以代替一氧化二氮(N2O)气体。
同样，在上述生产方法的第一实施例中，SiCNH层26、44、以及58中的每个都可以用SiCH层、SiNH层等来替换。另一方面，完成SiCNH层(26、44、58)的形成后，SiOCNH层或SiCH层可以被形成到SiCNH层(26、44、58)和SiOCH层(28、46、60)上以便介于SiCNH层(26、44、58)和SiOCH层(28、46、60)之间，用于改善它们之间的粘附性能。
进而，在上述生产方法的第一实施例中，尽管SiH4气体和N2O气体被用来在第二SiOCH层(30、48、62)上形成SiO2(32、50、64)层，但是TEOS(四乙氧基甲硅烷)气体和氧气(O2)或臭氧(O3)可以替换SiH4和N2O气体。
进而，在上述生产方法的第一实施例中，尽管Ta/TaN层38被用作阻挡金属层，但是Ta层或TaN层可以替换Ta/TaN层38。同样，其它的钽化合物，诸如TaSiN层等，可被用于阻挡金属层，且TaSiN层可与Ta层或TaN层相关联。另一方面，阻挡金属层可以由钛(Ti)或钛化合物，诸如TiN、TiSiN等制成，且Ti、TiN、和TiSiN层可以与另一层相关联。
优选的是，用于形成布线图案40和72以及转接塞56的铜材料可以包含至少一种反迁移物质，所述反迁移物质选从包括以下元素的组：硅(Si)、铝(Al)、钨(W)、镁(Mg)、铍(Be)、锌(Zn)、铅(Pb)、镉(Cd)、金(Au)、汞(Hg)、铂(Pt)、锆(Zr)、钛(Ti)、锡(Sn)、镍(Ni)、和铁(Fe)。
发明人进行了用于将根据本发明的He-等离子体处理与分别使用一氧化二氮(N2O)气体、三氢化氮(NH3)气体、以及氢气(H2)气体的传统等离子体处理进行比较的测试。首先，准备多个测试样本，每个测试样本包括硅基底、以及形成在其上、厚度约为500nm的SiOCH层。接着，通过使用如图1所示的等离子体CVD装置，使用N2O等离子体处理测试样本；另一测试样本用NH3-等离子体进行处理；再一测试样本使用H2-等离子体进行处理；且又一测试样本用He-等离子体进行处理。
完成等离子体处理后，测量测试样本的经过处理的SiOCH层的收缩程度、折射率、以及k-值(也就是电绝缘常数)。上述测量结果在图3A、3B、以及3C中的图表示出。
在图3A的图表中，经过处理的SiOCH层的收缩程度以百分比表示。当然，在未经过处理的SiOCH层的收缩程度被定义为百分之零。正如从图3A的图表中所清楚看到的，使用根据本发明的He-等离子体处理过测试样本的SiOCH层，显示出最小的收缩程度(约0.5％)。
同样，如从图3B的图表可以清楚看到的，和未经过处理的SiOCH层的折射率(约1.410)相比，尽管经过处理的SiOCH层的折射率增加，使用根据本发明的He-等离子体处理过的测试样本的SiOCH层，显示出最小的折射率(约1.414)。
还有，正如从图3C的图表中可以清楚看到的，和未经过处理的SiOCH层的k-值(2.88)相比较，尽管经过处理的SiOCH层的k-值增加，使用根据本发明的He-等离子体处理过的测试样本的SiOCH层，显示出最小的k-值(约2.89)。
正如从图3A、3B、以及3C的图表中可以清楚看到的，当用N2O-等离子体、NH3-等离子体、以及H2-等离子体处理各个SiOCH层时，经过处理的SiOCH层的收缩程度、折射率、以及k-值的变量非常大，因为各个SiOCH层通过N2O-等离子体处理、NH3-等离子体处理、以及H2-等离子体处理被深度氧化、氮化、和减少。结果，各个SiOCH层可通过N2O-等离子体处理、NH3-等离子体处理、以及H2-等离子体处理被全部改进和修改。
另一方面，根据本发明使用He-等离子体对SiOCH进行处理时，一部分Si-CH3键和一部分Si-H键被释放，从而仅在SiOCH层的表面部分产生悬空键，因此，使用He-等离子体处理过的SiOCH层的收缩程度、折射率、k-值的变量非常小。
用He-等离子体处理过的测试样本还用N2O-等离子体进行过热氧化处理，从而，用He-等离子体处理过的SiOCH层的表面部分被改进和修改。此后，通过使用X-射线光电子光谱(XPS)装置，经过处理的SiOCH层的碳(C)密度、硅(Si)密度、以及氧(O)密度被沿其厚度进行测量。在图4的图表中可以清楚看到。如图表可以清楚看到的，在经过改进的和修改的厚度约为20nm的表面部分，和厚度约为480nm的SiOCH层的氧(O)密度和碳(C)密度相比较，降低了氧(O)密度，提高了碳(C)密度。
注意，尽管氢(H)密度不能通过使用XPS装置测量到，很显然，在改进的和修改的SiOCH层的表面部分的氢(H)密度被降低，原因在于从SiOCH层的改进和修改表面部分减少了甲基游离基。
而且，为了评估第二SiOCH层(30、48、62)和SiO2层(32、50、64)之间的粘着强度，发明人进行了粘着强度测试。与上述测试类似，准备多个测试样本，每个测试样本包括硅基底、以及形成在其上厚度约为500nm的SiOCH层。
测试样本在等离子体CVD装置中经受N2O-等离子体处理，二氧化硅(SiO2)层被形成测试样本的经过处理的SiOCH层上且测试样本没有从等离子体CVD装置中取出。进而，另一测试样本在等离子体CVD装置中经过H2-等离子体处理，二氧化硅(SiO2)层被形成在测试样本的经过处理的SiOCH层上且测试样本没有从等离子体CVD装置中取出。
另一方面，测试样品在等离子体CVD装置中经过He-等离子体处理和热氧化处理(也就是N2O等离子体处理)，且从离子体CVD装置中取出，将其暴露在空气中。接着，二氧化硅(SiO2)层形成在在另一等离子体CVD装置中的测试样品的经过处理的SiOCH层上。还有，另一测试样本在等离子体CVD装置中经受He-等离子体处理和热氧化处理(也就是N2O-等离子体处理)，且二氧化硅(SiO2)层形成在测试样本的SiOCH层上且测试样本没有从等离子体CVD装置中取出。
此后，每个测试样本都经受过4-点弯曲测试，其中将负载施加给测试样本，使得SiO2层和SiOCH层彼此磨损。测试结果如图5所示。
当试样的SiOCH层经受传统的等离子体处理(N2O等离子体、NH3等离子体、H2等离子体)时，SiO2层和处理过的SiOCH层之间的粘附强度为“2.03”，如图5的曲线图所示。
另一方面，当试样的SiOCH层经受根据本发明的H2等离子体处理和和热氧化处理时，且在处理过的SiOCH层暴露于空气中后，SiO2层在处理过的SiOCH层上形成时，SiO2层和处理过的SiOCH层之间的粘附强度为“5.42”，如图5的曲线图所示。
而且，当试样的SiOCH层经受根据本发明的He等离子体处理和和热氧化处理时，当SiO2层在处理过的SiOCH层上形成而处理过的SiOCH层未暴露于空气时，SiO2层和处理过的SiOCH层之间的粘附强度为“7.16”，如图5的曲线图所示。
根据本发明，从粘附强度试验中可显然看出的是，可能显著地提高SiO2层和处理过的SiOCH层之间的粘附强度。同样，在本发明中，优选在处理过的SiOCH层上形成SiO2层而处理过的SiOCH层未暴露于空气中。
在试样在等离子体CVD装置中经受He等离子体处理和热氧化处理后，当试样从等离子体CVD装置取出以便暴露于空气中时，处理过的试样的SiOCH层防止水分流失，以便在处理过的SiOCH层中产生Si-OH键，导致与在处理过的SiOCH层上形成SiO2层而处理过的SiOCH层未暴露于空气中时，SiO2层和处理过的SiOCH层之间的粘附强度降低。
实际上，通过使用热解吸光谱学(TDS)装置，测量在暴露于空气中的试样的SiOCH层中挡住的水分量和未暴露于空气中的试样的SiOCH层中挡住的水分量，测量结果在图6的曲线图中示出。
在图6的曲线图中，细线代表从暴露于空气中的试样的SiOCH层除去的水分量，粗线代表从未暴露于空气中的试样的SiOCH层除去的水分量。注意，在图6的曲线图中，纵坐标代表与检测到的水分量成比例的TDS装置的电流输出值，横坐标代表加热过的试样的温度。
从图6中可以清楚看到的是，从未暴露于空气中的试样的SiOCH层除去的水分量小于从暴露于空气中的试样的SiOCH层除去的水分量。这样，SiO2层和未暴露于空气处理过的SiOCH层之间的粘附强度比SiO2层和暴露于空气处理过的SiOCH层之间的粘附强度要好。
参看图7，示出了He等离子体处理的时间、处理过的SiOCH层的碳(C)密度、以及SiO2层和处理过的SiOCH层之间的粘附强度。根据此图表显然的是，当处理过的SiOCH层的碳(C)密度降低时，SiO2层和处理过的SiOCH层之间的粘附强度提高。为了获得大于“5.0”的粘附强度，必须将碳(C)密度降低到小于10原子％。即，发现，在SiO2层和处理过的SiOCH层之间获得大于“5.0”的足够粘附强度之前，SiOCH层应经受He等离子体处理至少10秒。
当处理过的SiOCH层的碳(C)密度降低到小于10原子％时，处理过的SiOCH层的氧(O)密度提高到大于35原子％，处理过的SiOCH层的氢(H)密度降低到小于25原子％，导致SiO2层和处理过的SiOCH层之间的粘附强度提高。同样，当碳(C)密度具有落在约10原子％和约20原子％之间的范围内时，当氧(O)密度具有落在约20原子％和约35原子％之间的范围内时，当氢(H)密度大于25原子％时，可能抑制处理过的SiOCH层的k值的不希望的增加。
图8A至8J示出了用于制造根据本发明的半导体器件的生产方法的第二实施例。注意，在此第二实施例中，使用双波纹工艺形成每个半导体器件的多层布线排列。
参看图8A，标号76表示在如图1中标号SW所示的半导体基底或硅晶片上形成的绝缘底层，其中生产多个半导体器件。注意，虽然在图8A中未示出，在相应于每个半导体器件的绝缘底层24的区域中形成多个金属塞，且其电连接到在相应的半导体器件中形成的多个活性区。
如图8A所示，首先，使用适合的等离子体CVD工艺，将厚度约为50nm的SiCNH层78形成为绝缘底层24上的绝缘层。接着，将厚度约为10nm的SiOCNH层80形成为SiCNH层78上的绝缘层。随后，使用适合的等离子体CVD工艺或涂覆/焙烘工艺，将厚度约为250nm的SiOCH层82形成为SiOCNH层80上的绝缘层。
在形成SiOCH层82后，将用于承载底层76、SiCNH层78、SiOCNH层80、和SiOCH层82的硅晶片SW装在图1中所示的CVD装置的感受器或下部电极16上，且SiOCH层82的表面部分被使用He-等离子体进行He-等离子体处理，其在下述条件下被生产：
处理温度：200℃到450℃；
He气流速：10sccm到6,000sccm；
处理压力：1托到20托；以及
RF功率：50W到500W。
这样，一部分Si-CH3键和一部分Si-H键被释放，从而在SiOCH层82的表面部分中产生悬空键。
接着，SiOCH层82的表面部分被进一步使用N2O等离子体进行热氧化处理，其在下述条件下被生产：
处理温度：200℃到450℃；
N2O气流速：100sccm到6,000sccm；
处理压力：1托到20托；以及
RF功率：50W到500W。
这样，如图8B所示，SiOCH层82的表面部分被改进和修改为第二SiOCH层84，其中碳(C)密度和氢(H)密度减少，而氧(O)密度增加。在上述条件下，第二SiOCH层84厚度约为20nm。注意，为了便于说明，SiOCH层28的剩余部分定义为第一SiOCH层82。
随后，如图8C所示，在下述条件下：
处理温度：200℃到450℃；
N2O气流速：100sccm到6,000sccm；
SiH4气流速：10sccm到1,000sccm；
处理压力：1托到20托；以及
RF功率：50W到500W，通过图1所示的等离子体CVD装置，二氧化硅(SiO2)层86被形成为第二SiOCH层84上的绝缘层。
在SiO2层86的形成完成后，从图1所示的等离子体CVD装置取出硅晶片SW。接着，如图8D所示，使用光刻工艺和干蚀刻工艺，在绝缘层76、78、80、82、84、和86中形成相应于待形成布线图案的沟槽图案88。沟槽图案88由相应于包含在待形成布线图案中的导电通路的多个精细沟槽90形成。注意，由于SiCNH层78和SiOCNH层80充当蚀刻停止层，可精确地形成精细沟槽90。
在沟槽图案88后的形成完成，如图8E所示，厚度约为30nm的钽/氮化钽(Ta/TaN)层92形成为侧壁面和限定每个精细沟槽90的底壁面上的金属阻挡层。接着，使用溅射工艺，在Ta/TaN层92上形成厚度约为100nm的铜(Cu)层。随后，使用其中上述Cu层作为阴极的电镀工艺，用铜(Cu)填充精细沟槽90，且填充的铜(Cu)经受退火工艺，用以在温度在200℃和400℃之间的范围内时结晶。
在完成退火工艺后，将硅晶片SW设置在化学机械抛光(CMP)装置中，SiO2层86的表面被化学和机械抛光，以便从此处去除多余的金属(Ta、TaN、Cu)，从而在绝缘层78、80、82、84、和86中形成铜布线图案94，如图8E所示。即，绝缘层78、80、82、84、和86限定用标号96表示的上述多层布线排列的最低绝缘层结构，其中形成了铜布线图案94。
注意，当然，设置了金属阻挡(Ta/TaN)层38，用于防止铜原子(Cu)从铜布线图案94扩散到绝缘层76、78、80、82、84、和86中。
接着，如图8F所示，厚度约为50nm的SiCNH层98形成为最低绝缘层结构96上的绝缘层。接着，厚度约为10nm的SiOCNH层100形成为SiCNH层98上的绝缘层。随后，厚度约为250nm的SiOCH层102形成为SiOCNH层100上的绝缘层。注意，SiCNH层98和SiOCNH层100起到阻挡绝缘层的作用，用于防止铜原子(Cu)从铜布线图案94扩散进第一SiOCH层102。
完成SiOCH层102的形成后，硅晶片SW再次被安装在图1所示的CVD装置的下部电极16上，SiOCH层102的表面部分经受基本上与上述He-等离子体处理和热氧化处理相同的处理。因此，如图8G所示，厚度约为20nm的SiOCH层102的表面部分被重新改进并修改为第二SiOCH层104，其中碳(C)密度和氢(H)密度被降低，且其中氧(O)密度得到提高。注意，与上述情况类似，SiOCH层102的剩余部分被定义为第一SiOCH层102。
随后，如图8H所示，通过图1所示的等离子体CVD装置以与SiO2层86基本相同的方式将厚度约为100nm的二氧化硅(SiO2)层106形成为第二SiOCH层104上的绝缘层。
完成SiO2层106的形成后，硅晶片SW被从图1所示的等离子体CVD装置取出。接着，如图8D所示，在绝缘层102、104、和106中形成相应于待形成布线图案的沟槽图案108。当然，沟槽图案108由相应于包含在待形成布线图案中的导电通路的多个精细沟槽110形成。而且，多个精细孔12穿过绝缘层102、100、98、和96在精细沟槽110的底部中形成，由此铜布线图案94的预定位置由每个精细孔112暴露。通过使用光刻工艺和干蚀刻工艺完成精细沟槽110和孔112的形成。注意，由于SiCNH层98和SiOCNH层100也充当蚀刻停止层，使得可精确地执行精细沟槽110和孔112的形成。
在完成精细沟槽110和孔112的形成后，如图8J所示，厚度约为30nm的钽/氮化钽(Ta/TaN)层114形成为在侧壁面和限定每个精细沟槽110的底壁面上及侧壁面和限定每个精细孔112的底壁面上的阻挡金属层。接着，使用溅射工艺在Ta/TaN层54上形成厚度约为100nm的铜(Cu)层。随后，使用电镀工艺用铜(Cu)填充精细沟槽110和精细孔112，在电镀工艺中，上述Cu层起到阴极的作用，且填充的铜(Cu)经受退火工艺，用以在温度在200℃和400℃之间的范围内时结晶。
在完成退火工艺后，将硅晶片SW设置在前述CMP装置中，SiO2层106的表面被化学和机械抛光，以便从此处去除多余的金属(Ta、TaN、Cu)，从而在绝缘层98、100、102、104、和106中形成具有铜转接塞(相应于精细孔112)的铜布线图案116，如图8J所示。这样，铜布线图案116通过铜转接塞的媒介电连接到铜布线图案116。即，绝缘层98、100、102、104、和106限定前述多层布线排列的中间绝缘层结构或绝缘中间夹层结构，以标号118(图8J)表示，其中形成具有铜转接塞的铜布线图案116。
如果必要，还在绝缘夹层结构118上以与上述方式基本相似的方式形成至少一个具有铜布线图案的绝缘夹层结构，其中所述铜布线图案具有铜转接塞，最终在其上形成具有铜布线图案的最上绝缘层结构，其中所述铜布线图案具有铜转接塞。当然，也可以与上述方式基本相同的方式进行最上绝缘层结构的形成。
最后，本领域的技术人员需要理解的是，上面的描述是对方法和器件的优选实施例的描述，在不脱离本发明的精神和范围的情况下，可对本发明作出各种变化和修改。

Claims (82)

1、一种半导体器件，包括：
半导体基底；及
设置在所述半导体基底上的多层布线排列，所述多层布线排列包括至少一个具有形成在其中的金属布线构造(38、40、54、56、70、72、92、94、114、116)的绝缘层结构，
其中所述绝缘层结构包括第一SiOCH层(28、46、60、82、102)、形成在所述第一SiOCH层上的第二SiOCH层(30、48、62、84、104)、和形成在所述第二SiOCH层上的二氧化硅(SiO2)层(32、50、64、86、106)，且所述第二SiOCH层的特征是碳(C)密度小于所述第一SiOCH层的碳(C)密度，氢(H)密度小于所述第一SiOCH层的氢(H)密度，氧(O)密度大于所述第一SiOCH层的氧(O)密度。
2、根据权利要求1所述的半导体器件，其中所述第一SiOCH层(28、46、60、82、102)的特征是所述碳(C)密度落在10原子％和20原子％之间的范围内，所述氧(O)密度落在20原子％和35原子％之间的范围内，所述氢(H)密度大于25原子％，所述第二SiOCH层(30、48、62、84、104)的特征是所述碳(C)密度小于10原子％、所述氧(O)密度大于35原子％、所述氢(H)密度小于25原子％。
3、根据权利要求1所述的半导体器件，其中所述绝缘层结构具有在其中形成的沟槽图案(34、66、88、108)，所述金属布线构造(38、40、54、56、70、72、92、94、114、116)包括埋在所述沟槽图案中的金属布线图案(38、40、70、72、92、94、114、116)。
4、根据权利要求3所述的半导体器件，其中所述金属布线图案(40、72、94、116)由铜(Cu)制成，在限定所述沟槽图案的壁面上形成阻挡金属层(38、70、92、114)，由此防止铜原子从所述铜布线图案(40、72、94、116)扩散到所述绝缘层结构中。
5、根据权利要求4所述的半导体器件，其中所述阻挡金属层(38、70、92、114)具有单层结构，所述单层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种制成。
6、根据权利要求5所述的半导体器件，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽或钽硅氮化物(TaSiN)。
7、根据权利要求4所述的半导体器件，其中所述阻挡金属层(38、70、92、114)具有多层结构，所述多层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种以上的物质制成。
8、根据权利要求7所述的半导体器件，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽或钽硅氮化物(TaSiN)。
9、根据权利要求4所述的半导体器件，其中所述绝缘层结构还包括阻挡绝缘层(58、98、100)，在其上形成有所述第一SiOCH层(60、102)，当所述绝缘层结构在具有铜布线构造的另一绝缘层结构上形成时，所述阻挡绝缘层防止铜原子扩散到所述第一SiOCH层中。
10、根据权利要求9所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层或SiCH层的单层结构。
11、根据权利要求9所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层和SiCH层的多层结构。
12、根据权利要求9所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiOCNH层的多层结构。
13、根据权利要求9所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiCH层的多层结构。
14、根据权利要求4所述的半导体器件，其中所述铜布线图案包含从包括硅(Si)、铝(Al)、钨(W)、镁(Mg)、铍(Be)、锌(Zn)、铅(Pb)、镉(Cd)、金(Au)、汞(Hg)、铂(Pt)、锆(Zr)、钛(Ti)、锡(Sn)、镍(Ni)、和铁(Fe)的组中选择的至少一种防迁移物质。
15、根据权利要求1所述的半导体器件，其中所述绝缘层结构具有形成在其中的至少一个孔(52)，所述金属布线构造包括埋在所述孔中的金属转接塞(54、56)。
16、根据权利要求15所述的半导体器件，其中所述金属转接塞(56)由铜(Cu)制成，在限定所述孔的壁面上形成阻挡金属层(54)，由此防止铜原子从所述铜转接塞(56)扩散到所述绝缘层结构中。
17、根据权利要求16所述的半导体器件，其中所述阻挡金属层(56)具有单层结构，所述单层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种制成。
18、根据权利要求17所述的半导体器件，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽或钽硅氮化物(TaSiN)。
19、根据权利要求16所述的半导体器件，其中所述阻挡金属层(56)具有多层结构，所述多层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种以上的物质制成。
20、根据权利要求19所述的半导体器件，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽或钽硅氮化物(TaSiN)。
21、根据权利要求16所述的半导体器件，其中所述绝缘层结构还包括阻挡绝缘层(44)，在其上形成有所述第一SiOCH层(46)，当所述绝缘层结构在具有铜布线构造的另一绝缘层结构上形成时，所述阻挡绝缘层防止铜原子扩散到所述第一SiOCH层中。
22、根据权利要求21所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层或SiCH层的单层结构。
23、根据权利要求21所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层和SiCH层的多层结构。
24、根据权利要求21所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiOCNH层的多层结构。
25、根据权利要求21所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiCH层的多层结构。
26、根据权利要求16所述的半导体器件，其中所述铜转接塞包含从包括硅(Si)、铝(Al)、钨(W)、镁(Mg)、铍(Be)、锌(Zn)、铅(Pb)、镉(Cd)、金(Au)、汞(Hg)、铂(Pt)、锆(Zr)、钛(Ti)、锡(Sn)、镍(Ni)、和铁(Fe)的组中选择的至少一种防迁移物质。
27、根据权利要求1所述的半导体器件，其中所述绝缘层结构具有形成在其中的沟槽图案(108)和形成在所述沟槽图案的底部中的至少一个孔，所述金属布线构造包括埋在所述沟槽图案中的金属布线图案(116)和埋在所述孔中的金属转接塞。
28、根据权利要求27所述的半导体器件，其中所述金属布线图案(116)和所述金属转接塞由铜(Cu)制成，在限定所述沟槽图案和所述孔的壁面上形成阻挡金属层(114)，由此防止铜原子从所述铜布线图案(116)和所述铜转接塞扩散到所述绝缘层结构中。
29、根据权利要求28所述的半导体器件，其中所述阻挡金属层(114)具有单层结构，所述单层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种物质制成。
30、根据权利要求29所述的半导体器件，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽(TaN)或钽硅氮化物(TaSiN)。
31、根据权利要求28所述的半导体器件，其中所述阻挡金属层(114)具有多层结构，所述多层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种以上的物质制成。
32、根据权利要求31所述的半导体器件，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽(TaN)或钽硅氮化物(TaSiN)。
33、根据权利要求28所述的半导体器件，其中所述绝缘层结构还包括阻挡绝缘层(98、100)，在其上形成有所述第一SiOCH层(102)，当所述绝缘层结构在具有铜布线构造的另一绝缘层结构上形成时，所述阻挡绝缘层防止铜原子扩散到所述第一SiOCH层中。
34、根据权利要求33所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层或SiCH层的单层结构。
35、根据权利要求33所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层和SiCH层的多层结构。
36、根据权利要求33所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiOCNH层的多层结构。
37、根据权利要求33所述的半导体器件，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiCH层的多层结构。
38、根据权利要求28所述的半导体器件，其中所述铜布线图案包含从包括硅(Si)、铝(Al)、钨(W)、镁(Mg)、铍(Be)、锌(Zn)、铅(Pb)、镉(Cd)、金(Au)、汞(Hg)、铂(Pt)、锆(Zr)、钛(Ti)、锡(Sn)、镍(Ni)、和铁(Fe)的组中选择的至少一种防迁移物质。
39、一种制造半导体器件的方法，包括：
制备半导体基底，在所述半导体基底上设置多层布线排列；及
形成具有金属布线构造(38、40、54、56、70、72、92、94、114、116)的至少一个绝缘层结构，由此构造所述多层布线排列，
其中所述绝缘层结构的形成包括：
形成第一SiOCH层(28、46、60、82、102)；
处理所述第一SiOCH层的表面部分，以便所述第一SiOCH层的表面部分被产生和限定为第二SiOCH层(30、48、62、84、104)，该第二SiOCH层(30、48、62、84、104)的特征是碳(C)密度低于所述第一SiOCH层的碳(C)密度、氢(H)密度低于所述第一SiOCH层的氢(H)密度、氧(O)密度高于所述第一SiOCH层的氧(O)密度；
在所述第二SiOCH层上形成二氧化硅(SiO2)层(32、50、64、86、106)；及
在所述第一和第二SiOCH层和所述二氧化硅(SiO2)层中形成所述金属布线构造。
40、根据权利要求39所述的方法，其中所述第一SiOCH层(28、46、60、82、102)的特征是所述碳(C)密度落在10原子％和20原子％的范围内、所述氧(O)密度落在20原子％和35原子％的范围内、所述氢(H)密度大于25原子％，所述第二SiOCH层(30、48、62、84、104)的特征是所述碳(C)密度小于10原子％、所述氧(O)密度大于35原子％、所述氢(H)密度小于25原子％。
41、根据权利要求39所述的方法，其中通过使用排除了氧气(O)、氢气(H)、氮气(N)的第一气体的等离子体处理和通过使用包含氧(O)的第二气体的热氧化处理改进和修改所述表面部分，从而执行所述第一SiOCH层(28、46、60、82、102)的表面部分的处理。
42、根据权利要求41所述的方法，其中所述第一气体包括氦(He)气。
43、根据权利要求41所述的方法，其中所述第一气体包括惰性气体。
44、根据权利要求43所述的方法，其中所述惰性气体是氩(Ar)气。
45、根据权利要求41所述的方法，其中所述第二气体包括从包括氧(O2)气、臭氧(O3)气体、一氧化二氮(N2O)气体、一氧化氮(NO)气体、一氧化碳(CO)气体、和二氧化碳(CO2)气体的组中选择的至少一种气体。
46、根据权利要求39所述的方法，其中所述第一SiOCH层(28、46、60、82、102)的表面部分的处理和所述二氧化硅(SiO2)层(32、50、64、86、106)的形成都在限定处理室(12)的密闭容器(10)中执行而所述第一SiOCH层不暴露于空气中。
47、根据权利要求39所述的方法，其中所述金属布线构造(38、40、54、56、70、72、92、94、114、116)的形成通过执行以下步骤实现：
在所述第一和第二SiOCH层和所述二氧化硅(SiO2)层中形成沟槽图案(34、66、88、108)；及
通过用金属材料填充所述沟槽图案形成金属布线图案(38、40、70、72、92、94、114、116)。
48、根据权利要求47所述的方法，其中所述金属材料是铜(Cu)，在所述沟槽图案用铜(Cu)填充之前，在限定所述沟槽图案的壁面上形成阻挡金属层(38、70、92、114)，由此防止铜原子从所述铜布线图案(40、72、94、116)扩散到所述第一和第二SiOCH层和所述二氧化硅(SiO2)层中。
49、根据权利要求48所述的方法，其中所述阻挡金属层(38、70、92、114)具有单层结构，所述单层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种物质制成。
50、根据权利要求49所述的方法，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽(TaN)或钽硅氮化物(TaSiN)。
51、根据权利要求48所述的方法，其中所述阻挡金属层(38、70、92、114)具有多层结构，所述多层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种以上的物质制成。
52、根据权利要求51所述的方法，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽(TaN)或钽硅氮化物(TaSiN)。
53、根据权利要求48所述的方法，其中所述绝缘层结构的形成还包括形成阻挡绝缘层(58、98、100)，在其上形成所述第一SiOCH层(60、102)，当所述绝缘层结构在具有铜布线构造的另一绝缘层结构上形成时，所述阻挡绝缘层防止铜原子扩散到所述第一SiOCH层中。
54、根据权利要求53所述的方法，其中所述阻挡绝缘层具有包括SiCNH层或SiCH层的单层结构。
55、根据权利要求53所述的方法，其中所述阻挡绝缘层具有包括SiCNH层和SiCH层的多层结构。
56、根据权利要求53所述的方法，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiOCNH层的多层结构。
57、根据权利要求53所述的方法，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiCH层的多层结构。
58、根据权利要求48所述的方法，其中所述铜布线图案包含从包括硅(Si)、铝(Al)、钨(W)、镁(Mg)、铍(Be)、锌(Zn)、铅(Pb)、镉(Cd)、金(Au)、汞(Hg)、铂(Pt)、锆(Zr)、钛(Ti)、锡(Sn)、镍(Ni)、和铁(Fe)的组中选择的至少一种防迁移物质。
59、根据权利要求39所述的方法，其中所述金属布线构造(54)的形成通过执行以下步骤实现：
在所述第一和第二SiOCH层和所述二氧化硅(SiO2)层中形成至少一个孔(52)；及
通过用金属材料填充所述孔形成金属转接塞(56)。
60、根据权利要求59所述的方法，其中所述金属材料是铜(Cu)，在所述孔用铜(Cu)填充之前，在限定所述孔的壁面上形成阻挡金属层(54)，由此防止铜原子从所述铜转接塞(56)扩散到所述第一和第二SiOCH层和所述二氧化硅(SiO2)层中。
61、根据权利要求60所述的方法，其中所述阻挡金属层(56)具有单层结构，所述单层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种物质制成。
62、根据权利要求61所述的方法，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽(TaN)或钽硅氮化物(TaSiN)。
63、根据权利要求60所述的方法，其中所述阻挡金属层(56)具有多层结构，所述多层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种以上的物质制成。
64、根据权利要求63所述的方法，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽(TaN)或钽硅氮化物(TaSiN)。
65、根据权利要求60所述的方法，其中所述绝缘层结构的形成还包括形成阻挡绝缘层(44)，在其上形成所述第一SiOCH层(46)，当所述绝缘层结构在具有铜布线构造的另一绝缘层结构上形成时，所述阻挡绝缘层防止铜原子扩散到所述第一SiOCH层中。
66、根据权利要求65所述的方法，其中所述阻挡绝缘层具有包括SiCNH层或SiCH层的单层结构。
67、根据权利要求65所述的方法，其中所述阻挡绝缘层具有包括SiCNH层和SiCH层的多层结构。
68、根据权利要求65所述的方法，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiOCNH层的多层结构。
69、根据权利要求65所述的方法，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiCH层的多层结构。
70、根据权利要求60所述的方法，其中所述铜转接塞包含从包括硅(Si)、铝(Al)、钨(W)、镁(Mg)、铍(Be)、锌(Zn)、铅(Pb)、镉(Cd)、金(Au)、汞(Hg)、铂(Pt)、锆(Zr)、钛(Ti)、锡(Sn)、镍(Ni)、和铁(Fe)的组中选择的至少一种防迁移物质。
71、根据权利要求39所述的方法，其中所述金属布线构造(54)的形成通过执行以下步骤实现：
在所述第一和第二SiOCH层和所述二氧化硅(SiO2)层中形成沟槽图案(108)；
在所述沟槽图案的底部中形成至少一个孔；
通过用金属材料填充所述沟槽图案和所述孔，形成至少具有金属转接塞的金属布线图案(116)。
72、根据权利要求71所述的方法，其中所述金属材料是铜(Cu)，在所述沟槽图案和所述孔用铜(Cu)填充之前，在限定所述沟槽图案和所述孔的壁面上形成金属阻挡层(114)，由此防止铜原子从所述铜布线图案(116)和所述铜转接塞扩散到所述第一和第二SiOCH层和所述二氧化硅(SiO2)层中。
73、根据权利要求72所述的方法，其中所述阻挡金属层(114)具有单层结构，所述单层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种物质制成。
74、根据权利要求73所述的方法，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽(TaN)或钽硅氮化物(TaSiN)。
75、根据权利要求72所述的方法，其中所述阻挡金属层(114)具有多层结构，所述多层结构由从包括钛(Ti)、钛化合物、钽(Ta)、钽化合物的组中选择的一种以上的物质制成。
76、根据权利要求75所述的方法，其中所述钛化合物是氮化钛(TiN)或钛硅氮化物(TiSiN)，所述钽化合物(Ta)是氮化钽(TaN)或钽硅氮化物(TaSiN)。
77、根据权利要求72所述的方法，其中所述绝缘层结构的形成还包括形成阻挡绝缘层(98、100)，在其上形成所述第一SiOCH层(102)，当所述绝缘层结构形成在具有铜布线构造的另一绝缘层结构上时，所述阻挡绝缘层防止铜原子扩散到所述第一SiOCH层中。
78、根据权利要求77所述的方法，其中所述阻挡绝缘层具有包括SiCNH层或SiCH层的单层结构。
79、根据权利要求77所述的方法，其中所述阻挡绝缘层具有包括SiCNH层和SiCH层的多层结构。
80、根据权利要求77所述的方法，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiOCNH层的多层结构。
81、根据权利要求77所述的方法，其中所述阻挡绝缘层具有包括SiCNH层和形成在其上的SiCH层的多层结构。
82、根据权利要求72所述的方法，其中所述铜布线图案包含从包括硅(Si)、铝(Al)、钨(W)、镁(Mg)、铍(Be)、锌(Zn)、铅(Pb)、镉(Cd)、金(Au)、汞(Hg)、铂(Pt)、锆(Zr)、钛(Ti)、锡(Sn)、镍(Ni)、和铁(Fe)的组中选择的至少一种防迁移物质。
CNB2004100024248A 2003-01-29 2004-01-29 半导体器件及其制造方法 Expired - Fee Related CN100355068C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003021076 2003-01-29
JP2003021076 2003-01-29
JP2004018079A JP4068072B2 (ja) 2003-01-29 2004-01-27 半導体装置及びその製造方法
JP2004018079 2004-01-27

Publications (2)

Publication Number Publication Date
CN1542958A true CN1542958A (zh) 2004-11-03
CN100355068C CN100355068C (zh) 2007-12-12

Family

ID=32992892

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100024248A Expired - Fee Related CN100355068C (zh) 2003-01-29 2004-01-29 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US7132732B2 (zh)
JP (1) JP4068072B2 (zh)
CN (1) CN100355068C (zh)
TW (1) TWI243448B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115775768A (zh) * 2023-02-13 2023-03-10 长鑫存储技术有限公司 半导体结构及其制作方法

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
JP2005142351A (ja) * 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
JP4279195B2 (ja) * 2004-05-18 2009-06-17 ソニー株式会社 半導体装置
JP2006147895A (ja) * 2004-11-22 2006-06-08 Fujitsu Ltd 半導体装置の製造方法
JP4357434B2 (ja) * 2005-02-25 2009-11-04 株式会社東芝 半導体装置の製造方法
JP4247198B2 (ja) * 2005-03-31 2009-04-02 株式会社東芝 半導体装置の製造方法
DE102006035644A1 (de) * 2006-07-31 2008-02-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Reduzieren der Kontamination durch Vorsehen einer zu entfernenden Polymerschutzschicht während der Bearbeitung von Mikrostrukturen
KR100881620B1 (ko) 2007-01-29 2009-02-04 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7615482B2 (en) * 2007-03-23 2009-11-10 International Business Machines Corporation Structure and method for porous SiCOH dielectric layers and adhesion promoting or etch stop layers having increased interfacial and mechanical strength
US7718525B2 (en) 2007-06-29 2010-05-18 International Business Machines Corporation Metal interconnect forming methods and IC chip including metal interconnect
FR2926397B1 (fr) * 2008-01-16 2010-02-12 Commissariat Energie Atomique Procede de fabrication de films dielectriques permeables
FR2926294B1 (fr) * 2008-01-16 2010-08-13 Commissariat Energie Atomique Procede de realisation de cavites d'air dans des microstructures
JP4423379B2 (ja) * 2008-03-25 2010-03-03 合同会社先端配線材料研究所 銅配線、半導体装置および銅配線の形成方法
DE102008035235B4 (de) * 2008-07-29 2014-05-22 Ivoclar Vivadent Ag Vorrichtung zur Erwärmung von Formteilen, insbesondere dentalkeramischen Formteilen
JP5554951B2 (ja) 2008-09-11 2014-07-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5493096B2 (ja) * 2009-08-06 2014-05-14 富士通セミコンダクター株式会社 半導体装置の製造方法
US8536064B2 (en) 2010-02-08 2013-09-17 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
JP2011199059A (ja) * 2010-03-19 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
DE102010063887B4 (de) * 2010-12-22 2012-07-19 BSH Bosch und Siemens Hausgeräte GmbH Verfahren zum Herstellen eines pyrolysetauglichen Bauteils eines Gargeräts sowie pyrolysetaugliches Bauteil für ein Gargerät
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
KR101931491B1 (ko) * 2011-12-02 2018-12-24 삼성전자주식회사 구리를 포함하는 전극 연결 구조체
CN102610562A (zh) * 2012-03-23 2012-07-25 上海华力微电子有限公司 含碳薄膜中碳元素的去除方法以及SiOC控挡片的再生方法
US8853831B2 (en) 2012-03-29 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method for forming the same
CN104037141B (zh) * 2013-03-06 2017-03-01 冼荣基 整流二极管结构
CN103646915A (zh) * 2013-11-28 2014-03-19 上海华力微电子有限公司 SiCN薄膜中C元素的去除方法及监控片再生工艺
JP6711673B2 (ja) * 2016-04-06 2020-06-17 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム
KR102672436B1 (ko) 2019-01-10 2024-06-04 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3390329B2 (ja) * 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
US6514880B2 (en) * 1998-02-05 2003-02-04 Asm Japan K.K. Siloxan polymer film on semiconductor substrate and method for forming same
FR2802336B1 (fr) * 1999-12-13 2002-03-01 St Microelectronics Sa Structure d'interconnexions de type damascene et son procede de realisation
JP3365554B2 (ja) * 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
JP2002026121A (ja) 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
EP1172847A3 (en) * 2000-07-10 2004-07-28 Interuniversitair Micro-Elektronica Centrum Vzw A method to produce a porous oxygen-silicon layer
AU2001278749A1 (en) * 2000-08-18 2002-03-04 Tokyo Electron Limited Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
JP3545364B2 (ja) * 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
JP4160277B2 (ja) 2001-06-29 2008-10-01 株式会社東芝 半導体装置の製造方法
JP2003124307A (ja) 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115775768A (zh) * 2023-02-13 2023-03-10 长鑫存储技术有限公司 半导体结构及其制作方法

Also Published As

Publication number Publication date
CN100355068C (zh) 2007-12-12
US20040183162A1 (en) 2004-09-23
JP2004253790A (ja) 2004-09-09
US20070045861A1 (en) 2007-03-01
TWI243448B (en) 2005-11-11
JP4068072B2 (ja) 2008-03-26
TW200421545A (en) 2004-10-16
US7833901B2 (en) 2010-11-16
US7132732B2 (en) 2006-11-07

Similar Documents

Publication Publication Date Title
CN1542958A (zh) 半导体器件及其制造方法
CN1518075A (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
CN1452244A (zh) 半导体器件
CN1832132A (zh) 半导体装置及其制造方法
CN1096116C (zh) 半导体器件及其制造方法
CN1510748A (zh) 具有多层互连结构的半导体器件及其制造方法
CN1536660A (zh) 半导体器件及其制造方法
CN1835226A (zh) 半导体器件及其制造方法
CN1132935A (zh) 半导体器件和半导体器件的制造方法
CN1893070A (zh) 有利于提高抗水性和抗氧化性的半导体器件
CN1670953A (zh) 半导体装置
CN1135618C (zh) 半导体装置及其制造方法
CN1826687A (zh) 布线结构及其制造方法
CN1649125A (zh) 半导体器件的制造方法
CN1446374A (zh) 低介电氮化硅膜及其制造方法和半导体器件及其制造工艺
CN1716589A (zh) 半导体器件
CN1519926A (zh) 半导体器件及其制造方法
CN1665017A (zh) 半导体器件及其制造方法
CN1819157A (zh) 半导体器件
CN1722370A (zh) 半导体装置的制造方法
CN1842903A (zh) 半导体装置及制造方法
CN1893114A (zh) 具有铁电膜作为栅极绝缘膜的半导体器件及其制造方法
CN1565047A (zh) 半导体器件的制造方法
CN1444279A (zh) 半导体器件及其制作方法
CN1728375A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071212

Termination date: 20140129