KR101931491B1 - 구리를 포함하는 전극 연결 구조체 - Google Patents

구리를 포함하는 전극 연결 구조체 Download PDF

Info

Publication number
KR101931491B1
KR101931491B1 KR1020110128430A KR20110128430A KR101931491B1 KR 101931491 B1 KR101931491 B1 KR 101931491B1 KR 1020110128430 A KR1020110128430 A KR 1020110128430A KR 20110128430 A KR20110128430 A KR 20110128430A KR 101931491 B1 KR101931491 B1 KR 101931491B1
Authority
KR
South Korea
Prior art keywords
electrode
barrier layer
metal
insulating layer
layer
Prior art date
Application number
KR1020110128430A
Other languages
English (en)
Other versions
KR20130062033A (ko
Inventor
박건상
박병률
최길현
방석철
문광진
임동찬
이도선
김수경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110128430A priority Critical patent/KR101931491B1/ko
Priority to US13/685,174 priority patent/US8860221B2/en
Priority to JP2012259541A priority patent/JP6099949B2/ja
Publication of KR20130062033A publication Critical patent/KR20130062033A/ko
Application granted granted Critical
Publication of KR101931491B1 publication Critical patent/KR101931491B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08148—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area protruding from the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

하부 기판, 상기 하부 기판 상에 형성된 하부 절연층, 및 상기 하부 절연층 내에 형성된 하부 전극 구조체를 포함하고, 상기 하부 전극 구조체는, 하부 전극 배리어 층 및 상기 하부 전극 배리어 층 상에 형성된 하부 금속 전극을 포함하는 하부 소자, 및 상부 기판, 상기 상부 기판 하에 형성된 상부 절연층, 및 상기 상부 절연층 내에 형성된 상부 전극 구조체를 포함하고, 상기 하부 전극 구조체는, 상기 상부 절연층의 내부로부터 하부 표면 하로 연장된 상부 전극 배리어 층 및 상기 상부 전극 배리어 층 상에 형성된 상부 금속 전극을 포함하는 상부 소자를 포함하고, 및 상기 하부 금속 전극과 상기 상부 금속 전극이 직접적으로 접촉하는 전극 연결 구조체들 또는 반도체 소자들이 제안된다.

Description

구리를 포함하는 전극 연결 구조체{Electrodes Connecting Structures Having Copper}
본 발명은 구리를 포함하는 전극 연결 구조체의 다양한 모양들 및 형성 방법들에 관한 것이다.
모바일 폰이나 태블릿 PC 등, 보다 작고, 가볍고, 얇은 통신 기기들의 사용이 커지면서, 보다 미세한(fine) 피치, 간격, 두께 및 체적을 갖는 반도체 소자들 및 전극 연결 구조체들의 필요성이 대두되었다.
본 발명이 해결하고자 하는 과제는, 금속 전극이 직접적으로 접촉된 전극 연결 구조체들 또는 반도체 소자들을 제공함에 있다.
본 발명이 해결하고자 하는 다른 과제는, 구리 금속 전극을 가진 전극 연결 구조체들 또는 반도체 소자들을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 과제는, 구리를 가진 금속 전극이 절연층과 직접적으로 접촉하지 않는 전극 연결 구조체들 또는 반도체 소자들을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 과제는, 전극 배리어 층이 구리 전극과 절연층 사이에 형성된 전극 구조체들 또는 반도체 소자들을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 과제는, 금속 전극이 직접적으로 접촉된 전극 연결 구조체들 또는 반도체 소자들을 형성하는 방법들을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 과제는, 구리 금속 전극을 가진 전극 연결 구조체들 또는 반도체 소자들을 형성하는 방법들을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 과제는, 구리를 가진 금속 전극이 절연층과 직접적으로 접촉하지 않는 전극 연결 구조체들 또는 반도체 소자들을 형성하는 방법들을 제공함에 있다.
본 발명이 해결하고자 하는 또 다른 과제는, 전극 배리어 층이 구리 전극과 절연층 사이에 형성된 전극 구조체들 또는 반도체 소자들을 형성하는 방법들을 제공함에 있다.
본 발명이 해결하고자 하는 다양한 과제들은이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시 예에 의한 전극 연결 구조체 또는 반도체 소자는, 하부 기판, 상기 하부 기판 상에 형성된 하부 절연층, 및 상기 하부 절연층 내에 형성된 하부 전극 구조체를 포함하고, 상기 하부 전극 구조체는, 하부 전극 배리어 층 및 상기 하부 전극 배리어 층 상에 형성된 하부 금속 전극을 포함하는 하부 소자, 및 상부 기판, 상기 상부 기판 하에 형성된 상부 절연층, 및 상기 상부 절연층 내에 형성된 상부 전극 구조체를 포함하고, 상기 하부 전극 구조체는, 상기 상부 절연층의 내부로부터 하부 표면 하로 연장된 상부 전극 배리어 층 및 상기 상부 전극 배리어 층 상에 형성된 상부 금속 전극을 포함하는 상부 소자를 포함하고, 및 상기 하부 금속 전극과 상기 상부 금속 전극이 직접적으로 접촉할 수 있다.
다른 실시예에서, 상기 하부 금속 전극과 상기 상부 금속 전극은 구리를 포함하고 및 물질적으로 연속될 수 있다.
다른 실시예에서, 상기 하부 금속 전극의 일부와 상기 상부 전극 배리어 층의 일부가 직접적으로 접촉할 수 있다.
다른 실시예에서, 상기 하부 절연층은 하부 그루브를 포함하고, 상기 하부 전극 배리어 층은 상기 하부 그루브의 바닥 면 및 측면들 상에 컨포멀하게 형성되고, 및 상기 하부 전극 배리어 층의 상단부는 상기 하부 절연층의 상부 표면 상에 노출될 수 있다.
다른 실시예에서, 상기 하부 전극 배리어 층의 상단부는 상기 하부 절연층의 상부 표면보다 높게 돌출할 수 있다.
다른 실시예에서, 상기 하부 금속 전극의 상부 표면은, 상기 하부 전극 배리어 층의 상단부보다 높게 돌출할 수 있다.
다른 실시예에서, 상기 상부 절연층은 상부 그루브를 포함하고, 상기 상부 전극 배리어 층은 상기 상부 그루브의 바닥 면 및 측면들 상에 컨포멀하게 형성되고, 및 상기 상부 전극 배리어 층의 일부가 상기 상부 절연층의 하부 표면 하로 연장될 수 있다.
다른 실시예에서, 상기 상부 전극 배리어 층의 상부 표면은 상기 상부 절연층의 하부 표면보다 아래로 돌출할 수 있다.
다른 실시예에서, 상기 하부 전극 배리어 층은 제1 수평 폭을 갖고, 상기 하부 금속 전극은 상기 제1 수평 폭보다 좁은 제2 수평 폭을 갖고, 및 상기 상부 절연층의 하부 표면 하로 연장된 상기 상부 전극 배리어 층은 상기 제1 수평 폭보다 넓은 제3 폭을 가질 수 있다.
다른 실시예에서, 상기 상부 금속 전극은 상기 제2 수평 폭보다 좁은 제4 수평 폭을 가질 수 있다.
다른 실시예에서, 상기 하부 전극 배리어 층 및 상기 상부 전극 배리어 층은 Ti/TiN, TiN, Ta/TaN 또는 TaN을 포함할 수 있다.
다른 실시예에서, 상기 하부 절연층 및 상기 상부 절연층은 실리콘 산화물을 포함할 수 있다.
다른 실시예에서, 상기 하부 절연층과 상기 상부 절연층의 사이에는 에어 갭이 존재할 수 있다.
다른 실시예에서, 상기 하부 금속 전극 또는 상기 상부 금속 전극의 일부는 상기 하부 절연층과 상기 상부 전극 배리어 층의 사이로 돌출할 수 있다.
본 발명의 기술적 사상의 다른 실시예에 의한 전극 연결 구조체 또는 반도체 소자는, 하부 절연층, 상기 하부 절연층 내에 형성되고, 제1 수평 폭을 갖는 하부 전극 배리어 층, 상기 하부 전극 배리어 층으로 측면들이 감싸이고, 상기 제1 수평 폭보다 좁은 제2 수평 폭을 갖는 하부 구리 전극, 상기 하부 절연층 상에 형성된 상부 절연층, 상기 하부 구리 전극의 상부 표면의 일부와 접촉하고 상기 제1 수평 폭보다 넓은 제3 수평 폭을 갖는 상부 전극 배리어 층, 상기 하부 구리 전극과 직접적으로 접촉하고, 상기 상부 전극 배리어 층으로 감싸이고, 상기 제2 수평 폭보다 좁은 제4 수평 폭을 가질 수 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상의 다양한 실시 예들에 의한 전극 연결 구조체들 또는 반도체 소자들은, 하부 금속 전극들 및 상부 금속 전극들이 일체형으로 형성될 수 있어서 저항이 낮은 전극 연결을 제공할 수 있다. 특히, 하부 금속 전극들 및 상부 금속 전극들이 구리 등을 포함하는 경우, 기존의 솔더 물질을 이용한 전극 연결보다 매우 낮은 저항의 전극 연결을 제공할 수 있다. 또, 하부 금속 전극들 및 상부 금속 전극들이 솔더 물질을 포함하지 않으므로, 구형(spherical shapes)으로 형성되지 않고 상면과 하면이 평평한 메사(mesa) 모양으로 형성될 수 있다. 그러므로, 하부 금속 전극들 및 상부 금속 전극들의 수직 두께, 및 전극 연결 구조체들의 전체적인 두께가 감소할 수 있다.
본 발명의 기술적 사상의 다양한 실시 예들에 의한 전극 연결 구조체들 또는 반도체 소자들은, 전극 연결 구조체들은 하부 금속 전극들 및 상부 금속 전극들이 하부 절연층 및 상부 절연층과 직접적으로 접촉하지 않는다. 예를 들어, 하부 금속 전극들 및 상부 금속 전극들은 하부 전극 배리어 층 및 상부 전극 배리어 층에 의해 하부 절연층 및 상부 절연층과 이격될 수 있다. 따라서, 하부 절연층 및 상부 절연층에 포함된 산소 또는 기타 다른 불순물들이 하부 금속 전극들 및 상부 금속 전극들로 이동하지 못한다. 본 발명의 기술적 사상에 의한 하부 금속 전극들 및 상부 금속 전극들은 전기적, 물리적 및/또는 화학적 특성이 안정하고 수명이 연장된다.
도 1a 내지 1h는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들을 개념적으로 도시한 종단면도들이다.
도 2a 내지 2g는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들을 개념적으로 도시한 종단면도들이다.
도 3a 내지 3g는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들을 개략적으로 도시한 종단면도들이다.
도 4a 내지 4g는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들을 개념적으로 도시한 종단면도들이다.
도 5a 내지 5g는 본 발명의 기술적 사상의 다양한 실시예들에 의한 소자 적층 구조체들을 개념적으로 도시한 종단면도들이다.
도 6a 내지 6g는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들을 개념적으로 도시한 종단면도들이다.
도 7a 내지 7d는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들을 구성하기 위한 하부 소자들을 형성하는 방법들을 개념적으로 도시한 플로우 차트들이다.
도 8a 내지 13d는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들을 구성하기 위한 하부 소자들을 형성하는 방법들을 개념적으로 도시한 종단면도들이다.
도 14a 및 14b는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들을 구성하기 위한 상부 소자들을 형성하는 방법들을 개념적으로 도시한 플로우 차트들이다.
도 15a 내지 17e는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들을 구성하기 위한 상부 소자들을 형성하는 방법들을 개념적으로 도시한 종단면도들이다.
도 18a 내지 18h는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체를 형성하기 위하여, 하부 소자들과 상부 소자들을 본딩하는 공정들이 예시적으로 도시된 종단면도들이다.
도 19는 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들 중 적어도 하나를 포함하는 본 발명의 기술적 사상의 일 실시예에 의한 모듈을 개념적으로 도시한 도면이다.
도 20은 본 발명의 기술적 사상의 다양한 실시예들에 의한 다양한 반도체 패키지들을 포함하는 전자 시스템을 개념적으로 도시한 블록도이다.
도 21은 본 발명의 기술적 사상이 적용된 일 실시예에 의한 반도체 패키지를 가진 전자 시스템을 개략적으로 도시한 블록도이다.
도 22는 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들 중 어느 하나를 포함하는 모바일 무선 폰을 개략적으로 도시한 도면이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1a 내지 1h는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들(100A-100G)을 개념적으로 도시한 종단면도들이다.
도 1a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 전극 연결 구조체(100A)는, 하부 전극 구조체(151A)를 가진 하부 소자(101) 및 상부 전극 구조체(152A)를 가진 상부 소자(102)를 포함할 수 있다. 하부 소자(101)와 상부 소자(102)는 전극 구조체(150A)를 통하여 전기적으로 연결될 수 있다. 하부 전극 구조체(151A) 및 상부 전극 구조체(152A)는 전극 구조체(150A)를 구성할 수 있다.
하부 소자(101)는 하부 기판(105) 상에 형성된 하부 절연층(121), 및 하부 절연층(121) 상/내에 형성된 하부 전극 구조체(151A)를 포함할 수 있다.
하부 기판(105)은 실리콘 웨이퍼, SOI(silicon on insulator) 웨이퍼, SiGe 웨이퍼, SiC 웨이퍼, 글래스, 세라믹 또는 패키징된 반도체 소자를 포함할 수 있다. 본 실시예에서, 예시적으로 하부 기판(105)은 실리콘 웨이퍼를 포함할 수 있다.
하부 절연층(121)은 산소를 포함할 수 있다. 예를 들어, 하부 절연층(121)은 실리콘 산화물을 포함할 수 있다.
하부 절연층(121) 내에 하부 그루브(GL)가 형성될 수 있다. 하부 그루브(GL)는 평면도에서 사각형 모양으로 형성될 수 있다.
하부 전극 구조체(151A)는 하부 전극 배리어 층(131A) 및 하부 금속 전극(141A)을 포함할 수 있다.
하부 전극 배리어 층(131A)은 하부 그루브(GL)의 바닥 면 및 측벽들 상에 컨포멀하게 형성될 수 있다. 하부 전극 배리어 층(131A)의 상단부(topmost ends)는 하부 절연층(121)의 상부 표면보다 높게 돌출할 수 있다. 다른 실시예에서, 하부 전극 배리어 층(131A)의 상단부는 하부 절연층(121)의 상부 표면과 같거나 낮은 레벨에 위치할 수도 있다.
하부 전극 배리어 층(131A)은 금속층 및 또는 금속 질화물 층을 포함할 수 있다. 예를 들어, 하부 전극 배리어 층(131A)은 Ti, Ti/TiN, TiN, Ta, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 하부 전극 배리어 층(131A)은 실리콘 질화물을 포함할 수 있다.
하부 금속 전극(141A)은 하부 그루브(GL)를 채우도록 하부 전극 배리어 층(131A)의 바닥 면 및 측벽들 상에 형성될 수 있다. 하부 금속 전극(141A)의 상부 표면의 레벨은 하부 절연층(121)의 상부 표면의 레벨보다 높게 위치할 수 있다. 즉, 하부 금속 전극(141A)의 상부 표면은 하부 절연층(121)의 상부 표면보다 높게 돌출할 수 있다. 하부 금속 전극(141A)은 하부 전극 배리어 층(131A)의 상단부보다 높게 돌출할 수 있다.
설명의 편의를 위하여, 상부 소자(102)는 상하 반전된 형태로 설명된다. 따라서, "상"과 "하"는 서로 호환되는 의미로 이해되어야 한다.
상부 소자(102)는 상부 기판(106) 상에 형성된 상부 절연층(122), 및 상부 절연층(122) 상/내에 형성된 상부 전극 구조체(152A)를 포함할 수 있다.
상부 기판(106)은 실리콘 웨이퍼, SOI(silicon on insulator) 웨이퍼, SiGe 웨이퍼, SiC 웨이퍼, 글래스 또는 세라믹을 포함할 수 있다. 본 실시예에서, 예시적으로 상부 기판(106)이 실리콘 웨이퍼를 포함할 수 있다.
상부 절연층(122)은 산소를 포함할 수 있다. 예를 들어, 상부 절연층(122)은 실리콘 산화물을 포함할 수 있다.
상부 절연층(122) 내에 상부 그루브(GU)가 형성될 수 있다. 상부 그루브(GU)는 평면도에서 사각형 모양으로 형성될 수 있다. 상부 그루브(GU)는 하부 그루브(GL)보다 좁은 수평 폭을 가질 수 있다.
상부 전극 구조체(152A)는 상부 전극 배리어 층(132A) 및 상부 금속 전극(142A)을 포함할 수 있다.
상부 전극 배리어 층(132A)은 상부 그루브(GU)의 바닥 면 및 측벽들 상에 컨포멀하게 형성될 수 있다. 상부 전극 배리어 층(132A)은 상부 절연층(122)의 상부 표면 상에도 형성될 수 있다. 다른 말로, 상부 전극 배리어 층(132A)은 상부 절연층(122)의 상부 표면 상으로 연장될 수 있다. 상세하게, 상부 전극 배리어 층(132A)은 상부 금속 전극(142A)의 주변에 형성될 수 있다. 즉, 평면도에서, 상부 전극 배리어 층(132A)은 상부 금속 전극(142A)의 주변을 둘러싸는 모양으로 형성될 수 있다. 상부 절연층(122)의 상부 표면으로 연장된 상부 전극 배리어 층(132A)은 하부 금속 전극(141A)의 수평 폭 보다 넓은 수평 폭을 가질 수 있다. 이것은 다른 도면을 참조하여 보다 상세하게 설명될 것이다.
상부 전극 배리어 층(132A)은 금속층 및 또는 금속 질화물 층을 포함할 수 있다. 예를 들어, 상부 전극 배리어 층(132A)은 Ti, Ti/TiN, TiN, Ta, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 상부 전극 배리어 층(132A)은 실리콘 질화물을 포함할 수 있다.
상부 금속 전극(142A)은 상부 그루브(GU)를 채우도록 상부 전극 배리어 층(132A)의 바닥 면 및 측벽들 상에 형성될 수 있다. 상부 금속 전극(142A)의 상부 표면은 상부 절연층(122)의 상부 표면보다 높게 돌출할 수 있다. 상부 금속 전극(142A)은 하부 금속 전극(141A)의 수평 폭 보다 좁은 수평 폭을 가질 수 있다.
하부 금속 전극(141A) 및 상부 금속 전극(142A)은 일체형으로 형성될 수 있다. 다른 말로, 하부 금속 전극(141A) 및 상부 금속 전극(142A)은 물질적으로 연속(materially in continuity with)될 수 있다. 따라서, 도면에는 하부 금속 전극(141A)과 상부 금속 전극(142A)의 경계면이 점선으로 표시되었다.
하부 금속 전극(141A)의 일부와 상부 전극 배리어 층(132A)의 일부가 직접적으로 접촉할 수 있다. 도면에는 하부 금속 전극(141A)의 외곽 영역들이 상부 전극 배리어 층(132A)과 대칭적으로 직접적으로 접촉하는 것으로 도시되었다. 그러나, 하부 금속 전극(141A)의 외곽 영역들 중 어느 한 영역만 상부 전극 배리어 층(132A)과 직접적으로 접촉할 수 있다.
도 1b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 전극 연결 구조체(100B)는, 하부 전극 구조체(151B)를 가진 하부 소자(101) 및 상부 전극 구조체(152B)를 가진 상부 소자(102)를 포함하고, 하부 금속 전극(141B)을 감싸는 하부 전극 배리어 층(131B)을 포함할 수 있다. 하부 소자(101)와 상부 소자(102)는 전극 구조체(150B)를 통하여 전기적으로 연결될 수 있다. 하부 전극 구조체(151B) 및 상부 전극 구조체(152B)는 전극 구조체(150B)를 구성할 수 있다.
하부 전극 배리어 층(131B)은 하부 금속 전극(141B)의 측면들을 감쌀 수 있다. 부가하여, 하부 전극 배리어 층(131B)은 하부 금속 전극(141B)의 상부 표면의 일부를 덮을 수 있다. 따라서, 하부 전극 배리어 층(131B)은 하부 금속 전극(141B)의 측면들 및 상부 표면의 주변 영역들을 감쌀 수 있다.
A 영역의 확대도를 참조하면, 하부 전극 배리어 층(131B)과 상부 전극 배리어 층(132B)은 직접적으로 접촉할 수 있다. 예를 들어, 하부 전극 배리어 층(131B)이 상부 금속 전극(142B)의 측면에 접촉하도록 연장될 수 있다. 이 경우, 하부 전극 배리어 층(131B)과 상부 전극 배리어 층(132B)의 경계면(Ia)은 수평적으로 형성될 수 있다. 다른 실시예에서, 상부 전극 배리어 층(132B)이 하부 금속 전극(141B)에 접촉하도록 연장될 수 있다. 이 경우, 하부 전극 배리어 층(131B)과 상부 전극 배리어 층(132B)의 경계면(Ib)은 수직적으로 형성될 수 있다. 설명되지 않은 다른 구성 요소들은 도 1a의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 1c를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(100C)는, 하부 전극 구조체(151C)를 가진 하부 소자(101) 및 상부 전극 구조체(152C)를 가진 상부 소자(102)를 포함하고, 상부 절연층(122)의 상부 표면 상으로 돌출 또는 연장된 상부 전극 배리어 층(132C) 및 하부 금속 전극(141C)을 감싸는 하부 전극 배리어 층(131C)을 포함할 수 있다. 하부 소자(101)와 상부 소자(102)는 전극 구조체(150C)를 통하여 전기적으로 연결될 수 있다. 하부 전극 구조체(151C) 및 상부 전극 구조체(152C)는 전극 구조체(150C)를 구성할 수 있다.
하부 전극 배리어 층(131C)은 도 1b를 참조하여 이해될 수 있을 것이고 상부 전극 배리어 층(132C)은 도 1a를 참조하여 이해될 수 있을 것이다. 하부 전극 배리어 층(131C)과 상부 전극 배리어 층(132C)은 직접적으로 접촉할 수 있다.
하부 금속 전극(141C)과 상부 금속 전극(142C)은 일체형으로 형성될 수 있다. 따라서, 하부 금속 전극(141C)과 상부 금속 전극(142C)의 경계면은 생략되었다. 부가하여, 하부 금속 전극(141C)과 상부 금속 전극(142C)의 경계면은 상부 전극 배리어 층(132C)의 상부 표면과 같은 레벨과 같거나 낮게 가상적으로 위치할 수 있다. 설명되지 않은 다른 구성 요소들은 도 1a 및 1b의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 1d를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(100D)는 하부 전극 구조체(151D)를 가진 하부 소자(101) 및 상부 전극 구조체(152D)를 가진 상부 소자(102)를 포함하고, 하부 전극 배리어 층(131D)과 상부 전극 배리어 층(132D)의 사이에 돌출부(150P)를 포함할 수 있다. 하부 소자(101)와 상부 소자(102)는 전극 구조체(150D)를 통하여 전기적으로 연결될 수 있다. 하부 전극 구조체(151D) 및 상부 전극 구조체(152D)는 전극 구조체(150D)를 구성할 수 있다.
돌출부(150P)는 하부 금속 전극(141D)의 일부, 상부 금속 전극(142D)의 일부, 그 조합 또는 추가된 금속일 수 있다.
다른 실시예에서, 하부 전극 배리어 층(131D)과 상부 전극 배리어 층(132D)은 서로 이격될 수 있다. 다른 말로, 하부 전극 배리어 층(131D)과 상부 전극 배리어 층(132D)은 돌출부(150P)의 존재 여부와 상관없이, 독립적으로 서로 이격될 수 있다. 이 경우, 돌출부(150P)는 하부 전극 배리어 층(131D)과 직접적으로 접촉하면서 상부 전극 배리어 층(132D)과 이격될 수 있다. 또는, 돌출부(150P)는 상부 전극 배리어 층(132D)과 직접적으로 접촉하면서 하부 전극 배리어 층(131D)과 이격될 수 있다. 이 실시예는 도 1f를 참조하여 보다 상세하게 이해될 수 있을 것이다. 설명되지 않은 다른 구성 요소들은 도 1a 내지 1c의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 1e를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(100E)는 하부 전극 구조체(151E)를 가진 하부 소자(101) 및 상부 전극 구조체(152E)를 가진 상부 소자(102)를 포함하고, 하부 금속 전극(141E)의 상부 표면 상에 부분적으로 형성된 표면 전극 배리어 층(130S)을 포함할 수 있다. 하부 소자(101)와 상부 소자(102)는 전극 구조체(150E)를 통하여 전기적으로 연결될 수 있다. 하부 전극 구조체(151E) 및 상부 전극 구조체(152E)는 전극 구조체(150E)를 구성할 수 있다.
표면 전극 배리어 층(130S)은 하부 금속 전극(141E)의 상부 표면의 외곽 영역 상에 부분적으로 형성될 수 있다. 표면 전극 배리어 층(130S)은 하부 금속 전극(141E)의 측면들 상에는 형성되지 않을 수 있다. 즉, 하부 금속 전극(141E)의 측면들은 노출될 수 있다. 부가하여, 표면 전극 배리어 층(130S)의 측단부들과 하부 금속 전극(141E)의 측면들은 수직적으로 정렬될 수 있다.
다른 실시예에서, 도 1a를 더 참조하여, 표면 전극 배리어 층(130S)이 상부 전극 배리어 층(132E)의 일부인 것으로 이해될 수도 있다. 즉, 상부 전극 배리어 층(132E)의 단부들(end portions) 중 적어도 한 부분이 하부 금속 전극(141E)의 측면들 중 하나와 수직적으로 정렬된 것으로 이해될 수도 있다. 설명되지 않은 다른 구성 요소들은 도 1a 내지 1d의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 1f를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(100F)는 하부 전극 구조체(151F)를 가진 하부 소자(101) 및 상부 전극 구조체(152F)를 가진 상부 소자(102)를 포함하고, 상부 전극 배리어 층(132F)과 이격된 표면 전극 배리어 층(130S)을 포함할 수 있다. 하부 소자(101)와 상부 소자(102)는 전극 구조체(150F)를 통하여 전기적으로 연결될 수 있다. 하부 전극 구조체(151F) 및 상부 전극 구조체(152F)는 전극 구조체(150F)를 구성할 수 있다.
다른 실시예에서, 도 1d를 더 참조하여, 상부 전극 배리어 층(132F)과 표면 전극 배리어 층(130S)의 사이로 하부 금속 전극(141F) 및 상부 금속 전극(142F) 중 하나 또는 두 개가 돌출할 수 있다. 설명되지 않은 다른 구성 요소들은 도 1a 내지 1e의 동일하거나 유사한 구성 요소들 참조하여 이해될 수 있을 것이다.
도 1g를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(100G)는 하부 전극 구조체(151G)를 가진 하부 소자(101) 및 상부 전극 구조체(152G)를 가진 상부 소자(102)를 포함하고, 하부 절연층(121) 상에 부분적으로 형성된 하부 전극 배리어 층(131G) 및 표면 전극 배리어 층(130S)을 포함할 수 있다. 하부 소자(101)와 상부 소자(102)는 전극 구조체(150G)를 통하여 전기적으로 연결될 수 있다. 하부 전극 구조체(151G) 및 상부 전극 구조체(152G)는 전극 구조체(150G)를 구성할 수 있다. 하부 전극 배리어 층(131G)은 하부 절연층(121) 상으로 연장될 수 있다. 하부 전극 배리어 층(131G)은 도 1a를 더 참조하여 이해될 수 있다. 표면 전극 배리어 층(130S)은 하부 금속 전극(141G)의 상부 표면의 일부, 및 하부 절연층(121) 상으로 연장된 하부 전극 배리어 층(131G)의 상부에 형성될 수 있다. 표면 전극 배리어 층(130S)은 독립적인 구성 요소일 수도 있고, 도 1a를 참조하여, 상부 전극 배리어 층(141G)의 일부일 수도 있다. 하부 전극 배리어 층(131G)과 표면 전극 배리어 층(130S)이 동일한 물질로 형성될 경우, 하부 전극 배리어 층(131G)과 표면 전극 배리어 층(130S)의 경계면은 사라질 수 있다. 즉, 하부 전극 배리어 층(131G)과 표면 전극 배리어 층(130S)은 일체화 또는 물질적으로 연속될 수 있다. 설명되지 않은 다른 구성 요소들은 도 1a 내지 1f의 동일하거나 유사한 구성 요소들 참조하여 이해될 수 있을 것이다.
본 실시예들에서, 하부 소자(101)와 상부 소자(102)는 서로 위치가 바뀔 수 있다. 즉, 전극 구조체들(150A-150G)은 상하가 반전될 수 있다.
도 1h의 (A)는 도 1a에 예시된 하부 전극 구조체(151A)의 상면도(top view)이고, (B)는 도 1a에 예시된 상부 전극 구조체(152A)의 하면도(bottom view)를 예시적으로 도시한 도면들이다. 본 발명의 기술적 사상을 이해하기 쉽도록 하기 위하여, 하부 전극 구조체(151A) 및 상부 전극 구조체(152A)이 정사각형 모양으로 도시되었다. 하부 전극 구조체(151A) 및 상부 전극 구조체(152A)는 직사각형, 바(bar), 라인, 다각형, 등 다양한 모양으로 형성될 수 있다. 도 1h의 (A) 및 (B)를 참조하면, 하부 전극 구조체(151A)의 하부 전극 배리어 층(131A)은 제1 수평 폭(W1)을 가질 수 있고, 하부 전극 구조체(151A)의 하부 금속 전극(141A)은 제2 수평 폭(W2)을 가질 수 있고, 상부 전극 구조체(152A)의 상부 전극 배리어 층(132A)은 제3 수평 폭(W3)을 가질 수 있고, 및 상부 전극 구조체(152A)의 상부 금속 전극(142A)은 제4 수평 폭을 가질 수 있다. 도면에 보여지듯이, 제1 수평 폭(W1)은 제2 수평 폭(W2)보다 클 수 있다. 제2 수평 폭(W2)은 제4 수평 폭(W4)보다 클 수 있다. 제3 수평 폭(W3)은 제1 수평 폭(W1)보다 클 수 있다.
그러므로, 도 1a 내지 1g에 예시된 전극 연결 구조체들(100A-100G)에서, 하부 금속 전극들(141A-141G)의 수평 폭이 상부 금속 전극들(142A-142G)의 수평 폭보다 클 수 있다. 따라서, 하부 금속 전극들(141A-141G)과 상부 금속 전극들(142A-142G)의 정렬 마진이 개선될 수 있다.
도 1a 내지 1g에 예시된 전극 연결 구조체들(100A-100G)은 하부 금속 전극들(141A-141G) 및 상부 금속 전극들(142A-142G)이 일체형으로 형성될 수 있어서 저항이 낮은 전극 연결을 제공할 수 있다. 특히, 하부 금속 전극들(141A-141G) 및 상부 금속 전극들(142A-142G)이 구리 등을 포함하는 경우, 기존의 솔더 물질을 이용한 전극 연결보다 매우 낮은 저항의 전극 연결을 제공할 수 있다. 또, 하부 금속 전극들(141A-141G) 및 상부 금속 전극들(142A-142G)이 솔더 물질을 포함하지 않으므로, 구형(spherical shapes)으로 형성되지 않고 상면과 하면이 평평한 메사(mesa) 모양으로 형성될 수 있다. 그러므로, 하부 금속 전극들(141A-141G) 및 상부 금속 전극들(142A-142G)의 수직 두께, 및 전극 연결 구조체들(100A-100G)의 전체적인 두께가 감소할 수 있다.
도 1a 내지 1g에 예시된 전극 연결 구조체들(100A-100G)은 하부 금속 전극들(141A-141G) 및 상부 금속 전극들(142A-142G)이 하부 절연층(121) 및 상부 절연층(122)과 직접적으로 접촉하지 않는다. 예를 들어, 하부 금속 전극들(141A-141G) 및 상부 금속 전극들(142A-142G)은 하부 전극 배리어 층(131A-131G) 및 상부 전극 배리어 층(132A-132G)에 의해 하부 절연층(121) 및 상부 절연층(122)과 이격될 수 있다. 따라서, 하부 절연층(121) 및 상부 절연층(122)에 포함된 산소 또는 기타 다른 불순물들이 하부 금속 전극들(141A-141G) 및 상부 금속 전극들(142A-142G)로 이동하지 못한다. 본 발명의 기술적 사상에 의한 하부 금속 전극들(141A-141G) 및 상부 금속 전극들(142A-142G)은 전기적, 물리적 및/또는 화학적 특성이 안정하고 수명이 연장된다.
도 2a 내지 2g는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들(200A-200G)을 개념적으로 도시한 종단면도들이다.
도 2a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 전극 연결 구조체(200A)는, 기판부(201, substrate part) 및 기판부(201) 상에 배치된 재배선부(202, re-distribution part)를 포함할 수 있다. 기판부(201)와 재배선부(202)는 전극 구조체(250A)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(250A)는 하부 전극 구조체(251A) 및 상부 전극 구조체(252A)를 포함할 수 있다.
기판부(201)는 하부 기판(205), 최하부 절연층(210), 하부 배선(215), 하부 절연층(220), 및 하부 전극 구조체(251A)를 포함할 수 있다.
하부 기판(205)은 실리콘 웨이퍼, SOI(silicon on insulator) 웨이퍼, SiGe 웨이퍼, SiC 웨이퍼, 글래스, 세라믹 또는 패키징된 반도체 소자를 포함할 수 있다. 본 실시예에서, 예시적으로 하부 기판(205)이 실리콘 웨이퍼를 포함할 수 있다.
최하부 절연층(210)은 산소를 포함할 수 있다. 예를 들어, 최하부 절연층(210)은 실리콘 산화물을 포함할 수 있다.
최하부 절연층(210) 내에 최하부 그루브(GL1)가 형성될 수 있다.
최하부 그루브(GL1) 내에 하부 배선(215)이 형성될 수 있다. 하부 배선(215)은 하부 배선 배리어 층(213) 및 하부 금속 배선(214)을 포함할 수 있다. 하부 배선 배리어 층(213)은 최하부 그루브(GL1)의 바닥 면 및 측벽들 상에 컨포멀하게 형성될 수 있다. 하부 배선 배리어 층(213)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 SiN 중 어느 하나를 포함할 수 있다. 하부 금속 배선(214)은 최하부 그루브(GL1)를 채우도록 하부 배선 배리어 층(213)의 바닥 면 및 측벽들 상에 형성될 수 있다. 하부 금속 배선(214)은 구리를 포함할 수 있다. 최하부 절연층(210)의 상부 표면, 하부 배선 배리어 층(213)의 상단 부들, 및 하부 금속 배선(214)의 상부 표면들은 동일한 레벨에 위치할 수 있다.
하부 층간 배리어 층(225, lower interlayer barrier layer)이 최하부 절연층(210)과 하부 절연층(220)의 사이에 형성될 수 있다. 하부 층간 배리어 층(225)은 하부 배선(215) 상에도 형성될 수 있다. 즉, 하부 층간 배리어 층(225)은 하부 배선 배리어층(213) 및 하부 금속 배선(214) 상에 형성될 수 있다. 상세하게, 하부 층간 배리어 층(225)은 하부 배선 배리어층(213) 및 하부 금속 배선(214)과 직접적으로 접촉할 수 있다. 하부 층간 배리어 층(225)은 하부 금속 배선(214)과 부분적으로 접촉할 수 있다. 즉, 하부 층간 배리어 층(225)은 하부 금속 배선(214)의 상면의 일부를 노출시킬 수 있다. 하부 층간 배리어 층(225)은 실리콘 질화물을 포함할 수 있다.
하부 층간 배리어 층(225) 상에 하부 절연층(220)이 형성될 수 있다. 하부 절연층(220)도 산소를 포함할 수 있다. 예를 들어, 하부 절연층(220)도 실리콘 산화물을 포함할 수 있다.
하부 절연층(220) 내에 하부 그루브(GL2)가 형성될 수 있다. 하부 그루브(GL2)는 하부 층간 배리어 층(225)을 부분적으로 제거할 수 있다. 따라서, 하부 그루브(GL2)는 하부 배선(215)의 상부 표면의 일부를 노출시킬 수 있다.
하부 그루브(GL2) 내에 하부 전극 구조체(251A)가 형성될 수 있다. 하부 전극 구조체(251A)는 하부 전극 배리어 층(231A) 및 하부 금속 전극(241A)을 포함할 수 있다. 하부 전극 배리어 층(231A)은 하부 그루브(GL2)의 바닥 면 및 측벽들에 컨포멀하게 형성될 수 있다. 상세하게, 하부 전극 배리어 층(231A)은 하부 그루브(GL2)를 구성하는 하부 배선(215)의 상부 표면 및 하부 절연층(220)의 측벽들 상에 컨포멀하게 형성될 수 있다. 따라서, 하부 전극 구조체(251A)는 하부 배선(215) 상에 형성될 수 있다. 하부 전극 구조체(251A)는 하부 금속 배선(214)과 직접적으로 접촉할 수 있다. 하부 전극 구조체(251A)는 도 1a의 하부 전극 구조체(151A)를 참조하여 보다 상세하게 이해될 수 있을 것이다.
재배선부(202)는 상부 절연층(260), 상부 전극 구조체(252A), 최상부 절연층(270), 및 재배선 구조(275, re-distribution structure)을 포함할 수 있다.
상부 절연층(260) 내에 상부 그루브(GU1)가 형성될 수 있다. 상부 그루브(GU1)는 재배선 구조(275)의 하부 면을 부분적으로 노출시킬 수 있다. 상부 절연층(260)도 산소를 포함할 수 있다. 예를 들어, 상부 절연층(260)도 실리콘 산화물을 포함할 수 있다.
상부 그루브(GU1) 내에 상부 전극 구조체(252A)가 형성될 수 있다. 상부 전극 구조체(252A)는 상부 전극 배리어 층(232A) 및 상부 금속 전극(242A)을 포함할 수 있다. 상부 전극 배리어 층(232A)은 상부 그루브(GU1)의 측벽들 상 및 재배선 구조(275)의 하부 면 하에 컨포멀하게 형성될 수 있다. 상부 전극 배리어 층(232A)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 SiN 중 어느 하나를 포함할 수 있다. 상부 그루브(GU1)를 채우도록 상부 전극 배리어 층(232A) 상에 상부 금속 전극(242A)이 형성될 수 있다. 상부 전극 구조체(252A)는 도 1a의 상부 전극 구조체(152A)를 참조하여 보다 상세하게 이해될 수 있을 것이다.
상부 층간 배리어 층(265)이 상부 절연층(260)과 최상부 절연층(270)의 사이에 형성될 수 있다. 상부 층간 배리어 층(265)은 재배선 구조(275)의 하면의 일부 하에도 형성될 수 있다. 즉, 상부 층간 배리어 층(265)은 재배선 배리어층(273) 및 재배선 금속 배선(274)의 하면 하에 형성될 수 있다. 상세하게, 상부 층간 배리어 층(265)은 재배선 배리어층(273) 및 재배선 금속 배선(274)과 직접적으로 접촉할 수 있다. 상부 층간 배리어 층(265)은 재배선 금속 배선(274)의 하면과 부분적으로 접촉할 수 있다. 상부 층간 배리어 층(265)은 실리콘 질화물을 포함할 수 있다.
상부 층간 배리어 층(265) 상에 최상부 절연층(270)이 형성될 수 있다. 최상부 절연층(270) 내에 최상부 그루브(GU2)가 형성될 수 있다. 최상부 그루브(GU2)는 상부 층간 배리어 층(265) 및 상부 전극 구조체(252A)를 노출시킬 수 있다. 상세하게, 최상부 그루브(GU2)는 상부 전극 배리어 층(232A)을 노출시킬 수 있다. 최상부 절연층(270)은 실리콘 산화물, 실리콘 질화물, 또는 폴리이미드(polyimide) 중 어느 하나를 포함할 수 있다.
최상부 절연층(270) 내에 재배선 구조(275)가 형성될 수 있다. 재배선 구조(275)는 재배선 배리어 층(273) 및 재배선 금속 배선(274)을 포함할 수 있다. 재배선 배리어 층(273)은 최상부 그루브(GU2)의 측벽들 상에 형성될 수 있다. 따라서, 재배선 배리어 층(273)은 재배선 금속 배선(274)의 측면들 상에만 형성될 수 있다. 재배선 배리어 층(273)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 SiN 중 어느 하나를 포함할 수 있다.
최상부 그루브(GU2)를 채우도록 상부 전극 구조체(252A) 및 재배선 배리어 층(273) 상에 재배선 금속 배선(274)이 형성될 수 있다. 재배선 금속 배선(274)은 구리, 알루미늄, 니켈, 주석 같은 금속을 포함할 수 있다. 도면에는 최상부 절연층(270)과 재배선 구조(275)의 상부 표면이 동일한 레벨에 형성된 것으로 예시되었다.
하부 전극 구조체(251A)와 상부 전극 구조체(252A)는 전극 구조체(250A)을 구성할 수 있다. 기판부(201)와 재배선부(202)의 사이에는 에어 갭(AG)이 존재할 수 있다.
도 2b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 전극 연결 구조체(200B)는 기판부(201) 및 기판부(201) 상에 배치된 재배선부(202)를 포함할 수 있다. 기판부(201)와 재배선부(202)는 전극 구조체(250B)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(250B)는 하부 전극 구조체(251B) 및 상부 전극 구조체(252B)를 포함할 수 있다. 하부 전극 구조체(251B)는 하부 전극 배리어 층(231B) 및 하부 금속 전극(241B)을 포함할 수 있다. 상부 전극 구조체(252B)는 상부 전극 배리어 층(232B) 및 상부 금속 전극(242B)을 포함할 수 있다.
하부 전극 배리어 층(231B)은 하부 금속 전극(241B)을 감쌀수 있다. 하부 전극 배리어 층(231B)은 상부 전극 배리어 층(232B)과 직접적으로 접촉할 수 있다. 설명되지 않은 구성 요소들 및 보다 상세한 설명은 도 1b 및 도 2a의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 2c를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(200C)는 기판부(201) 및 기판부(201) 상에 배치된 재배선부(202)를 포함할 수 있다. 기판부(201)와 재배선부(202)는 전극 구조체(250C)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(250C)는 하부 전극 구조체(251C) 및 상부 전극 구조체(252C)를 포함할 수 있다. 하부 전극 구조체(251C)는 하부 전극 배리어 층(231C) 및 하부 금속 전극(241C)을 포함할 수 있다. 상부 전극 구조체(252C)는 상부 전극 배리어 층(232C) 및 상부 금속 전극(242C)을 포함할 수 있다.
하부 전극 배리어 층(231C)은 상부 절연층(260)의 하부 표면 하로 돌출 또는 연장된 상부 전극 배리어 층(232C) 및 하부 금속 전극(241C)을 감쌀수 있다. 하부 전극 배리어 층(231C)은 상부 전극 배리어 층(232C)과 직접적으로 접촉할 수 있다. 설명되지 않은 구성 요소들 및 보다 상세한 설명은 도 1c 및 도 2a 내지 2b의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 2d를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(200D)는 기판부(201) 및 기판부(201) 상에 배치된 재배선부(202)를 포함할 수 있다. 기판부(201)와 재배선부(202)는 전극 구조체(250D)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(250D)는 하부 전극 구조체(251D) 및 상부 전극 구조체(252D)를 포함할 수 있다. 하부 전극 구조체(251D)는 하부 전극 배리어 층(231D) 및 하부 금속 전극(241D)을 포함할 수 있다. 상부 전극 구조체(252D)는 상부 전극 배리어 층(232D) 및 상부 금속 전극(242D)을 포함할 수 있다.
하부 전극 배리어 층(231D)과 상부 전극 배리어 층(232D)의 사이에 돌출부(250P)가 형성될 수 있다. 돌출부(250P)는 하부 금속 전극(241D)의 일부, 상부 금속 전극(242D)의 일부, 그 조합 또는 추가된 금속일 수 있다. 설명되지 않은 구성 요소들 및 보다 상세한 설명은 도 1d 및 도 2a 내지 2c의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 2e를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(200E)는 기판부(201) 및 기판부(201) 상에 배치된 재배선부(202)를 포함할 수 있다. 기판부(201)와 재배선부(202)는 전극 구조체(250E)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(250E)는 하부 전극 구조체(251E) 및 상부 전극 구조체(252E)를 포함할 수 있다. 하부 전극 구조체(251E)는 하부 전극 배리어 층(231E) 및 하부 금속 전극(241E)을 포함할 수 있다. 상부 전극 구조체(252E)는 상부 전극 배리어 층(232E) 및 상부 금속 전극(242E)을 포함할 수 있다.
표면 전극 배리어 층(230S)이 하부 금속 전극(241E)의 상부 표면 상에 부분적으로 형성될 수 있다. 표면 전극 배리어 층(230S)은 하부 금속 전극(241E)의 상부 표면의 외곽 영역 상에 부분적으로 형성될 수 있다. 표면 전극 배리어 층(230S)은 하부 금속 전극(24E)의 측면들 상에는 형성되지 않을 수 있다. 즉, 하부 금속 전극(241E)의 측면들은 노출될 수 있다. 부가하여, 표면 전극 배리어 층(230S)의 측단부들과 하부 금속 전극(242E)의 측면들은 수직적으로 정렬될 수 있다.
다른 실시예에서, 도 2a를 더 참조하여, 표면 전극 배리어 층(230S)이 상부 전극 배리어 층(232E)의 일부인 것으로 이해될 수도 있다. 즉, 상부 전극 배리어 층(232E)의 단부들(end portions) 중 적어도 한 부분이 하부 금속 전극(241E)의 측면들 중 하나와 수직적으로 정렬된 것으로 이해될 수도 있다. 설명되지 않은 구성 요소들 및 보다 상세한 설명은 도 1e 및 도 2a 내지 2d의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 2f를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(200F)는 기판부(201) 및 기판부(201) 상에 배치된 재배선부(202)를 포함할 수 있다. 기판부(201)와 재배선부(202)는 전극 구조체(250F)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(250F)는 하부 전극 구조체(251F) 및 상부 전극 구조체(252F)를 포함할 수 있다. 하부 전극 구조체(251F)는 하부 전극 배리어 층(231F) 및 하부 금속 전극(241F)을 포함할 수 있다. 상부 전극 구조체(252F)는 상부 전극 배리어 층(232F) 및 상부 금속 전극(242F)을 포함할 수 있다.
표면 전극 배리어 층(230S)이 상부 전극 배리어 층(232F)과 이격되도록 형성될 수 있다.
다른 실시예에서, 도 1d를 더 참조하여, 상부 전극 배리어 층(232F)과 표면 전극 배리어 층(230S)의 사이로 하부 금속 전극(241F) 및 상부 금속 전극(242F) 중 하나 또는 두 개가 돌출할 수 있다. 설명되지 않은 구성 요소들 및 보다 상세한 설명은 도 1f 및 도 2a 내지 2e의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 2g를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(200G)는 기판부(201) 및 기판부(201) 상에 배치된 재배선부(202)를 포함할 수 있다. 기판부(201)와 재배선부(202)는 전극 구조체(250G)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(250G)는 하부 전극 구조체(251G) 및 상부 전극 구조체(252G)를 포함할 수 있다. 하부 전극 구조체(251G)는 하부 전극 배리어 층(231F), 하부 금속 전극(241F), 및 하부 표면 전극 배리어 층(230S)을 포함할 수 있다. 상부 전극 구조체(252G)는 상부 전극 배리어 층(232G) 및 상부 금속 전극(242G)을 포함할 수 있다.
하부 전극 배리어 층(231G)은 하부 절연층(220) 상으로 연장될 수 있다. 하부 전극 배리어 층(231G)은 도 1g를 더 참조하여 이해될 수 있다. 표면 전극 배리어 층(230S)은 하부 금속 전극(241G)의 일부 표면 및 하부 절연층(220) 상으로 연장된 상부 전극 배리어 층(131G) 의 상부에 형성될 수 있다. 표면 전극 배리어 층(230S)은 독립적인 구성 요소일 수도 있고, 도 2a를 참조하여, 상부 전극 배리어 층(241G)의 일부일 수도 있다. 하부 전극 배리어 층(231G)과 표면 전극 배리어 층(230S)이 동일한 물질로 형성될 경우, 하부 전극 배리어 층(231G)과 표면 전극 배리어 층(230S)의 경계면은 사라질 수 있다. 즉, 하부 전극 배리어 층(231G)과 표면 전극 배리어 층(230S)은 일체화 또는 물질적으로 연속될 수 있다. 설명되지 않은 다른 구성 요소들은 도 2a 내지 2f의 동일하거나 유사한 구성 요소들 참조하여 이해될 수 있을 것이다.
도 3a 내지 3g는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들(300A-300G)을 개략적으로 도시한 종단면도들이다.
도 3a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 전극 연결 구조체(300A)는, 서로 연결된 하부 소자(301) 및 상부 소자(302)를 포함할 수 있다. 하부 소자(301)와 상부 소자(302)는 전극 구조체(350A)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(350A)는 하부 전극 구조체(351A) 및 상부 전극 구조체(352A)를 포함할 수 있다.
하부 소자(301)는 하부 기판(305), 하부 층간 절연층(321), 하부 배선(315), 하부 절연층(371), 하부 비아 구조체(365), 및 하부 전극 구조체(351A)를 포함할 수 있다. 하부 기판(305)과 하부 층간 절연층(321)의 사이에 하부 스토퍼 층(311)이 형성될 수 있다. 하부 층간 절연층(321)과 하부 절연층(371)의 사이에 하부 층간 배리어 층(361)이 형성될 수 있다. 하부 배선(315)은 하부 층간 절연층(321) 내에 형성될 수 있다. 하부 비아 구조체(365)는 하부 절연층(371) 내에 형성될 수 있다. 하부 전극 구조체(351A)는 하부 비아 구조체(365) 상(on), 하부 절연층(371) 내(in)에 형성될 수 있다. 하부 전극 구조체(351A)는 하부 전극 배리어 층(331A) 및 하부 금속 전극(341A)을 포함할 수 있다.
하부 기판(305)은 실리콘 웨이퍼, SOI(silicon on insulator) 웨이퍼, SiGe 웨이퍼, SiC 웨이퍼, 글래스, 세라믹 또는 패키징된 반도체 소자를 포함할 수 있다. 본 실시예에서, 예시적으로 하부 기판(305)은 실리콘 웨이퍼를 포함할 수 있다.
하부 스토퍼 층(311)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
하부 층간 절연층(321)은 실리콘 산화물을 포함할 수 있다. 실리콘 산화물은 수소, 탄소, 붕소, 인, 염소, 불소, 질소 등의 불순물을 포함할 수도 있다.
하부 배선(315)은 하부 층간 절연층(321) 내에 형성될 수 있다. 하부 배선(315)의 상부 표면 레벨은 하부 층간 절연층(321)의 상부 표면 레벨과 동일할 수 있다. 하부 배선(315)은 하부 배선 배리어 층(313) 및 하부 금속 배선(314)을 포함할 수 있다. 하부 배선 배리어 층(313)은 하부 금속 배선(314)의 하면 및 측면들을 감쌀 수 있다. 하부 배선 배리어 층(313)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 하부 배선 배리어 층(313)은 실리콘 질화물을 포함할 수도 있다. 하부 금속 배선(314)은 구리를 포함할 수 있다. 다른 실시예에서, 하부 금속 배선(314)은 알루미늄 또는 텅스텐 같은 금속들 또는 금속 실리사이드를 포함할 수 있다.
하부 층간 배리어 층(361)은 하부 층간 절연층(321) 및 하부 배선(315) 상에 형성될 수 있다. 하부 층간 배리어 층(361)은 하부 배선(315)의 상부 표면의 일부를 덮을 수 있다. 하부 층간 배리어 층(361)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
하부 절연층(371)은 실리콘 산화물을 포함할 수 있다. 실리콘 산화물은 수소, 탄소, 붕소, 인, 염소, 불소, 질소 등의 불순물을 포함할 수도 있다. 다른 실시예에서, 하부 절연층(371)은 폴리이미드 또는 에폭시 수지를 포함할 수도 있다.
하부 비아 구조체(365)는 하부 비아 배리어 층(363) 및 하부 비아 플러그(364)를 포함할 수 있다. 하부 비아 배리어 층(363)은 하부 비아 플러그(364) 바닥 면 및 측면들을 감쌀 수 있다. 하부 비아 배리어 층(363)은 하부 배선(315)과 직접적으로 접촉할 수 있다. 하부 비아 배리어 층(363)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 하부 비아 배리어 층(363)은 실리콘 질화물을 포함할 수도 있다. 하부 비아 플러그(364)는 구리 같은 금속을 포함할 수 있다.
하부 전극 구조체(351A)는 하부 전극 배리어 층(331A) 및 하부 금속 전극(341A)을 포함할 수 있다. 하부 전극 배리어 층(331A)은 하부 금속 전극(341A)의 하면 및 측면들을 감쌀 수 있다.
하부 전극 배리어 층(331A)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 하부 전극 배리어 층(331A)은 실리콘 질화물을 포함할 수 있다. 하부 금속 전극(341A)은 구리 같은 금속을 포함할 수 있다. 하부 전극 구조체(351A)는 도 1a를 더 참조하여 보다 상세하게 이해될 수 있다.
설명의 편의를 위하여, 상부 소자(302)는 상하 반전된 형태로 설명된다.
상부 소자(302)는 상부 소자(302)는 상부 기판(306), 상부 층간 절연층(322), 상부 배선(316), 상부 절연층(372), 상부 비아 구조체(366), 및 상부 전극 구조체(352A)를 포함할 수 있다. 상부 기판(306)과 상부 층간 절연층(322)의 사이에 상부 스토퍼 층(312)이 형성될 수 있다. 상부 층간 절연층(322)과 상부 절연층(372)의 사이에 상부 층간 배리어 층(362)이 형성될 수 있다. 상부 배선(316)은 상부 층간 절연층(322) 내에 형성될 수 있다. 상부 비아 구조체(366)는 상부 절연층(372) 내에 형성될 수 있다. 상부 전극 구조체(352A)는 상부 비아 구조체(366) 상(on), 상부 절연층(372) 내(in)에 형성될 수 있다. 상부 전극 구조체(352A)는 상부 전극 배리어 층(332A) 및 상부 금속 전극(342A)을 포함할 수 있다.
상부 기판(306)은 실리콘 웨이퍼, SOI(silicon on insulator) 웨이퍼, SiGe 웨이퍼, SiC 웨이퍼, 글래스, 세라믹 또는 패키징된 반도체 소자를 포함할 수 있다. 본 실시예에서, 예시적으로 상부 기판(306)은 실리콘 웨이퍼를 포함할 수 있다.
상부 스토퍼 층(312)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
상부 층간 절연층(322)은 실리콘 산화물을 포함할 수 있다. 실리콘 산화물은 수소, 탄소, 붕소, 인, 염소, 불소, 질소 등의 불순물을 포함할 수도 있다.
상부 배선(319)은 하부 층간 절연층(322) 내에 형성될 수 있다. 상부 배선(319)의 상부 표면 레벨은 상부 층간 절연층(322)의 상부 표면 레벨과 동일할 수 있다. 상부 배선(319)은 상부 배선 배리어 층(317) 및 상부 금속 배선(318)을 포함할 수 있다. 하부 배선 배리어 층(313)은 하부 금속 배선(314)의 하면 및 측면들을 감쌀 수 있다. 하부 배선 배리어 층(313)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 하부 배선 배리어 층(313)은 실리콘 질화물을 포함할 수도 있다. 하부 금속 배선(314)은 구리를 포함할 수 있다. 다른 실시예에서, 하부 금속 배선(314)은 알루미늄 또는 텅스텐 같은 금속들 또는 금속 실리사이드를 포함할 수 있다.
상부 층간 배리어 층(362)은 상부 층간 절연층(322) 및 상부 배선(319) 상에 형성될 수 있다. 상부 층간 배리어 층(362)은 상부 배선(319)의 상부 표면의 일부를 덮을 수 있다. 상부 층간 배리어 층(362)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물을 포함할 수 있다.
상부 절연층(372)은 실리콘 산화물을 포함할 수 있다. 실리콘 산화물은 수소, 탄소, 붕소, 인, 염소, 불소, 질소 등의 불순물을 포함할 수도 있다. 다른 실시예에서, 상부 절연층(372)은 폴리이미드 또는 에폭시 수지를 포함할 수도 있다.
상부 비아 구조체(369)는 상부 비아 배리어 층(367) 및 상부 비아 플러그(368)를 포함할 수 있다. 상부 비아 배리어 층(367)은 상부 비아 플러그(368) 바닥 면 및 측면들을 감쌀 수 있다. 상부 비아 배리어 층(367)은 상부 배선(316)과 직접적으로 접촉할 수 있다. 상부 비아 배리어 층(367)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 상부 비아 배리어 층(367)은 실리콘 질화물을 포함할 수도 있다. 상부 비아 플러그(368)는 구리 같은 금속을 포함할 수 있다.
상부 전극 구조체(352A)는 상부 전극 배리어 층(332A) 및 상부 금속 전극(342A)을 포함할 수 있다. 상부 전극 배리어 층(332A)은 상부 금속 전극(342A)의 하면 및 측면들을 감쌀 수 있다.
상부 전극 배리어 층(332A)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 상부 전극 배리어 층(332A)은 실리콘 질화물을 포함할 수 있다. 상부 금속 전극(342A)은 구리 같은 금속을 포함할 수 있다. 상부 전극 구조체(352A)는 도 1a를 더 참조하여 보다 상세하게 이해될 수 있다.
도 3b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 전극 연결 구조체(300B)는, 서로 연결된 하부 소자(301) 및 상부 소자(302)를 포함할 수 있다. 하부 소자(301)와 상부 소자(302)는 전극 구조체(350B)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(350B)는 하부 전극 구조체(351B) 및 상부 전극 구조체(352B)를 포함할 수 있다.
하부 전극 배리어 층(331B)은 하부 금속 전극(341B)의 측면들을 감쌀 수 있다. 부가하여, 하부 전극 배리어 층(331B)은 하부 금속 전극(341B)의 상부 표면의 일부를 덮을 수 있다. 다른 말로, 하부 전극 배리어 층(331B)은 하부 금속 전극(341B)의 측면들 및 상부 표면의 주변 영역들을 감쌀 수 있다. 설명되지 않은 다른 구성 요소들은 도 1b 및 3a의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 3c를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(300C)는, 하부 소자(301) 및 상부 소자(302)를 포함하고, 상부 절연층(372)의 상부 표면 상으로 돌출 또는 연장된 상부 전극 배리어 층(332C) 및 하부 금속 전극(441C)을 감싸는 하부 전극 배리어 층(331C)을 포함할 수 있다. 하부 소자(301)와 상부 소자(302)는 전극 구조체(350C)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(350C)는 하부 전극 구조체(351C) 및 상부 전극 구조체(352C)를 포함할 수 있다.
하부 전극 배리어 층(331C)은 도 1b 또는 2b를 참조하여 이해될 수 있을 것이고 상부 전극 배리어 층(332C)은 도 1a 또는 2a를 참조하여 이해될 수 있을 것이다. 하부 전극 배리어 층(331C)과 상부 전극 배리어 층(332C)은 직접적으로 접촉할 수 있다.
하부 금속 전극(341C)과 상부 금속 전극(342C)은 일체형으로 형성될 수 있다. 따라서, 하부 금속 전극(341C)과 상부 금속 전극(342C)의 경계면은 생략되었다. 부가하여, 하부 금속 전극(341C)과 상부 금속 전극(342C)의 경계면은 상부 전극 배리어 층(332C)의 상부 표면과 같은 레벨과 같거나 낮게 가상적으로 위치할 수 있다. 이것은 본 명세서에 첨부된 형성 방법에 관한 도면들 및 설명들을 참조하면 보다 상세하게 이해될 수 있을 것이다. 설명되지 않은 다른 구성 요소들은 도 1c 및 3a의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 3d를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(300D)는, 하부 소자(301) 및 상부 소자(302)를 포함하고, 하부 전극 배리어 층(331D)과 상부 전극 배리어 층(332D)의 사이에 돌출부(350P)를 포함할 수 있다. 하부 소자(301)와 상부 소자(302)는 전극 구조체(350D)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(350D)는 하부 전극 구조체(351D) 및 상부 전극 구조체(352D)를 포함할 수 있다.
돌출부(350P)는 하부 금속 전극(341D)의 일부, 상부 금속 전극(342D)의 일부, 그 조합 또는 추가된 금속일 수 있다.
다른 실시예에서, 하부 전극 배리어 층(331D)과 상부 전극 배리어 층(332D)은 서로 이격될 수 있다. 다른 말로, 하부 전극 배리어 층(331D)과 상부 전극 배리어 층(332D)은 돌출부(350P)의 존재 여부와 상관없이, 독립적으로 서로 이격될 수 있다. 이 경우, 돌출부(350P)는 하부 전극 배리어 층(331D)과 직접적으로 접촉하면서 상부 전극 배리어 층(332D)과 이격될 수 있다. 또는, 돌출부(350P)는 상부 전극 배리어 층(332D)과 직접적으로 접촉하면서 하부 전극 배리어 층(331D)과 이격될 수 있다. 이 실시예는 도 1f, 2f 및/또는 3f를 참조하여 보다 상세하게 이해될 수 있을 것이다. 설명되지 않은 다른 구성 요소들은 도 1d 및 3a 내지 3c의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 3e를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(300E)는, 하부 소자(301) 및 상부 소자(302)를 포함하고, 하부 금속 전극(341E)의 상부 표면 상에 부분적으로 형성된 표면 전극 배리어 층(330S)을 포함할 수 있다. 하부 소자(301)와 상부 소자(302)는 전극 구조체(350E)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(350E)는 하부 전극 구조체(351E) 및 상부 전극 구조체(352E)를 포함할 수 있다.
표면 전극 배리어 층(330S)은 하부 금속 전극(341E)의 상부 표면의 외곽 영역 상에 부분적으로 형성될 수 있다. 표면 전극 배리어 층(330S)은 하부 금속 전극(341E)의 측면들 상에는 형성되지 않을 수 있다. 즉, 하부 금속 전극(341E)의 측면들은 노출될 수 있다. 부가하여, 표면 전극 배리어 층(330S)의 측단부들과 하부 금속 전극(341E)의 측면들은 수직적으로 정렬될 수 있다.
다른 실시예에서, 도 3a를 더 참조하여, 표면 전극 배리어 층(330S)이 상부 전극 배리어 층(332E)의 일부인 것으로 이해될 수도 있다. 즉, 상부 전극 배리어 층(332E)의 단부들(end portions) 중 적어도 한 부분이 하부 금속 전극(341E)의 측면들 중 하나와 수직적으로 정렬된 것으로 이해될 수도 있다. 설명되지 않은 다른 구성 요소들은 도 1e 및 3a 내지 3d의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 3f를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(300F)는 하부 소자(301) 및 상부 소자(302)를 포함하고, 상부 전극 배리어 층(332F)과 이격된 표면 전극 배리어 층(330S)을 포함할 수 있다. 하부 소자(301)와 상부 소자(302)는 전극 구조체(350F)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(350F)는 하부 전극 구조체(351F) 및 상부 전극 구조체(352F)를 포함할 수 있다.
다른 실시예에서, 도 3d를 더 참조하여, 상부 전극 배리어 층(332F)과 표면 전극 배리어 층(330S)의 사이로 하부 금속 전극(341F) 및 상부 금속 전극(342F) 중 하나 또는 두 개가 돌출할 수 있다. 설명되지 않은 다른 구성 요소들은 도 1f 및 3a 내지 3e의 동일하거나 유사한 구성 요소들 참조하여 이해될 수 있을 것이다.
도 3g를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(300G)는 하부 소자(301) 및 상부 소자(302)를 포함하고, 하부 절연층(371)의 표면 상으로 연장된 하부 전극 배리어 층(331G), 및 하부 금속 전극(341G)의 표면의 일부 및 하부 전극 배리어 층(331G) 상에 형성된 표면 전극 배리어 층(330S)을 포함할 수 있다.
표면 전극 배리어 층(330S)은 독립적인 구성 요소일 수도 있고, 도 3a를 참조하여, 상부 전극 배리어 층(332G)의 일부일 수도 있다. 설명되지 않은 다른 구성 요소들은 도 1g 및 3a 내지 3f의 동일하거나 유사한 구성 요소들 참조하여 이해될 수 있을 것이다.
본 실시예들에서, 하부 소자(301)와 상부 소자(302)는 서로 위치가 바뀔 수 있다. 즉, 전극 구조체들(350A-350G)은 상하가 반전될 수 있다.
도 4a 내지 4g는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들(400A-400G)을 개념적으로 도시한 종단면도들이다.
도 4a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 전극 연결 구조체(400A)는, 하부 소자(401) 및 상부 소자(402)를 포함할 수 있다. 하부 소자(401)와 상부 소자(402)는 전극 구조체(450A)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(450A)는 하부 전극 구조체(451A) 및 상부 전극 구조체(452A)를 포함할 수 있다.
하부 소자(401)는 하부 기판(405)을 포함할 수 있다. 하부 전극 구조체(451A)는 하부 기판(405) 내에 형성될 수 있다. 하부 소자(401)는 하부 기판(405) 내에 형성된 하부 비아 구조체(490)를 포함할 수 있다. 하부 비아 구조체(490)는 하부 전극 구조체(451A)와 전기적으로 연결될 수 있다.
하부 기판(405)은 실리콘 웨이퍼, SOI(silicon on insulator) 웨이퍼, SiGe 웨이퍼, SiC 웨이퍼, 글래스, 세라믹 또는 패키징된 반도체 소자를 포함할 수 있다. 본 실시예에서, 예시적으로 하부 기판(405)은 실리콘 웨이퍼를 포함할 수 있다.
하부 전극 구조체(451A)는 하부 전극 배리어 층(431A) 및 하부 금속 전극(441A)을 포함할 수 있다. 하부 전극 배리어 층(431A)은 하부 금속 전극(441A)의 하면 및 측면들을 감쌀 수 있다. 하부 금속 전극(441A)의 상부 표면은 하부 전극 배리어 층(431A)의 상단부보다 높게 돌출할 수 있다. 하부 전극 배리어 층(431A)의 상단부들은 하부 기판(405)의 상부 표면보다 높게 돌출할 수 있다. 다른 실시예에서, 하부 전극 배리어 층(431A)의 상단부는 하부 기판(405)의 상부 표면과 같거나 낮은 레벨에 위치할 수도 있다
하부 전극 배리어 층(431A)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 하부 전극 배리어 층(431A)은 실리콘 질화물을 포함할 수도 있다. 하부 금속 전극(441A)은 구리 같은 금속을 포함할 수 있다.
하부 비아 구조체(490)는 하부 기판(405)을 관통하는 모양으로 형성될 수 있다. 하부 비아 구조체(490)는 하부 비아 배리어 층(481) 및 하부 비아 플러그(486)를 포함할 수 있다. 하부 비아 배리어 층(481)은 실리콘 질화물을 포함할 수 있다. 다른 실시예에서, 하부 비아 배리어 층(481)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 하부 비아 플러그(486)는 구리 같은 금속을 포함할 수 있다.
상부 소자(402)는 상부 기판(406)을 포함할 수 있다. 상부 전극 구조체(452A)는 상부 기판(406) 내에 형성될 수 있다. 상부 전극 구조체(452A)는 상부 전극 배리어 층(432A) 및 상부 금속 전극(442A)을 포함할 수 있다. 상부 전극 배리어 층(432A)은 상부 기판(402)의 하면으로 연장될 수 있다.
상부 전극 배리어 층(432A)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 상부 전극 배리어 층(432A)은 실리콘 질화물을 포함할 수도 있다. 상부 금속 전극(442A)은 구리 같은 금속을 포함할 수 있다.
하부 금속 전극(441A)의 수평 폭은 상부 금속 전극(442A)의 수평 폭보다 클 수 있다. 상부 기판(402)의 하면으로 연장된 상부 전극 배리어 층(432)의 수평 폭은 하부 금속 전극(441A)의 수평 폭보다 클 수 있다.
상부 전극 구조체(452A)는 비아 구조체 모양으로 형성될 수 있다.
도 4b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 전극 연결 구조체(400B)는, 하부 소자(401) 및 상부 소자(402)를 포함할 수 있다. 하부 소자(401)와 상부 소자(402)는 전극 구조체(450B)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(450B)는 하부 전극 구조체(451B) 및 상부 전극 구조체(452B)를 포함할 수 있다.
하부 전극 배리어 층(431B)은 하부 금속 전극(441B)의 측면들을 감쌀 수 있다. 부가하여, 하부 전극 배리어 층(431B)은 하부 금속 전극(441B)의 상부 표면의 일부를 덮을 수 있다. 따라서, 하부 전극 배리어 층(431B)은 하부 금속 전극(441B)의 측면들 및 상부 표면의 주변 영역들을 감쌀 수 있다. 다른 구성 요소들 및 보다 상세한 설명은 도 1b 및 4a를 참조하여 이해될 수 있을 것이다.
도 4c를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 전극 연결 구조체(400C)는, 하부 소자(401) 및 상부 소자(402)를 포함할 수 있다. 하부 소자(401)와 상부 소자(402)는 전극 구조체(450C)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(450C)는 하부 전극 구조체(451C) 및 상부 전극 구조체(452C)를 포함할 수 있다.
하부 전극 배리어 층(431C)은 도 1c를 참조하여 이해될 수 있을 것이고 상부 전극 배리어 층(432C)은 도 1a 및 4a를 참조하여 이해될 수 있을 것이다. 하부 전극 배리어 층(431C)과 상부 전극 배리어 층(432C)은 직접적으로 접촉할 수 있다.
하부 금속 전극(441C)과 상부 금속 전극(442C)은 일체형으로 형성될 수 있다. 따라서, 하부 금속 전극(441C)과 상부 금속 전극(442C)의 경계면은 생략되었다. 부가하여, 하부 금속 전극(441C)과 상부 금속 전극(442C)의 경계면은 상부 전극 배리어 층(432C)의 상부 표면과 같은 레벨과 같거나 낮게 가상적으로 위치할 수 있다. 다른 구성 요소들 및 보다 상세한 설명은 도 1c 및 도 4a 및 4b의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 4d를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 전극 연결 구조체(400D)는, 하부 소자(401) 및 상부 소자(402)를 포함할 수 있다. 하부 소자(401)와 상부 소자(402)는 전극 구조체(450D)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(450D)는 하부 전극 구조체(451D) 및 상부 전극 구조체(452D)를 포함할 수 있다. 전극 구조체(450D)는 하부 전극 배리어 층(431D)과 상부 전극 배리어 층(432D)의 사이에 돌출부(450P)를 포함할 수 있다.
돌출부(450P)는 하부 금속 전극(441D)의 일부, 상부 금속 전극(442D)의 일부, 그 조합 또는 추가된 금속일 수 있다.
다른 실시예에서, 하부 전극 배리어 층(431D)과 상부 전극 배리어 층(432D)은 서로 이격될 수 있다. 다른 말로, 하부 전극 배리어 층(431D)과 상부 전극 배리어 층(432D)은 돌출부(450P)의 존재 여부와 상관없이, 독립적으로 서로 이격될 수 있다. 이 경우, 돌출부(450P)는 하부 전극 배리어 층(431D)과 직접적으로 접촉하면서 상부 전극 배리어 층(432D)과 이격될 수 있다. 또는, 돌출부(450P)는 상부 전극 배리어 층(432D)과 직접적으로 접촉하면서 하부 전극 배리어 층(431D)과 이격될 수 있다. 이 실시예는 도 1f 및 4f를 참조하여 보다 상세하게 이해될 수 있을 것이다. 다른 구성 요소들 및 보다 상세한 설명은 도 1d 및 4a 내지 4c의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 4e를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 전극 연결 구조체(400E)는, 하부 소자(401) 및 상부 소자(402)를 포함할 수 있다. 하부 소자(401)와 상부 소자(402)는 전극 구조체(450E)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(450E)는 하부 전극 구조체(451E) 및 상부 전극 구조체(452E)를 포함할 수 있다. 전극 구조체(450E)는 하부 금속 전극(441E)의 상부 표면 상에 부분적으로 형성된 표면 전극 배리어 층(430S)을 포함할 수 있다.
표면 전극 배리어 층(430S)은 하부 금속 전극(441E)의 상부 표면의 외곽 영역 상에 부분적으로 형성될 수 있다. 표면 전극 배리어 층(430S)은 하부 금속 전극(441E)의 측면들 상에는 형성되지 않을 수 있다. 즉, 하부 금속 전극(441E)의 측면들은 노출될 수 있다. 부가하여, 표면 전극 배리어 층(430S)의 측단부들과 하부 금속 전극(441E)의 측면들은 수직적으로 정렬될 수 있다.
다른 실시예에서, 도 4a를 더 참조하여, 표면 전극 배리어 층(430S)이 상부 전극 배리어 층(432E)의 일부인 것으로 이해될 수도 있다. 즉, 상부 전극 배리어 층(432E)의 단부들 중 적어도 한 부분이 하부 금속 전극(441E)의 측면들 중 하나와 수직적으로 정렬된 것으로 이해될 수도 있다. 다른 구성 요소들 및 보다 상세한 설명은 도 1e 및 4a 내지 4d의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 4f를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 전극 연결 구조체(400F)는, 하부 소자(401) 및 상부 소자(402)를 포함할 수 있다. 하부 소자(401)와 상부 소자(402)는 전극 구조체(450F)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(450F)는 하부 전극 구조체(451F) 및 상부 전극 구조체(452F)를 포함할 수 있다. 전극 구조체(450F)는 상부 전극 배리어 층(432F)과 이격된 표면 전극 배리어 층(430S)을 포함할 수 있다.
다른 실시예에서, 도 4d를 더 참조하여, 상부 전극 배리어 층(432F)과 표면 전극 배리어 층(430S)의 사이로 하부 금속 전극(441F) 및 상부 금속 전극(442F) 중 하나 또는 두 개가 돌출할 수 있다. 다른 구성 요소들 및 보다 상세한 설명은 도 1f 및 4a 내지 4e의 동일하거나 유사한 구성 요소들 참조하여 이해될 수 있을 것이다.
도 4g를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 전극 연결 구조체(400G)는, 하부 소자(401) 및 상부 소자(402)를 포함할 수 있다. 하부 소자(401)와 상부 소자(402)는 전극 구조체(450G)를 통하여 전기적으로 연결될 수 있다. 전극 구조체(450G)는 하부 전극 구조체(451G) 및 상부 전극 구조체(452G)를 포함할 수 있다. 전극 구조체(450G)는 하부 기판(405)의 표면 상으로 연장된 하부 전극 배리어 층(431G), 및 하부 금속 전극(441G)의 상부 표면의 일부 및 하부 기판(405)의 표면 상으로 연장된 하부 전극 배리어 층(431G)의 상부에 형성된 표면 전극 배리어 층(430S)을 포함할 수 있다. 다른 구성 요소들 및 보다 상세한 설명은 도 1g 및 4a 내지 4f의 동일하거나 유사한 구성 요소들 참조하여 이해될 수 있을 것이다.
본 실시예들에서, 하부 소자(401)와 상부 소자(402)는 서로 위치가 바뀔 수 있다. 즉, 전극 구조체들(450A-450G)은 상하가 반전될 수 있다.
도 5a 내지 5g는 본 발명의 기술적 사상의 다양한 실시예들에 의한 소자 적층 구조체들(500A-500G)을 개념적으로 도시한 종단면도들이다.
도 5a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 소자 적층 구조체(500A)는, 회로 기판(505) 상에 적층된 반도체 소자들(501A-504A)을 포함할 수 있다. 적층된 반도체 소자들(501A-504A)은 각각 기판들(506-509) 내에 형성된 전극 구조체들(551A-554A) 및 비아 구조체들(591A-594A)을 포함할 수 있다. 적층된 반도체 소자들(501A-504A)은 전극 구조체들(551A-554A) 및 비아 구조체들(591A-594A)을 이용하여 전기적으로 연결될 수 있다. 회로 기판(505)은 PCB(printed circuit board)를 포함할 수 있다.
전극 구조체들(551A-554A)은 각각 전극 배리어 층들(531A-534A) 및 금속 전극들(541A-544A)을 포함할 수 있다. 전극 배리어 층들(531A-534A)은 각각 금속 전극들(541A-544A)의 바닥 면들 및 측면들을 감쌀 수 있다. 전극 배리어 층들(531A-534A)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 전극 배리어 층들(531A-534A)은 실리콘 질화물을 포함할 수도 있다. 금속 전극들(541A-544A)은 구리 같은 금속을 포함할 수 있다. 금속 전극들(541A-544A)의 상부 표면들은 각각 전극 배리어 층들(531A-534A)의 상단부들 보다 높게 돌출할 수 있다. 전극 구조체들(551A-554A)은 다른 도면들에 도시된 하부 전극 구조체들(151A, 251A, 351A, 451A)을 참조하여 보다 상세하게 이해될 수 있을 것이다.
비아 구조체들(591-594)은 각각 비아 배리어 층들(581A-584A) 및 비아 플러그들(586A-589A)을 포함할 수 있다. 비아 배리어 층들(581A-584A)은 비아 플러그들(585-589A)의 측면들을 감쌀 수 있다. 비아 배리어 층들(581A-584A)은 기판들(506-509)의 하부 표면 상으로 연장될 수 있다. 비아 배리어 층들(581A-584A)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 비아 배리어 층들(581A-584A)은 실리콘 질화물을 포함할 수도 있다. 비아 플러그들(586A-589A)은 구리 같은 금속을 포함할 수 있다. 비아 구조체들(591A-594A)은 도 5a 내지 5f에 도시된 하부 비아 비아 구조체(490)를 참조하여 보다 상세하게 이해될 수 있을 것이다. 금속 전극들(541A-544A)과 비아 플러그들(586A-589A)은 일체화될 수 있다. 즉, 금속 전극들(541A-544A)과 비아 플러그들(586A-589A)은 물질적으로 연속될 수 있다.
적층된 반도체 소자들(501-504)들은 하부 표면 및 상부 표면 상에 각각 하부 절연층들(571-574) 및 상부 절연층들(576-579)을 포함할 수 있다. 비아 배리어층들(581A-684)은 하부 절연층들(571-574) 상으로 연장될 수 있다. 전극 배리어 층들(531A-534A)의 상단부들은 상부 절연층들(576-579)로 덮이지 않고 노출될 수 있다. 최상부에 위치한 반도체 소자(504)는 상부 캡핑층(570)을 포함할 수 있다. 상부 캡핑층(570)은 최상부에 위치한 기판(509)의 표면, 최상부에 위치한 상부 절연층(579)의 표면, 및/또는 최상부에 위치한 전극 구조체(554A)를 덮을 수 있다. 최하부에 위치한 반도체 소자(506)의 비아 플러그(586A)는 회로 기판(505) 상에 형성된 금속 연결부(595)와 전기적으로 연결될 수 있다. 금속 연결부(595)는 구리, 니켈, 알루미늄, 주석, 귀금속 또는 솔더 물질을 포함할 수 있다.
도 5b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 소자 적층 구조체(500B)는, 회로 기판(505) 상에 적층된 반도체 소자들(501B-504B)을 포함할 수 있다. 적층된 반도체 소자들(501B-504B)은 각각 기판들(506-509) 내에 형성된 전극 구조체들(551B-554B) 및 비아 구조체들(591B-594B)을 포함할 수 있다. 적층된 반도체 소자들(501B-504B)은 전극 구조체들(551B-554B) 및 비아 구조체들(591B-594B)을 이용하여 전기적으로 연결될 수 있다.
전극 배리어 층들(531B-534B)은 각각 금속 전극들(541B-544B)의 측면들을 감쌀 수 있다. 부가하여, 전극 배리어 층들(531B-534B)은 각각 금속 전극들(541B-544B)의 상부 표면들의 일부를 덮을 수 있다. 다른 말로, 전극 배리어 층들(531B-534B)은 각각 금속 전극들(541B-544B)의 측면들 및 상부 표면들의 주변 영역들을 감쌀 수 있다. 설명되지 않은 다른 구성 요소들은 도 1b 및 5a의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 5c를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 소자 적층 구조체(500C)는, 회로 기판(505) 상에 적층된 반도체 소자들(501C-504C)을 포함할 수 있다. 적층된 반도체 소자들(501C-504C) 각각 기판들(506-509) 내에 형성된 전극 구조체들(551C-554C) 및 비아 구조체들(591C-594C)을 포함할 수 있다. 적층된 반도체 소자들(501C-504C)은 전극 구조체들(551C-554C) 및 비아 구조체들(591C-594C)을 이용하여 각각 전기적으로 연결될 수 있다.
전극 배리어 층들(531C-534C)은 도 1c를 참조하여 이해될 수 있을 것이고 비아 배리어 층들(581C-584C)은 도 1a 및 5a를 참조하여 이해될 수 있을 것이다. 전극 배리어 층들(531C-534C)과 비아 배리어 층(581C-584C)은 각각 직접적으로 접촉할 수 있다.
금속 전극들(541C-544C)과 비아 플러그들(586C-589C)은 각각 일체형으로 형성될 수 있다. 따라서, 금속 전극들(541C-544C)과 비아 플러그들(586C-589C)의 경계면들은 생략되었다. 부가하여, 금속 전극들(541C-544C)과 비아 플러그들(586C-589C)의 경계면들은 각각 비아 배리어 층(581C-584C)의 각각 상부 표면들의 레벨들과 같거나 낮게 가상적으로 위치할 수 있다. 다른 구성 요소들 및 보다 상세한 설명은 도 1c 및 도 5a 및 5b의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 5d를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 소자 적층 구조체(500D)는, 회로 기판(505) 상에 적층된 반도체 소자들(501D-504D)을 포함할 수 있다. 적층된 반도체 소자들(501D-504D) 각각 기판들(506-509) 내에 형성된 전극 구조체들(551D-554D) 및 비아 구조체들(591D-594D)을 포함할 수 있다. 적층된 반도체 소자들(501D-504D)은 전극 구조체들(551D-554D) 및 비아 구조체들(591D-594D)을 이용하여 전기적으로 연결될 수 있다.
돌출부(550P)는 금속 전극들(541D-544D)의 일부들, 비아 플러그들(586D-589D)의 일부든, 그 조합들 또는 추가된 금속들일 수 있다.
다른 실시예에서, 전극 배리어 층들(531D-534D)과 비아 배리어 층들(581D-584D)은 서로 이격될 수 있다. 다른 말로, 전극 배리어 층들(531D-534D)과 비아 배리어 층들(432D)은 돌출부(450P)의 존재 여부와 상관없이, 독립적으로 서로 이격될 수 있다. 이 경우, 돌출부(550P)는 전극 배리어 층들(531D-534D)과 직접적으로 접촉하면서 비아 배리어 층들(581D-585D)과 이격될 수 있다. 또는, 돌출부(550P)는 비아 배리어 층들(581D-584D)과 직접적으로 접촉하면서 전극 배리어 층들(531D-534D)과 이격될 수 있다. 이 실시예는 도 1f 및 5f를 참조하여 보다 상세하게 이해될 수 있을 것이다. 다른 구성 요소들 및 보다 상세한 설명은 도 1e 및 5a 내지 5c의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 5e를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 소자 적층 구조체(500E)는, 회로 기판(505) 상에 적층된 반도체 소자들(501E-504E)을 포함할 수 있다. 적층된 반도체 소자들(501E-504E) 각각 기판들(506-509) 내에 형성된 전극 구조체들(551E-554E) 및 비아 구조체들(591E-594E)을 포함할 수 있다. 적층된 반도체 소자들(501E-504E)은 전극 구조체들(551E-554E) 및 비아 구조체들(591E-594E)을 이용하여 전기적으로 연결될 수 있다.
표면 전극 배리어 층(530S)은 금속 전극들(541E-544E)의 상부 표면의 외곽 영역 상에 부분적으로 형성될 수 있다. 표면 전극 배리어 층(430S)은 금속 전극들(541E-544E)의 측면들 상에는 형성되지 않을 수 있다. 즉, 금속 전극들(541E-544E)의 측면들은 노출될 수 있다. 부가하여, 표면 전극 배리어 층(530S)의 측단부들과 금속 전극(541E-544E)의 측면들은 수직적으로 정렬될 수 있다. 표면 전극 배리어 층(530S)은 금속 연결부(595) 상에도 형성될 수 있다. 다른 실시예에서, 표면 전극 배리어 층(530S)은 금속 연결부(595) 상에는 형성되지 않을 수 있다.
다른 실시예에서, 도 5a를 더 참조하여, 표면 전극 배리어 층(530S)이 비아 배리어 층(581E-584E)의 일부인 것으로 이해될 수도 있다. 즉, 비아 배리어 층(581E-584E)의 단부들 중 적어도 한 부분이 금속 전극(541E-544E)의 측면들 중 하나와 수직적으로 정렬된 것으로 이해될 수도 있다. 다른 구성 요소들 및 보다 상세한 설명은 도 1e 및 5a 내지 5d의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 5f를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 소자 적층 구조체(500F)는, 회로 기판(505) 상에 적층된 반도체 소자들(501F-504F)을 포함할 수 있다. 적층된 반도체 소자들(501F-504F) 각각 기판들(506-509) 내에 형성된 전극 구조체들(551F-554F) 및 비아 구조체들(591F-594F)을 포함할 수 있다. 적층된 반도체 소자들(501F-504F)은 전극 구조체들(551F-554F) 및 비아 구조체들(591F-594F)을 이용하여 전기적으로 연결될 수 있다.
표면 전극 배리어 층(530S)은 금속 연결부(595) 상에도 형성될 수 있다. 다른 실시예에서, 표면 전극 배리어 층(530S)은 금속 연결부(595) 상에는 형성되지 않을 수 있다.
다른 실시예에서, 도 5d를 더 참조하여, 비아 배리어 층들(581F-584F)과 표면 전극 배리어 층(530S)의 사이로 금속 전극들(541F-544F) 및 비아 플러그들(586F-589F) 중 하나 또는 두 개가 돌출할 수 있다. 다른 구성 요소들 및 보다 상세한 설명은 도 1f 및 5a 내지 5e의 동일하거나 유사한 구성 요소들 참조하여 이해될 수 있을 것이다.
도 5g를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 소자 적층 구조체(500G)는, 회로 기판(505) 상에 적층된 반도체 소자들(501G-504G)을 포함할 수 있다. 적층된 반도체 소자들(501G-504G) 각각 기판들(506-509) 내에 형성된 전극 구조체들(551G-554G) 및 비아 구조체들(591G-594G)을 포함할 수 있다. 적층된 반도체 소자들(501G-504G)은 전극 구조체들(551G-554G) 및 비아 구조체들(591G-594G)을 이용하여 전기적으로 연결될 수 있다.
전극 구조체(550G)는 하부 기판(505)의 표면 상으로 연장된 하부 전극 배리어 층(531G), 및 하부 금속 전극(541G)의 상부 표면의 일부 및 하부 기판(505)의 표면 상으로 연장된 하부 전극 배리어 층(531G)의 상부에 형성된 표면 전극 배리어 층(530S)을 포함할 수 있다. 다른 구성 요소들 및 보다 상세한 설명은 도 1g 및 5a 내지 5f의 동일하거나 유사한 구성 요소들 참조하여 이해될 수 있을 것이다.
도 6a 내지 6g는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들(600A-600F)을 개념적으로 도시한 종단면도들이다.
도 6a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 전극 연결 구조체(600A)는 하부 소자(601) 및 상부 소자(602)를 포함할 수 있다. 하부 소자(601)는 하부 기판(605) 내에 형성된 하부 전극 구조체(656A), 상부 전극 구조체(651A), 및 비아 구조체(691A)를 포함할 수 있다. 상부 소자(602)도 상부 기판(606) 내에 형성된 하부 전극 구조체(652A), 상부 전극 구조체(657A), 및 비아 구조체(692A)를 포함할 수 있다.
하부 소자(601)의 하부 전극 구조체(656A)와 상부 소자(602)의 하부 전극 구조체(652A)는 실질적으로 동일하거나 유사한 모양을 가질 수 있다. 하부 소자(601)의 상부 전극 구조체(651A)와 상부 소자(602)의 상부 전극 구조체(657A)도 실질적으로 동일하거나 유사한 모양을 가질 수 있다. 하부 소자(601)의 비아 구조체(691A)와 상부 소자(602)의 비아 구조체(692A)도 실질적으로 동일하거나 유사한 모양을 가질 수 있다.
하부 소자(601)의 하부 전극 구조체(656A)와 상부 소자(602)의 하부 전극 구조체(652A)는 각각 하부 금속 전극들(642A, 646A) 및 하부 금속 전극들(642A, 646A)의 상부 면과 측면들을 감싸는 하부 전극 배리어 층들(681A, 682A)을 포함할 수 있다. 하부 전극 배리어 층들(681A, 682A)은 각각 하부 소자(601) 및 상부 소자(602)의 하부 표면 상으로 연장될 수 있다.
하부 소자(601)의 상부 전극 구조체(651A)와 상부 소자(602)의 상부 전극 구조체(657A)는 각각 상부 금속 전극들(641A, 647A) 및 상부 금속 전극들(641A, 647A)의 하부 면과 측면들을 감싸는 상부 전극 배리어 층들(631A, 637A)을 포함할 수 있다. 상부 전극 배리어 층들(631A, 637A)의 상단부들은 각각 하부 기판(605) 및 상부 기판(606)의 상부 표면 상으로 노출될 수 있다.
하부 전극 배리어 층들(681A, 682A)은 상부 금속 전극들(641A, 647A)보다 넓은 수평 폭들을 가질 수 있다. 하부 금속 전극들(642A, 646A)은 상부 금속 전극들(641A, 647A)보다 좁은 수평 폭들을 가질 수 있다.
하부 소자(601)의 비아 구조체(691A)와 상부 소자(602)의 비아 구조체(692A)는 각각 비아 플러그들(686A, 687A) 및 비아 플러그들(686A, 687A)의 측면들을 감싸는 비아 배리어 층들(681A, 682A)을 포함할 수 있다.
하부 금속 전극들(642A, 646A), 상부 금속 전극들(641A, 647A), 및 비아 플러그들(686A, 687A)은 구리 같은 금속을 포함할 수 있다. 하부 전극 배리어 층들(681A, 682A), 상부 전극 배리어 층들(631A, 637A), 및 비아 배리어 층들(681A, 682A)은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 기타 금속/금속 질화물 층을 포함할 수 있다. 다른 실시예에서, 하부 전극 배리어 층들(681A, 682A), 상부 전극 배리어 층들(631A, 637A), 및 비아 배리어 층들(681A, 682A)은 실리콘 질화물을 포함할 수도 있다.
하부 소자(601)의 상부 전극 구조체(651A)와 상부 소자(602)의 하부 전극 구조체(652A)는 전극 구조체(650A)를 구성할 수 있다.
도 6b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 전극 연결 구조체(600B)는 하부 소자(601) 및 상부 소자(602)를 포함할 수 있다. 하부 소자(601)는 하부 기판(605) 내에 형성된 하부 전극 구조체(656B), 상부 전극 구조체(651B), 및 비아 구조체(691B)를 포함할 수 있다. 상부 소자(602)도 상부 기판(606) 내에 형성된 하부 전극 구조체(652B), 상부 전극 구조체(657B), 및 비아 구조체(692B)를 포함할 수 있다.
하부 금속 전극들(642B, 646B)은 하부 기판(605) 및 상부 기판(606)의 하부 표면 외부로 돌출할 수 있다. 하부 전극 배리어 층들(681B, 682B)의 상단부들은 하부 기판(605) 및 상부 기판(606)의 하부 표면과 동일하거나 돌출할 수 있다.
상부 금속 전극들(641B, 647B)의 상부 표면들은 하부 기판(605) 및/또는 상부 기판(606)의 상부 표면들과 부분적 또는 전체적으로 동일한 표면 레벨을 가질 수 있다.
상부 전극 배리어 층들(631B, 637B)의 상단부들은 각각 하부 기판(605) 및 상부 기판(606)의 상부 표면들 상으로 노출될 수 있다.
하부 소자(601)의 비아 구조체(691B)와 상부 소자(602)의 비아 구조체(692B)는 각각 비아 플러그들(686B, 687B) 및 비아 플러그들(686B, 687B)의 측면들을 감싸는 비아 배리어 층들(681B, 682B)을 포함할 수 있다.
하부 소자(601)의 상부 전극 구조체(651B)와 상부 소자(602)의 하부 전극 구조체(652B)는 전극 구조체(650B)를 구성할 수 있다. 설명되지 않은 구성 요소들은 도 6a를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도 6c를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(600C)는 하부 소자(601) 및 상부 소자(602)를 포함할 수 있다. 하부 소자(601)는 하부 기판(605) 내에 형성된 하부 전극 구조체(656C), 상부 전극 구조체(651C), 및 비아 구조체(691C)를 포함할 수 있다. 상부 소자(602)도 상부 기판(606) 내에 형성된 하부 전극 구조체(652C), 상부 전극 구조체(657C), 및 비아 구조체(692C)를 포함할 수 있다.
하부 금속 전극들(642C, 646C)은 하부 기판(605) 및 상부 기판(606)의 하부 표면 외부로 돌출할 수 있다. 하부 전극 배리어 층들(681C, 682C)은 하부 기판(605) 및 상부 기판(606)의 하부 표면 상으로 연장, 형성될 수 있다.
상부 금속 전극들(641C, 647C)의 상부 표면들은 하부 기판(605) 및/또는 상부 기판(606)의 상부 표면들과 부분적 또는 전체적으로 동일한 표면 레벨을 가질 수 있다.
상부 전극 배리어 층들(631C, 637C)은 상부 금속 전극들(641C, 647C)의 상부 표면들 상으로 노출될 수 있다.
하부 소자(601)의 비아 구조체(691C)와 상부 소자(602)의 비아 구조체(692C)는 각각 비아 플러그들(686C, 687C) 및 비아 플러그들(686C, 687C)의 측면들을 감싸는 비아 배리어 층들(681C, 682C)을 포함할 수 있다.
하부 소자(601)의 상부 전극 구조체(651C)와 상부 소자(602)의 하부 전극 구조체(652C)는 전극 구조체(650C)를 구성할 수 있다. 설명되지 않은 구성 요소들은 도 6a 및 6b를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도 6d를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(600D)는 하부 소자(601) 및 상부 소자(602)를 포함할 수 있다. 하부 소자(601)는 하부 기판(605) 내에 형성된 하부 전극 구조체(656D), 상부 전극 구조체(651D), 및 비아 구조체(691D)를 포함할 수 있다. 상부 소자(602)도 상부 기판(606) 내에 형성된 하부 전극 구조체(652D), 상부 전극 구조체(657D), 및 비아 구조체(692D)를 포함할 수 있다.
하부 소자(601)의 상부 전극 구조체(651D)와 상부 소자(602)의 하부 전극 구조체(652D)는 전극 구조체(650D)를 구성할 수 있다. 전극 구조체(650D)는 돌출부(650P)를 포함할 수 있다. 돌출부(650P)는 하부 소자(605)의 상부 전극 구조체(651D)의 상부 금속 전극(641D)의 일부, 상부 소자(602)의 하부 전극 구조체(652D)의 하부 금속 전극(642D)의 일부, 그 조합, 또는 추가된 금속일 수 있다. 설명되지 않은 구성 요소들은 도 6a 내지 6c를 참조하여 보다 상세하게 이해될 수 있을 것이다.
도 6e를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(600E)는 하부 소자(601) 및 상부 소자(602)를 포함할 수 있다. 하부 소자(601)는 하부 기판(605) 내에 형성된 하부 전극 구조체(656E), 상부 전극 구조체(651E), 및 비아 구조체(691E)를 포함할 수 있다. 상부 소자(602)도 상부 기판(606) 내에 형성된 하부 전극 구조체(652E), 상부 전극 구조체(657E), 및 비아 구조체(692E)를 포함할 수 있다.
표면 전극 배리어 층(630S)은 상부 금속 전극들(641E, 647E)의 상부 표면의 외곽 영역 상에 부분적으로 형성될 수 있다. 표면 전극 배리어 층(630S)은 상부 금속 전극들(641E, 647E)의 측면들 상에는 형성되지 않을 수 있다. 즉, 상부 금속 전극(641E, 647E)의 측면들은 노출될 수 있다. 부가하여, 표면 전극 배리어 층(630S)의 측단부들과 상부 금속 전극(641E)의 측면들은 수직적으로 정렬될 수 있다. 다른 실시예에서, 도 6a를 더 참조하여, 표면 전극 배리어 층(630S)이 상부 소자(602)의 하부 전극 배리어 층(632E)의 일부인 것으로 이해될 수도 있다. 즉, 상부 소자(602)의 하부 전극 배리어 층(632E)의 단부들 중 적어도 한 부분이 하부 소자(601)의 상부 금속 전극(641E)의 측면들 중 하나와 수직적으로 정렬된 것으로 이해될 수도 있다. 설명되지 않은 다른 구성 요소들은 도 6a 내지 6d의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 6f를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(600F)는 하부 소자(601) 및 상부 소자(602)를 포함할 수 있다. 하부 소자(601)는 하부 기판(605) 내에 형성된 하부 전극 구조체(656F), 상부 전극 구조체(651F), 및 비아 구조체(691F)를 포함할 수 있다. 상부 소자(602)도 상부 기판(606) 내에 형성된 하부 전극 구조체(652F), 상부 전극 구조체(657F), 및 비아 구조체(692F)를 포함할 수 있다.
표면 전극 배리어 층(630S)은 상부 소자(602)의 하부 전극 배리어 층(632F)과 이격될 수 있다. 설명되지 않은 다른 구성 요소들은 도 6a 내지 6e의 동일하거나 유사한 구성 요소들을 참조하여 이해될 수 있을 것이다.
도 6g를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 전극 연결 구조체(600G)는 하부 소자(601) 및 상부 소자(602)를 포함할 수 있다. 하부 소자(601)는 하부 기판(605) 내에 형성된 하부 전극 구조체(656G), 상부 전극 구조체(651G), 및 비아 구조체(691G)를 포함할 수 있다. 상부 소자(602)도 상부 기판(606) 내에 형성된 하부 전극 구조체(652G), 상부 전극 구조체(657G), 및 비아 구조체(692G)를 포함할 수 있다.
하부 소자(601)의 상부 전극 구조체(651G)는 하부 기판(605)의 표면 상으로 연장된 하부 소자(601)의 하부 전극 배리어 층(631G), 및 하부 소자의 하부 금속 전극(641G)의 상부 표면의 일부 및 하부 기판(605)의 표면 상으로 연장된 하부 소자(601)의 하부 전극 배리어 층(631G) 상에 형성된 표면 전극 배리어 층(630)을 포함할 수 있다. 다른 구성 요소들 및 보다 상세한 설명은 도 1g 및 6a 내지 6f의 동일하거나 유사한 구성 요소들 참조하여 이해될 수 있을 것이다.
도 7a 내지 7d 및 도 8a 내지 13d는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들을 구성하기 위한 하부 소자들을 형성하는 방법들을 개념적으로 도시한 플로우 차트들 및 종단면도들이다.
도 7a 및 8a를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 하부 소자(801A)를 형성하는 방법은, 하부 기판(805) 상에 형성된 하부 절연층(821) 내에 하부 그루브(GL)를 형성하는 것을 포함할 수 있다. (S110) 하부 기판(805)은 실리콘 웨이퍼, SOI(silicon on insulator) 웨이퍼, SiGe 웨이퍼, SiC 웨이퍼, 글래스 또는 세라믹을 포함할 수 있다. 본 실시예에서는 예시적으로 하부 기판(805)이 실리콘 웨이퍼를 포함할 수 있다. 하부 절연층(821)은 산소를 포함할 수 있다. 예를 들어, 하부 절연층(821)은 실리콘 산화물을 포함할 수 있다. 다른 실시예에서, 하부 절연층(821)은 실리콘 질화물, 실리콘 산질화물, 또는 폴리이미드 같은 절연물을 포함할 수 있다. 하부 그루브(GL)는 포토리소그래피 공정 및 에칭 공정을 이용하여 형성될 수 있다. 하부 그루브(GL)는 평면도에서 실질적으로 사각형 모양을 가진 리세스 모양 또는 라인 형의 트렌치 모양일 수 있다.
도 7a 및 8b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 하부 소자(801A)를 형성하는 방법은, 하부 그루브(GL)의 바닥 면, 측면들 및 하부 절연층(821)의 표면을 전체적으로 덮는 하부 전극 배리어 물질층(831')을 컨포멀하게 형성하는 것을 포함할 수 있다. (S120) 하부 전극 배리어 물질층(831')은 금속층 및/또는 금속 질화물 층을 포함할 수 있다. 예를 들어, 하부 전극 배리어 물질층(831')은 Ti/TiN, TiN, Ta/TaN, 또는 TaN을 포함할 수 있다. 하부 전극 배리어 물질층(831')은 PVD (physical vapor deposition) 및/또는 CVD (chemical vapor deposition) 방법을 이용하여 형성될 수 있다. 상세하게, 하부 전극 배리어 물질층(831')이 Ta/TaN 층을 포함하는 경우, 하부 절연층(821) 상에 PVD 방법을 이용하여 Ta층이 형성된 후, TaN 층이 Ta층 상에 CVD 방법을 이용하여 연속적으로 형성될 수 있다. TaN 층은 Ta층의 표면이 질화되어 형성될 수도 있다. 하부 전극 배리어 물질층(831')이 Ti/TiN층을 포함하는 경우에도 하부 전극 배리어 물질층(831')은 동일한 방법으로 형성될 수 있다. Ta층 또는 Ti층을 모두 질화시킬 경우, TaN층 또는 TiN층만 형성될 수도 있다. 다른 실시예에서, 하부 전극 배리어 물질층(831')은 실리콘 질화물을 포함할 수도 있다. 이어서, 본 발명의 기술적 사상의 일 실시예에 의한 하부 소자(801A)를 형성하는 방법은, 하부 전극 배리어 물질층(831') 상에 하부 씨드층(S)을 형성하는 것을 포함할 수 있다. 하부 씨드층(S)은 스퍼터링 등의 PVD 방법을 이용하여 형성될 수 있다. 하부 씨드층(S)은 구리를 포함할 수 있다.
도 7a 및 8c를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 하부 소자(801A)를 형성하는 방법은, 하부 전극 배리어 물질층(831') 상에 하부 전극 금속층(841')을 형성하는 것을 포함할 수 있다. (S130) 하부 전극 금속층(841')은 구리를 포함할 수 있다. 하부 전극 금속층(841')은 도금 방법을 이용하여 형성될 수 있다. 하부 씨드층(S)은 하부 전극 금속층(841')의 일부로 흡수될 수 있다. 즉, 하부 씨드층(S)과 하부 전극 금속층(841')의 경계면은 보이지 않을 수 있다.
도 7a 및 8d를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 하부 소자(801A)를 형성하는 방법은, 하부 전극 금속층(841')의 상부를 CMP(chemical mechanical polising) 방법 등을 이용하여 제거하여 하부 금속 전극(841)을 형성하는 것을 포함할 수 있다. (S140) 동시에, 하부 금속 전극(841)의 주변에는 하부 전극 배리어 물질층(831')이 노출될 수 있다.
도 7a 및 8e를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 하부 소자(801A)를 형성하는 방법은, 하부 전극 배리어 물질층(831')의 노출된 부분을 제거하여 하부 절연층(821)을 노출시켜 하부 전극 구조체(851)를 형성하는 것을 포함할 수 있다. (S150) 즉, 하부 전극 배리어 층(831)이 형성될 수 있다. 하부 전극 배리어 층(831)의 상단부는 하부 금속 전극(841)의 하부 표면 보다 낮은 레벨에 위치할 수 있다. 도면에서, 하부 전극 배리어 층(831)의 상단부가 하부 절연층(821)의 상부 표면과 동일한 레벨에 위치한 것으로 도시되었으나, 하부 전극 배리어 층(831)의 상단부는 하부 절연층(821)의 상부 표면보다 낮은 레벨에 위치할 수도 있다. 이상의 단계들을 통하여 본 발명의 기술적 사상의 일 실시예에 의한 하부 소자(801A)가 형성될 수 있다.
도 7a 및 8f를 더 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 하부 소자(801A)를 형성하는 방법은, 하부 절연층(821)의 상부를 부분적으로 제거하는 것을 더 포함할 수 있다. 본 공정에 의하여, 하부 전극 배리어 층(831)의 상단부가 하부 절연층(821)의 상부 표면보다 돌출할 수 있다. (S160)
도 7b 및 9a 내지 9d는 본 발명의 기술적 사상의 다른 실시예에 의한 하부 소자(801B)를 형성하는 방법을 개념적으로 도시한 플로우 차트 및 종단면도들이다.
도 7b 및 9a를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 하부 소자(801B)를 형성하는 방법은, 도 8d 이후, 하부 절연층(821), 하부 전극 배리어 물질층(831'), 및 하부 금속 전극(841) 상에 표면 전극 배리어 층(830')을 더 형성하는 것을 포함할 수 있다. (S142) 표면 전극 배리어 층(830'')은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 실리콘 질화물을 포함할 수 있다.
도 7b 및 9b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 하부 소자(801B)를 형성하는 방법은, 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하는 것을 포함할 수 있다. (S152) 상세하게, 포토리소그래피 공정 및 에칭 공정 등을 이용하여 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하여 하부 금속 전극(841)의 상부 표면 및 하부 절연층(821)의 상부 표면을 노출시키는 것을 포함할 수 있다. 즉, 표면 전극 배리어 층(830)이 형성될 수 있다. 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)과 동일한 물질을 포함하는 경우, 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)의 경계면이 사라질 수 있다.
도 9c를 더 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801C)를 형성하는 방법은, 도 9b에서 설명된 공정에서, 하부 금속 전극(841)의 측면들이 노출되도록 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하는 것을 포함할 수 있다. 따라서, 표면 전극 배리어 층(830)은 하부 금속 전극(841)의 상부 표면의 일부 상에 형성될 수 있고, 하부 금속 전극(841)의 측면의 일부가 노출될 수 있다.
도 9d를 더 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801D)를 형성하는 방법은, 도 9b에서 설명된 공정에서, 하부 금속 전극(841)의 측면들이 노출되지 않도록 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하는 것을 포함할 수 있다. 따라서, 표면 전극 배리어 층(830)은 하부 금속 전극(841)의 상부 표면의 일부, 측면들, 및 하부 절연층(821)의 상부 표면의 일부 상에 형성될 수 있다. 앞서 설명되었듯이, 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)과 동일한 물질을 포함하는 경우, 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)의 경계면이 사라질 수 있다.
도 7c 및 도 10a를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801E)를 형성하는 방법은, 하부 배선(815)을 가진 하부 기판(805) 상에 하부 층간 배리어 층(825)을 형성하는 것을 포함할 수 있다. (S210) 하부 배선(815)은 하부 금속 배선(814) 및 하부 금속 배선(814)을 감싸는 하부 배선 배리어 층(814)을 포함할 수 있다. 하부 금속 배선(814)은 구리 같은 금속을 포함할 수 있고, 하부 배선 배리어 층(813)은 Ti/TiN, TiN, Ta/TaN, 또는 TaN 중 어느 하나를 포함할 수 있다. 하부 층간 배리어 층(825)은 하부 금속 배선(814) 및 하부 배선 배리어 층(813)의 상면을 직접적으로 덮을 수 있다. 하부 층간 배리어 층(825)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
도 7c 및 도 10b를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801E)를 형성하는 방법은, 하부 층간 배리어 층(825) 상에 하부 그루브(GL)를 가진 하부 절연층(821)을 형성하는 것을 포함할 수 있다. (S220) 하부 그루브(GL)는 하부 금속 배선(814)의 상부 표면의 일부를 노출시킬 수 있다. 하부 절연층(821)은 실리콘 산화물을 포함할 수 있다.
도 7c 및 도 10c를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801E)를 형성하는 방법은, 하부 그루브(GL)의 바닥 면, 측면들 및 하부 절연층(825)의 상면 상에 하부 전극 배리어 물질층(831')을 컨포멀하게 형성하고 하부 전극 금속층(841')을 형성하는 것을 포함할 수 있다. (S230) 하부 전극 배리어 물질층(831')은 Ti/TiN, TiN, Ta/TaN, 또는 TaN 중 어느 하나를 포함할 수 있다. 하부 전극 금속층(841')은 구리를 포함할 수 있다.
도 7c 및 도 10d를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801E)를 형성하는 방법은, 하부 전극 금속층(841')의 상부를 제거하여 하부 금속 전극(841)을 형성하는 것을 포함할 수 있다. (S240) 이 공정에서, 하부 전극 배리어 물질층(831')의 상면이 노출될 수 있다. 하부 전극 금속층(841')의 상부를 제거하는 것은 CMP 공정을 이용할 수 있다.
도 7c 및 10e를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801E)를 형성하는 방법은, 노출된 하부 전극 배리어 물질층(831')을 제거하여 하부 전극 배리어 층(831)을 형성하는 것을 포함할 수 있다. (S250)
도 7c 및 10f를 더 참조하여, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801E)를 형성하는 방법은, 하부 절연층(821)의 표면을 부분적으로 제거하는 것을 더 포함할 수 있다. (S260) 이 공정에 의하여 하부 전극 배리어 층(831)가 상단부가 하부 절연층(821)의 상부 표면보다 돌출할 수 있다.
도 11a 내지 11d는 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801F)를 형성하는 방법을 개념적으로 도시한 종단면도들이다.
도 11a를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801F)를 형성하는 방법은, 도 10d 이후, 하부 절연층(821), 하부 전극 배리어 물질층(831'), 및 하부 금속 전극(841) 상에 표면 전극 배리어 층(830')을 더 형성하는 것을 포함할 수 있다. 표면 전극 배리어 층(830'')은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 실리콘 질화물을 포함할 수 있다.
도 11b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 하부 소자(801F)를 형성하는 방법은, 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하는 것을 포함할 수 있다. 상세하게, 포토리소그래피 공정 및 에칭 공정 등을 이용하여 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하여 하부 금속 전극(841)의 상부 표면 및 하부 절연층(821)의 상부 표면을 노출시키는 것을 포함할 수 있다. 즉, 표면 전극 배리어 층(830)이 형성될 수 있다. 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)과 동일한 물질을 포함하는 경우, 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)의 경계면이 사라질 수 있다.
도 11c를 더 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801G)를 형성하는 방법은, 도 11b에서 설명된 공정에서, 하부 금속 전극(841)의 측면들이 노출되도록 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하는 것을 포함할 수 있다. 따라서, 표면 전극 배리어 층(830)은 하부 금속 전극(841)의 상부 표면의 일부 상에 형성될 수 있고, 하부 금속 전극(841)의 측면의 일부가 노출될 수 있다.
도 11d를 더 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801H)를 형성하는 방법은, 도 11b에서 설명된 공정에서, 하부 금속 전극(841)의 측면들이 노출되지 않도록 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하는 것을 포함할 수 있다. 따라서, 표면 전극 배리어 층(830)은 하부 금속 전극(841)의 상부 표면의 일부, 측면들, 및 하부 절연층(821)의 상부 표면의 일부 상에 형성될 수 있다. 앞서 설명되었듯이, 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)과 동일한 물질을 포함하는 경우, 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)의 경계면이 사라질 수 있다.
도 7d 및 12a를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801I)를 형성하는 방법은, 하부 비아 구조체(891)를 포함하는 하부 기판(805) 상에 하부 층간 배리어 층(825)을 형성하는 것을 포함할 수 있다. (S310) 하부 비아 구조체(891)는 하부 비아 플러그(886) 및 하부 비아 플러그(886)를 감싸는 하부 비아 배리어 층(881)을 포함할 수 있다. 하부 비아 플러그(886)는 구리 같은 금속을 포함할 수 있고, 하부 비아 배리어 층(881)은 Ti/TiN, TiN, Ta/TaN, TaN 또는 SiN 중 어느 하나를 포함할 수 있다. 하부 층간 배리어 층(825)은 하부 비아 플러그(886) 및 하부 비아 배리어 층(881)의 상면을 직접적으로 덮을 수 있다. 하부 층간 배리어 층(825)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
도 7d 및 도 12b를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801I)를 형성하는 방법은, 하부 층간 배리어 층(825) 상에 하부 그루브(GL)를 가진 하부 절연층(821)을 형성하는 것을 포함할 수 있다. (S320) 하부 절연층(821)은 실리콘 산화물을 포함할 수 있다. 하부 그루브(GL)는 하부 비아 구조체(891)의 상면을 노출시킬 수 있다.
도 7d 및 도 12c를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801I)를 형성하는 방법은, 하부 그루브(GL)의 바닥 면, 측면들 및 하부 절연층(825)의 상면 상에 하부 전극 배리어 물질층(831')을 컨포멀하게 형성하고 하부 전극 금속층(841')을 형성하는 것을 포함할 수 있다. (S330) 하부 전극 배리어 물질층(831')은 Ti/TiN, TiN, Ta/TaN, 또는 TaN 중 어느 하나를 포함할 수 있다. 하부 전극 금속층(841')은 구리를 포함할 수 있다.
도 7d 및 도 12d를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801I)를 형성하는 방법은, 하부 전극 금속층(841')의 상부를 제거하여 하부 금속 전극(841)을 형성하는 것을 포함할 수 있다. (S340) 이 공정에서, 하부 전극 배리어 물질층(831')의 상면이 노출될 수 있다. 하부 전극 금속층(841')의 상부를 제거하는 것은 CMP 공정을 이용할 수 있다.
도 7d 및 12e를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801I)를 형성하는 방법은, 노출된 하부 전극 배리어 물질층(831')을 제거하여 하부 전극 배리어 층(831)을 형성하는 것을 포함할 수 있다. (S350)
도 7c 및 12f를 더 참조하여, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801I)를 형성하는 방법은, 하부 절연층(821)의 표면을 부분적으로 제거하는 것을 더 포함할 수 있다. (S360) 이 공정에 의하여 하부 전극 배리어 층(831)가 상단부가 하부 절연층(821)의 상부 표면보다 돌출할 수 있다.
도 13a 내지 13d는 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801J)를 형성하는 방법을 개념적으로 도시한 종단면도들이다.
도 13a를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801J)를 형성하는 방법은, 도 12d 이후, 하부 절연층(821), 하부 전극 배리어 물질층(831'), 및 하부 금속 전극(841) 상에 표면 전극 배리어 층(830')을 더 형성하는 것을 포함할 수 있다. 표면 전극 배리어 층(830'')은 Ti/TiN, TiN, Ta/TaN, TaN, 또는 실리콘 질화물을 포함할 수 있다.
도 13b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 하부 소자(801J)를 형성하는 방법은, 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하는 것을 포함할 수 있다. 상세하게, 포토리소그래피 공정 및 에칭 공정 등을 이용하여 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하여 하부 금속 전극(841)의 상부 표면 및 하부 절연층(821)의 상부 표면을 노출시키는 것을 포함할 수 있다. 즉, 표면 전극 배리어 층(830)이 형성될 수 있다. 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)과 동일한 물질을 포함하는 경우, 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)의 경계면이 사라질 수 있다.
도 13c를 더 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801K)를 형성하는 방법은, 도 13b에서 설명된 공정에서, 하부 금속 전극(841)의 측면들이 노출되도록 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하는 것을 포함할 수 있다. 따라서, 표면 전극 배리어 층(830)은 하부 금속 전극(841)의 상부 표면의 일부 상에 형성될 수 있고, 하부 금속 전극(841)의 측면의 일부가 노출될 수 있다.
도 13d를 더 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(801L)를 형성하는 방법은, 도 13b에서 설명된 공정에서, 하부 금속 전극(841)의 측면들이 노출되지 않도록 표면 전극 배리어 층(830') 및 하부 전극 배리어 물질층(831')을 부분적으로 제거하는 것을 포함할 수 있다. 따라서, 표면 전극 배리어 층(830)은 하부 금속 전극(841)의 상부 표면의 일부, 측면들, 및 하부 절연층(821)의 상부 표면의 일부 상에 형성될 수 있다. 앞서 설명되었듯이, 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)과 동일한 물질을 포함하는 경우, 표면 전극 배리어 층(830)이 하부 전극 배리어 층(831)의 경계면이 사라질 수 있다.
도 14a 및 14b 및 도 15a 내지 17e는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들을 구성하기 위한 상부 소자들을 형성하는 방법들을 개념적으로 도시한 플로우 차트들 및 종단면도들이다.
도 14a 및 15a 를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 상부 소자(902)를 형성하는 방법은, 상부 기판(906) 상에 형성된 상부 절연층(922) 내에 상부 그루브(GU)를 형성하는 것을 포함할 수 있다. (S610) 상부 기판(906)은 실리콘 웨이퍼, SOI(silicon on insulator) 웨이퍼, SiGe 웨이퍼, SiC 웨이퍼, 글래스 또는 세라믹을 포함할 수 있다. 본 실시예에서는 예시적으로 상부 기판(906)이 실리콘 웨이퍼를 포함할 수 있다. 상부 절연층(922)은 산소를 포함할 수 있다. 예를 들어, 상부 절연층(922)은 실리콘 산화물을 포함할 수 있다. 다른 실시예에서, 상부 절연층(922)은 실리콘 질화물, 실리콘 산질화물, 또는 폴리이미드 같은 절연물을 포함할 수 있다. 상부 그루브(GU)는 수평 폭이 상대적으로 좁은 제1 상부 그루브(GU1) 및 수평 폭이 상대적으로 넓은 제2 상부 그루브(GU2)를 포함할 수 있다. 상부 그루브(GU)는 포토리소그래피 공정 및 에칭 공정을 이용하여 형성될 수 있다. 제1 상부 그루브(GU1) 및 제2 상부 그루브(GU2)는 평면도에서 실질적으로 사각형 모양을 가진 리세스 모양 또는 라인 형의 트렌치 모양일 수 있다.
도 14a 및 15b를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 상부 소자(902A)를 형성하는 방법은, 상부 그루브(GU)의 바닥 면, 측면들 및 상부 절연층(922)의 표면을 전체적으로 덮는 상부 전극 배리어 물질층(932')을 컨포멀하게 형성하는 것을 포함할 수 있다. (S620) 상부 전극 배리어 물질층(932')은 금속층 및/또는 금속 질화물 층을 포함할 수 있다. 예를 들어, 상부 전극 배리어 물질층(922')은 Ti/TiN, TiN, Ta/TaN, 또는 TaN을 포함할 수 있다. 상부 전극 배리어 물질층(932')은 PVD (physical vapor deposition) 및/또는 CVD (chemical vapor deposition) 방법을 이용하여 형성될 수 있다. 상세하게, 상부 전극 배리어 물질층(932')이 Ta/TaN 층을 포함하는 경우, 상부 절연층(922) 상에 PVD 방법을 이용하여 Ta층이 형성된 후, TaN 층이 Ta층 상에 CVD 방법을 이용하여 연속적으로 형성될 수 있다. TaN 층은 Ta층의 표면이 질화되어 형성될 수도 있다. 상부 전극 배리어 물질층(932')이 Ti/TiN층을 포함하는 경우에도 상부 전극 배리어 물질층(932')은 동일한 방법으로 형성될 수 있다. Ta층 또는 Ti층을 모두 질화시킬 경우, TaN층 또는 TiN층만 형성될 수도 있다. 다른 실시예에서, 상부 전극 배리어 물질층(932')은 실리콘 질화물을 포함할 수도 있다. 이어서, 상부 전극 배리어 물질층(932') 상에 상부 전극 금속층(942')을 형성하는 것을 포함할 수 있다. (S630) 상부 전극 금속층(942')은 구리를 포함할 수 있다. 상부 전극 금속층(942')은 도금 방법을 이용하여 형성될 수 있다. 부가하여, 상부 전극 배리어 물질층(932')과 상부 전극 금속층(942')의 사이에 상부 씨드층이 형성될 수 있다. 상부 씨드층은 상부 전극 금속층(942')의 일부로 흡수될 수 있다. 즉, 상부 씨드층과 상부 전극 금속층(942')의 경계면은 보이지 않을 수 있다.
도 14a 및 15c를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 상부 소자(902A)를 형성하는 방법은, 상부 전극 금속층(942')의 상부를 CMP(chemical mechanical polising) 방법 등을 이용하여 1차적으로 제거하여 제1 예비 상부 금속 전극(942'')을 형성하는 것을 포함할 수 있다. (S630) 이 공정에서, 제1 예비 상부 금속 전극(942'')의 주변에는 상부 전극 배리어 물질층(932')이 노출될 수 있다.
도 14a 및 15d를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 상부 소자(902A)를 형성하는 방법은, 제1 예비 상부 금속 전극(942'')의 상부 및 노출된 상부 전극 배리어 물질층(932')을 2차적으로 CMP 공정 등을 이용하여 제거하여 제2 예비 상부 금속 전극(942''') 및 예비 상부 전극 배리어 층(932'')을 형성하는 것을 포함할 수 있다. (S640) 이 공정에서, 상부 절연층(922)의 상부 표면이 노출될 수 있다. 예비 상부 전극 배리어 층(932'')의 상단부들이 상부 절연층(922)의 표면 위로 노출될 수 있다.
도 14a 및 15e를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 상부 소자(902A)를 형성하는 방법은, 제2 예비 상부 금속 전극(942'''), 예비 상부 전극 배리어 층(932''), 및 상부 절연층(922)의 상부들을 3차적으로 CMP 공정 등을 이용하여 제거하여 상부 금속 전극(942) 및 상부 전극 배리어 층(932)을 형성하는 것을 포함할 수 있다. (S650)
도 14a 및 15f를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 상부 소자(902A)를 형성하는 방법은, 상부 절연층(922)의 상부를 부분적으로 에치-백 공정 등을 이용하여 제거하여 상부 금속 전극(942) 및 상부 전극 배리어 층(932)을 돌출시키는 것을 포함할 수 있다. (S660)
도 16a 내지 16c는 본 발명의 기술적 사상의 다른 실시예들에 의한 상부 소자들을 형성하는 방법을 개념적으로 설명하는 종단면도들이다.
도 16a를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 상부 소자(902B)를 형성하는 방법은, 도 15e 이후, 노출된 상부 전극 배리어 층(932) 및 상부 절연층(922)을 에치-백 공정 등을 이용하여 부분적으로 제거하여 상부 금속 전극(942)을 돌출시키는 것을 포함할 수 있다.
도 16b를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 상부 소자(902C)를 형성하는 방법은, 도 16a 이후, 상부 절연층(922) 상에 잔존하는 상부 전극 배리어 층(932) 및 상부 절연층(922)의 상부를 에치-백 공정 등을 이용하여 부분적으로 제거하는 것을 포함할 수 있다. 이 공정에서, 상부 금속 전극(942)이 돌출할 수 있다.
도 16c를 참조하면, 본 발명의 기술적 사상의 다른 실시예에 의한 상부 소자(902D)를 형성하는 방법은, 도 16a 또는 16b 이후, 상부 절연층(922)의 상부를 에치-백 공정 등을 이용하여 부분적으로 제거하는 것을 포함할 수 있다. 이 공정에서, 상부 전극 배리어 층(932)의 상단부들이 돌출할 수 있다.
도 14b 및 17a를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 상부 소자(902E)를 형성하는 방법은, 상부 배선(975)을 가진 상부 기판(906) 상에 상부 층간 배리어 층(966)을 형성하는 것을 포함할 수 있다. (S710) 상부 배선(975)은 상부 금속 배선(974) 및 상부 금속 배선(974)을 감싸는 상부 배선 배리어 층(973)을 포함할 수 있다. 상부 금속 배선(974)은 구리 같은 금속을 포함할 수 있고, 상부 배선 배리어 층(973)은 Ti/TiN, TiN, Ta/TaN, 또는 TaN 중 어느 하나를 포함할 수 있다. 상부 층간 배리어 층(966)은 상부 금속 배선(974) 및 상부 배선 배리어 층(973)의 상면을 직접적으로 덮을 수 있다. 상부 층간 배리어 층(965)은 실리콘 산화물 또는 실리콘 질화물을 포함할 수 있다.
도 14b 및 도 17b를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 상부 소자(902E)를 형성하는 방법은, 상부 층간 배리어 층(965) 상에 상부 그루브(GU)를 가진 상부 절연층(922)을 형성하는 것을 포함할 수 있다. (S720) 상부 그루브(GU)는 제1 상부 그루브(GU) 및 제2 상부 그루브(GU)를 포함할 수 있다. 제1 상부 그루브(GU1)는 상부 절연층(922)의 표면과 가깝도록 형성될 수 있고, 제2 상부 그루브(GU2)는 상부 층간 배리어 층(966)과 가깝게 형성될 수 있다. 제1 상부 그루브(GU1)는 상부 금속 배선(974)의 상부 표면을 부분적으로 노출시킬 수 있다. 상부 절연층(922)은 실리콘 산화물을 포함할 수 있다.
도 14b 및 도 17c를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 상부 소자(902E)를 형성하는 방법은, 제1 상부 그루브(GU1)의 측벽들, 제2 상부 그루브(GU)의 바닥 면, 측벽들 및 상부 금속 배선(974)의 노출된 표면 상에 상부 전극 배리어 물질층(932')을 컨포멀하게 형성하고 상부 전극 금속층(942')을 형성하는 것을 포함할 수 있다. (S730) 상부 전극 배리어 물질층(941')은 Ti/TiN, TiN, Ta/TaN, 또는 TaN 중 어느 하나를 포함할 수 있다. 상부 전극 금속층(942')은 구리를 포함할 수 있다.
도 14b 및 도 17d를 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(902E)를 형성하는 방법은, 도 15c 내지 15f를 참조하여, 상부 전극 구조체(952)를 형성하는 것을 포함할 수 있다. (S740)
도 17e를 더 참조하면, 본 발명의 기술적 사상의 또 다른 실시예에 의한 하부 소자(902F)를 형성하는 방법은, 하부 기판(906)의 하부를 부분적으로 제거하여 상부 배선(975)을 노출시키는 것을 포함할 수 있다. 하부 기판(906)의 하부는 CMP, 그라인딩, 또는 에칭 공정을 이용하여 제거될 수 있다. 도시되었듯이, 상부 배선 배리어 층(973)의 일부가 제거되어, 상부 금속 배선(974)이 노출될 수 있다.
도 18a 내지 18g는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체를 형성하기 위하여, 하부 소자들과 상부 소자들을 본딩하는 공정들이 예시적으로 도시된 종단면도들이다.
도 18a 내지 18h를 참조하면, 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들(1000A-1000G)들은, 다양한 하부 소자들(1001A-1001G)과 상부 소자들(1002A-1002G)을 본딩하는 것을 포함할 수 있다. 다양한 하부 소자들(1001A-1001G) 및 상부 소자들(1102A-1002G)은 본 명세서에 첨부된 다양한 모양들 중 하나를 가질 수 있다. 구체적으로, 하부 소자들(1001A-1001G)은 각각 하부 기판(1005) 내에 일부가 노출된 모양의 하부 전극 구조체들(1051A-1051G)을 포함할 수 있다. 하부 전극 구조체들(1051A-1051G)은 각각 하부 전극 배리어 층들(1031A-1031G) 및 하부 금속 전극들(1041A-1041G)을 포함할 수 있다. 또한, 상부 소자들(1002A-1002G)은 각각 상부 기판(1006) 내에 일부가 노출된 모양의 상부 전극 구조체들(1052A-1052G)을 포함할 수 있다. 상부 전극 구조체들(1052A-1052G)은 각각 하부 전극 배리어 층들(1032A-1032G) 및 하부 금속 전극들(1042A-1042G)을 포함할 수 있다. 각 구성 요소들은 본 명세서에 첨부된 다양한 도면들을 참조하여 이해될 수 있을 것이다. 본 도면들에서, 하부 소자들(1001A-1001G) 및 상부 소자들(1002A-1002G)은 다양한 실시예들을 포괄하기 위하여 간략하게 특징적으로 도시되었다. 하부 소자들(1001A-1001G)과 상부 소자들(1002A-1002G)은 그 위치가 서로 바뀔 수도 있다.
하부 소자들(1001A-1001G)과 상부 소자들(1102A-1002G)을 본딩하는 공정은, 하부 소자들(1001A-1001G)과 상부 소자들(1102A-1002G)을 열압착하는 공정을 포함할 수 있다.
열압착 공정은, 하부 전극 금속들(1041A-1041G)과 상부 전극 금속들(1042A-1042G)이 직접적으로 본딩될 수 있는 온도로 하부 전극 금속들(1041A-1041G) 및 상부 전극 금속들(1042A-1042G)을 모두 가열하는 것을 포함할 수 있다. 예를 들어, 하부 전극 금속들(1041A-1041G) 및 상부 전극 금속들(1042A-1042G)을 약 400℃ 또는 그 이상으로 가열하는 것을 포함할 수 있다.
또한, 열압착 공정은, 하부 전극 금속들(1041A-1041G)과 상부 전극 금속들(1042A-1042G)을 약 4 Bars 정도의 압력을 가하여 접촉, 본딩하는 것을 포함할 수 있다.
부가하여, 본딩 공정은, 열압착 공정 전에, 하부 전극 금속들(1041A-1041G) 및 상부 전극 금속들(1042A-1042G)의 표면을 세정하는 포함할 수 있다. 예를 들어, 하부 전극 금속들(1041A-1041G) 및 상부 전극 금속들(1042A-1042G)의 표면을 플럭스(flux)등을 이용하여 산화물을 제거하는 것을 포함할 수 있다.
도 18h는 하부 전극 구조체(1051H) 및 상부 전극 구조체(1052H)가 오정렬(mis-align)되어 본딩된 모양을 개념적으로 보여주는 종단면도이다. 도 18h를 참조하면, 상부 기판(1006)의 하부 표면 상에 형성된 상부 전극 배리어 층(1032H)이 하부 금속 전극(1041H)과 상부 기판(1006)의 직접적 접촉을 방지할 수 있다. 도 18h의 개념은 본 명세서에 첨부된 모든 다양한 실시예들에 적용될 수 있다.
도 19는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들 중 적어도 하나를 포함하는 본 발명의 기술적 사상의 일 실시예에 의한 모듈을 개념적으로 도시한 도면이다.
도 19를 참조하면, 본 발명의 기술적 사상의 일 실시예에 의한 모듈(2000)은, 모듈 기판(2010) 상에 실장된 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체 중 적어도 하나를 가진 반도체 패키지들(2030)을 포함할 수 있다. 모듈(2000)은 모듈 기판(2010) 상에 실장된 마이크로프로세서(2020)를 더 포함할 수 있다. 모듈 기판(2010)의 적어도 한 변에는 입출력 터미널들(2040)이 배치될 수 있다.
도 20은 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들 중 적어도 하나를 포함하는 전자 시스템(2100)을 개념적으로 도시한 블록도이다.
도 20을 참조하면, 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들은 전자 시스템(2100)에 적용될 수 있다. 시스템(2100)은 바디(Body; 2110), 마이크로 프로세서 유닛(Micro Processor Unit; 2120), 파워 공급 유닛(Power Unit; 2130), 기능 유닛(Function Unit; 2140), 및/또는 디스플레이 컨트롤러 유닛(Display Controller Unit; 2150)을 포함할 수 있다. 바디(2110)는 인쇄 회로기판(PCB) 등을 갖는 시스템 보드 또는 마더 보드(Mother Board)일 수 있다. 상기 마이크로 프로세서 유닛(2120), 상기 파워 공급 유닛(2130), 상기 기능 유닛(2140), 및 상기 디스플레이 컨트롤러 유닛(2150)은 상기 바디(2110)상에 실장 또는 장착될 수 있다. 상기 바디(2110)의 상면 혹은 상기 바디(2110)의 외부에 디스플레이 유닛(2160)이 배치될 수 있다. 예를 들면, 상기 디스플레이 유닛(2160)은 상기 바디(2110)의 표면 상에 배치되어 상기 디스플레이 컨트롤러 유닛(2150)에 의해 프로세싱된 이미지를 표시할 수 있다.
상기 파워 공급 유닛(2130)은 외부의 전원 등으로부터 일정 전압을 공급받아 이를 다양한 전압 레벨로 분기하여 마이크로 프로세서 유닛(2120), 기능 유닛(2140), 디스플레이 컨트롤러 유닛(2150) 등으로 공급할 수 있다. 마이크로 프로세서 유닛(2120)은 파워 공급 유닛(2130)으로부터 전압을 공급받아 기능 유닛(2140)과 디스플레이 유닛(2160)을 제어할 수 있다. 기능 유닛(2140)은 다양한 전자 시스템(2100)의 기능을 수행할 수 있다. 예를 들어, 상기 전자 시스템(2100)이 휴대폰 같은 모바일 전자 제품인 경우 상기 기능 유닛(2140)은 다이얼링, 또는 외부 장치(External Apparatus; 2170)와의 교신으로 상기 디스플레이 유닛(2160)으로의 영상 출력, 스피커로의 음성 출력 등과 같은 무선 통신 기능을 수행할 수 있는 여러 구성 요소들을 포함할 수 있으며, 카메라를 포함하는 경우, 이미지 프로세서(Image Processor)의 역할을 할 수 있다.
응용 실시예에서, 전자 시스템(2100)이 용량 확장을 위해 메모리 카드 등과 연결되는 경우, 기능 유닛(2140)은 메모리 카드 컨트롤러일 수 있다. 기능 유닛(2140)은 유선 혹은 무선의 통신 유닛(Communication Unit; 2180)을 통해 외부 장치(2170)와 신호를 주고 받을 수 있다. 또한, 전자 시스템(2100)이 기능 확장을 위해 유에스비(Universal Serial Bus; USB) 등을 필요로 하는 경우, 기능 유닛(2140)은 인터페이스 컨트롤러(Interface Controller)의 역할을 할 수 있다.
본 발명의 기술적 사상에 의한 다양한 실시예들에서 설명된 반도체 패키지들은 마이크로 프로세서 유닛(2120) 및 기능 유닛(2140) 중 적어도 어느 하나에 포함될 수 있다.
도 21은 본 발명의 기술적 사상이 적용된 일 실시예에 의한 전극 연결 구조체들 중 적어도 하나를 포함하는 가진 전자 시스템(2200)을 개략적으로 도시한 블록도이다. 도 20을 참조하면, 전자 시스템(2200)은 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들 중 적어도 하나를 포함할 수 있다. 전자 시스템(2200)은 모바일 기기 또는 컴퓨터를 제조하는데 사용될 수 있다. 예를 들어, 전자 시스템(2200)은 메모리 시스템(2212), 마이크로프로세서(2214), 램(2216) 및 버스(2220)를 사용하여 데이터 통신을 수행하는 유저 인터페이스(2218)를 포함할 수 있다. 마이크로프로세서(2214)는 전자 시스템(2200)을 프로그램 및 컨트롤할 수 있다. 램(2216)은 마이크로프로세서(2214)의 동작 메모리로 사용될 수 있다. 예를 들어, 마이크로프로세서(2214) 또는 램(2216)은 본 발명의 실시예들에 의한 전극 연결 구조체들 중 적어도 하나를 포함할 수 있다. 마이크로프로세서(2214), 램(2216) 및/또는 다른 구성 요소들은 단일 패키지 내에 조립될 수 있다. 유저 인터페이스(2218)는 전자 시스템(2200)으로 데이터를 입력하거나 또는 전자 시스템(2200)으로부터 출력하는데 사용될 수 있다. 메모리 시스템(2212)은 마이크로프로세서(2214) 동작용 코드들, 마이크로프로세서(2214)에 의해 처리된 데이터, 또는 외부 입력 데이터를 저장할 수 있다. 메모리 시스템(2212)은 컨트롤러 및 메모리를 포함할 수 있다.
도 22는 본 발명의 기술적 사상의 다양한 실시예들에 의한 전극 연결 구조체들 중 적어도 하나를 포함하는 모바일 무선 폰(2300)을 개략적으로 도시한 도면이다. 모바일 무선 폰(2300)은 태블릿 PC로 이해될 수도 있다. 부가하여, 본 발명의 기술적 사상의 다양한 실시예들에 의한 반도체 패키지들 중 적어도 하나는 태블릿 PC 외에도, 노트북 같은 휴대용 컴퓨터, mpeg-1 오디오 레이어 3 (MP3) 플레이어, MP4 플레이어, 네비게이션 기기, 솔리드 스테이트 디스크(SSD), 테이블 컴퓨터, 자동차 및 가정용 가전 제품에 사용될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100A-100G: 전극 연결 구조체들
101: 하부 소자 102: 상부 소자
105: 하부 기판 106: 상부 기판
121: 하부 절연층 122: 상부 절연층
GL: 하부 그루브 GU: 상부 그루브
130S: 표면 전극 배리어 층
131A-131F: 하부 전극 배리어 층
132A-132F: 상부 전극 배리어 층
141A-141F: 하부 금속 전극 142A-142F: 상부 금속 전극
150A-150F: 전극 구조체 150P: 돌출부
151A-151F: 하부 전극 구조체 152A-152F: 상부 전극 구조체
200A-200F: 전극 연결 구조체 201: 기판부
202: 재배선부 205: 하부 기판
210: 최하부 절연층 213: 배선 배리어 층
214: 금속 배선 215: 하부 배선
220: 하부 절연층 225: 하부 층간 배리어 층
GL1: 최하부 그루브 GL2: 하부 그루브
GU1: 상부 그루브 GU2: 최상부 그루브
230S: 표면 전극 배리어 층
231A-231F: 하부 전극 배리어 층
232A-232F: 상부 전극 배리어 층
241A-241F: 하부 금속 전극 242A-242F: 상부 금속 전극
250P: 돌출부 250A-250F: 전극 구조체
251A-251F: 하부 전극 구조체 252A-252F: 상부 전극 구조체
260: 상부 절연층 265: 상부 층간 배리어 층
270: 최상부 절연층 273: 재배선 배리어 층
274: 재배선 금속 배선 275: 재배선 구조
300A-300F: 전극 연결 구조체
301: 하부 소자 302: 상부 소자
305: 하부 기판 306: 상부 기판
311: 하부 스토퍼 층 312: 상부 스토퍼 층
313: 하부 배선 배리어 층 314: 하부 금속 배선
315: 하부 배선 317: 상부 배선 배리어 층
318: 상부 금속 배선 319: 상부 배선
321: 하부 층간 절연층 322: 상부 층간 절연층
330S: 표면 전극 배리어 층
331A-331F: 하부 전극 배리어 층
332A-332F: 상부 전극 배리어 층
341A-341F: 하부 금속 전극 342A-342F: 상부 금속 전극
350A-359F: 전극 구조체 350P: 돌출부
351A-351F: 하부 전극 구조체 352A-352F: 상부 전극 구조체
361: 하부 층간 배리어 층 362: 상부 층간 배리어 층
363: 하부 비아 배리어 층 364: 하부 비아 플러그
365: 하부 비아 구조체 367: 상부 비아 배리어 층
368: 상부 비아 플러그 369: 상부 비아 구조체
371: 하부 절연층 372: 상부 절연층
400A-400F: 전극 연결 구조체
401: 하부 소자 402: 상부 소자
405: 하부 기판 406: 상부 기판
431A-431F: 하부 전극 배리어 층
432A-432F: 상부 전극 배리어 층
441A-441F: 하부 금속 전극 442A-442F: 상부 금속 전극
450A-450F: 전극 구조체
451A-451F: 하부 전극 구조체 452A-452F: 상부 전극 구조체
481: 하부 비아 배리어 층
486: 하부 비아 플러그 490: 하부 비아 구조체
500A-500F: 소자 적층 구조체
501-504: 반도체 소자들 505: 회로 기판
506-509: 기판
531A-531F, 532A-532F, 533A-533F, 534A-534F: 전극 배리어 층
541A-541F, 542A-542F, 543A-533F, 544A-544F: 금속 전극
551A-551F, 552A-552F, 553A-553F, 554A-554F: 전극 구조체
570: 상부 캡핑층
571-574: 하부 절연층 576-579: 상부 절연층
581A-581F, 582A-582F, 583A-583F, 584A-584F: 비아 배리어 층
586A-586F, 587A-587F, 588A-588F, 589A-589F: 비아 플러그
595: 금속 연결부 600A-600F: 전극 연결 구조체
601: 하부 소자 602: 상부 소자
605: 하부 기판 606: 상부 기판
630S: 표면 전극 배리어 층
631A-631F, 637A-637F: 상부 전극 배리어 층
632A-632F, 636A-636F: 하부 전극 배리어 층
641A-641F, 647A-647F: 상부 금속 전극
642A-642F, 646A-646F: 하부 금속 전극
650P: 돌출부 650A-650F: 전극 구조체
651A-651F, 657A-657F: 상부 전극 구조체
652A-652F, 656A-656F: 하부 전극 구조체
681A-681F, 682A-682F: 비아 배리어 층
686A-686F, 687A-687F: 비아 플러그
691A-691F, 692A-692F: 비아 구조체
801A-801L: 하부 소자 805: 하부 기판
813: 하부 금속 배선 814: 하부 배선 배리어 층
815: 하부 배선 825: 하부 층간 배리어 층
821: 하부 절연층 830: 표면 전극 배리어 층
831: 하부 전극 배리어 층 831': 하부 전극 배리어 물질층
841: 하부 금속 전극 841': 하부 전극 금속층
851: 하부 전극 구조체
886: 하부 비아 플러그 881: 하부 비아 배리어 층
891: 하부 비아 구조체
902A-902: 상부 소자
906: 상부 기판 922: 상부 절연층
932: 상부 전극 배리어 층 932': 상부 전극 배리어 물질층
942: 상부 금속 전극 942': 상부 전극 금속층
942": 제1 예비 상부 금속 전극
942"': 제2 예비 상부 금속 전극
952: 상부 전극 구조체
966: 상부 층간 배리어 층 973: 상부 배선 배리어 층
974: 상부 금속 배선 975: 상부 배선
1001A-1001G: 하부 소자 1002A-1002G: 상부 소자
1005: 하부 기판 1006: 상부 기판
1031A-1031G: 하부 전극 배리어 층
1032A-1032G: 상부 전극 배리어 층
1041A-1041G: 하부 금속 전극
1042A-1042G: 상부 금속 전극
1051A-1051G: 하부 전극 구조체
1052A-1052G: 상부 전극 구조체

Claims (10)

  1. 하부 기판;
    상기 하부 기판 상에 형성된 하부 절연층; 및
    상기 하부 절연층 내에 형성된 하부 전극 구조체를 포함하고,
    상기 하부 전극 구조체는, 하부 전극 배리어 층 및 상기 하부 전극 배리어 층 상에 형성된 하부 금속 전극을 포함하는 하부 소자; 및
    상부 기판;
    상기 상부 기판 하에 형성된 상부 절연층; 및
    상기 상부 절연층 내에 형성된 상부 전극 구조체를 포함하고,
    상기 상부 전극 구조체는, 상기 상부 절연층의 내부로부터 하부 표면 하로 연장된 상부 전극 배리어 층 및 상기 상부 전극 배리어 층 상에 형성된 상부 금속 전극을 포함하는 상부 소자를 포함하고,
    상기 하부 금속 전극과 상기 상부 금속 전극이 직접적으로 접촉하고,
    상기 하부 금속 전극과 상기 상부 금속 전극은 서로 중첩되지 않는 영역을 가지며, 상기 상부 및 하부 전극 배리어 층 중 적어도 하나는 상기 중첩되지 않는 영역에 위치한 상부 또는 하부 절연층의 표면으로 연장되는 전극 연결 구조체.
  2. 제1항에 있어서,
    상기 하부 금속 전극과 상기 상부 금속 전극은 구리를 포함하는 전극 연결 구조체.
  3. 하부 기판;
    상기 하부 기판 상에 형성된 하부 절연층; 및
    상기 하부 절연층 내에 형성된 하부 전극 구조체를 포함하고,
    상기 하부 전극 구조체는, 하부 전극 배리어 층 및 상기 하부 전극 배리어 층 상에 형성된 하부 금속 전극을 포함하는 하부 소자; 및
    상부 기판;
    상기 상부 기판 하에 형성된 상부 절연층; 및
    상기 상부 절연층 내에 형성된 상부 전극 구조체를 포함하고,
    상기 상부 전극 구조체는, 상기 상부 절연층의 내부로부터 하부 표면 하로 연장된 상부 전극 배리어 층 및 상기 상부 전극 배리어 층 상에 형성된 상부 금속 전극을 포함하는 상부 소자를 포함하고,
    상기 하부 금속 전극과 상기 상부 금속 전극이 직접적으로 접촉하고,
    상기 하부 금속 전극의 일부와 상기 상부 전극 배리어 층의 일부가 직접적으로 접촉하는 전극 연결 구조체.
  4. 제1항에 있어서,
    상기 하부 절연층은 하부 그루브를 포함하고,
    상기 하부 전극 배리어 층은 상기 하부 그루브의 바닥 면 및 측면들 상에 컨포멀하게 형성되고, 및
    상기 하부 전극 배리어 층의 상단부는 상기 하부 절연층의 상부 표면 상에 노출되는 전극 연결 구조체.
  5. 제1항에 있어서,
    상기 하부 전극 배리어 층의 상단부는 상기 하부 절연층의 상부 표면보다 높게 돌출하는 전극 연결 구조체.
  6. 하부 기판;
    상기 하부 기판 상에 형성된 하부 절연층; 및
    상기 하부 절연층 내에 형성된 하부 전극 구조체를 포함하고,
    상기 하부 전극 구조체는, 하부 전극 배리어 층 및 상기 하부 전극 배리어 층 상에 형성된 하부 금속 전극을 포함하는 하부 소자; 및
    상부 기판;
    상기 상부 기판 하에 형성된 상부 절연층; 및
    상기 상부 절연층 내에 형성된 상부 전극 구조체를 포함하고,
    상기 상부 전극 구조체는, 상기 상부 절연층의 내부로부터 하부 표면 하로 연장된 상부 전극 배리어 층 및 상기 상부 전극 배리어 층 상에 형성된 상부 금속 전극을 포함하는 상부 소자를 포함하고,
    상기 하부 금속 전극과 상기 상부 금속 전극이 직접적으로 접촉하고,
    상기 하부 금속 전극의 상부 표면은, 상기 하부 전극 배리어 층의 상단부보다 높게 돌출하는 전극 연결 구조체.
  7. 제1항에 있어서,
    상기 상부 절연층은 상부 그루브를 포함하고,
    상기 상부 전극 배리어 층은 상기 상부 그루브의 바닥 면 및 측면들 상에 컨포멀하게 형성되고, 및
    상기 상부 전극 배리어 층의 일부가 상기 상부 절연층의 하부 표면 하로 연장되는 전극 연결 구조체.
  8. 제7항에 있어서,
    상기 상부 전극 배리어 층의 상부 표면은 상기 상부 절연층의 하부 표면보다 아래로 돌출하는 전극 연결 구조체.
  9. 하부 기판;
    상기 하부 기판 상에 형성된 하부 절연층; 및
    상기 하부 절연층 내에 형성된 하부 전극 구조체를 포함하고,
    상기 하부 전극 구조체는, 하부 전극 배리어 층 및 상기 하부 전극 배리어 층 상에 형성된 하부 금속 전극을 포함하는 하부 소자; 및
    상부 기판;
    상기 상부 기판 하에 형성된 상부 절연층; 및
    상기 상부 절연층 내에 형성된 상부 전극 구조체를 포함하고,
    상기 상부 전극 구조체는, 상기 상부 절연층의 내부로부터 하부 표면 하로 연장된 상부 전극 배리어 층 및 상기 상부 전극 배리어 층 상에 형성된 상부 금속 전극을 포함하는 상부 소자를 포함하고,
    상기 하부 금속 전극과 상기 상부 금속 전극이 직접적으로 접촉하고,
    상기 하부 금속 전극 또는 상기 상부 금속 전극의 일부는 상기 하부 절연층과 상기 상부 전극 배리어 층의 사이로 돌출하는 전극 연결 구조체.
  10. 하부 절연층;
    상기 하부 절연층 내에 형성되고, 제1 수평 폭을 갖는 하부 전극 배리어 층;
    상기 하부 전극 배리어 층으로 측면들이 감싸이고, 상기 제1 수평 폭보다 좁은 제2 수평 폭을 갖는 하부 구리 전극;
    상기 하부 절연층 상에 형성된 상부 절연층;
    상기 상부 절연층 내에 형성되고, 상기 하부 구리 전극의 상부 표면의 일부와 접촉하고 상기 제1 수평 폭보다 넓은 제3 수평 폭을 갖는 상부 전극 배리어 층; 및
    상기 하부 구리 전극과 직접적으로 접촉하고, 상기 상부 전극 배리어 층으로 감싸이고, 상기 제2 수평 폭보다 좁은 제4 수평 폭을 갖는 상부 구리 전극을 포함하는 전극 연결 구조체.
KR1020110128430A 2011-12-02 2011-12-02 구리를 포함하는 전극 연결 구조체 KR101931491B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110128430A KR101931491B1 (ko) 2011-12-02 2011-12-02 구리를 포함하는 전극 연결 구조체
US13/685,174 US8860221B2 (en) 2011-12-02 2012-11-26 Electrode connecting structures containing copper
JP2012259541A JP6099949B2 (ja) 2011-12-02 2012-11-28 銅を含む電極連結構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110128430A KR101931491B1 (ko) 2011-12-02 2011-12-02 구리를 포함하는 전극 연결 구조체

Publications (2)

Publication Number Publication Date
KR20130062033A KR20130062033A (ko) 2013-06-12
KR101931491B1 true KR101931491B1 (ko) 2018-12-24

Family

ID=48523403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110128430A KR101931491B1 (ko) 2011-12-02 2011-12-02 구리를 포함하는 전극 연결 구조체

Country Status (3)

Country Link
US (1) US8860221B2 (ko)
JP (1) JP6099949B2 (ko)
KR (1) KR101931491B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US20150257300A1 (en) * 2014-03-10 2015-09-10 Kabushiki Kaisha Toshiba Electronic device
CN105374774A (zh) * 2014-08-29 2016-03-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
US20160268230A1 (en) * 2015-03-12 2016-09-15 United Microelectronics Corp. Stacked semiconductor structure
CN108520858A (zh) * 2018-06-07 2018-09-11 长江存储科技有限责任公司 金属连接结构及其形成方法
JP7321724B2 (ja) * 2019-03-05 2023-08-07 キヤノン株式会社 半導体装置および機器
KR20220099268A (ko) 2021-01-06 2022-07-13 에스케이하이닉스 주식회사 반도체 다이 본딩 구조

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596640B1 (en) 2002-06-21 2003-07-22 Intel Corporation Method of forming a raised contact for a substrate
JP2011049270A (ja) * 2009-08-26 2011-03-10 Sony Corp 半導体装置の製造方法および半導体装置
US20110084403A1 (en) 2009-10-08 2011-04-14 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330143A (ja) 1998-05-13 1999-11-30 Hitachi Ltd 半導体装置およびその製造方法
US6905964B2 (en) * 2003-01-09 2005-06-14 Chartered Semiconductor Manufacturing Ltd. Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US7354862B2 (en) * 2005-04-18 2008-04-08 Intel Corporation Thin passivation layer on 3D devices
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
CN101432861B (zh) 2006-04-27 2011-02-09 松下电器产业株式会社 连接构造体及其制造方法
US7750488B2 (en) 2006-07-10 2010-07-06 Tezzaron Semiconductor, Inc. Method for bonding wafers to produce stacked integrated circuits
US7851346B2 (en) 2008-07-21 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding metallurgy for three-dimensional interconnect
FR2966283B1 (fr) * 2010-10-14 2012-11-30 Soi Tec Silicon On Insulator Tech Sa Procede pour realiser une structure de collage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596640B1 (en) 2002-06-21 2003-07-22 Intel Corporation Method of forming a raised contact for a substrate
JP2011049270A (ja) * 2009-08-26 2011-03-10 Sony Corp 半導体装置の製造方法および半導体装置
US20110084403A1 (en) 2009-10-08 2011-04-14 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement

Also Published As

Publication number Publication date
JP2013118373A (ja) 2013-06-13
JP6099949B2 (ja) 2017-03-22
KR20130062033A (ko) 2013-06-12
US8860221B2 (en) 2014-10-14
US20130140697A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
KR101931491B1 (ko) 구리를 포함하는 전극 연결 구조체
US9570370B2 (en) Multi chip package and method for manufacturing the same
US9099541B2 (en) Method of manufacturing semiconductor device
US8586477B2 (en) Semiconductor apparatus, method of manufacturing the same, and method of manufacturing semiconductor package
US9698080B2 (en) Conductor structure for three-dimensional semiconductor device
US8415804B2 (en) Semiconductor chip, method of fabricating the same, and stack module and memory card including the same
KR102258743B1 (ko) 반도체 패키지의 제조 방법, 이에 의해 형성된 반도체 패키지 및 이를 포함하는 반도체 장치
US9013031B2 (en) Semiconductor packages including heat diffusion vias and interconnection vias
KR20100087566A (ko) 반도체 소자 패키지의 형성방법
KR20120133057A (ko) 반도체 패키지 및 그 제조방법
CN203085525U (zh) 可用于堆叠的集成电路
CN103258787A (zh) 半导体装置的制造方法
US9087819B2 (en) Semiconductor package and stack-type semiconductor package having the same
KR20200034078A (ko) 반도체 장치 및 이를 포함하는 반도체 패키지
US10950523B2 (en) Semiconductor devices having through electrodes and methods for fabricating the same
KR101960686B1 (ko) 반도체 장치 및 이의 제조 방법
US8207606B2 (en) Semiconductor device
US20140264848A1 (en) Semiconductor package and method for fabricating the same
US9117938B2 (en) Semiconductor devices with through via electrodes, methods of fabricating the same, memory cards including the same, and electronic systems including the same
CN111384081B (zh) 一种半导体元件及其制备方法
US10784185B2 (en) Method for manufacturing semiconductor device with through silicon via structure
KR20150019089A (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
US11688667B2 (en) Semiconductor package including a pad pattern
CN114203565A (zh) 多层堆叠高宽带存储器封装方法及封装结构
KR20120124634A (ko) 반도체 장치의 제조 방법 및 이를 포함하는 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant