CN101432861B - 连接构造体及其制造方法 - Google Patents

连接构造体及其制造方法 Download PDF

Info

Publication number
CN101432861B
CN101432861B CN2007800151531A CN200780015153A CN101432861B CN 101432861 B CN101432861 B CN 101432861B CN 2007800151531 A CN2007800151531 A CN 2007800151531A CN 200780015153 A CN200780015153 A CN 200780015153A CN 101432861 B CN101432861 B CN 101432861B
Authority
CN
China
Prior art keywords
mentioned
plate body
splicing ear
opposed
joint construction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800151531A
Other languages
English (en)
Other versions
CN101432861A (zh
Inventor
泽田享
中谷诚一
辛岛靖治
北江孝史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101432861A publication Critical patent/CN101432861A/zh
Application granted granted Critical
Publication of CN101432861B publication Critical patent/CN101432861B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8192—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83886—Involving a self-assembly process, e.g. self-agglomeration of a material dispersed in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/083—Evaporation or sublimation of a compound, e.g. gas bubble generating agent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/087—Using a reactive gas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种连接构造体，具备形成有具有多个连接端子(102)的布线图案的第1板状体(101)、和具有对置于上述连接端子而配置的至少两个以上的连接端子(电极端子(104))的第2板状体，第1、第2板状体的连接端子分别是以凸起的形状形成在第1、第2板状体面上的连接端子，导电性物质(108)被积聚以便覆盖对置的第1、第2板状体的连接端子的侧面的至少一部分，上述对置的连接端子彼此通过上述导电性物质电连接。作为能够应对下一代半导体芯片的多针脚化、窄间距化、适用于生产效率及可靠性良好的安装体及其制造的连接构造体及其制造方法是有实用性的。

Description

连接构造体及其制造方法
技术领域
本发明涉及使具有多个连接端子的一个板状体与具有多个连接端子(也包括电极端子的意思)的其他板状体相对置、将对置的上述板状体彼此的连接端子电连接的连接构造体及连接构造体的制造方法，特别涉及对于窄间距化的半导体芯片也能够应对的、能够在生产效率较高的倒装片安装体及倒装片安装方法中使用的连接构造体及连接构造体的制造方法。
背景技术
近年来，随着在电子设备中使用的半导体集成电路(LSI)的高密度、高集成化，LSI芯片的电极端子的多针脚化、窄间距化迅速地发展。在这些LSI芯片向布线基板的安装中，为了减少布线延迟，广泛地采用倒装片安装。
此外，在该倒装片安装中，一般在LSI芯片的电极端子上形成焊料凸点、经由该焊料凸点而一起接合在形成于布线基板上的电极上。
但是，为了将电极端子数超过5000那样的下一代LSI安装在布线基板上，需要将对应于100μm以下的窄间距的焊料凸点形成在布线基板上，但在目前的焊料凸点形成技术中，难以适应于此。
此外，由于需要形成对应于电极端子数的多个焊料凸点，所以为了实现低成本化，也要求每个芯片的搭载的节拍(tact time)的缩短带来的高生产效率。
以往，作为凸点的形成技术，开发了镀法及丝网印刷法等。镀法虽然适合于窄间距，但在工艺变得复杂这一点上，在生产效率方面存在问题，此外，丝网印刷法的生产效率良好，但在使用掩模这一点上，不适合于窄间距化。
这样，最近开发了一些在LSI芯片或布线基板的电极上有选择地形成焊料凸点的技术。这些技术不仅适合于细微凸点的形成，而且能够实现凸点的一起形成，所以在生产效率方面也良好，作为能够适应于下一代LSI向布线基板的安装的技术受到关注。
其中之一，已知有将基于焊料粉与焊剂的混合物的焊糊在表面形成有电极的基板上涂满，通过将基板加热使焊料粉熔融，在相邻电极间不发生短路，在浸润性较高的电极上有选择地形成焊料凸点的技术(例如参照专利文献1)。
此外，有称作超级焊料法的技术。该技术是将以有机酸铅盐和金属锡为主要成分的糊状组成物(化学反应析出型焊料)在形成有电极端子的布线基板上涂满，通过将布线基板加热，产生Pb与Sn的置换反应，使Pb/Sn的合金有选择地析出到基板的电极上的技术(例如参照专利文献2)。
此外，以往的倒装片安装在将半导体芯片搭载在形成有焊料凸点的布线基板上之后，为了将半导体芯片固定在布线基板上，还需要将称作底部填充材料的树脂注入到半导体芯片与布线基板之间的工序。由此，还有工序数增加、成品率降低的问题。
所以，作为同时进行对置的半导体芯片的电极端子与布线基板的连接端子之间的电连接、以及半导体芯片向布线基板的固定的方法，开发了使用各向异性导电材料的倒装片安装技术。它是将含有导电粒子的热硬化性树脂供给到布线基板与半导体芯片之间，在将半导体芯片加压的同时，通过将热硬化性树脂加热硬化，从而同时实现半导体芯片与布线基板的电连接和固定的方法(例如参照专利文献3)。
专利文献1：日本特开2000-94179号公报
专利文献2：日本特开平1-157796号公报
专利文献3：日本特开2000-332055号公报
但是，在专利文献1所示那样的焊料凸点的形成方法及专利文献2所示那样的超级焊料法中，如果单纯地将糊状组成物涂布在布线基板上，则发生局部性的厚度及浓度的不均匀，在每个连接端子上焊料析出量不同，所以不能得到均匀的高度的焊料凸点。此外，这些方法由于是将糊状组成物涂布到表面上形成有连接端子的有凹凸的布线基板之上，所以不能将足够量的焊料供给到作为凸部的连接端子之上，难以得到在倒装片安装中需要的所希望的焊料凸点的高度。
此外，在专利文献3所示那样的倒装片安装方法中，在生产效率及可靠性的方面还留有很多如以下所示的待解决的问题。
即，由于仅通过经由均匀地分散到树脂中的导电性粒子的机械接触得到对置端子间的电导通，所以对对置端子间的导通有贡献的导电性粒子，并不限定于包含在树脂中的一部分的导电性粒子。特别是，在要求高连接密度化、小型化、薄型化的下一代LSI芯片安装领域中，因连接端子的多针脚化、窄间距化而使电极尺寸及图案尺寸极小化，导电粒子向对置的连接端子间的捕获数量减少，所以难以实现稳定的导通状态。
此外，在经由各向异性导电粘接材料或各向异性导电膜电连接的方法中，均匀地分散在树脂中的导电性粒子通过夹在对置端子表面间而具有将对置端子间电连接的作用，同时，通过残留在相邻的端子间也成为相邻端子间的短路的原因，所以难以适用于窄间距化。即，对对置端子间的导通没有贡献的导电性粒子成为相邻端子间的绝缘性的阻碍原因，有使成品率降低等的问题。
此外，还有为了对应于窄间距化而必须使粒径较小的导电性粒子更均匀地分散等的问题。
另外，所谓的相邻端子，是相对于对置端子的对置方向沿水平方向相互邻接而存在的连接端子，如果假设对置端子的对置方向是上下方向，则是指在与其成直角的水平方向上相互邻接而存在的连接端子。
发明内容
能够应用到安装体等中的本发明的连接构造体，是为了解决上述问题而做出的，目的是提供一种连接构造体及连接构造体的制造方法，能够将要求进一步的多针脚化、窄间距化的下一代半导体芯片等安装到布线基板上，并且能够在生产效率及可靠性良好的安装体及安装方法中使用。
为了解决上述以往的问题，本发明的连接构造体为，
(1)一种连接构造体，具备：第1板状体，形成有具有多个连接端子的布线图案；第2板状体，具有与上述连接端子对置而配置的至少两个以上的连接端子；其特征在于，
上述第1板状体及第2板状体的上述连接端子，分别是以凸起的形状形成在上述第1板状体面或第2板状体面上的连接端子；
导电性物质被积聚以便覆盖上述对置的上述第1板状体的连接端子和上述第2板状体的连接端子的侧面的至少一部分，上述对置的连接端子彼此通过上述导电性物质电连接；
而且，
(a)上述第1板状体与上述第2板状体的连接端子的上述对置的表面的至少一部分相互直接接触，或者
(b)在上述第1板状体与上述第2板状体的连接端子的上述对置的表面之间的至少一部分还夹着导电性物质，上述第1板状体与上述第2板状体的连接端子对置。
(2)在上述(1)项所述的连接构造体中，优选的是，被积聚以便覆盖上述对置的上述第1板状体的连接端子和上述第2板状体的连接端子的侧面的至少一部分的上述导电性物质，由粉体状的导电性物质构成，通过上述粉体状的导电性物质相互接触，上述对置的上述连接端子彼此电连接。
(3)此外，在上述(1)项所述的连接构造体中，优选的是，被积聚以便覆盖上述对置的上述第1板状体的连接端子和上述第2板状体的连接端子的侧面的至少一部分的上述导电性物质，熔融、固化而形成连接体，通过上述连接体将上述对置的连接端子彼此电连接。
(4)此外，在上述(1)项所述的连接构造体中，优选的是，夹在上述第1板状体的连接端子与上述第2板状体的连接端子的对置的表面之间的上述导电性物质，嵌入在上述第1板状体的连接端子与上述第2板状体的连接端子的一部分中。
(5)此外，在上述(1)项所述的连接构造体中，优选的是，夹在上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子的表面之间的上述导电性物质，被上述第1板状体的连接端子与上述第2板状体的连接端子的表面之间的一部分夹持。
(6)此外，在上述(4)～(5)项的任一项所述的连接构造体中，优选的是，夹在上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子的表面之间的上述导电性物质的至少一部分熔融、固化，浸润到上述第1板状体的连接端子表面与上述第2板状体的连接端子表面的至少一部分中。
(7)此外，在上述(1)～(6)项的任一项所述的连接构造体中，优选的是，上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子的侧面全部被上述导电性物质覆盖。
(8)此外，在上述(1)或(3)～(6)项的任一项所述的连接构造体中，优选的是，上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子的侧面全部被上述导电性物质熔融固化后的连接体覆盖。
(9)此外，在上述(1)～(8)项的任一项所述的连接构造体中，优选的是，上述第1板状体是由包括无机填料和热硬化性树脂的材料构成的板状体。
(10)此外，在上述(1)～(8)项的任一项所述的连接构造体中，优选的是，上述第1板状体是由包含从玻璃纤维的纺织布、玻璃纤维的无纺布、耐热有机纤维的纺织布及耐热有机纤维的无纺布中选择的至少一种加强材料和含浸在该加强材料中的热硬化性树脂组成物的材料构成的板状体。
(11)此外，在上述(1)～(8)项的任一项所述的连接构造体中，优选的是，上述第1板状体是包括由薄膜和布线图案构成的柔性基板的板状体。
(12)此外，在上述(1)～(11)项的任一项所述的连接构造体中，优选的是，上述第2板状体是主动元件。
(13)此外，在上述(1)～(11)项的任一项所述的连接构造体中，优选的是，上述第2板状体是半导体芯片。
(14)此外，在上述(1)～(11)项的任一项所述的连接构造体中，优选的是，上述第2板状体是由包含从玻璃纤维的纺织布、玻璃纤维的无纺布、耐热有机纤维的纺织布及耐热有机纤维的无纺布中选择的至少一种加强材料和含浸在该加强材料中的热硬化性树脂组成物的材料构成的板状体，或者是由包含无机填料和热硬化性树脂的材料构成的板状体。
(15)此外，在上述(1)～(11)项的任一项所述的连接构造体中，优选的是，上述第2板状体是包括由薄膜和布线图案构成的柔性基板的板状体。
(16)此外，在上述(1)～(2)、(4)～(5)项的任一项所述的连接构造体中，优选的是，上述导电性物质含有由单一组成的金属构成的金属粒子、焊料粒子、焊料镀或金属镀的金属粒子、以及焊料镀或金属镀的树脂粒子中的至少任一种。
(17)此外，在上述(1)～(16)项的任一项所述的连接构造体中，优选的是，上述导电性物质由两种导电性物质构成。
(18)此外，在上述(1)～(17)项的任一项所述的连接构造体中，优选的是，在上述第1板状体与上述第2板状体之间还填充有树脂或树脂组成物。
(19)此外，在上述(18)项所述的连接构造体中，优选的是，上述树脂或树脂组成物由片状或糊状的树脂或树脂组成物构成。
(20)接着，关于本发明的连接构造体的制造方法之一，是一种连接构造体的制造方法，与第1板状体对置而配置第2板状体，其中该第1板状体形成有具有以凸起的形状形成在板状体面上的多个连接端子的布线图案，该第2板状体具有以凸起的形状形成在板状体面上的至少两个以上的连接端子，将上述第1板状体的连接端子与上述第2板状体的连接端子电连接，其特征在于，包括：进行对位以使上述第1板状体的上述连接端子与上述第2板状体的上述连接端子对置，并使上述第1板状体的连接端子与上述第2板状体的连接端子的对置的表面的至少一部分相互接触的第1工序；将含有导电性物质和对流添加剂的树脂组成物供给到上述第1板状体与上述第2板状体的间隙中的第2工序；和将上述树脂组成物加热的第3工序；在上述第3加热工序中，通过由主要从上述对流添加剂产生的气泡使上述树脂组成物产生对流，夹在相邻连接端子间的上述树脂组成物的上述导电性物质的至少一部分自集合地积聚以便覆盖上述对置的连接端子彼此的侧面的至少一部分，由此将上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子电连接。
(21)此外，在上述(20)项所述的连接构造体的制造方法中，优选的是，在上述第3工序中，积聚以便覆盖上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子的侧面的至少一部分的上述导电性物质进一步熔融、固化而形成连接体，通过上述连接体将上述第1板状体的连接端子与上述第2板状体的连接端子电连接。
(22)此外，在上述(20)项所述的连接构造体的制造方法中，优选的是，在上述第3工序中，积聚以便覆盖上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子的侧面的至少一部分的上述导电性物质由粉体状的导电性物质构成，通过上述粉体状的导电性物质相互接触，将上述第1板状体的连接端子与上述第2板状体的连接端子电连接。
(23)此外，本发明的连接构造体的制造方法的另一种，是一种连接构造体的制造方法，与第1板状体对置而配置第2板状体，其中该第1板状体形成有具有以凸起的形状形成在板状体面上的多个连接端子的布线图案，该第2板状体具有以凸起的形状形成在板状体面上的至少两个以上的连接端子，将上述第1板状体的连接端子与上述第2板状体的连接端子电连接，其特征在于，包括：(iv)将含有导电性物质和对流添加剂的树脂组成物供给到上述第1板状体上的工序；(v)将上述第1板状体的上述连接端子与上述第2板状体的上述连接端子对位，并将上述树脂组成物夹在上述第1板状体的连接端子与上述第2板状体的连接端子之间而加压并进行电连接的工序；和(vi)将上述树脂组成物加热的工序；在上述加热工序(vi)中，通过由主要从上述对流添加剂产生的气泡使上述树脂组成物产生对流，夹在相邻连接端子间的上述树脂组成物的上述导电性物质的至少一部分自集合地积聚以便覆盖上述对置的连接端子彼此的侧面的至少一部分，由此将上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子电连接。
(24)此外，在上述(23)项所述的连接构造体的制造方法中，优选的是，在上述工序(v)中，使夹在上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子之间的上述导电性物质，嵌入在上述第1板状体的连接端子与上述第2板状体的连接端子的一部分中。
(25)此外，在上述(23)或(24)项所述的连接构造体的制造方法中，优选的是，在上述工序(vi)中，使夹在上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子之间的上述导电性物质熔融、固化，用上述导电性物质将上述第1板状体的连接端子表面与上述第2板状体的连接端子的表面之间浸润。
(26)此外，在上述(23)或(24)项所述的连接构造体的制造方法中，优选的是，在上述工序(vi)中，使夹在上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子之间的上述导电性物质熔融、固化，用上述导电性物质将上述第1板状体的连接端子表面与上述第2板状体的连接端子的表面之间浸润；并且，使积聚以便覆盖上述对置的上述第1板状体的连接端子和上述第2板状体的连接端子的侧面的至少一部分的上述导电性物质熔融、固化而形成连接体，通过上述连接体将上述第1板状体的连接端子与上述第2板状体的连接端子电连接。
(27)此外，在上述(20)～(26)项的任一项所述的连接构造体的制造方法中，优选的是，上述第1板状体是包含从玻璃纤维的纺织布、玻璃纤维的无纺布、耐热有机纤维的纺织布及耐热有机纤维的无纺布中选择的至少一种加强材料和含浸在该加强材料中的热硬化性树脂组成物的板状体，或者是由包含无机填料和热硬化性树脂的材料构成的板状体。
(28)此外，在上述(20)～(26)项的任一项所述的连接构造体的制造方法中，优选的是，上述第1板状体是包括由薄膜和布线图案构成的柔性基板的板状体。
(29)此外，在上述(20)～(28)项的任一项所述的连接构造体的制造方法中，优选的是，上述第2板状体是主动元件。
(30)此外，在上述(20)～(28)项的任一项所述的连接构造体的制造方法中，优选的是，上述第2板状体是半导体芯片。
(31)此外，在上述(20)～(28)项的任一项所述的连接构造体的制造方法中，优选的是，上述第2板状体是包含从玻璃纤维的纺织布、玻璃纤维的无纺布、耐热有机纤维的纺织布及耐热有机纤维的无纺布中选择的至少一种加强材料和含浸在该加强材料中的热硬化性树脂组成物的板状体，或者是由包含无机填料和热硬化性树脂的材料构成的板状体。
(32)此外，在上述(20)～(28)项的任一项所述的连接构造体的制造方法中，优选的是，上述第2板状体是包括由薄膜和布线图案构成的柔性基板的板状体。
(33)此外，在上述(20)～(32)项的任一项所述的连接构造体的制造方法中，优选的是，上述对流添加剂是在上述工序(iii)或上述工序(vi)中将上述树脂组成物加热时产生气泡、使上述树脂组成物中发生对流的添加剂。
(34)此外，在上述(20)～(33)项的任一项所述的连接构造体的制造方法中，优选的是，上述导电性物质含有由单一组成的金属构成的金属粒子、焊料粒子、焊料镀或金属镀的金属粒子、以及焊料镀或金属镀的树脂粒子中的至少任一种。
(35)此外，在上述(20)～(22)项的任一项所述的连接构造体的制造方法中，优选的是，在上述工序(i)之前，还包括预先将第二导电性粒物质供给到上述第1板状体的连接端子与上述第2板状体的连接端子的任一个的对置面上的工序。
(36)此外，在上述(35)项所述的连接构造体的制造方法中，优选的是，上述第二上述导电性物质是与在上述工序(ii)中使用的导电性物质熔点不同的导电性物质。
发明效果
以上，根据本发明的连接构造体及其制造方法，能够实现保证第2板状体(例如半导体芯片)与第1板状体(例如布线基板)之间的可靠的连接、和能够对应于窄间距的相邻端子间的绝缘性的可靠性良好的安装体等的连接构造体。由于能够使对置的第2板状体的连接端子(也包括电极端子的意思)与第1板状体的连接端子间的连接状态变得均匀，所以也产生成品率较高、制造效率也提高的效果。
在有关本发明的连接构造体及其制造方法中，被供给到第1板状体和第2板状体的间隙中的含有导电性物质的树脂组成物的导电性物质，通过积聚以便覆盖各端子的侧面而相互接触，将对置的第1板状体的连接端子与第2板状体的连接端子电连接。通过将这样夹在相邻的端子间的树脂组成物中的导电性物质积聚在各端子侧面上，能够减少在端子侧面以外的导电性物质在树脂组成物中含有的比例。特别是，通过将在积聚于端子侧面上的导电性物质的在树脂组成物中含有的比例预先设定为对于电连接最适当的量，能够实质上消除残留在相邻端子间的导电性物质的残留量，通过这样使相邻端子间的绝缘性提高。
即，通过使夹在相邻端子间的导电性物质积聚在各端子侧面上，能够在得到对置端子间的电连接的同时提高相邻端子间的绝缘性，能够实现同时达到电连接和绝缘性的确保的可靠性较高的安装体等的连接构造体。
此外，通过消除相邻端子间的导电性物质量的残留，能够有效地利用在树脂组成物中含有的导电性物质，需要的导电性物质的材料少量就足够，所以也能够产生经济性的效果。
此外，通过使积聚在各端子侧面上的导电性物质熔融接着固化，即使在导电性物质彼此一旦成为不接触的状态下也能够再次粘接，具有即使在对置的第1板状体的连接端子与第2板状体的连接端子发生了位置偏差的情况下，也通过导电性物质所具有的表面张力修正偏差的自对准效果。通过使导电性物质积聚在各端子侧面上，能够利用形成在侧面上的导电性物质层的柔性来缓和应力，所以能够提高对于安装体等的连接构造体的应力的可靠性。
此外，在有关本发明的连接构造体及其制造方法中，通过将供给到第1板状体与第2板状体的间隙中的树脂组成物中的导电性物质夹入到对置的第1板状体的连接端子与第2板状体的连接端子的表面间，能够得到对置端子间的电导通。对导通没有贡献的导电性物质残留在相邻端子间的树脂组成物中，但然后使该残留的树脂组成物中的导电性物质积聚以使其覆盖各端子侧面，通过有效地利用导电性物质，能够得到进一步的对置端子间的电连接。
即，第1板状体与第2板状体经由夹在对置端子表面间的导电性物质电连接，同时，经由积聚在各端子侧面上的导电性物质电连接，所以能够实现对置端子间的更低电阻的稳定的电连接。
进而，使对导通没有贡献而残留在相邻端子间的导电性物质积聚在各端子侧面上而有效地利用，能够同时解决残留导电性物质引起相邻端子间的短路的问题。由于使作为短路的原因的残留导电性物质强制地积聚到各端子侧面上，所以能够提高相邻端子间的绝缘性，因此能够实现可靠性良好的安装体等的连接构造体。
即，根据本发明，能够同时实现对置端子间的稳定的电连接和相邻端子间的绝缘性的确保。
通过连接端子的多针脚化、窄间距化，连接尺寸的极小化越是发展，能够夹在对置端子间的导电性物质的捕获数越减少，所以通过只有对置的连接端子的相向的表面间的电连接难以实现稳定的电连接，同时，相邻端子间的窄间距化越是发展，残留导电性物质带来的相邻端子间的短路问题越严重，所以有关本发明的连接构造体及其制造方法例如适合于半导体芯片窄间距化的安装体及安装方法等。
除此以外，也可以将残留在相邻端子间的树脂组成物如底部填充材料那样利用而使其硬化，由此，第1板状体和第2板状体在积聚在各端子侧面上的导电性物质被电连接的状态下，此外还在具有夹在各端子表面间的导电性物质的形态中，在夹在各端子表面间的导电性物质与积聚在各端子侧面上的导电性物质电连接的状态下，将第1板状体和第2板状体固定，所以可确保第1板状体与第2板状体的可靠的机械保持，和相邻端子间的可靠的绝缘性。
在该连接构造体的制造方法中，由于能够一起进行第1板状体与第2板状体的对置端子间的电连接、和第2板状体向第1板状体的固定，所以能够实现以生产效率较高的安装体等为代表的连接构造体。在以往的倒装片安装法中，在将半导体芯片搭载在布线基板上之后，为了将半导体芯片固定在布线基板上，需要将底部填充材料注入到半导体芯片与布线基板间的工序，但在本发明的连接构造体的制造方法中，不特别需要这样的注入底部填充材料的工序，所以能够产生减少制造工序数、提高成品率的效果。
此外，在将导电性物质夹入到对置的端子之间的工序中，控制对置端子间的距离即可，但在通过将板状体加压而将导电性物质夹入或嵌入到对置端子间的工序中，不再需要对置端子间距离的控制，能够实现工序、装置的简略化。
附图说明
图1是说明本发明的实施方式1的安装体及安装方法的概略工序剖视图。
图2是本发明的实施方式1的安装体的部分放大剖视图。
图3是表示有关本发明的实施方式1的安装体的改变例的部分放大剖视图。
图4是说明本发明的实施方式2的安装体及安装方法的概略工序剖视图。
图5(a)是本发明的实施方式2的安装体的部分放大剖视图，图5(b)是图5(a)所示的安装体中的、嵌入在各端子表面中而被夹持的导电性物质与积聚在各端子侧面上的导电性物质熔融固化的状态的部分放大剖视图。
图6(a)～图6(d)分别是表示有关本发明的实施方式2的安装体的改变例的部分放大剖视图。
标号说明
10安装体
11安装体
12安装体
13安装体
14安装体
15安装体
16安装体
17安装体
101第1板状体
102连接端子
103第2板状体
104电极端子
105导电性物质
106树脂组成物
107气泡
108积聚在连接端子与电极端子的侧面上的导电性物质
109硬化的树脂组成物
110熔融固化的导电性物质
111夹在连接端子与电极端子的表面间的导电性物质
112对流添加剂
具体实施方式
以下，参照附图，作为本发明的连接构造体及其制造方法的一实施方式，对本发明的安装体及安装方法的一实施方式进行说明。在以下的附图中，为了说明的简化，将实质上具有相同的功能的结构要素用相同的标号表示。另外，本发明并不限于以下的实施方式。
(实施方式1)
参照图1及图2对本实施方式1的安装体10及其安装方法进行说明。
在图1、图2中，10表示本实施方式1的安装体，101表示第1板状体，102表示以凸起的形状形成在第1板状体面上的连接端子，103表示第2板状体，104表示作为以凸起的形状形成在第2板状体面上的连接端子的一个形态的电极端子，105表示导电性物质，106表示树脂组成物，107表示气泡，108表示积聚在对置的端子102及104侧面上的导电性物质105，109表示硬化的树脂组成物106，112表示对流添加剂。本实施方式1的安装体10具有通过导电性物质105(108)，将形成在第1板状体101之上的多个连接端子102和具有对置配置的多个电极端子104的第2板状体103电连接的结构。
图1(a)～图1(d)是本实施方式1的安装体10的主要制造工序中及完成时的概略剖视图。
首先，如图1(a)所示，使形成有多个连接端子102的具有希望的布线图案(未图示)的第1板状体101(例如玻璃环氧基板等的电路基板)与具有多个电极端子104的第2板状体103(例如半导体芯片)对置，配置为，使第1板状体101的连接端子102与第2板状体103的电极端子104相互接触。第1板状体101既可以是由含有无机填料(例如氮化铝、二氧化硅、氢氧化铝)和热硬化性树脂(例如环氧树脂)的物质构成的基板，此外，也可以使用由含有从玻璃纤维的纺织布、玻璃纤维的无纺布、耐热有机纤维的纺织布及耐热有机纤维的无纺布中选择的至少一种加强材料和含浸在该加强材料中的热硬化性树脂组成物的物质构成的基板，在本实施方式中使用“ALIVH”基板(パナソニツクエレクトロデバイス(株)公司制造：在玻璃纤维的纺织布中含浸有环氧树脂的基板)。第2板状体103既可以是主动元件或半导体芯片(例如裸芯片)，也可以是由热硬化性树脂(例如环氧树脂、酚醛树脂、不饱和聚酯树脂)和其加强材料构成的基板。此外，也可以是电子部件(例如芯片部件)。此外，第1板状体101、第2板状体103既可以是刚性印刷基板，也可以是柔性印刷基板。另外，电极端子104也可以是预先在电极衬垫上准备凸点的结构。此外，本发明的连接构造体及其制造方法在第1板状体、第2板状体都是刚性印刷基板的情况、都是柔性印刷基板的情况下也能够适用。
此外，也可以不将第2板状体103加压以使第1板状体101的连接端子102与第2板状体103的电极端子104完全接触，而只要使连接端子102与电极端子104对置地保持就可以。此外，由图1、图2也可知，连接端子102是以凸起的形状形成在第1板状体面上的结构，同样，电极端子104也以凸起的形状形成在第2板状体面上。凸起的形状优选的是，如图中所示那样的沿厚度方向切断的截面的截面形状为长方形、正方形、梯形、平行四边形等的形状，对置的表面较平坦(是没有超过厚度的2/3那样的较大的高低差的凹凸的意思，优选地将表面较细微地粗面化)，并且，与电极端子104对置的有多个的连接端子102的对置表面的高度大致相同且大致平行于第1板状体面，同样，对于电极端子，优选的是，凸起的形状也是如图中所示那样的沿厚度方向切断的截面的截面形状为长方形、正方形、梯形、平行四边形等的形状，对置的表面较平坦(是没有超过厚度的2/3那样的较大的高低差的凹凸的意思，优选地将表面较细微地粗面化)，并且与连接端子102对置的有多个的电极端子104的对置表面的高度大致相同且大致平行于第2板状体面。另外，无论哪个对置的面侧的端子表面的形状，在能够达到本发明的目的的范围内即使是曲面状的面也没有问题。
接着，如图1(b)所示，将含有导电性物质105及对流添加剂112的树脂组成物106供给到第1板状体101与第2板状体103之间。
这里，在本发明的安装体或安装方法中使用的导电性物质105、对流添加剂112及树脂组成物106中的树脂并没有特别限定，但分别可以使用以下那样的材料。
导电性物质105是含有金属粒子、焊料粒子、焊料镀或金属镀的金属离子以及焊料镀或金属镀的树脂粒子的至少任一种的物质，作为上述粒子、镀的焊料成分或金属成分，例如可以举出Sn-Bi类、Sn-Ag类等的焊料合金、或者Cu、Ag、AgCu等的金属。在本实施方式1中，由于通过经过后面的工序积聚的导电性物质108彼此的接触实现对置端子间的电连接，所以导电性物质105优选地尽量在其表面上没有成长氧化膜的状态下均匀地分散到树脂组成物106中。
对流添加剂112是为了通过在树脂组成物106被加热时沸腾或分解而产生气泡、在树脂组成物106中产生对流而添加的添加剂，例如作为沸腾蒸发型，可以例示甘油、蜡、异丙醇、乙酸丁酯、丁基卡必醇、乙二醇等、分解型的碳酸氢钠、偏硼酸铵、氢氧化铝、片钠铝石(ド—ソナイト)、偏硼酸钡等。由树脂组成物产生的气泡及对流通过将供给到第1板状体101与第2板状体103之间的树脂组成物加热当然会发生，但在树脂组成物106中加入对流添加剂112能够进一步促进该运动，达到本发明的目的。即，通过从对流添加剂112产生的气泡107，在树脂组成物106中发生对流，树脂组成物106中的导电性物质105分散，并且通过气泡的压力将树脂组成物106向各端子侧面推压，达到积聚以使其覆盖上述对置的连接端子与电极端子的侧面的至少一部分的效果。此外，对流添加剂112优选为通过加热沸腾或蒸发的物质，在工序结束后几乎不残留在树脂组成物106中。
这里，所谓的对流添加剂的“对流”，是指作为运动的形态的对流，只要是通过在树脂组成物106中沸腾的对流添加剂运动、或通过气泡的产生，给分散在树脂组成物106中的导电物质带来运动能量、带来促进导电性物质的移动的作用的运动，是怎样的形态都可以。
树脂组成物106中的树脂优选的是例如环氧树脂、酚醛树脂、硅树脂等的热硬化性树脂、或者氟树脂、聚酰亚胺树脂、聚酰胺酰亚胺树脂、芳香族聚酰胺树脂等的耐热性树脂、或者光(紫外线)硬化性树脂等，进而，也可以使用聚乙烯、聚丙烯、聚苯乙烯、丙烯腈/甲基丙烯酸树脂、氯乙烯等的热塑性树脂，此外，可以举出将它们组合的材料。
并且，在此状态下，将树脂组成物106加热。另外，树脂组成物106的加热温度在比对流添加剂112的沸点或分解点高的温度下进行。即，在对流添加剂是通过沸腾、蒸发产生气泡的类型的对流添加剂的情况下，上述加热温度是比对流添加剂的沸点高的温度，在对流添加剂是通过加热分解产生气泡的类型的对流添加剂的情况下，上述加热温度是比对流添加剂的加热分解温度高的温度。另外，树脂组成物需要至少在通过上述加热产生气泡时成为可流动的状态。所谓的“在上述加热工序中，主要通过从上述对流添加剂产生的气泡使上述树脂组成物产生对流”，是也包括上述“树脂组成物至少在通过上述加热产生气泡时成为可流动的状态”的意思。并且，所谓的“在通过加热产生气泡时成为可流动的状态”，也意味着也可以是从通过加热产生气泡以前就是可流动的状态的树脂组成物。例如，如果举出少量的例子进行说明，则有(a)在通过加热硬化或光(紫外线)硬化、其他硬化手段使树脂硬化前的阶段中，树脂是液状或粘液状，因而，在添加了导电性物质和对流添加剂的状态下也为可流动的状态；(b)虽然硬化前的树脂自身是固体状或粉末状，但通过液状的对流添加剂的添加、或添加溶剂等，进而在添加了导电性物质和对流添加剂的状态下也为可流动的状态；(c)虽然硬化前的树脂自身是固体状或粉末状，在添加了导电性物质和对流添加剂的状态下也不是可流动的状态，但通过加热，树脂熔融，树脂组成物成为可流动的状态(另外，此情况下的加热温度是比对流添加剂的沸点或分解点高的温度，是树脂组成物能够变为可流动的状态的温度以上的温度)等，总之，只要是在上述加热工序中、能够主要通过从上述对流添加剂产生的气泡使上述树脂组成物产生对流就可以。
接着，如图1(c)所示，通过加热，从树脂组成物106中的对流添加剂112在相邻的端子间产生气泡107，在树脂组成物106中发生对流，由此促进了分散在树脂组成物106中的导电性物质105的移动。进而，含有导电性物质105的树脂组成物106在产生的气泡107的压力的作用下自集合地被推压到各端子侧面上，该自集合的树脂组成物106中的导电性物质105如图1(d)所示那样积聚，以使其覆盖各端子的侧面。通过积聚在该端子侧面上的导电性物质108相互接触，连接端子102与电极端子104电连接。这里，由于处于树脂组成物106中的导电性物质105积聚到各端子侧面上，所以树脂组成物106不含有导电性物质105，相邻端子间彼此保持绝缘性。(另外，在本发明中，所谓的自集合地积聚导电性物质，是指原本分散存在于树脂组成物中的多个导电性物质相互接近而移动、接触、成为粘接的状态)。
然后，通过进一步加热、光(紫外线照射)或冷却等，根据使用的树脂的种类等而使残留在相邻端子间的树脂组成物106硬化或固化(在热塑性树脂的情况下，由于大部分不是如热硬化性树脂或聚酰亚胺类等的耐热性树脂那样受热而硬化的树脂，所以例如也包括熔融的热塑性树脂因冷却失去流动性而固化那样的情况，在上述中称作固化，但以后用“硬化”的用语总称也包括固化的概念)。
为了使树脂组成物106硬化，例如在树脂组成物106的树脂是热硬化性树脂的情况下，只要加热到树脂组成物106硬化的温度以上、在硬化后强制冷却或自然冷却就可以。通过该硬化的树脂组成物109，将对置的连接端子102和电极端子104在形成经由导电性物质108的电导通的状态下固接或固定，所以能够使第2板状体103向第1板状体101的电连接及机械固接变得更可靠。由此，能够得到第2板状体103搭载在第1板状体101上的安装体10。
这里，在以往的一般的倒装片安装法的情况下，在将半导体芯片搭载在布线基板上之后，为了将半导体芯片固定在布线基板上，还需要将绝缘性树脂(所谓的底部填充材料)注入到半导体芯片与布线基板间的工序，但在本实施方式1的情况下，由于通过使残留的树脂组成物106硬化而将第1板状体101和第2板状体103与底部填充材料同样地固接或固定，所以不特别需要注入底部填充材料等的工序，也能够省去该工序，能够避免工序数的增加及成品率的降低的问题。另外，根据需要，当然也可以通过将底部填充材料(未图示)注入到第1板状体与第2板状体的间隙中并使其硬化，将第2板状体103固定在第1板状体101上。
该安装体10及其安装方法的特征在于，在第1板状体101的连接端子102与第2板状体103的电极端子104对置配置后，供给含有导电性物质105及对流添加剂112的树脂组成物106，通过从对流添加剂112产生气泡107，使导电性物质105积聚到各端子侧面上。即，在第1板状体101与第2板状体103之间，树脂组成物106中含有的对流添加剂112产生的气泡107在树脂组成物106中引起对流，通过使强制地自集合到端子侧面附近的树脂组成物106中的导电性物质105积聚到各端子侧面上，能够在确保相邻端子间的绝缘性的同时，得到对置端子间的电连接。通过在各端子的侧面上取得电导通，不再需要在对置端子间形成凸点，所以能够防止凸点高度的不均匀的问题发生。此外，还有需要的导电性物质105的材料也少量就足够的经济性的效果。此外，由于不需要使导电性物质105熔融，所以能够抑制加热温度，所以能够将通过加热带来的、向第1板状体101、第2板状体103的破坏抑制得较少。进而，由于并不一定需要将熔融时添加的导电性物质表面的氧化膜去除的氧化膜除去剂，所以具有能够抑制由于氧化膜除去剂的残渣而引起的导电性物质的腐蚀及板状体的绝缘电阻劣化等对可靠性的不良影响，能够省去用来将氧化除去剂的残渣去除的清洗工序的特征。
在上述第1板状体的连接端子与上述第2板状体的连接端子的连接构造体中，在以板状体的平面方向基准相邻的连接端子的端面间，产生各个连接端子的侧面附近的导电性物质的浓度较高、远离连接端子的侧面的部分的导电性物质的浓度较小的浓度梯度。另外，该浓度梯度在以下的其他实施方式中也同样地产生。
接着，参照图2及图3，说明本实施方式1的安装体10的构造的详细情况、和本实施方式1的安装体10的改变例。在图3中，110表示暂时熔融后、再固化的导电性物质108。
图2是表示本实施方式1的安装体10的、导电性物质105积聚在连接端子102与电极端子104的侧面上的状态(积聚的导电性物质108)的部分放大剖视图，是在图1(d)中将存在多个的连接端子102与电极端子104的一个和其周边部放大的部分放大剖视图。在图2中，连接端子102与电极端子104通过积聚在各端子侧面上的导电性物质108电连接，第1板状体101与第2板状体103的间隙，通过使残留的树脂组成物106硬化(硬化后的树脂组成物109)，或者通过注入底部填充材料并使其硬化，而由树脂组成物109固定，保持绝缘性。109表示硬化的树脂组成物，在此状态下，导电性物质如上述那样积聚在连接端子102与电极端子104的各端子侧面上。因而，保持相邻的端子间的绝缘性。
此外，如图3所示，通过作为在积聚在各端子侧面上的导电性物质108，使用熔点比在制造工序中施加的温度低的物质，或者通过将完成了电连接和密封的安装体10继续加热工序直到超过导电性物质108的熔点，使上述积聚的导电性物质108熔融、接着固化，由此，使该熔融、固化的导电性物质110的连结体形成在各端子侧面上，则能够得到第2板状体103搭载在作为第1板状体的基板101上的安装体11。通过使积聚的导电性物质108熔融(熔融、固化的导电性物质110)，能够实现更低电阻的连接。
另外，在上述制造工序的过程中使导电性物质105熔融时，也可以在积聚在各端子侧面上的时刻将一部分熔融，也可以在完成积聚在各端子侧面上的时刻开始熔融。在这样使导电性物质熔融的情况下，当然为了减少因熔融所需要的热给作为目的的连接构造体带来的破坏，作为使用的导电性物质，构成该熔融的部分的金属材料使用焊料等的在较低温下熔融的金属材料。
这样制造的安装体11通过第1板状体101与第2板状体103的固定部分形成连接体而具有柔性，具有缓和热冲击等带来的应力的作用，具有高可靠性。此外，由于通过导电性物质108的熔融、固化的金属接合(熔融、固化的导电性物质110)进行电连接，所以能够保持牢固的连接状态。进而，由于残留在导电性物质110侧面上的树脂组成物106或底部填充材料被硬化(硬化的树脂组成物109)，所以具有对于导电性物质110的热应力缓和应力、或抑制在导电性物质108中发生的塑性变形的作用，能够得到很高可靠性的安装体。
另外，在图3中表示了导电性物质108全部熔融固化的状态(熔融、固化的导电性物质110)，但本实施方式1的改变例的安装体11并不限于导电性物质熔融、固化状态。例如，也包括导电性物质108的一部分不熔融的状态，只有导电性物质108的表面熔融固化、导电性物质108彼此、或在导电性物质108与各端子侧面的界面上形成金属结合那样的状态。此外，也可以是熔融的导电性物质108(110)浸润扩散到相互接触的连接端子102与电极端子104的表面间的间隙中那样的状态。
另外，在图1中，表示了对于为板状体准备的各端子的整个侧面导电性物质积聚的优选的形态的情况，但不需要处于板状体上的所有的端子采用图2或图3的放大剖视图那样的构造，也可以是一部分端子为本发明的构造那样的情况。
此外，在对置于第1板状体101的连接端子102而配置第2板状体103的电极端子104的工序之前，也可以将第二导电性物质(未图示)预先供给到连接端子102或电极端子104的任一个，第二导电性物质也可以是与第一导电性物质105不同的熔点。
此外，受到第二导电性物质的熔融固化处理之前的第二导电性物质的原料形状及构造，与上述第一导电性物质同样，可以是含有金属粒子、焊料粒子、焊料镀或金属镀的金属粒子、以及焊料镀或金属镀的树脂粒子的至少任一种的物质。
此外，为了将导电性物质105更有效率地积聚在各端子侧面上，也可以加入例如通过向各端子侧面实施UV照射、等离子照射处理而提高导电性物质105向各端子表面的浸润性的工序，或者通过使导电性物质105或各端子侧面的形状变化(例如对表面实施粗化处理、凹凸加工等)、或形成功能性薄膜而修饰表面等(例如使表面带电为正的成为亲水性等)从而利用静电相互作用、金属亲和性等的物理、化学作用提高导电性物质105与各端子表面的反应性、选择性、能量稳定性的工序，或者根据情况而进行超声波振动、来自第1板状体的气泡发生、第1板状体的高速旋转等，提高导电性物质105的分散性或移动性而提高向各端子侧面的接触概率的工序。
(实施方式2)
接着，参照图4、图5及图6，作为本发明的连接构造体及其制造方法的一实施方式，对本实施方式2的安装体12及其安装方法进行说明。另外，在本实施方式2中，对于所采用的各个结构要素，在采用在本实施方式1中说明那样的结构要素的情况下，在本实施方式1中分别对应的各个结构要素中，能够得到与本实施方式1中说明的和各个结构要素同样的效果。因而，对于这些各个结构要素，在与本实施方式1同样的情况下，有时省略重复的说明。
图4(a)～图4(e)是本实施方式2的安装体12的主要制造工序中及完成时的概略剖视图。在图4(c)～图4(e)中，111表示处于夹持嵌入在连接端子102与电极端子104的表面间的状态下的导电性物质105。本实施方式2的安装体12具有通过夹在连接端子102与电极端子104的表面间的导电性物质111、和积聚在各端子侧面上的导电性物质108电连接的结构。
首先，如图4(a)所示，在形成有多个连接端子102的第1板状体101上，供给含有导电性物质105及对流添加剂112的树脂组成物106。另外，将树脂组成物106预先涂布在第2板状体103侧也能够得到同样的效果。此外，在图4(a)中，树脂组成物106作为糊状树脂组成物进行了图示，但本实施方式2的树脂组成物106并不限于此，例如也可以是片状、胶体状的树脂组成物。
接着，如图4(b)所示，在对第1板状体101上供给了树脂组成物106的状态下，使具有多个电极端子104的第2板状体103迅速地抵接在树脂组成物106的表面上。此时，第2板状体103的电极端子104对置于第1板状体101的连接端子102而配置。
接着，如图4(c)所示，将具有对置于第1板状体101的连接端子102的电极端子104的第2板状体103，朝向第1板状体101侧以一定的压力加压，并保持，以使得分散在树脂组成物106中的导电性物质105成为夹在连接端子102与电极端子104的表面间的状态。通过夹在该端子表面间的导电性物质111，将连接端子102与电极端子104电连接。这里，为了将导电性物质105夹在对置端子间而施加在第2板状体103上的压力，既可以是进行固定以使对置端子间的间隙成为导电性物质105的粒径以下的程度，导电性物质111也可以不嵌入在端子的表面中。或者，也可以是将对置端子间的间隙固定以使夹在对置端子表面间的多个导电性物质在相互接触的状态下被夹持的程度。接着，在此状态下，将树脂组成物106加热。
接着，如图4(d)所示，通过加热，从树脂组成物106中的对流添加剂112在相邻的端子间产生气泡107，通过在树脂组成物106中发生对流，促进分散在树脂组成物106中的导电性物质105的移动。含有导电性物质105的树脂组成物106在产生的气泡107的压力作用下自集合地被推压到各端子侧面上，该自集合的树脂组成物106中的导电性物质105如图4(e)所示那样积聚以使其覆盖各端子的侧面。通过积聚在该各端子侧面上的导电性物质108相互接触，将连接端子102与电极端子104电连接。因而，在本实施方式2的安装体12中，第1板状体101与第2板状体103经由夹在端子表面间的导电性物质111电连接，并且，经由积聚在各端子侧面上的导电性物质108电连接。同时，通过树脂组成物106中的导电性物质105向各端子侧面积聚，夹在相邻端子间的树脂组成物106不再含有导电性物质105，所以相邻端子间彼此能够保持绝缘性。
然后，再进行加热、光(紫外线)照射或冷却等、根据使用的树脂的种类等而使残留在相邻端子间的树脂组成物106硬化。通过该硬化的树脂组成物109，将连接端子102与电极端子104在保持着基于导电性物质111及导电性物质108的电导通的状态下固接或固定，所以能够使第2板状体103向第1板状体101的电连接及机械固接变得更可靠。由此，能够得到第2板状体103搭载在第1板状体101上的安装体12。
在本实施方式2中，与实施方式1不同，通过预先将树脂组成物106涂布在第1板状体101和连接端子102的面上，能够省略将树脂组成物106注入、填充到第1板状体102与第2板状体103的间隙中的工序，所以粘度等的制约变少，能够实现材料选择的范围扩大。此外，在将第2板状体103加压在第1板状体101上时，通过导电性物质105(111)夹在连接端子102与电极端子104之间而进行对置端子间的更低电阻的电连接，这一点也与本实施方式1不同。
该安装体12及其安装方法的特征在于，通过将第2板状体103加压而将导电性物质105夹入到各端子表面间，确保对置端子间的电导通后，通过从对流添加剂112产生的气泡107使对导通没有贡献的导电性物质105积聚在各端子侧面上。即，通过将导电性物质105夹入到连接端子102与电极端子104的表面间，已经得到对置端子间的电导通，而且，含有在树脂组成物106中的对流添加剂112产生气泡107，在树脂组成物106中引起对流，使残留在相邻端子间的树脂组成物106中的导电性物质105强制性地积聚到各端子侧面上，由此，将成为相邻端子间的短路原因的残留导电性物质105除去而提高绝缘性，同时，经由该积聚的导电性物质108使对置端子间电连接，由此，在本实施方式2中，实现了得到更好且可靠性高的电连接。
由此，能够得到同时实现了相邻端子间的绝缘性的确保、和对置端子间的稳定的电连接的安装体12。
作为优选的实施方式而说明了通过将导电性物质105积聚在各端子侧面上、将对置端子间电连接的例子，但通过将导电性物质105夹入在各端子表面间已经得到电导通，通过夹着积聚在各端子侧面上的导电性物质108，能够得到更好、可靠性高的电连接。
接着，参照图5(a)～图5(b)及图6(a)～图6(d)，说明本实施方式2的安装体12的构造的详细情况、和本实施方式2的安装体12的改变例。
图5(a)是表示本实施方式2的安装体12的部分放大剖视图，是在连接端子102与电极端子104的表面间嵌入而夹持导电性物质105、将残留的导电性物质通过对流添加剂112而积聚在各端子侧面上、夹在第1板状体101与第2板状体103的间隙中的树脂组成物106硬化的状态下的部分放大剖视图。在图5中，连接端子102与电极端子104通过嵌入夹持在各端子表面间的导电性物质111电连接，并且在此后的工序中通过以粉体状积聚在各端子侧面上的导电性物质108进一步电连接，所以能够得到低电阻的稳定的电导通。此外，第1板状体101与第2板状体103的间隙通过使不包含导电性物质105的残留树脂组成物106硬化、或者通过注入底部填充材料并使其硬化，用硬化的树脂组成物109固定，所以能够保持第1板状体101与第2板状体103的可靠的机械保持、和相邻端子间的可靠的绝缘性。
此外，图5(b)是表示图5(a)所示的安装体12在嵌入夹持在各端子表面间的导电性物质111与积聚在各端子侧面上的导电性物质108熔融固化的状态下的部分放大剖视图。作为嵌入夹持在各端子表面间的导电性物质111和积聚在各端子侧面上的导电性物质108，通过使用熔点比在上述制造工序中施加的温度低的导电性物质，或者将完成了电连接和密封的安装体12加热到超过导电性物质105(108、111)的熔点，使上述嵌入的导电性物质111和积聚的导电性物质108熔融接着固化，由此如果使该熔融固化的导电性物质110形成在各端子表面间及各端子侧面上，则能够得到第2板状体103搭载在第1板状体101上的安装体13，能够实现更低电阻而高可靠性的电连接。
接着，在图6(a)中，是表示安装体14将包含在树脂组成物106中的导电性物质105以不嵌入的程度夹入到第1板状体101的连接端子102与第2板状体103的电极端子104之间(夹入的导电性物质111)、使残留在相邻端子间的导电性物质105积聚在各端子侧面上(积聚在对置的连接端子和电极端子的侧面上的导电性物质108)、使夹在第1板状体101与第2板状体103的间隙中的树脂组成物106硬化的状态(硬化的树脂组成物109)的部分放大剖视图。这里，由于处于树脂组成物106中的导电性物质105积聚在各端子侧面上，所以硬化的树脂组成物109不含有导电性物质105，相邻端子间彼此保持绝缘性。
图6(b)、图6(c)、图6(d)是用来说明上述的变形方式的部分放大剖视图，安装体15[参照图6(b)]、安装体16[参照图6(c)]分别是表示积聚在安装体12、14上的各端子侧面上的导电性物质108、以及夹在对置的端子间的导电性物质111熔融、浸润扩散到各端子表面或各端子侧面中而固化的状态(熔融、固化的导电性物质110)的部分放大剖视图。作为嵌入而夹入在各端子表面间、或以不嵌入的程度夹入的导电性物质111和积聚在各端子侧面上的导电性物质108，通过使用熔点比在上述制造工序中施加的温度低的导电性物质、或者将完成了电连接和密封的安装体12及安装体14加热到超过导电性物质105(108、111)的熔点，使上述嵌入的导电性物质111和积聚的导电性物质108熔融、浸润扩散到端子表面中随后固化，由此使该熔融、固化的导电性物质110形成在各端子表面间及各端子侧面上，则能够得到第2板状体103搭载在第1板状体101上的安装体15及安装体16。另外，这里表示了积聚在各端子侧面上的导电性物质108及夹在对置的端子间的导电性物质111熔融、浸润扩散并固化的情况，但也可以是处于对置端子间或各端子侧面的导电性物质108、111都完全熔融、浸润扩散并固化的状态，或者导电性物质108、111的一部分熔融、浸润扩散并固化的状态，或者只有导电性物质108、111的表面熔融、浸润扩散并固化而在相互的界面上形成金属结合的状态等，安装体15、16对于熔融、固化的导电性物质110、111的熔融、固化状态并没有限定。
另外，通过实施在本实施方式1中为了使导电性物质有效率地积聚在各端子侧面上而在上述实施方式1的最后记载那样的工序，或改变加入的氧化膜除去剂或对流添加剂的相对于树脂组成物的重量％、或加热温度、加热时间等的条件，能够容易地使导电性物质105浸润扩散到各端子表面或各端子侧面中。
此外，也可以是只有处于对置端子间的导电性物质111的一部分或整体熔融，而积聚在各端子侧面上的导电性物质108不熔融的状态。夹在对置的端子间的导电性物质111通过从端子表面施加压力，覆盖导电性物质的表面氧化膜变得容易剥离，所以在加热时容易浸润扩散。因而，也能够制造只有处于对置端子间的导电性物质111的一部分或整体熔融，而积聚在各端子侧面上的导电性物质108不熔融的状态的连接构造体。
此外，安装体17[参照图6(d)]是表示处于对置端子间或各端子侧面上的导电性物质108、111熔融而成为一体并固化的状态的部分放大剖视图。即，图6(c)中，导电性物质108、111是熔融而成为一体并固化的状态的导电性物质。另外，在使导电性物质熔融而成为一体并固化时，通过为了使上述导电性物质容易浸润扩散到各端子表面及各端子侧面中而实施上述实施方式1的最后记载那样的工序，或将添加到板状体101上的树脂组成物106的涂布量调节为适合于各端子的高度(厚度)、对置端子间的距离、导电性物质的平均粒径等的条件的量，能够制造安装体17。
在本发明中使用的粉体状的导电性物质105的平均粒径，根据连接端子102与电极端子104各自的高度(厚度)、及对置面的面积、相邻的连接端子及电极端子间的间距等而不同，所以虽然希望一概地规定，但通常优选地使用0.1～100μm的范围的粒径，更优选的是5～30μm的范围。连接端子102与电极端子104各自的高度(厚度)优选的是1～70μm，更优选的是5～35μm的范围，但可以根据使用的导电性物质的平均粒径等适当调节。对置的端子间的距离优选的是0～100μm，可以根据各端子的高度、导电性物质的粒径等而适当调节。
当然，上述或后述的实施例等中表示的、具有特定的平均粒径的导电性物质，由于具有粒径分布，所以还包括比该特定的平均粒径大或小的粒径的导电性物质。因此，在将板状体加压时，导电性物质既有嵌入在各端子间的表面中的状态的，也有保持夹入的状态或被对置的端子表面压溃的状态、或仅夹在对置端子间的状态的。
此外，在图4、图5、图6中，以夹入或嵌入在对置端子间的导电性物质沿水平方向一个个排列的状态进行了说明，但当然也可以是在对置端子间沿铅直方向夹入有两个以上的粉体状的导电性物质的状态或嵌入的状态，或者被对置的端子表面压溃的状态的导电性物质。当然，积聚在侧面上的导电性物质也并不限于沿铅直方向一个个地排列的状态。
此外，为了将导电性物质105更高效率地积聚在各端子侧面上，除了本实施方式1中所述那样的工序以外，也可以进行通过使各端子的高度(厚度)的合计比对置的端子间的距离大，或者通过使对置的端子间的距离比导电性物质的平均粒径小，来提高导电性物质向各端子侧面的接触概率的设计。
另外，导电性物质的平均粒径通过激光散射法根据散射光强度分布换算粉体的粒度分布，通过激光衍射式粒度分布测量装置(SALD-3000J：株式会社岛津制作所制)进行测量。
这样制造的安装体15、16及17的第1板状体101和第2板状体103的固定部分具有柔性，有缓和热冲击等带来的应力的作用，具有高可靠性。此外，由于通过导电性物质108的熔融、固化带来的金属接合(熔融、固化的导电性物质110)进行电连接，所以能够保持牢固的连接状态。进而，通过导电性物质浸润扩散到对置端子间的表面间的间隙或各端子侧面中而一体化等，能够得到连接部的低电阻化及可靠性提高的效果。进而，由于使残留在导电性物质110侧面上的树脂组成物106或底部填充材料硬化(硬化的树脂组成物109)，所以具有对于导电性物质110的热应力缓和应力、或抑制在导电性物质110中发生的塑性变形的作用，能够得到很高可靠性的安装体。
以上，通过优选的实施方式说明了本发明的各实施方式，但这样的记述并不是限定事项，能够进行各种变形。
作为含有导电性物质和对流添加剂的树脂组成物，以热硬化性树脂为例进行了说明，但可以使用作为热硬化性树脂以外的树脂的耐热性树脂、热塑性树脂、光硬化型树脂、或它们的并用型树脂等。
这里，热硬化性树脂可以例示例如环氧树脂、酚醛树脂、氰酸盐树脂、聚苯醚树脂、或者它们的混合物等。
作为耐热性树脂，可以例示例如聚酰亚胺树脂、聚酰胺酰亚胺树脂、芳香族聚酰胺树脂等。
光硬化性树脂例如作为自由基聚合类树脂，可以举出使用聚酯丙烯酸酯、聚氨酯丙烯酸酯、环氧丙烯酸酯等丙烯酸类寡聚物、或不饱和聚酯、乙烯醇或它们的化合物的物质。作为阳离子聚合类树脂，可以举出使用缩水甘油醚类树脂、脂环式环氧类树脂等环氧类树脂或氧杂环丁烷类树脂、乙烯酯类树脂或它们的化合物的物质。热塑性树脂可以例示例如聚乙烯、聚丙烯、聚苯乙烯、丙烯腈/甲基丙烯酸树脂、氯乙烯等。
进而，在本发明的各实施方式中，如果作为对流添加剂而举出一例，则可以使用分解型的碳酸氢钠、偏硼酸铵、氢氧化铝、片钠铝石、偏硼酸钡，作为沸腾蒸发型可以使用丁基卡必醇、焊剂、异丁醇、二甲苯、异戊醇、乙酸丁酯、四氯乙烯、甲基异丁基甲酮、乙基卡必醇、丁基卡必醇、乙二醇等的中沸点溶剂或高沸点溶剂。
以下，为了使本发明的理解变得容易，举出实施例进一步说明本发明，但本发明并不仅限于下述实施例。
实施例1
制造出在上述实施方式1中引用图1(a)～图1(d)及图2说明的连接构造体(安装体10)。
在上述实施方式1中引用的图1中，首先，在第1板状体101及第2板状体103中，作为第1板状体101而使用4层布线的全层局部层间导通孔(IVH)构造的树脂多层基板“ALIVH”基板(パナソニツクエレクトロデバイス(株)公司制造)，作为第2板状体103，使半导体芯片(硅存储器半导体，厚度0.3mm，尺寸10mm×10mm，在与第1板状体101的连接端子102对置的位置上具有同样大小的电极端子104)对置于在由铜箔构成的表层的布线图案(未图示)的一部分上由连接端子102构成的布线层(厚度12μm，直径50μm，间距100μm，352端子)。此外，在基板101的连接端子102及布线图案中，使用实施了镍、金等的金属镀的结构。
在导电性物质105中，作为金属粒子，使用Cu粉(平均粒子直径5μm[激光衍射式粒度分布测量装置]，10重量％[树脂组成物重量基准])进行实施。在对流添加剂112中，使用异丙醇3重量％[树脂组成物重量基准]，在树脂组成物106的树脂中，使用单液硬化型环氧树脂87重量％[树脂组成物重量基准]，上述材料的混合使用混匀机进行搅拌。
如图1(c)所示，为了通过加热从树脂组成物106的对流添加剂112在相邻的端子间产生气泡107而在树脂组成物106中产生对流，以160℃加热20秒，将树脂组成物106中的导电性物质105如图1(d)所示那样积聚以使其覆盖各端子的侧面。另外，然后以150℃加热10分钟，进行环氧树脂的硬化。
通过上述方法制造安装体10，检查对置的连接端子之间的电连接，结果可以确认初始连接。
实施例2
制造在上述实施方式1中引用图3说明的连接构造体(安装体11)。在安装体11[参照图3]的制造中，在树脂组成物中的导电性物质105中，作为金属粒子而使用焊料粉(Sn-3.0Ag-0.5Cu，平均粒径18μm，20重量％[树脂组成物重量基准]，作为氧化膜除去剂，使用松香改性焊剂(含有32重量％乙二醇类溶剂，5重量％[树脂组成物重量基准])，在对流添加剂112中，使用异丙醇(3重量％[树脂组成物重量基准])，在树脂中，使用单液硬化型环氧树脂(72重量％[树脂组成物重量基准])，上述材料的混合使用混匀机进行搅拌。在上述加热熔融时，将用来使树脂组成物中的导电性物质积聚到各端子侧面上的加热温度、加热时间设为温度230℃、时间30秒钟，以使其成为使用的焊料粉的熔点217℃以上，进行加热。其他条件采用与本实施方式1的安装体10的实施例1同样的条件。
通过上述方法制造安装体11，检查对置的连接端子间的电连接，结果可以确认初始连接。此外，与安装体10相比，可以确认对置连接端子间的连接部位处的初始连接电阻值的减小。
实施例3
制造出在上述实施方式2中引用图4(a)～图4(e)及图5(a)说明的连接构造体(安装体12)。
所用的第1板状体101、第2板状体103及导电性物质105、树脂组成物106、对流添加剂112，使用与在实施方式1的安装体10的实施例1中使用的相同的物质。此外，作为从上述材料混合制造的树脂组成物106的涂布方法，为了防止树脂组成物106的分离而使用具有搅拌功能的分配器，采用进行控制以成为一定的供给量地加以供给的方法。此时，既可以为了均匀地涂布在整体上而扫描安装区域进行供给，也可以以适当的字符(☆标记等)形状分配到规定的位置上。此外，在将板状体103配置到涂布了上述材料的板状体101上时，进行固定以使对置端子(102、104)之间的距离为0，使夹在对置端子间的导电性物质111嵌入到对置端子间的表面。另外，用于对流添加剂的气泡产生、使树脂组成物中产生对流而积聚导电性物质105以使其覆盖各端子的侧面的加热温度、加热时间也采用与实施方式1的实施例1同样的条件，用于环氧树脂的硬化的加热温度、加热时间也采用与实施方式1的实施例1同样的条件。
通过上述方法制造图5(a)所示的安装体12，检查对置的连接端子间的电连接，结果可以确认初始连接。此外，与安装体10相比，可以确认对置连接端子间的连接部位处的初始连接电阻值的减小。
实施例4
制造出在上述实施方式2中引用图4(a)～图4(e)及图5(b)说明的连接构造体(安装体13)。
在安装体13[参照图5(b)]的制造中使用的第1板状体101、第2板状体103及导电性物质105、树脂组成物106、对流添加剂112，采用与在安装体11的实施例2中使用的相同的物质。上述材料的涂布方法采用与安装体12的实施例3同样的方法，加热温度、加热时间采用与安装体11的实施例2同样的条件。
通过上述方法制造图5(b)所示的安装体13，检查对置的连接端子间的电连接，结果可以确认初始连接。此外，与安装体12相比，可以确认对置连接端子间的连接部位处的初始连接电阻值的减小。
实施例5
制造出在上述实施方式2中引用图6(a)说明的连接构造体(安装体14)。
在安装体14[参照图6(a)]的制造中，在配置板状体103时，将对置的端子间的距离固定以使其成为与所使用的导电性物质的平均粒径相同的值，使夹在对置端子间的导电性物质111以不嵌入到对置端子间的表面的程度被夹持。另外，板状体及材料、或材料的涂布方法、或加热时间等在板状体的固定方法以外的条件，采用与安装体12的实施例3同样的条件。这样制造图6(a)所示的安装体14，检查对置的连接端子间的电连接，结果可以确认初始连接。
通过将板状体配置固定，以使夹在对置端子间的导电性物质111不嵌入到对置端子间的表面，能够尽量减小施加在板状体上的压力，所以能够避免板状体的破坏等的问题。
工业实用性
根据本发明，能够提供连接构造体及其制造方法，能应用到窄间距化发展的下一代半导体芯片的倒装片安装中、并且对于生产效率及可靠性良好的电子部件安装体及其制造方法有实用性。

Claims (31)

1.一种连接构造体，具备：
第1板状体，形成有具有多个连接端子的布线图案；
第2板状体，具有与上述连接端子对置而配置的至少两个以上的连接端子；
其特征在于，
上述第1板状体及第2板状体的上述连接端子，分别是以凸起的形状形成在上述第1板状体面或第2板状体面上的连接端子；
导电性粒子被积聚以便覆盖上述对置的上述第1板状体的连接端子和上述第2板状体的连接端子的侧面的至少一部分，上述对置的连接端子彼此通过上述导电性粒子电连接；
而且，
在上述第1板状体与上述第2板状体的连接端子的上述对置的表面之间的至少一部分夹着导电性粒子；
夹在上述第1板状体的连接端子与上述第2板状体的连接端子的对置的表面之间的上述导电性粒子，嵌入在上述第1板状体的连接端子与上述第2板状体的连接端子的一部分中；
在上述第1板状体与上述第2板状体之间还填充有不含导电性粒子的树脂组成物。
2.如权利要求1所述的连接构造体，其特征在于，
被积聚以便覆盖上述对置的上述第1板状体的连接端子和上述第2板状体的连接端子的侧面的至少一部分的上述导电性粒子，由粉体状的导电性粒子构成，通过上述粉体状的导电性粒子相互接触，上述对置的上述连接端子彼此电连接。
3.如权利要求1所述的连接构造体，其特征在于，
被积聚以便覆盖上述对置的上述第1板状体的连接端子和上述第2板状体的连接端子的侧面的至少一部分的上述导电性粒子，熔融、固化而形成连接体，通过上述连接体将上述对置的连接端子彼此电连接。
4.如权利要求1所述的连接构造体，其特征在于， 
夹在上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子的表面之间的上述导电性粒子的至少一部分熔融、固化，浸润到上述第1板状体的连接端子表面与上述第2板状体的连接端子表面的至少一部分中。
5.如权利要求1或2所述的连接构造体，其特征在于，
上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子的侧面全部被上述导电性粒子覆盖。
6.如权利要求1所述的连接构造体，其特征在于，
上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子的侧面全部被上述导电性粒子熔融固化后的连接体覆盖。
7.如权利要求1～4中任一项所述的连接构造体，其特征在于，
上述第1板状体是由包括无机填料和热硬化性树脂的材料构成的板状体。
8.如权利要求1～4中任一项所述的连接构造体，其特征在于，
上述第1板状体是由包含从玻璃纤维的纺织布、玻璃纤维的无纺布、耐热有机纤维的纺织布及耐热有机纤维的无纺布中选择的至少一种加强材料和含浸在该加强材料中的热硬化性树脂组成物的材料构成的板状体。
9.如权利要求1～4中任一项所述的连接构造体，其特征在于，
上述第1板状体是包括由薄膜和布线图案构成的柔性基板的板状体。
10.如权利要求1～4中任一项所述的连接构造体，其特征在于，
上述第2板状体是主动元件。
11.如权利要求1～4中任一项所述的连接构造体，其特征在于，
上述第2板状体是半导体芯片。
12.如权利要求1～4中任一项所述的连接构造体，其特征在于，
上述第2板状体是由包含从玻璃纤维的纺织布、玻璃纤维的无纺布、耐热有机纤维的纺织布及耐热有机纤维的无纺布中选择的至少一种加强材料和含浸在该加强材料中的热硬化性树脂组成物的材料构成的板状体，或者是由包含无机填料和热硬化性树脂的材料构成的板 状体。
13.如权利要求1～4中任一项所述的连接构造体，其特征在于，
上述第2板状体是包括由薄膜和布线图案构成的柔性基板的板状体。
14.如权利要求1或2所述的连接构造体，其特征在于，
上述导电性粒子是由单一组成的金属构成的金属粒子、焊料粒子、焊料镀或金属镀的金属粒子、以及焊料镀或金属镀的树脂粒子中的至少任一种。
15.如权利要求1～4中任一项所述的连接构造体，其特征在于，
上述导电性粒子由两种导电性粒子构成。
16.一种连接构造体的制造方法，该连接构造体中，与第1板状体对置而配置第2板状体，其中该第1板状体形成有具有以凸起的形状形成在板状体面上的多个连接端子的布线图案，该第2板状体具有以凸起的形状形成在板状体面上的至少两个以上的连接端子，将上述第1板状体的连接端子与上述第2板状体的连接端子电连接，
其特征在于，
包括：
(i)进行对位以使上述第1板状体的上述连接端子与上述第2板状体的上述连接端子对置，并使上述第1板状体的连接端子与上述第2板状体的连接端子的对置的表面的至少一部分相互接触的工序；
(ii)将含有导电性粒子和对流添加剂的树脂组成物供给到上述第1板状体与上述第2板状体的间隙中的工序；和
(iii)将上述树脂组成物加热的工序；
在上述加热工序(iii)中，通过由主要从上述对流添加剂产生的气泡使上述树脂组成物产生对流，夹在相邻连接端子间的上述树脂组成物中的上述导电性粒子的至少一部分自集合地积聚以便覆盖上述对置的连接端子彼此的侧面的至少一部分，由此将上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子电连接。
17.如权利要求16所述的连接构造体的制造方法，其特征在于，
在上述工序(iii)中，积聚以便覆盖上述对置的上述第1板状体 的连接端子与上述第2板状体的连接端子的侧面的至少一部分的上述导电性粒子进一步熔融、固化而形成连接体，通过上述连接体将上述第1板状体的连接端子与上述第2板状体的连接端子电连接。
18.如权利要求16所述的连接构造体的制造方法，其特征在于，
在上述工序(iii)中，积聚以便覆盖上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子的侧面的至少一部分的上述导电性粒子由粉体状的导电性粒子构成，通过上述粉体状的导电性粒子相互接触，将上述第1板状体的连接端子与上述第2板状体的连接端子电连接。
19.一种连接构造体的制造方法，该连接构造体中，与第1板状体对置而配置第2板状体，其中该第1板状体形成有具有以凸起的形状形成在板状体面上的多个连接端子的布线图案，该第2板状体具有以凸起的形状形成在板状体面上的至少两个以上的连接端子，将上述第1板状体的连接端子与上述第2板状体的连接端子电连接，
其特征在于，
包括：
(iv)将含有导电性粒子和对流添加剂的树脂组成物供给到上述第1板状体上的工序；
(v)将上述第1板状体的上述连接端子与上述第2板状体的上述连接端子对位，并将上述树脂组成物夹在上述第1板状体的连接端子与上述第2板状体的连接端子之间而加压并进行电连接的工序；和
(vi)将上述树脂组成物加热的工序；
在上述加热工序(vi)中，通过由主要从上述对流添加剂产生的气泡使上述树脂组成物产生对流，夹在相邻连接端子间的上述树脂组成物中的上述导电性粒子的至少一部分自集合地积聚以便覆盖上述对置的连接端子彼此的侧面的至少一部分，由此将上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子电连接；
在上述工序(v)中，使夹在上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子之间的上述导电性粒子，嵌入在上述第1板状体的连接端子与上述第2板状体的连接端子的一部分中。 
20.如权利要求19所述的连接构造体的制造方法，其特征在于，
在上述工序(vi)中，使夹在上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子之间的上述导电性粒子熔融、固化，用上述导电性粒子将上述第1板状体的连接端子表面与上述第2板状体的连接端子的表面之间浸润。
21.如权利要求19所述的连接构造体的制造方法，其特征在于，
在上述工序(vi)中，使夹在上述对置的上述第1板状体的连接端子与上述第2板状体的连接端子之间的上述导电性粒子熔融、固化，用上述导电性粒子将上述第1板状体的连接端子表面与上述第2板状体的连接端子的表面之间浸润；并且，
使积聚以便覆盖上述对置的上述第1板状体的连接端子和上述第2板状体的连接端子的侧面的至少一部分的上述导电性粒子熔融、固化而形成连接体，通过上述连接体将上述第1板状体的连接端子与上述第2板状体的连接端子电连接。
22.如权利要求16～21中任一项所述的连接构造体的制造方法，其特征在于，
上述第1板状体是包含从玻璃纤维的纺织布、玻璃纤维的无纺布、耐热有机纤维的纺织布及耐热有机纤维的无纺布中选择的至少一种加强材料和含浸在该加强材料中的热硬化性树脂组成物的板状体，或者是由包含无机填料和热硬化性树脂的材料构成的板状体。
23.如权利要求16～21中任一项所述的连接构造体的制造方法，其特征在于，
上述第1板状体是包括由薄膜和布线图案构成的柔性基板的板状体。
24.如权利要求16～21中任一项所述的连接构造体的制造方法，其特征在于，
上述第2板状体是主动元件。
25.如权利要求16～21中任一项所述的连接构造体的制造方法，其特征在于，
上述第2板状体是半导体芯片。 
26.如权利要求16～21中任一项所述的连接构造体的制造方法，其特征在于，
上述第2板状体是包含从玻璃纤维的纺织布、玻璃纤维的无纺布、耐热有机纤维的纺织布及耐热有机纤维的无纺布中选择的至少一种加强材料和含浸在该加强材料中的热硬化性树脂组成物的板状体，或者是由包含无机填料和热硬化性树脂的材料构成的板状体。
27.如权利要求16～21中任一项所述的连接构造体的制造方法，其特征在于，
上述第2板状体是包括由薄膜和布线图案构成的柔性基板的板状体。
28.如权利要求16～21中任一项所述的连接构造体的制造方法，其特征在于，
上述对流添加剂是在上述工序(iii)或上述工序(vi)中将上述树脂组成物加热时产生气泡、使上述树脂组成物中发生对流的添加剂。
29.如权利要求16～21中任一项所述的连接构造体的制造方法，其特征在于，
上述导电性粒子是由单一组成的金属构成的金属粒子、焊料粒子、焊料镀或金属镀的金属粒子、以及焊料镀或金属镀的树脂粒子中的至少任一种。
30.如权利要求16～18中任一项所述的连接构造体的制造方法，其特征在于，
在上述工序(i)之前，还包括预先将第二导电性粒子供给到上述第1板状体的连接端子与上述第2板状体的连接端子中的任一个的对置面上的工序。
31.如权利要求30所述的连接构造体的制造方法，其特征在于，
上述第二上述导电性粒子是与在上述工序(ii)中使用的导电性粒子熔点不同的导电性粒子。 
CN2007800151531A 2006-04-27 2007-04-18 连接构造体及其制造方法 Expired - Fee Related CN101432861B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006123846 2006-04-27
JP123846/2006 2006-04-27
PCT/JP2007/058418 WO2007125789A1 (ja) 2006-04-27 2007-04-18 接続構造体及びその製造方法

Publications (2)

Publication Number Publication Date
CN101432861A CN101432861A (zh) 2009-05-13
CN101432861B true CN101432861B (zh) 2011-02-09

Family

ID=38655318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800151531A Expired - Fee Related CN101432861B (zh) 2006-04-27 2007-04-18 连接构造体及其制造方法

Country Status (4)

Country Link
US (1) US8097958B2 (zh)
JP (1) JP4294722B2 (zh)
CN (1) CN101432861B (zh)
WO (1) WO2007125789A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090085227A1 (en) * 2005-05-17 2009-04-02 Matsushita Electric Industrial Co., Ltd. Flip-chip mounting body and flip-chip mounting method
WO2007122868A1 (ja) * 2006-03-28 2007-11-01 Matsushita Electric Industrial Co., Ltd. バンプ形成方法およびバンプ形成装置
KR100886712B1 (ko) * 2007-07-27 2009-03-04 주식회사 하이닉스반도체 반도체 패키지 및 이의 제조 방법
JP5585447B2 (ja) * 2008-07-31 2014-09-10 日本電気株式会社 半導体装置及びその製造方法
KR101208028B1 (ko) * 2009-06-22 2012-12-04 한국전자통신연구원 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
DE102011075009B4 (de) * 2011-04-29 2019-11-14 Continental Automotive Gmbh Auf einem Träger angeordnete Kontaktfläche zur Verbindung mit einer auf einem weiteren Träger angeordneten Gegenkontaktfläche
KR101939240B1 (ko) * 2011-11-25 2019-01-17 삼성전자 주식회사 반도체 패키지
KR101931491B1 (ko) 2011-12-02 2018-12-24 삼성전자주식회사 구리를 포함하는 전극 연결 구조체
US9230832B2 (en) * 2014-03-03 2016-01-05 International Business Machines Corporation Method for manufacturing a filled cavity between a first and a second surface
JP6432416B2 (ja) * 2014-04-14 2018-12-05 日亜化学工業株式会社 半導体装置
US9538655B2 (en) * 2014-08-15 2017-01-03 Htc Corporation Electronic assembly
WO2017061369A1 (ja) * 2015-10-07 2017-04-13 株式会社村田製作所 樹脂基板および樹脂基板の製造方法
CN105493204A (zh) * 2015-10-29 2016-04-13 京东方科技集团股份有限公司 各向异性导电胶、绑定结构显示面板及其制备方法
KR101953962B1 (ko) 2017-01-09 2019-03-04 서울대학교산학협력단 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판
KR101949575B1 (ko) 2017-01-10 2019-02-18 서울대학교산학협력단 신축성 플랫폼 형성 방법 및 신축성 플랫폼
JP7014576B2 (ja) * 2017-11-27 2022-02-01 積水化学工業株式会社 導電材料、接続構造体及び接続構造体の製造方法
JP2021044278A (ja) * 2019-09-06 2021-03-18 キオクシア株式会社 半導体装置
WO2021131080A1 (ja) * 2019-12-27 2021-07-01 ボンドテック株式会社 接合方法、被接合物および接合装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132931A (zh) * 1994-12-30 1996-10-09 卡西欧计算机公司 连接一个电子元件的端子到另一个电子元件的端子的方法
CN1377393A (zh) * 1999-08-25 2002-10-30 日立化成工业株式会社 粘合剂,配线端子的连接方法和配线结构体
EP1615263A1 (en) * 2003-02-05 2006-01-11 Senju Metal Industry Co., Ltd. Method for interconnecting terminals and method for mounting semiconductor device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747233B2 (ja) 1987-09-14 1995-05-24 古河電気工業株式会社 半田析出用組成物および半田析出方法
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
TW383435B (en) * 1996-11-01 2000-03-01 Hitachi Chemical Co Ltd Electronic device
US5903056A (en) * 1997-04-21 1999-05-11 Lucent Technologies Inc. Conductive polymer film bonding technique
US5872400A (en) * 1997-06-25 1999-02-16 International Business Machines Corporation High melting point solder ball coated with a low melting point solder
DE1025587T1 (de) * 1997-07-21 2001-02-08 Aguila Technologies, Inc. Halbleiter-flipchippackung und herstellungsverfahren dafür
JP3996276B2 (ja) 1998-09-22 2007-10-24 ハリマ化成株式会社 ソルダペースト及びその製造方法並びにはんだプリコート方法
US6410415B1 (en) * 1999-03-23 2002-06-25 Polymer Flip Chip Corporation Flip chip mounting technique
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP2000332055A (ja) 1999-05-17 2000-11-30 Sony Corp フリップチップ実装構造及び実装方法
US20020027294A1 (en) * 2000-07-21 2002-03-07 Neuhaus Herbert J. Electrical component assembly and method of fabrication
JP3549017B2 (ja) * 2000-07-21 2004-08-04 松下電器産業株式会社 フリップチップ実装方法
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
JP3829325B2 (ja) * 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP3850755B2 (ja) 2002-05-29 2006-11-29 シャープ株式会社 半導体装置およびその製造方法
KR100780136B1 (ko) * 2002-11-29 2007-11-28 히다치 가세고교 가부시끼가이샤 접착제조성물
JP3769688B2 (ja) * 2003-02-05 2006-04-26 独立行政法人科学技術振興機構 端子間の接続方法及び半導体装置の実装方法
US7242097B2 (en) * 2003-06-30 2007-07-10 Intel Corporation Electromigration barrier layers for solder joints
TWM243783U (en) * 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
US20050087883A1 (en) * 2003-10-22 2005-04-28 Advanpack Solutions Pte. Ltd. Flip chip package using no-flow underfill and method of fabrication
US6982492B2 (en) * 2003-10-23 2006-01-03 Intel Corporation No-flow underfill composition and method
US7218007B2 (en) * 2004-09-28 2007-05-15 Intel Corporation Underfill material to reduce ball limiting metallurgy delamination and cracking potential in semiconductor devices
WO2006095677A1 (ja) * 2005-03-09 2006-09-14 Matsushita Electric Industrial Co., Ltd. 金属粒子分散組成物ならびにそれを用いたフリップチップ実装方法およびバンプ形成方法
TWI273667B (en) * 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
US7659192B2 (en) * 2006-12-29 2010-02-09 Intel Corporation Methods of forming stepped bumps and structures formed thereby
US7919859B2 (en) * 2007-03-23 2011-04-05 Intel Corporation Copper die bumps with electromigration cap and plated solder
EP1978559A3 (en) * 2007-04-06 2013-08-28 Hitachi, Ltd. Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1132931A (zh) * 1994-12-30 1996-10-09 卡西欧计算机公司 连接一个电子元件的端子到另一个电子元件的端子的方法
CN1377393A (zh) * 1999-08-25 2002-10-30 日立化成工业株式会社 粘合剂,配线端子的连接方法和配线结构体
EP1615263A1 (en) * 2003-02-05 2006-01-11 Senju Metal Industry Co., Ltd. Method for interconnecting terminals and method for mounting semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 特开平11-4064 A,说明书第[0009]-[0014]段、图1-2.
JP特开2003-347356A 2003.12.05

Also Published As

Publication number Publication date
CN101432861A (zh) 2009-05-13
US20090102064A1 (en) 2009-04-23
JPWO2007125789A1 (ja) 2009-09-10
WO2007125789A1 (ja) 2007-11-08
US8097958B2 (en) 2012-01-17
JP4294722B2 (ja) 2009-07-15

Similar Documents

Publication Publication Date Title
CN101432861B (zh) 连接构造体及其制造方法
JP3955302B2 (ja) フリップチップ実装体の製造方法
JP4084834B2 (ja) フリップチップ実装方法およびバンプ形成方法
JP4477062B2 (ja) フリップチップ実装方法
JP4084835B2 (ja) フリップチップ実装方法および基板間接続方法
CN100533701C (zh) 使用了导电性粒子的倒装片安装方法
KR101139050B1 (ko) 범프 형성 방법 및 땜납 범프
US8071425B2 (en) Flip chip mounting body, flip chip mounting method and flip chip mounting apparatus
US9756728B2 (en) Component-mounted structure
US20080265437A1 (en) Package Equipped with Semiconductor Chip and Method for Producing Same
CN1707779A (zh) 半导体装置
WO2006064831A1 (ja) フリップチップ実装用樹脂組成物およびバンプ形成用樹脂組成物
US9999123B2 (en) Connection structure of circuit member, connection method, and connection material
JP2002026070A (ja) 半導体装置およびその製造方法
JP2009099669A (ja) 電子部品の実装構造および実装方法
AU695142B2 (en) Semiconductor unit package, semiconductor unit packaging method and encapsulant for use in semiconductor unit packaging
CN114502685B (zh) 连接体的制备方法、各向异性导电接合材料及连接体
JP5247571B2 (ja) 配線基板と配線基板の接続方法
US8937256B2 (en) Method for manufacturing wiring board for mounting electronic component, wiring board for mounting electronic component, and method for manufacturing wiring board having an electronic component
KR101214061B1 (ko) 저가형 이방 도전성 페이스트를 사용한 전기적 접합 구조물의 제조방법
CN107369631A (zh) 电路部件的连接方法
JP2006032632A (ja) 実装構造およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110209

CF01 Termination of patent right due to non-payment of annual fee