KR101953962B1 - 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판 - Google Patents

비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판 Download PDF

Info

Publication number
KR101953962B1
KR101953962B1 KR1020170003144A KR20170003144A KR101953962B1 KR 101953962 B1 KR101953962 B1 KR 101953962B1 KR 1020170003144 A KR1020170003144 A KR 1020170003144A KR 20170003144 A KR20170003144 A KR 20170003144A KR 101953962 B1 KR101953962 B1 KR 101953962B1
Authority
KR
South Korea
Prior art keywords
substrate
magnetic field
conductive particles
flexible substrate
forming
Prior art date
Application number
KR1020170003144A
Other languages
English (en)
Other versions
KR20180082045A (ko
Inventor
홍용택
오은호
변정환
이병문
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020170003144A priority Critical patent/KR101953962B1/ko
Priority to US16/476,784 priority patent/US10905002B2/en
Priority to PCT/KR2017/010448 priority patent/WO2018128246A1/ko
Publication of KR20180082045A publication Critical patent/KR20180082045A/ko
Application granted granted Critical
Publication of KR101953962B1 publication Critical patent/KR101953962B1/ko
Priority to US17/123,602 priority patent/US11284509B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/0283—Stretchable printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/095—Dispersed materials, e.g. conductive pastes or inks for polymer thick films, i.e. having a permanent organic polymeric binder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/104—Using magnetic force, e.g. to align particles or for a temporary connection during processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)

Abstract

본 실시예에 의한 비아를 가지는 신축성 기판 형성 방법은 (a) 경화 가능한 레진(resin)과 자기장을 제공하면 자기장에 의하여 이동하는 도전성 입자들(conductive particles)의 혼합물(mixture)을 배치하는 단계와, (b) 경화되어 신축성을 가지는 물질층을 형성하는 단계와, (c) 자기장을 제공하여 도전성 입자를 배열하는 단계 및 (d) 경화 가능한 레진 및 물질층을 경화하는 단계를 포함한다.

Description

비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판{FORMING METHOD OF STRETCHABLE SUBSTRATE HAVING VIA AND STRETCHABLE SUBSTRATE HAVING VIA}
본 발명은 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판에 관한 것이다.
최근 웨어러블 전자 장치(wearable electronics)나 신체 부착형 전자 장치(body attachable electronics) 등이 각광을 받고 있다. 웨어러블 전자 장치나 신체 부착형 전자 장치의 구현을 위해 신축성 기판이 사용되고 있다. 종래의 신축성 전자기판은 단일 평면 상에만 전기 배선과 전자 소자를 배치하여, 다수의 전기 배선과 전자 소자를 배치하기에는 공간적인 한계가 있었다. 이러한 공간적 제한을 극복하고 신축성 기판의 양면을 모두 사용하기 위해, 비아(via)를 이용하여 신축성 전자기판의 전기 배선과 전자 소자를 제작하였다.
종래에는 비아(via)를 형성하기 위해, 비아를 형성할 신축성 전자기판의 특정 위치에 물리적인 구멍을 형성하였고, 그 구멍의 내부 혹은 표면에 금속 박막을 형성하였다. 그러나, 이러한 방법으로 비아를 형성하는 공정은 매우 복잡하고 제조비용이 막대하게 소요된다.
또한, 비아를 형성하기 위하여 형성된 구멍을 메우는 금속박막과 신축성 기판 사이의 영률(Young's modulus)의 차이에 기인하여, 신축성 기판에 신장력이 제공되는 경우에는 신축성 기판과 비아를 형성하는 금속 박막이 박리(delaminate)되는 경우도 발생하였으며, 기판에 제공되는 신장력의 크기에 따라 비아의 전기 저항값이 변화하는 경우도 발생하였다.
본 실시예는 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 실시예는 종래 기술에 비하여 더 큰 신장력이 제공되어도 신축성 기판과 박리되지 않는 비아를 가지는 신축성 기판 및 그 제조 방법을 제공하는 것이 주된 목표 중 하나이다.
또한, 본 실시예의 주된 목표 중 하나는 신축성 기판에 신장력이 제공되는 경우에도 전기 저항의 변화율이 낮은 비아를 가지는 신축성 기판 및 그 제조 방법을 제공하는 것이다.
본 실시예에 의한 비아를 가지는 신축성 기판 형성 방법은 (a) 경화 가능한 레진(resin)과 자기장을 제공하면 자기장에 의하여 이동하는 도전성 입자들(conductive particles)의 혼합물(mixture)을 배치하는 단계와, (b) 경화되어 신축성을 가지는 물질층을 형성하는 단계와, (c) 자기장을 제공하여 도전성 입자를 배열하는 단계 및 (d) 경화 가능한 레진 및 물질층을 경화하는 단계를 포함한다.
본 실시예에 의한 비아를 가지는 신축성 기판은 신축성 기판(stretchable substrate)과, 신축성 기판의 일면과 타면 사이에 전기적 연결을 제공하는 비아(via) 및 비아와 기판 사이에 위치하고, 신축성 기판의 영률(Young's modulus) 값에 비하여 큰 영률 값을 가지나, 비아의 영률에 비하여 작은 영률값을 가지는 완충 셸(buffer shell)을 포함한다.
본 실시예는 종래 기술에 비하여 더 큰 신장력이 제공되어도 신축성 기판과 박리되지 않는 비아를 가지는 신축성 기판 및 그 제조 방법을 제공한다.
또한, 본 실시예는 신축성 기판에 신장력이 제공되어도 전기 저항의 변화율이 낮은 비아를 가지는 신축성 기판 및 그 제조 방법을 제공한다.
도 1 내지 도 5는 본 실시예에 의한 비아를 포함하는 신축성 기판의 형성 방법을 설명하기 위한 공정 단면도이다.
도 6은 종래 기술에 의한 비아를 포함하는 신축성 기판과 본 실시예에 의한 비아를 포함하는 신축성 기판에 동일한 신장력을 제공하고 스트레스의 분포를 비교 도시한 도면이다.
도 7(a)는 종래 기술에 의한 비아를 포함하는 신축성 기판과 본 실시예에 의한 비아를 포함하는 신축성 기판에 신장력을 제공하고 제공된 신장력의 크기에 따른 정규화된 저항(normalized resistance)값의 변화를 도시한 도면이다. 도 7(b)는 본 실시예에 의한 비아를 포함하는 신축성 기판에 신장력을 제공하고 원상 회복하는 회수에 따른 정규화된 저항(normalized resistance)값의 변화를 도시한 도면이다.
본 발명에 관한 설명은 구조적 내지 기능적 설명을 위한 실시예에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 실시예는 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 권리범위는 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않은 이상 명기된 순서와 다르게 일어날 수 있다. 즉, 각 단계들은 명기된 순서와 동일하게 일어날 수도 있고 실질적으로 동시에 수행될 수도 있으며 반대의 순서대로 수행될 수도 있다.
여기서 사용되는 모든 용어들은 다르게 정의되지 않는 한, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한 이상적이거나 과도하게 형식적인 의미를 지니는 것으로 해석될 수 없다.
본 개시의 실시예들을 설명하기 위하여 참조되는 도면은 설명의 편의 및 이해의 용이를 위하여 의도적으로 크기, 높이, 두께 등이 과장되어 표현되어 있으며, 비율에 따라 확대 또는 축소된 것이 아니다. 또한, 도면에 도시된 어느 구성요소는 의도적으로 축소되어 표현하고, 다른 구성요소는 의도적으로 확대되어 표현될 수 있다.
이하에서는 첨부된 도면들을 참조하여 본 실시예에 의한 비아를 포함하는 신축성 기판 형성 방법을 설명한다. 도 1 내지 도 5는 본 실시예에 의한 비아를 포함하는 신축성 기판의 형성 방법을 설명하기 위한 공정 단면도이다. 도 1을 참조하면, 베이스 기판(base substrate, B)의 일면에 희생층(sacrificial layer, 100)을 형성한다.
일 예로, 희생층(100)은 수용성 폴리머 혹은 수용성 염(salt)을 형성하는 물질 박막 형태인 습식 식각이 가능한 물질층을 형성할 수 있으며, 일 예로, 폴리비닐알코홀층을 형성할 수 있다.
다른 예로, 희생층(100)은 광분해(photodecomposible) 가능한 물질층으로 형성할 수 있다. 일 예로, 희생층(100)은 트라이아진 폴리머(triazine polymer)로 형성할 수 있으며 레이저 애블레이션(laser ablation) 방식으로 희생층을 제거할 수 있다.
상기한 희생층을 이루는 물질을 스핀 코팅(spin coating), 닥터 블레이드(doctor blade) 및 인쇄 기법 등의 방법으로 도포 후, 열처리하여 희생층을 형성할 수 있다.
일 실시예로, 베이스 기판(B)의 일면은 소수성(hydrophobic)을 가질 수 있으며, 희생층(900)을 소수성 표면에 형성하는 것이 곤란할 수 있다. 이러한 경우에는 베이스 기판(B)의 일면에 자외선(UV, ultraviolet) 및/또는 오존(ozone) 처리를 수행하여 소수성 표면을 친수성(hydrophilic)으로 개질할 수 있다.
도 2를 참조하면, 경화 가능한 레진(resin, 140')과 강자성(ferromagnetic)을 가지는 도전성 입자들(conductive particles, 120)의 혼합물(mixture)을 배치한다. 일 실시예로, 경화 가능한 레진(140')은 기판과 함께 경화(co-curing)되어 기판과 결합되고, 경화된 상태에서 영률(Young's modulus)이 베이스 기판보다 큰 폴리머 물질일 수 있다.
경화 가능한 레진은 일 예로, 폴리메티페닐실록산 레진, 산화규소(Si-O)로 이루어진 폴리머 사슬에 메틸, 페닐 또는 기타 작용기(functional group)로 치환된 폴리머일 수 있다. 경화 가능한 레진은 다른 예로, 강화(reinforced)된 PDMS 등의 폴리머일 수 있으며, 섬유, 파이버 등으로 강화될 수 있다. 경화 가능한 레진은 다른 예로, 경화제의 비율이 베이스 필름의 비율보다 더 많이 첨가된 PDMS일 수 있다.
일 실시예로, 경화 가능한 레진(140')은 경화되어 완충 셸(140, 도 5 참조)을 형성하므로, 완충 셸을 형성하는 레진(140')은 경화 과정에서 신축성 기판과 결합하는 물질일 수 있다.
일 실시예로, 레진(140')과 도전성 입자(120)들은 과정은 도 2로 예시된 바와 같이 디스펜서(dispenser, D)를 이용하여 배치될 수 있다. 도시되지 않은 실시예에 의하면, 레진(140')과 도전성 입자(120)들은 노즐(nozzle)을 이용하여 미리 정해진 패턴대로 토출되는 잉크젯 인쇄(inkjet printing)법으로 배치될 수 있다.
도시되지 않은 다른 실시예에 의하면, 레진(140')과 도전성 입자(120)들은 미리 정해진 패턴이 형성된 몰드(mold)에 묻힌 후, 표면에 전사하는 트랜스퍼 프린팅(transfer printing)법으로 배치될 수 있다. 도시되지 않은 다른 실시예에 의하면, 레진(140')과 도전성 입자(120)들을 패턴이 형성된 프린팅 실린더에 묻히고, 가압 실린더를 이용하여 레진(140')과 도전성 입자(120)들을 패턴대로 인쇄하는 그래비어 인쇄(gravure printing) 등의 인쇄법으로 배치될 수 있다.
일 실시예에서, 스페이서(spacer, S)를 더 형성할 수 있다. 스페이서(S)는 이후 과정에서 형성되는 신축성 기판(도 5, 200 참조)의 두께를 조절하는 기능을 수행한다. 일 예로, 스페이서(S)는 폴리이미드 막(polyimide film), 캡톤 필름(kapton film)등의 폴리머 필름일 수 있다.
도 3을 참조하면, 경화되어 신축성을 가지는 물질층(200')을 형성한다. 후술할 바와 같이 물질층(200')은 경화되어 신축성 기판을 형성한다. 일 실시예로, 물질층(200')은 스핀 코팅, 드롭 캐스팅, 블레이드 코팅, 디스펜싱 등과 같이 액상의 물질을 도포할 수 있는 방법이면 제한되지 않고 도포될 수 있다. 일 예로, 물질층(200')은 PDMS를 도포하여 형성될 수 있다.
다른 예로, 물질층(200')은 에코플렉스(Ecoflex)와 같이 실록산 계열의 낮은 영률을 가지는 실리콘 탄성중합체 폴리머, 폴리우레탄(PU), 폴리우레탄아크릴레이트(PUA) 등 신축이 가능한 열 경화성 혹은 광경화성 물질을 도포하여 형성될 수 있다. 일 실시예로, 경화되어 신축성을 가지는 물질층(200')을 형성한 후, 캐핑층(capping layer, C)을 형성할 수 있다. 캐핑층(C)과 스페이서(S)는 경화되어 신축성을 가지는 물질층(200')의 두께를 일정하게 형성할 수 있다. 일 예로, 캐핑층(C)은 PET 필름으로 형성될 수 있다.
도 4를 참조하면, 자기장(B)을 제공하여 도전성 입자(120)를 배열한다. 도전성 입자(120)는 위에서 설명된 바와 같이 강자성(ferromagnetic)을 가지는 입자이다. 따라서, 도전성 입자(120)들은 외부에서 제공된 자기장(B)의 방향에 따라 이동하여 비아(도 5, 300 참조)의 형태로 배열된다.
일 실시예로, 자기장(B)을 제공하는 과정과 동시에 물질층(200')과 레진(140')을 경화시킨다. 물질층(200')는 경화되어 신축성 기판(200)을 형성한다. 레진(140')은 경화되어 완충 셸(buffer shell, 140)을 형성한다. 위에서 설명된 바와 같이 경화과정에서 완충 셸과 신축성 기판은 상호 결합될 수 있다. 자기장을 제공하면서 경화과정이 수행되어 도전성 입자(120)들이 자기장 방향에 따라 배열된 비아를 형성할 수 있다.
도시되지 않은 다른 실시예로, 자기장(B)를 제공한 이후, 경화과정을 수행할 수 있다. 일 예로, 도전성(120)들의 확산성이 낮은 경우에는 자기장을 제공하여 배열한 후, 자기장 제공이 중단된 후에도 배열된 상태를 유지하기 때문에 경화과정을 수행하여도 신축성 기판(200)에 도전성 입자(120)들이 자기장 방향에 따라 배열되어 비아를 얻을 수 있다. 일 실시예로, 물질층(200')과 레진(140')을 경화하는 과정은 열, 자외선, 적외선 중 어느 하나 이상을 제공하여 수행될 수 있다.
일 실시예에서, 자기장(B)은 서로 마주하는 폴 피스(P, pole piece)에 의하여 제공될 수 있다. 폴 피스(P)는 신축성 기판에 비아가 형성되도록 경화 가능한 레진(resin, 140')과 강자성(ferromagnetic)을 가지는 도전성 입자들(conductive particles, 120)이 배치된 위치에 부합하도록 배치되어 자기장(B)을 제공할 수 있다.
도 5는 베이스 기판(B)에서 분리된 신축성 기판(200)을 예시한 도면이다. 도 5를 참조하면, 경화 과정이 완료된 후, 베이스 기판(B)에서 비아(300)가 형성된 신축성 기판(200)을 제거한다. 일 실시예로, 신축성 기판(200)을 베이스 기판(B)과 분리하는 과정은 희생층(도 1, 900 참조)을 이용하여 수행될 수 있다. 일 예로, 폴리비닐알코올을 이용하여 희생층을 형성한 경우에는, 베이스 기판(B)과 신축성 기판(200)을 물에 담구어서 희생층을 용해하여 베이스 기판(B)와 신축성 기판(200)을 분리할 수 있다.
다른 예로, 광분해(Photodecomposition)가 가능한 물질의 경우 레이저를 조사(laser ablation)하고 희생층을 분해하여 기판을 분리할 수 있다.
완충 셸(140)의 영률(Young's modulus) 값은 신축성 기판(200)의 영률 값에 비하여 크다. 또한, 완충 셸(140)의 영률(Young's modulus) 값은 비아(300)의 영률 값에 비하여 작다. 또한, 위에서 설명된 바와 같이 완충 셸(140)과 신축성 기판(200)은 경화 과정에서 서로 결합이 이루어진다.
따라서, 신축성 기판(200)에 신장력이 제공되어도 완충 셸(140)에서 신장력에 의한 스트레스를 완충하며, 종래 기술에 비하여 큰 신장력이 제공되어도 비아(300)가 신축성 기판(200)으로부터 박리되거나, 비아가 파괴되지 않는다.
나아가, 신축성 기판(200)에 신장력이 제공되어도 완충 셸(140)에서 신장력에 의한 스트레스를 완충되므로 비아(300)의 부피 변화가 억제되며, 그에 따라 비아(300)의 전기저항 값이 종래 기술에 비하여 안정적으로 유지된다.
실험예
도 6은 종래 기술에 의한 비아를 포함하는 신축성 기판과 본 실시예에 의한 비아를 포함하는 신축성 기판에 동일한 신장력을 제공하고 스트레스의 분포를 비교 도시한 도면이다. 도 6의 윗줄에 위치한 도면들은 종래 기술에 의한 비아를 포함하는 신축성 기판에 신장력을 제공하는 경우에 신장력에 의한 스트레스 분포를 도시한다. 도 6의 윗줄에서, 제공되는 신장력의 크기가 증가함에 따라 비아 내부에 제공되는 스트레스가 증가하여 비아 내부의 보라색 영역이 감소하고 청색 영역이 증가하는 것을 확인할 수 있다.
그러나, 본 실시예에 의하면 제공되는 신장력의 크기가 증가하여도 비아 내부의 보라색 영역의 크기가 감소하지 않아 비아 내부에 제공되는 스트레스는 비교적 일정하게 유지되는 것을 확인할 수 있다. 따라서, 본 실시예에 의한 비아를 포함하는 신축성 기판은 종래 기술에 비하여 비아 내부에 제공되는 스트레스를 감소시킬 수 있다는 장점이 제공되는 것을 확인할 수 있다.
도 7(a)는 종래 기술에 의한 비아를 포함하는 신축성 기판과 본 실시예에 의한 비아를 포함하는 신축성 기판에 신장력을 제공하고 제공된 신장력의 크기에 따른 정규화된 저항(normalized resistance)값의 변화를 도시한 도면이다. 도 7(a)에서 검정색으로 도시된 도면은 종래 기술에 의한 비아를 포함하는 신축성 기판에 신장력을 제공한 경우에, 저항값의 변화를 표시하며, 푸른색으로 도시된 도면은 본 실시예에 의한 비아를 포함하는 신축성 기판에 신장력을 제공한 경우에, 저항값의 변화를 표시한다.
도 7(a)에서 도시된 바와 같이 종래 기술에서는 10% 가량의 신장력이 제공되면 비아가 파괴되어 신장력이 제공되지 않은 상태에서 측정된 저항값(R0)에 비하여 10 배 이상의 저항값을 가지는 것을 확인할 수 있다. 따라서, 종래 기술에서는 신축성 기판에 신장력을 제공하면 신축성 기판에 형성된 전자 장치 및 전자 소자의 안정적 동작을 담보할 수 없다.
그러나, 푸른색으로 도시된 본 실시예에서는 0% 내지 80%의 신장력이 제공되어도 신장력이 제공되지 않은 상태에서 측정된 저항값(R0)의 1 내지 1.5배 가량의 저항 증가만이 있을 따름이며, 90% 이상의 신장력이 제공되어야 비아가 파괴되어 저항값의 증가가 발생하는 것을 확인할 수 있다. 따라서, 본 실시에에 의한 신축성 기판은 종래 기술에 비하여 큰 신장력이 제공되어도 큰 전자 소자 및 전자 장치 동작 신뢰성을 가지는 것을 확인할 수 있다.
도 7(b)는 본 실시예에 의한 비아를 포함하는 신축성 기판에 신장력을 제공하고 원상 회복하는 회수에 따른 정규화된 저항(normalized resistance)값의 변화를 도시한 도면이다. 도 7(b)를 참조하면, 최초 1회 신장력을 제공하고, 원상 회복하여 에이징(aging)을 수행하면 저항값이 급격하게 변화하는 것을 확인할 수 있다.
그러나, 2회부터 100회까지 신장력을 제공하고 원상 회복하면서 저항값을 측정한 결과 저항값은 신장력이 제공되지 않은 상태에서 측정된 저항값(R0)의 1.25배에서 1.3배로 증가하는 것을 확인할 수 있다. 따라서, 1회 에이징 이후, 저항값의 변화는 안정적임을 확인할 수 있다.
위의 실시예는 본 발명에 대한 이해를 돕기 위하여 도면에 도시된 예를 참고로 설명되었으나, 이는 실시를 위한 실시예로, 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.
120: 도전성 입자 140': 레진
140: 완충 셸 200': 경화되어 신축성을 가지는 물질층
200: 신축성 기판 300: 비아
900: 희생층 B: 베이스 기판
C: 캐핑층 S: 스페이서
B: 자기장 P: 폴 피스

Claims (15)

  1. 비아를 가지는 신축성 기판 형성 방법으로, 상기 비아를 가지는 신축성 기판 형성 방법은:
    (a) 경화 가능한 레진(resin)과 자기장을 제공하면 상기 자기장에 의하여 이동하는 도전성 입자들(conductive particles)의 혼합물(mixture)을 배치하는 단계와,
    (b) 경화되어 신축성을 가지며, 상기 신축성 기판을 형성하는 물질층을 형성하는 단계와,
    (c) 자기장을 제공하여 상기 도전성 입자를 배열하는 단계 및
    (d) 상기 경화 가능한 레진 및 상기 물질층을 경화하는 단계를 포함하고,
    상기 (a) 단계 및 상기 (b) 단계는 순서대로 수행되어 상기 (d) 단계에서 상기 신축성 기판 및 상기 신축성 기판과 결합하는 완충 셸을 형성하는 비아를 가지는 신축성 기판 형성 방법.
  2. 제1항에 있어서,
    상기 (a) 단계에서, 상기 자기장에 의하여 이동하는 도전성 입자들은 강자성체 입자들을 포함하는 비아를 가지는 신축성 기판 형성 방법.
  3. 제1항에 있어서,
    상기 (a) 단계는, 상기 혼합물을 디스펜싱(dispensing) 하여 수행하거나, 상기 혼합물을 인쇄(printing)하여 수행하는 비아를 가지는 신축성 기판 형성 방법.
  4. 제1항에 있어서,
    상기 (d) 단계에서,
    상기 도전성 입자들은 배열되어 상기 비아를 형성하고,
    상기 레진은 경화되어 완충 셸(buffer shell)을 형성하는 비아를 가지는 신축성 기판 형성 방법.
  5. 제1항에 있어서,
    상기 (c) 단계는, 상기 도전성 입자가 상기 물질층을 관통하게 배열되도록 자기장을 제공하여 수행하는 비아를 가지는 신축성 기판 형성 방법.
  6. 제1항에 있어서,
    상기 (a) 단계 수행 이전에,
    베이스 기판(base substrate) 일면을 표면 처리 하는 과정과,
    상기 표면 처리된 상기 베이스 기판의 일면에 희생층을 형성하는 과정을 더 수행하는 비아를 가지는 신축성 기판 형성 방법.
  7. 제6항에 있어서,
    상기 (d) 단계 이후에,
    상기 희생층을 제거하여 상기 비아가 형성된 상기 신축성 기판을 상기 베이스 기판에서 분리하는 단계를 더 포함하는 비아를 가지는 신축성 기판 형성 방법.
  8. 제1항에 있어서,
    상기 (c) 단계와, 상기 (d) 단계는 동시에 수행되는 비아를 가지는 신축성 기판 형성 방법.
  9. 제1항에 있어서,
    상기 (b) 단계 이후에, 상기 물질층 상부에 캐핑(capping) 층을 형성하는 과정을 더 포함하는 비아를 가지는 신축성 기판 형성 방법.
  10. 제1항에 있어서,
    상기 (d) 단계는, 열, 자외선 및 적외선 중 어느 하나 이상을 제공하여 수행되는 비아를 가지는 신축성 기판 형성 방법.




  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
KR1020170003144A 2017-01-09 2017-01-09 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판 KR101953962B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170003144A KR101953962B1 (ko) 2017-01-09 2017-01-09 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판
US16/476,784 US10905002B2 (en) 2017-01-09 2017-09-22 Method for forming flexible substrate including via, and flexible substrate having via
PCT/KR2017/010448 WO2018128246A1 (ko) 2017-01-09 2017-09-22 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판
US17/123,602 US11284509B2 (en) 2017-01-09 2020-12-16 Method for forming flexible substrate including via, and flexible substrate having via

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170003144A KR101953962B1 (ko) 2017-01-09 2017-01-09 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판

Publications (2)

Publication Number Publication Date
KR20180082045A KR20180082045A (ko) 2018-07-18
KR101953962B1 true KR101953962B1 (ko) 2019-03-04

Family

ID=62791065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170003144A KR101953962B1 (ko) 2017-01-09 2017-01-09 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판

Country Status (3)

Country Link
US (2) US10905002B2 (ko)
KR (1) KR101953962B1 (ko)
WO (1) WO2018128246A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102064A1 (en) 2006-04-27 2009-04-23 Panasonic Corporation Connection structure and method of producing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140224A (ja) * 1997-07-11 1999-02-12 Jsr Corp 異方導電性シート
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Ind Co Ltd Wiring substrate and production method thereof
US6663799B2 (en) * 2000-09-28 2003-12-16 Jsr Corporation Conductive metal particles, conductive composite metal particles and applied products using the same
US20070040245A1 (en) * 2003-11-17 2007-02-22 Jsr Corporation Anisotropic conductive sheet, manufacturing method thereof, and product using the same
US7683266B2 (en) * 2005-07-29 2010-03-23 Sanyo Electric Co., Ltd. Circuit board and circuit apparatus using the same
JP5151902B2 (ja) * 2008-10-21 2013-02-27 住友電気工業株式会社 異方導電性フィルム
JP4877535B2 (ja) * 2009-06-15 2012-02-15 住友電気工業株式会社 プリント配線板における電極の接続構造、これに用いる導電性接着剤及び電子機器
US8872038B2 (en) * 2009-09-02 2014-10-28 Polymatech Co., Ltd. Anisotropic conductor, method of producing the same, and anisotropic conductor-arranged sheet
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
JP5379065B2 (ja) * 2010-04-21 2013-12-25 新光電気工業株式会社 プローブカード及びその製造方法
JP5533393B2 (ja) * 2010-07-26 2014-06-25 パナソニック株式会社 電子部品接着用の接着剤および電子部品接着方法。
US9041171B2 (en) 2011-12-29 2015-05-26 Broadcom Corporation Programmable interposer with conductive particles
CN105283122B (zh) 2012-03-30 2020-02-18 伊利诺伊大学评议会 可共形于表面的可安装于附肢的电子器件
KR101161301B1 (ko) 2012-05-21 2012-07-04 한국기계연구원 플라즈마를 이용한 금속 배선이 함몰된 유연 기판의 제조방법 및 이에 따라 제조되는 유연 기판
KR101401242B1 (ko) * 2012-09-21 2014-05-29 서울대학교산학협력단 플렉서블 도전 트레이스 형성 방법, 플렉서블 도전 트레이스 및 이를 이용한 플렉서블 전자장치
KR101942967B1 (ko) 2012-12-12 2019-01-28 삼성전자주식회사 실록산계 단량체를 이용한 접합 기판 구조체 및 그 제조방법
KR101541618B1 (ko) 2013-12-30 2015-08-03 서울대학교산학협력단 신축성 기판 형성 방법, 신축성 기판 및 신축성 기판을 가지는 전자장치
KR102175353B1 (ko) * 2014-05-30 2020-11-09 한국전자통신연구원 반도체 소자 및 그 제조 방법
KR102042137B1 (ko) 2014-05-30 2019-11-28 한국전자통신연구원 전자장치 및 그 제조 방법
KR102298074B1 (ko) * 2015-05-19 2021-09-06 삼성전자주식회사 신축성 전자기판 제조방법 및 이에 의해 제조된 신축성 전자기판

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090102064A1 (en) 2006-04-27 2009-04-23 Panasonic Corporation Connection structure and method of producing the same

Also Published As

Publication number Publication date
US10905002B2 (en) 2021-01-26
KR20180082045A (ko) 2018-07-18
WO2018128246A1 (ko) 2018-07-12
US20210105895A1 (en) 2021-04-08
US20190380199A1 (en) 2019-12-12
US11284509B2 (en) 2022-03-22

Similar Documents

Publication Publication Date Title
KR101541618B1 (ko) 신축성 기판 형성 방법, 신축성 기판 및 신축성 기판을 가지는 전자장치
KR102000302B1 (ko) 전자, 광학, 및/또는 기계 장치 및 시스템, 그리고 이를 제조하기 위한 방법
US11342541B2 (en) Method of fabricating light emitting display panel using solvent vapor compensation reservoir
JP2010067947A (ja) 印刷回路基板及びその製造方法
Peng et al. One‐Step Selective Adhesive Transfer Printing for Scalable Fabrication of Stretchable Electronics
US20140120291A1 (en) Laminated base material, substrate using laminated base material, and method of manufacturing substrate
US12096553B2 (en) Integrated electronic device with flexible and stretchable substrate
JPWO2012002446A1 (ja) 微小機械システム
US20180020546A1 (en) Method of manufacturing flexible electronic circuits having conformal material coatings
US20180160548A1 (en) Patterned overcoat layer
CN114424679A (zh) 使用微通道进行互连的方法和装置
KR101953962B1 (ko) 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판
JP2010067946A (ja) 印刷回路基板の製造方法
JP5288476B2 (ja) 基板の製造方法、回路基板、及び電子機器
KR102570875B1 (ko) 필러·수지 복합체, 필러·수지 복합체의 제조방법, 필러·수지 복합층 및 필러·수지 복합체의 사용방법
JP2008226878A (ja) 電子装置の製造方法
WO2020198994A1 (zh) 柔性电子装置的制作方法及柔性电子装置
Lazarus et al. Remoldable inductors based on self-heating fusible alloys
US9147791B1 (en) Method for fabrication pattern of nano material
JP2010247461A (ja) インプリント方法
US8398869B2 (en) Transfer film and method for fabricating a circuit
서지석 Micro-Structured Anisotropic Elastomer Composite-Based Electrical Components for Soft Electronics
JP2008044045A5 (ko)
US20180151374A1 (en) Patterned structure for electronic device and manufacturing method thereof
JP2018142573A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant