JP5644242B2 - 貫通電極基板及びその製造方法 - Google Patents

貫通電極基板及びその製造方法 Download PDF

Info

Publication number
JP5644242B2
JP5644242B2 JP2010175286A JP2010175286A JP5644242B2 JP 5644242 B2 JP5644242 B2 JP 5644242B2 JP 2010175286 A JP2010175286 A JP 2010175286A JP 2010175286 A JP2010175286 A JP 2010175286A JP 5644242 B2 JP5644242 B2 JP 5644242B2
Authority
JP
Japan
Prior art keywords
electrode
substrate
opening
insulating layer
electrode substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010175286A
Other languages
English (en)
Other versions
JP2011082496A (ja
Inventor
貴正 高野
貴正 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2010175286A priority Critical patent/JP5644242B2/ja
Priority to US12/875,644 priority patent/US8544169B2/en
Publication of JP2011082496A publication Critical patent/JP2011082496A/ja
Priority to US13/966,633 priority patent/US9443788B2/en
Application granted granted Critical
Publication of JP5644242B2 publication Critical patent/JP5644242B2/ja
Priority to US15/214,532 priority patent/US10014244B2/en
Priority to US15/994,006 priority patent/US10600728B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09581—Applying an insulating coating on the walls of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

本発明は、半導体基板の表面と裏面を貫通する貫通電極を備えた貫通電極基板及びその製造方法に関する。
近年、電子機器の高密度化、小型化が進み、ＬＳＩチップが半導体パッケージと同程度まで縮小化しており、パッケージ内におけるチップの２次元配置による高密度化は限界に達しつつある。そこで、パッケージ内におけるチップの実装密度を上げるため、ＬＳＩチップを分けて３次元に積層する必要がある。また、ＬＳＩチップを積層した半導体パッケージ全体を高速動作させるために積層回路間の距離を近づける必要がある。
そこで、上記のような要求に応えるため、ＬＳＩチップ間のインターポーザとして基板の表面と裏面を導通する導通部を備えた貫通電極基板が提案されている。このような貫通電極基板では、貫通孔内部に電解メッキによって導電材（Ｃｕ等）を充填することで貫通電極が形成されている。
図２２は、貫通電極基板１０の一例を示す図であり、シリコン基板１１と、シリコン基板１１の厚さ方向に貫通する貫通孔１２と、貫通孔１２内に形成された銅（Ｃｕ）、ニッケル（Ｎｉ）、金（Ａｕ）、多層めっき（Ｃｕ／Ｎｉ／Ａｕ）等からなる貫通電極１４と、これらの上下面に設けられた銅（Ｃｕ）、金（Ａｕ）、多層めっき（Ｃｕ／Ｎｉ／Ａｕ）等からなるランド１５と、を備えている。なお、図２２には示していないが、貫通孔１２の内壁から上下面には二酸化シリコンＳｉＯ２等からなる絶縁膜が形成される。
図２２に示した貫通電極基板１０は、以下のような方法で製造されている。まず、シリコン基板１１の一方の面に、ＲＩＥ（Reactive Ion Eching：反応性イオンエッチング）、ＤｅｅｐＲＩＥ、光エッチング、ウェットエッチング等の方法を用いて貫通しない孔を形成する。次いで、シリコン基板１１の他方の面、すなわち、孔を形成した面とは反対の面から研削等の方法でシリコン基板１１を後退（薄化）させて孔を貫通させる。この貫通孔１２の内面及びシリコン基板１１の両面に熱酸化やＣＶＤ（Chemical Vapor Deposition）法等を用いて絶縁膜（図示せず）を形成する。次いで、絶縁膜を形成した貫通孔１２内に貫通電極１４となるＣｕ等の金属材料からなる導電材を埋め込んだ後、貫通孔１２からはみ出した余分な導電材をＣＭＰ（Chemical Mechanical Polishing）法により除去する。その後、シリコン基板１１の上下面に銅（Ｃｕ）等により配線や電極パッドになるランド１５をパターンニングにより形成する。
しかしながら、上述のような製造方法により製造される貫通電極基板１０では、アニール工程において配線層１５の吹き飛び現象や、貫通孔１２内で絶縁膜に浮きやクラックが発生する現象が確認されている。
上述のような貫通電極基板の製造過程のアニール工程で発生する配線層の吹き飛び現象や絶縁膜のクラック現象等を抑制するため、例えば、特許文献１や特許文献２が提案されている。特許文献１に記載された多層配線基板では、導電性ペーストが充填されたビアホール導体の直上に設けられたビアアイランドに、上下に貫通するように形成した開口部を設けて、熱処理時に導電性ペーストに含まれるガス成分や水分が膨張することを抑制している。特許文献２に記載されたプリント基板では、貫通孔内に充填した樹脂の封止部材の表面を覆う導電膜に外部雰囲気と連通する孔を設けて、リフロー時の加熱により封止部材から放出されるガスを外部雰囲気に放出させている。
特開２００２−２６５２０号公報 特開２０００−２５２５９９号公報
しかし、上記特許文献１、２に提案されている多層配線基板及びプリント基板は、貫通孔に導電性ペーストや樹脂を充填した貫通電極から放出されるガスにより発生する不具合に対応するものであり、以下に説明するように、絶縁膜を形成した貫通孔内に金属材料を充填した貫通電極から放出されるガスにより発生する不具合に対応するものではない。
貫通孔１２内に貫通電極１４として充填した銅（Ｃｕ）等の金属材料が伸縮し、金属材料に残存したガス（水分（Ｈ２Ｏ）や水素（Ｈ２）等）がアニール工程で放出され、ランド１５が押し上げられたり、吹き飛ばされたりするといった現象が発生することを確認した。また、アニール工程において、加熱温度（例えば、４００℃）以上にすると、貫通電極１４として充填したＣｕ等の金属材料と、絶縁膜として用いたＳｉＯ２等の絶縁材料との熱膨張係数の差に起因して、絶縁膜に浮きやクラックが発生し、そのクラックに金属材料が侵入し、貫通電極間で短絡する現象が発生する可能性がある。この現象を防止するためには、貫通電極基板１０はアニール工程に際して、加熱温度を低く設定する必要があることを示している。しかし、アニール工程は必要であり、クラックを発生させない加熱温度でも、上述の貫通電極１４内からのガス放出現象は発生するため対策が必要である。
また、貫通電極基板の製造工程において、上記貫通孔の一部にチルトが発生し、シリコン基板の上下面に形成した絶縁膜に形成する開口の位置と貫通電極の形成位置の間にずれが発生し、チルトが発生した貫通電極の底面に対する開口のずれ量によって上記ランドの「踏み外し」や「断線」等の不具合が発生していた。この貫通孔のチルト発生に伴う不具合についても対策が必要である。
本発明は上記に鑑み、貫通孔のチルト発生に伴う不具合を防止する貫通電極基板及びその製造方法を提供することを目的とする。
本発明の一実施形態に係る貫通電極基板は、複数の貫通孔を有する基材と、前記複数の貫通孔内に各々配置された複数の貫通電極と、前記基材の一方の面上に配置され、絶縁性樹脂である第１の絶縁層と、を備え、前記第１の絶縁層は、前記複数の貫通電極を各々露出する複数の第１の開口部を有し、前記複数の貫通孔の一部は、前記基材の一方の面から他方の面にかけて傾斜しており、傾斜した前記貫通孔の前記第１の絶縁層側における開口の位置に合わせて、前記貫通電極の一部を露出させる前記複数の第１の開口部が各々配置され、前記第１の絶縁層が当該開口の端部を覆っていることを特徴とする。
本発明の一実施形態に係る貫通電極基板の製造方法は、基材に複数の貫通孔を形成し、前記複数の貫通孔内に導電材料を充填して複数の貫通電極を形成する貫通電極基板の製造方法であって、前記基材の一方の面上に第１の絶縁層を形成し、前記第１の絶縁層に、前記複数の貫通電極の各々に対応し、前記貫通電極を露出する複数の第１の開口部を形成し、前記複数の貫通孔のうちの傾斜した貫通孔の開口位置のずれ量と前記基材の中心位置との関係を用いて前記複数の第１の開口部の位置を補正することを特徴とする。
本発明によれば、貫通孔のチルト発生に伴う不具合を防止し、信頼性の高い貫通電極基板を提供することができる。
第１の実施の形態に係る貫通電極基板の構成を示す平面図である。 図１の貫通電極基板をＡ−Ａ線から見た構成を示す断面図である。 第１の実施の形態に係る貫通電極基板を製造する工程を示す図であり、（Ａ）は貫通孔の形成工程を示す図、（Ｂ）は絶縁膜の形成工程を示す図、（Ｃ）はシード層の形成工程を示す図、（Ｄ）は導通部の形成工程を示す図、（Ｅ）は完成した貫通電極の断面図である。 貫通電極基板を製造する工程を示す図であり、（Ａ）は樹脂層の形成工程を示す図、（Ｂ）はシード層及びめっきレジストの形成工程を示す図、（Ｃ）は完成した貫通電極基板の断面図である。 貫通孔がチルトした貫通電極基板の断面を示す図である。 （Ａ）は図５に示す領域ＡのＳＥＭ写真、（Ｂ）は図５に示す領域ＢのＳＥＭ写真である。 第１の実施の形態に係る樹脂層を形成した貫通電極基板の断面図である。 （Ａ）は図７に示す領域Ａにおける開口の「踏み外し」を示す図、（Ｂ）は図７に示す領域Ｂにおける開口の「断線」を示す図である。 従来の複数のチップ状の貫通電極基板をウエハ内に形成した例を示す図である。 チルトした貫通孔に対して樹脂層に形成する開口の位置を補正した貫通電極基板の断面を示す図である。 （Ａ）は、樹脂層に形成する開口の位置を補正しない従来のマスクＡを示す図であり、（Ｂ）は、樹脂層に形成する開口の位置を補正した本案のマスクＢを示す図である。 図１１（Ｂ）に示したマスクＢを用いて製造した貫通電極基板の断面を示す図である。 （Ａ）は図１２に示す領域ＡのＳＥＭ写真、（Ｂ）は図１２に示す領域ＢのＳＥＭ写真である。 第１の実施の形態に係る貫通電極基板の樹脂層のガス放出を示す図である。 第１の実施の形態に係る複数のチップ状の貫通電極基板をウエハ内に形成した例を示す図である。 第２の実施の形態に係る貫通電極基板の構成を示す平面図である。 図１６の貫通電極基板をＢ−Ｂ線から見た構成を示す断面図である。 第２の実施の形態に係る貫通電極基板を製造する工程を示す図であり、（Ａ）は貫通孔の形成工程を示す図、（Ｂ）は樹脂層の形成工程を示す図、（Ｃ）はシード層の形成工程を示す図、（Ｄ）は導通部の形成工程を示す図、（Ｅ）は完成した貫通電極の断面図である。 第２の実施の形態に係る貫通電極基板を製造する工程を示す図であり、（Ａ）はシード層の形成工程を示す図、（Ｂ）はめっきレジストの形成工程を示す図、（Ｃ）は完成した貫通電極基板の断面図である。 第２の実施の形態に係る貫通電極基板の樹脂層のガス放出を示す図である。 第３の実施の形態に係る貫通電極基板を適用した電子回路基板の構成を示す図である。 従来の貫通電極基板の一例を示す断面図である。 第４の実施の形態に係る貫通孔の形状が変形した貫通電極基板の断面図である。 図２３に示す領域Ａ及び領域Ｂにおける開口の「踏み外し」を示す図である。 第４の実施の形態に係る樹脂層を形成した貫通電極基板の断面図である。 （Ａ）は、樹脂層に形成する開口の位置を補正しない従来のマスクＡを示す図であり、（Ｂ）は、樹脂層に形成する開口の位置を補正した本案のマスクＢを示す図である。 第５の実施の形態に係る補正関数の一例を示す図であり、（Ａ）は補正関数として一次関数を例示するグラフ、（Ｂ）は補正関数として段階的に補正量を設定する関数を例示するグラフ、（Ｃ）は補正関数として局所的に補正量を設定する関数を例示するグラフである。 第５の実施の形態に係る補正関数の一例を示す図であり、（Ａ）は貫通電極基板の領域毎に補正関数を変更する例を示す図、（Ｂ）は貫通電極基板の領域毎に補正関数を変更する他の例を示す図である。 第５の実施の形態に係る複数のチップ状の貫通電極基板をウエハ内に形成した例を示す図である。 第６の実施の形態に係る貫通電極基板を利用したドーターボードの構成例を示す斜視図である。 図３０のドーターボードを搭載したコントロールボードの構成例を示す斜視図である。 図３１のコントロールボードを搭載した電子機器の構成例を示す斜視図である。
（第１の実施の形態）
以下、図面を参照して、本発明の第１の実施の形態を詳細に説明する。
＜貫通電極基板の構成＞
第１の実施の形態に係る貫通電極基板１００の構成について、図１及び図２を参照して説明する。図１は、貫通電極基板１００を上面から見た平面図である。図２は、図１のＡ−Ａ線から見た断面図である。図１及び図２において、図２２に示した貫通電極基板１０と同一の構成部分には同一符号を付している。図１及び図２に示す貫通電極基板１００には、絶縁膜１３と貫通電極１４が形成されたシリコン基板１１（基材）の上下面の面上に樹脂層１０１とランド１５が形成されている。樹脂層１０１は、シリコン酸化膜やシリコン窒化膜等の無機絶縁膜を用いても良い。また、樹脂層１０１は、ポリイミド等の樹脂材料を用いてガス放出機能を有する絶縁膜とすることが好ましい。この場合、樹脂層１０１は、上述した貫通電極１４内から放出されるガスを外部に放出させるために設けられる。すなわち、第１の実施の形態では、樹脂層１０１を気体放出部として設けても良い。さらに、樹脂層１０１は、アニール工程において貫通電極１４として充填した銅（Ｃｕ）等の金属材料の伸縮に伴ってランド１５にパッドの剥がれ（浮き）等を引き起こすことに対して、ダンパー効果を発揮して金属材料の伸縮を緩和する緩衝層としても設けている。なお、シリコン基板１１の厚みは、特に限定するものではなく、用途に応じて適宜設定すればよい。
＜貫通電極基板の製造方法＞
次に、貫通電極基板１００を製造する工程について、図３及び図４を参照して説明する。図３（Ａ）〜（Ｅ）は、シリコン基板１１に貫通電極を形成する工程を順に示す図である。なお、図３（Ａ）〜（Ｅ）では、説明を簡略化するため、シリコン基板１１に形成される一つの貫通電極１４のみを示している。実際のシリコン基板１１には、仕様等に応じて所望の孔径（例えば、１０μｍ〜１００μｍ）の複数の貫通電極が所望の間隔で複数形成される。
（１）貫通孔の形成
まず、図３（Ａ）において、シリコン基板１１の一方の面に、ＲＩＥ、ＤｅｅｐＲＩＥ、光エッチング、ウェットエッチング等の方法を用いて貫通しない孔（図示せず）を形成する。次いで、シリコン基板１１の他方の面、すなわち、孔を形成した面とは反対の面から研削等の方法でシリコン基板１１を後退（薄化）させて孔を貫通させて貫通孔１２を形成する。
（２）絶縁膜の形成
次に、図３（Ｂ）において、シリコン基板１１の上面と下面、及び貫通孔１２の内壁に絶縁膜１３（第１の絶縁層、第２の絶縁層、第３の絶縁層）を形成する。絶縁膜１３は、例えば、二酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）、炭化シリコン（ＳｉＣ）等の絶縁層からなる。この絶縁膜１３は、ＬＰＣＶＤ法、プラズマＣＶＤ法、スパッタ法等を用いて形成される。絶縁膜１３は、二酸化シリコン（ＳｉＯ２）により形成する場合、熱酸化法や陽極酸化法により形成することも可能である。絶縁膜１３は、単層として形成してもよく、２層以上の積層構造としてもよい。
（３）シード層の形成
次に、図３（Ｃ）において、絶縁膜１３を形成したシリコン基板１１に対して、スパッタ法等を用いて下面側にシード層１２１を形成する。なお、シード層１２１は、材料としてチタン（Ｔｉ）等を用いて一層に形成してもよいし、チタン（Ｔｉ）と銅（Ｃｕ）を用いて２層に形成してもよい。シード層１２１を２層に形成する場合は、銅（Ｃｕ）の層を後述する貫通電極１４と接触する層として形成することが好ましい。
（４）導通部の形成
次に、図３（Ｄ）において、電解メッキによってシリコン基板１１のシード層１２１を給電層として貫通孔１２内部に導電材（銅（Ｃｕ）又は銅合金等）を充填して、導通部１２２を形成する。この場合、図３（Ｄ）に示すように、導通部１２２は、シード層１２１を形成した面にも形成される。銅（Ｃｕ）又は銅合金の充填には、スパッタ法、無電解メッキ法、溶融金属吸引法、印刷法、ＣＶＤ法等も使用することができる。
（５）貫通電極の形成
次に、図３（Ｅ）において、シリコン基板１１のシード層１２１及び導通部１２２が形成された面をＣＭＰ法等を用いてエッチングして、導通部１２２とシード層１２１を除去して、貫通電極１４の形成は完了する。
（６）樹脂層の形成
次に、図４（Ａ）において、貫通電極１４を形成したシリコン基板１１の上下面に対して、感光性ポリイミド等の絶縁性樹脂を、フォトリソグラフィーを用いて図１及び図２に示したように貫通電極１４の周囲にパターンニングし、アニール（２００〜４００℃）を行って、樹脂層１０１を形成する。この場合、樹脂層１０１は、絶縁膜１３の形成部分と貫通電極１４の形成部分の境界部分の一部を覆うように形成することが重要である。すなわち、上述したアニール工程において貫通電極１４内から放出されるガスは、後述するめっきレジスト１２４を有機溶剤を用いたケミカル処理により除去した後に、絶縁膜１３と貫通電極１４の境界部分に形成される僅かな隙間から放出されることが判明したためである。この点については、更に後述する。なお、樹脂層１０１は、無機材料（ＳｉＯ２，ＳｉＮ等）又は有機材料を用いても良く、有機材料を用いることがより好ましい。有機材料としては、例えば、エポキシ樹脂、ポリイミド樹脂、ベンゾシクロブテン樹脂、ポリアミド、フェノール樹脂、シリコン樹脂、フッ素樹脂、液晶ポリマー、ポリアミドイミド、ポリベンゾオキサゾール、シアネート樹脂、アラミド、ポリオレフィン、ポリエステル、ＢＴレジン、ポリアセタール、ポリブチレンテレフタレート、シンジオタクチック・ポリスチレン、ポリフェニレンサルファイド、ポリエーテルエーテルケトン、ポリエーテルニトリル、ポリカーボネート、ポリフェニレンエーテルポリサルホン、ポリエーテルスルホン、ポリアリレート、ポリエーテルイミド等の中から選ばれた１種または２種以上を含むもの用いることができる。また、樹脂層１０１には、ガラス、タルク、マイカ、シリカ、アルミナ等の無機フィラーを併用してもよい。樹脂層１０１は、要はガス放出機能と緩衝層としての機能を有するものであればよい。
（７）めっきレジストの形成
次に、図４（Ｂ）において、樹脂層１０１が形成された面に対して、スパッタ法を用いてシード層１２３を形成する。シード層１２３上にフォトリソグラフィーを用いてめっきレジスト１２４を形成する。なお、シード層１２３は、シード材料としてチタンＴｉ等を用いて一層に形成してもよいし、チタン（Ｔｉ）と銅（Ｃｕ）を用いて２層に形成してもよい。
（８）ランドの形成
次に、図４（Ｃ）において、電解メッキによってシード層１２３を給電層として配線や電極パッドになるランド１５を形成する。ランド１５は、材料として銅（Ｃｕ）、金（Ａｕ）、多層めっき（Ｃｕ／Ｎｉ／Ａｕ）又は銅合金等を用いて形成してもよい。次いで、シリコン基板１１のランド１５が形成された面は、めっきレジスト１２４はケミカル処理で除去し、シード層１２３はケミカルエッチングで除去して、貫通電極基板１００の形成は完了する。
図３及び図４では、シリコン基板１１の上下面に樹脂層１０１とランド１５を形成した場合を示したが、上述の工程によりシリコン基板１１の上面側又は下面側のみに同様に樹脂層１０１とランド１５を形成するようにしてもよい。
＜エッチングにおける貫通電極のチルトとガス放出＞
上述の製造方法により形成された貫通電極基板１００では、貫通孔１２をドライエッチングを用いて形成した場合、図５に示すように、シリコン基板１１の中央部から外周部に向かうにしたがってシリコン基板１１の上面に対して貫通孔１２が徐々に傾いて形成されるチルトが発生することを確認した。図５において、シリコン基板１１の中央部に示す領域Ａと、シリコン基板１１の外周部に示す領域Ｂの各ＳＥＭ写真を図６（Ａ）、（Ｂ）に示す。図６（Ａ）に示す領域Ａではチルトが発生していないため、貫通孔１２とランド１５の位置関係は正常であり、ランド１５にパッドの剥がれ（浮き）等は発生していない。また、図６（Ｂ）に示す領域Ｂでは貫通孔１２にチルトが発生しているため、貫通孔１２とランド１５の相対位置関係にずれが発生し、ランド１５にパッド剥がれが発生している。なお、図５において、絶縁層１３の図示は省略している。
図６（Ｂ）に示したような貫通孔１２のチルトは、シリコン基板１１の外周に向かうにしたがって顕著になることを確認した。パッドの剥がれは、チルトが発生していない中央部の貫通孔１２（領域Ａ）と、チルトが発生した貫通孔１２（領域Ｂ）と、では、アニール後の導通部１２２における導電材（銅（Ｃｕ）又は銅合金等）の伸縮方向が異なることが原因である。すなわち、導電材として銅（Ｃｕ）を用いた場合、銅（Ｃｕ）の熱膨張係数は１７．５ＰＰＭであり、シリコン基板１１のシリコン（Ｓｉ）の熱膨張係数は４ＰＰＭである。この熱膨張係数の差により、アニール処理において貫通電極１４に変形が発生する。シリコン基板１１の中央部に形成された貫通電極１４は、チルトが発生していないため、アニール処理中の銅（Ｃｕ）の伸縮は一方向のみであり、アニール処理後に元に戻り、ランド１５のパッドに対する影響はない。しかし、シリコン基板１１の外周部に形成された貫通電極１４は、チルトが発生しているため、アニール処理中の銅（Ｃｕ）の伸縮方向は複雑になり、アニール処理後に元に戻らず、ランド１５のパッドに対して影響し、パッドの剥がれ等が発生する。
また、上述したように貫通電極１４として充填した銅（Ｃｕ）等の金属材料及びシリコン基板１１に残存したガス（水分（Ｈ２Ｏ）や水素（Ｈ２）等）がアニール工程で放出されることを確認した。加熱温度を３００℃、４００℃として上昇させた場合、水分（Ｈ２Ｏ）と水素（Ｈ２）の放出量は増加する。水分（Ｈ２Ｏ）と水素（Ｈ２）の放出量が増加する要因は、めっきレジスト１２４をケミカル処理により除去し、シード層１２３をエッチングにより除去した後に、絶縁膜１３と貫通電極１４の境界部分に発生する僅かな隙間である。貫通電極１４の内部から放出されるガス（水分（Ｈ２Ｏ）や水素（Ｈ２）等）は、この境界部分に発生した隙間に溜り、ランド１５を押し上げたり、吹き飛ばしたりという不具合を発生させることを確認した。
さらに、本実施の形態の貫通電極基板１００では、シリコン基板１１の上面と下面に樹脂層１０１を形成して、貫通電極１４の変形を緩和する緩衝層としての機能を持たせている。また、樹脂層１０１は、上述した貫通電極１４から放出されるガスを外部に放出させるガス放出機能を持たせても良い。しかし、上記貫通電極１４においてチルトが発生すると、貫通電極１４の形成位置と樹脂層１０１に形成する開口１０１ａの位置との間にずれが発生し、図７及び図８に例示する「踏み外し」や「断線」が発生する。「踏み外し」は、樹脂層１０１に形成する開口１０１ａの位置と貫通孔１２の開口位置が一部重なるようにずれることである。「断線」は、樹脂層１０１に形成する開口１０１ａの位置と貫通孔１２の開口位置が一致しないことである。
図７は、樹脂層１０１を形成した貫通電極基板１００の断面図であり、複数の貫通電極１４のうち外周部に形成された貫通電極１４にチルトが発生した状態を示す。図中の領域Ａ及び領域Ｂを底面側から見た図を図８（Ａ）、（Ｂ）に示す。図８（Ａ）に示す領域Ａでは、チルトが発生した貫通電極１４の底面に対して、樹脂層１０１の開口１０１ａに「踏み外し」が発生していることを示す。図８（Ｂ）に示す領域Ｂでは、チルトが発生した貫通電極１４の底面に対して、樹脂層１０１の開口１０１ａに「断線」が発生していることを示す。なお、「踏み外し」が発生すると、貫通電極１４の底面とランド１５の電極パッドとの間の接触が一部外れるため、導通不良になる可能性がある。また、「断線」が発生すると、貫通電極１４の底面とランド１５の電極パッドが非接触になり、導通不良になる。
図８（Ａ）、（Ｂ）に示した「踏み外し」や「断線」が発生したと判定されると、貫通電極１４とランド１５の電極パッドとの間に導通不良が発生する可能性があるため、不良とみなされる。このため、例えば、図９に示すようなウエハ３００内にチップ状の貫通電極基板１００を２４チップ形成すると、ウエハ３００の中央部に形成された４チップは、貫通電極１４にチルトが発生しておらず、貫通電極１４の形成位置に対して樹脂層１０１の開口１０１ａに「踏み外し」や「断線」は発生していない。このため、これら４チップは良品とみなされる。また、図９に示すように、ウエハ３００の中央部に形成された４チップより外周部に形成された２０チップには、貫通電極１４にチルトが発生しているため、貫通電極１４の形成位置に対して樹脂層１０１の開口１０１ａに「踏み外し」が発生している。このため、これら２０チップは不良品とみなされる。
したがって、図９に示したウエハ３００面内に形成された複数のチップ状の貫通電極基板１００では、中央部に形成された４チップのみが良品として切り出され、他の２０チップは不良品となって歩留まりが低くなっていた。なお、図９に示したウエハ３００のサイズは、例えば、６インチであり、チップの形成領域はウエハ３００の外周から１５ｍｍ程度内側に入った領域である。また、この場合、各チップサイズは、１８ｍｍ×１８ｍｍであるものとする。また、図８及び図９に示した貫通電極１４がチルトする現象は、ウエハ３００のサイズが８インチ等に大きくなっても同様に発生することを確認した。
＜チルトに伴う樹脂層の開口位置の補正＞
上記貫通孔１２のチルトに伴って、樹脂層１０１の開口１０１ａの形成位置がずれることに対応するため、貫通孔１２のチルトを考慮して樹脂層１０１の開口１０１ａを形成する位置を補正する処理について、図１０及び図１１を参照して説明する。
図１０は、チルトした貫通孔１２に形成された貫通電極１４に対して樹脂層１０１に形成する開口１０１ａの位置を補正した貫通電極基板１００の断面を示す図である。図１１（Ａ）は、樹脂層１０１に形成する開口の位置を補正しない従来のマスクＡを示す図であり、図１１（Ｂ）は、樹脂層１０１に形成する開口１０１ａの位置を補正した本案のマスクＢを示す図である。
図１０において、貫通電極基板１００の中心部の座標を（０，０）とし、この基板中心部から樹脂層１０１の開口１０１ａの中心部までの距離として、設計上の距離を設計値ｄとし、実際の形成位置までの距離を距離ｒとしている。本実施の形態では、各開口位置の設計値ｄと距離ｒとの関係を予め求めておく。例えば、上述の製造方法により貫通電極基板１００を製造し、基板中心部から各開口位置の中心部までの距離ｒを実測する。この実測距離ｒと設計値ｄとの差分に基づいて、樹脂層１０１に形成する各開口位置の補正量を決定する補正関数ａ＝ｒ／ｄを求めておく。
図１１において、（Ａ）に示す従来のマスクＡでは、樹脂層１０１に形成する各開口１０１ａの位置（座標（ｘ，ｙ）で示す）は補正されていない。このため、このマスクＡを用いて樹脂層１０１に開口１０１ａを形成した場合は、図８及び図９に示したような開口１０１ａの「踏み外し」や「断線」が発生する可能性がある。これに対して図１１（Ｂ）に示す本案のマスクＢは、上記補正関数ａに基づいて樹脂層１０１に形成する各開口１０１ａの位置（補正座標（Ｘ，Ｙ）で示す）は補正される。この場合、補正座標（Ｘ，Ｙ）は、元の座標（ｘ，ｙ）に補正関数ａを乗算して、Ｘ＝ａｘ，Ｙ＝ａｙとして補正される。このマスクＢを用いて樹脂層１０１に開口１０１ａを形成した結果を図１２及び図１３に例示する。なお、補正関数は、例示した一次関数に限定するものではない。例えば、チルトした貫通孔１２の拡がり寸法の分布を測定し、その分布を二次曲線として表し、この二次曲線から二次関数を求め、この二次関数を用いて開口１０１ａの形成位置を補正してもよい。例えば、各開口位置の補正量を決定する補正関数ａ＝ｒ／ｄ２を求め、この補正関数を用いて各開口１０１ａの位置を示す座標（ｘ，ｙ）に乗算して、Ｘ＝ａｘ２，Ｙ＝ａｙ２として座標（ｘ，ｙ）を補正してもよい。このように、補正関数を用いて開口１０１ａの形成位置を補正することにより、チルトした貫通孔１２の中心位置に対して、補正した開口１０１ａの中心位置は離れることになる。
図１２は、上記製造方法において、図１１（Ｂ）に示したマスクＢを用いて製造した貫通電極基板１００の断面を示す図である。この貫通電極基板１００の中央部に示す領域Ａと外周部に示す領域Ｂの各ＳＥＭ写真を図１３に示す。図１３（Ａ）は領域ＡのＳＥＭ写真である。貫通電極基板１００の中央部に形成された貫通電極１４ではチルトが発生していないため、樹脂層１０１に形成した開口１０１ａに「踏み外し」や「断線」は発生しておらず、パッド剥がれも発生していない。図１３（Ｂ）は領域ＢのＳＥＭ写真である。貫通電極基板１００の外周部に形成された貫通電極１４ではチルトが発生しているが、樹脂層１０１に形成された開口１０１ａの位置はマスクＢによりチルトに応じた位置に補正されている。このため、樹脂層１０１に形成した開口１０１ａに「踏み外し」や「断線」は発生しておらず、パッド剥がれも発生していない。
＜樹脂層によるガス放出効果＞
本第１の実施の形態に係る貫通電極基板１００は、シリコン基板１１の面上に露出する絶縁膜１３と貫通電極１４の一部との境界部分を覆うように樹脂層１０１を形成した。また、樹脂層１０１は、貫通電極１４の内部から放出されるガス（水分（Ｈ２Ｏ）や水素（Ｈ２）等）の分子より分子構造が大きいため、そのガスを外部に放出させることが可能である。すなわち、図１４に示すように、アニール工程において、貫通電極１４の内部から放出されるガス（水分（Ｈ２Ｏ）や水素（Ｈ２）等）は、樹脂層１０１を通って外部に放出される。なお、樹脂層１０１がシリコン基板１１の面上に露出する貫通電極１４と接触する面積は、貫通電極１４の露出面積全体に対して、例えば、２０〜８０％程度であれば良い。また、樹脂層１０１の厚みは、１〜２０μｍ程度であれば良く、好ましくは、３〜８μｍ程度であれば良い。これら樹脂層１０１の接触面積と厚みの各値は、特に限定するものではなく、上述のガス放出効果を発揮する程度の値であれば良い。
その結果、上述のパッドの剥がれ等の現象の発生を防止することが可能になる。この結果により、上述のように貫通電極基板１００に樹脂層１０１を追加した場合、貫通電極１４の内部から放出されるガスを外部に放出させる効果に加えて、貫通電極１４として充填された銅（Ｃｕ）等の伸縮を抑えて、ランド１５を押し上げたり、吹き飛ばしたりという不具合の発生を防止する効果（緩衝効果）を有することも判明した。
以上のように、第１の実施の形態に示した貫通電極基板１００では、シリコン基板１１に形成された貫通孔１２内に金属材料（銅（Ｃｕ）等）を充填して形成された貫通電極１４内から放出されるガスを、新たに設けた樹脂層１０１により外部に放出させることが可能になった。また、この樹脂層１０１は、充填された銅（Ｃｕ）等の伸縮を抑える効果（緩衝効果）を有することも判明した。その結果、パッドの剥がれ現象等の発生を防止することが可能になった。
また、第１の実施の形態に示した貫通電極基板１００では、貫通孔１２の形成時にシリコン基板１１の中央部から外周部に向かって貫通孔１２が徐々に傾くチルトの発生に対して、樹脂層１０１に形成する開口１０１ａの位置を補正するようにした。このため、貫通電極１４と導通する電極パッドの「踏み外し」や「断線」が発生することを防止することが可能になった。その結果、ウエハに複数のチップ状の貫通電極基板１００を形成する際に、電極パッドの「踏み外し」や「断線」による不良チップの発生を低減でき、歩留まりの向上が可能になる。樹脂層１０１に形成する開口１０１ａの位置を補正した複数のチップ状の貫通電極基板１００をウエハに形成した例を図１５に示す。図１５は、図９に示したように、６インチサイズのウエハ３００に２４チップ分の貫通電極基板１００を形成した場合を示す。この場合、上記開口位置を補正する処理を行った結果、ウエハ３００の外周部の各チップは、いずれも貫通電極１４のチルトに対して樹脂層１０１の開口１０１ａの「踏み外し」や「断線」は発生していない。したがって、２４チップ分の貫通電極基板１００は、全て良品にすることが可能になった。
（第２の実施の形態）
以下、図面を参照して、本発明の第２の実施の形態を詳細に説明する。
＜貫通電極基板の構成＞
第２の実施の形態に係る貫通電極基板２００の構成について、図１６及び図１７を参照して説明する。図１６は、貫通電極基板２００を上面から見た平面図である。図１７は、図１０のＢ−Ｂ線から見た断面図である。図１６及び図１７において、図１及び図２に示した貫通電極基板１００と同一の構成部分には同一符号を付している。図１６及び図１７に示す貫通電極基板２００には、シリコン基板１１の上面と下面、及び貫通孔１２の内壁に樹脂層２０１が形成されている。樹脂層２０１は、シリコン酸化膜やシリコン窒化膜等の無機絶縁膜を用いても良い。また、樹脂層２０１は、ポリイミド等の樹脂材料を用いてガス放出機能を有する絶縁膜とすることが好ましい。この場合、樹脂層２０１は、上述した貫通電極１４内から放出されるガスを外部に放出させるために設けられる。すなわち、第２の実施の形態では、樹脂層２０１を絶縁膜及び気体放出部として設けても良い。さらに、樹脂層２０１は、アニール工程において貫通電極１４として充填した銅（Ｃｕ）等の金属材料の伸縮に伴ってランド１５にパッドの剥がれ（浮き）等を引き起こすことに対して、緩衝効果を発揮して金属材料の伸縮を緩和する緩衝層としても設けている。
＜貫通電極基板の製造方法＞
次に、貫通電極基板２００を製造する工程について、図１８及び図１９を参照して説明する。図１８（Ａ）〜（Ｅ）は、シリコン基板１１に貫通電極を形成する工程を順に示す図である。なお、図１８（Ａ）〜（Ｅ）では、説明を簡略化するため、シリコン基板１１に形成される一つの貫通電極１４のみを示している。実際のシリコン基板１１には、仕様等に応じて所望の孔径（例えば、１０μｍ〜１００μｍ）の複数の貫通電極が所望の間隔で複数形成される。
（１）貫通孔の形成
まず、図１８（Ａ）において、シリコン基板１１をエッチングして、シリコン基板１１の一方の面に、ＲＩＥ、ＤｅｅｐＲＩＥ、光エッチング、ウェットエッチング等の方法を用いて貫通しない孔（図示せず）を形成する。次いで、シリコン基板１１の他方の面、すなわち、孔を形成した面とは反対の面から研削等の方法でシリコン基板１１を後退（薄化）させて孔を貫通させて貫通孔１２を形成する。
（２）樹脂層の形成
次に、図１８（Ｂ）において、シリコン基板１１の上面と下面、及び貫通孔１２の内壁に絶縁層（第１の絶縁層、第２の絶縁層、第３の絶縁層）として樹脂層２０１を形成する。この樹脂層２０１は、スプレーコート法等を用いて形成される。樹脂層２０１は、上記第１の実施の形態で示した材料を用いることができる。
また、ＤｅｅｐＲＩＥにより上記貫通孔１２を形成する場合は、貫通孔１２の内壁にスキャロップ（波状に荒れた形状）が生じることが知られている。本第２の実施の形態では、貫通孔１２の内壁に樹脂層２０１を形成することにより、スキャロップを隙間無く覆い、貫通孔１２の内壁を平坦化することができる。
（３）シード層の形成
次に、図１８（Ｃ）において、樹脂層２０１を形成したシリコン基板１１に対して、スパッタ法等を用いて下面側にシード層１２１を形成する。なお、シード層１２１は、材料としてチタン（Ｔｉ）等を用いて一層に形成してもよいし、チタン（Ｔｉ）と銅（Ｃｕ）を用いて２層に形成してもよい。シード層１２１を２層に形成する場合は、銅（Ｃｕ）の層を後述する貫通電極１４と接触する層として形成することが好ましい。
（４）導通部の形成
次に、図１８（Ｄ）において、電解メッキによってシリコン基板１１のシード層１２１を給電層として貫通孔１２内部に導電材（銅（Ｃｕ）又は銅合金等）を充填して、導通部１２２を形成する。この場合、図２７（Ｄ）に示すように、導通部１２２は、シード層１２１を形成した面にも形成される。銅（Ｃｕ）又は銅合金の充填には、スパッタ法、無電解メッキ法、溶融金属吸引法、印刷法、ＣＶＤ法等も使用することができる。
（５）貫通電極の形成
次に、図１８（Ｅ）において、シリコン基板１１のシード層１２１及び導通部１２２が形成された面をＣＭＰ法等を用いてエッチングして、導通部１２２とシード層１２１を除去して、貫通電極１４の形成は完了する。
（６）めっきレジストの形成
次に、図１９（Ａ）において、樹脂層２０１が形成された面に対して、スパッタ法を用いてシード層２０２を形成する。次に、図１９（Ｂ）において、シード層２０２上にフォトリソグラフィーを用いてめっきレジスト２０３を形成する。なお、シード層２０２は、シード材料としてチタンＴｉ等を用いて一層に形成してもよいし、チタン（Ｔｉ）と銅（Ｃｕ）を用いて２層に形成してもよい。
（７）ランドの形成
次に、図１９（Ｃ）において、電解メッキによってシード層２０２を給電層として配線や電極パッドになるランド１５を形成する。ランド１５は、材料として銅（Ｃｕ）、金（Ａｕ）、多層めっき（Ｃｕ／Ｎｉ／Ａｕ）又は銅合金等を用いて形成してもよい。次いで、シリコン基板１１のランド１５が形成された面は、めっきレジスト２０３をケミカル処理で除去し、シード層２０２はケミカルエッチングで除去して、貫通電極基板２００の形成は完了する。
図１８及び図１９では、シリコン基板１１の上下面に樹脂層２０１とランド１５を形成した場合を示したが、上述の工程によりシリコン基板１１の上面側又は下面側のみに同様に樹脂層２０１とランド１５を形成するようにしてもよい。
＜樹脂層によるガス放出効果＞
本第２の実施の形態に係る貫通電極基板２００は、シリコン基板１１の上面と下面、及び貫通孔１２の内壁に樹脂層２０１を形成した。また、樹脂層２０１は、貫通電極１４の内部から放出されるガス（水分（Ｈ２Ｏ）や水素（Ｈ２）等）の分子より分子構造が大きいため、そのガスを外部に放出させることが可能である。すなわち、図２０に示すたように、アニール工程において、貫通電極１４の内部から放出されるガス（水分（Ｈ２Ｏ）や水素（Ｈ２）等）は、樹脂層２０１を通って外部に放出される。その結果、上述のような電極パッドの剥がれ現象等の発生を防止することが可能になった。
この結果により、上述のように貫通電極基板２００において、シリコン基板１１の上面と下面、及び貫通孔１２の内壁に樹脂層２０１を形成した場合、貫通電極１４の内部から放出されるガスを外部に放出させる効果に加えて、貫通電極１４として充填された銅（Ｃｕ）等が縦方向（シリコン基板１１の上面及び下面に対して垂直方向）に伸縮することを抑えて、ランド１５を押し上げたり、吹き飛ばしたりという不具合の発生を防止する効果（緩衝効果）を有することも判明した。また、樹脂層２０１は、貫通孔１２の内壁にも形成したため、貫通電極１４として充填された銅（Ｃｕ）等の横方向（シリコン基板１１の上面及び下面に並行する方向）に拡がることを抑えて、貫通電極１４の内部にクラックが発生することを防止する効果を有することも判明した。
＜チルトに伴うランド位置の補正＞
本第２の実施の形態に係る貫通電極基板２００では、第１の実施の形態において述べたような貫通電極１４のチルトは同様に発生する。このため、第１の実施の形態において述べたように、貫通電極基板２００においても同様に下面側ランド位置を上記補正関数ａに基づいて補正する。あるいは、「踏み外し」や「断線」が起きないレベルまでのサイズにランドサイズを広げる。また、例えば、貫通電極２００の上面と下面に絶縁層を形成し、各絶縁層上に電極パッドを形成して多層構造としてもよい。この場合、チルトに関わる電極パッド群は、他の回路基板や電子部品と直接接続されず、接続不良を引き起こす直接的な原因にならない。このため、貫通電極１４と導通する電極パッドの「踏み外し」や「断線」が発生することを防止することが可能になる。その結果、ウエハに複数のチップ状の貫通電極基板２００を形成する際に、電極パッドの「踏み外し」や「断線」による不良チップの発生を低減でき、歩留まりの向上が可能になる。
以上のように、第２の実施の形態に示した貫通電極基板２００では、シリコン基板１１に形成された貫通孔１２内に金属材料（銅（Ｃｕ）等）を充填して形成された貫通電極１４内から放出されるガスを、樹脂層２０１により外部に放出させることが可能になった。また、この樹脂層２０１は、充填された銅（Ｃｕ）等の縦方向の伸縮と横方向の拡がりを抑える効果（緩衝効果）を有することも判明した。その結果、電極パッドの剥がれ現象等の発生を防止することが可能になり、ウエハに複数のチップ状の貫通電極基板２００を製造する際の歩留まりを向上でき、その信頼性を向上させることが可能になった。
さらに、第２の実施の形態に示した貫通電極基板２００では、シリコン基板１１の上面と下面、及び貫通孔１２の内壁に絶縁層として樹脂層２０１を形成した。このため、ＤｅｅｐＲＩＥ法を用いて貫通孔１２を形成する際に、貫通孔１２の内壁に生じるスキャロップの隙間を埋めて貫通孔１２の内壁を平坦化することが可能になり、メッキ法等を用いて貫通孔１２内部への導電材（銅（Ｃｕ）又は銅合金等）の充填が良好に行えるようになった。
なお、上記第１、第２の実施の形態に示した貫通電極基板１００，２００では、シリコン基板１１に対して貫通電極１４、樹脂層１０１，２０１、ランド１５等を形成した単層構造のものを示した。この単層構造の貫通電極基板１００，２００において、貫通電極１４と導通する電極パッドの「踏み外し」や「断線」は、貫通電極基板１００，２００をインターポーザとして用いる場合、電極パッドが他の回路基板や電子部品と直接接続されるため、接続不良を引き起こす直接的な原因になり、許容されるものではない。
（第３の実施の形態）
本第３の実施の形態では、上記第１〜第２の実施の形態に示した貫通電極基板１００，２００をインターポーザとして用いた電子回路基板の例を説明する。
図２１は、上記第１、第２の実施の形態に示した貫通電極基板１００，２００をインターポーザ５０３ｂとして用いた電子回路基板５００の構成を示す図である。図２１において、電子回路基板５００は、プリント回路基板５０１と、下層基板５０３ａとインターポーザ５０３ｂと上層基板５０３ｃからなるチップ基板５０３と、を備える。プリント回路基板５０１の上面には複数の半田ボール５０２が形成され、複数の半田ボール５０２によりプリント回路基板５０１とチップ基板５０３が電気的に接続される。チップ基板５０３の上面には複数の半田ボール５０４が形成され、複数の半田ボール５０４によりチップ基板５０３とＩＣチップ５０５が電気的に接続される。
下層基板５０３ａには、半田ボール５０２とインターポーザ５０３ｂの貫通電極５０３ｆとを電気的に接続するように下層配線５０３ｄが形成されている。下層配線５０３ｄは、半田ボール５０２の形成位置とインターポーザ５０３ｂの貫通電極５０３ｆの形成位置に合わせて形成されている。上層基板５０３ｃには、インターポーザ５０３ｂの貫通電極と半田ボール５０４とを電気的に接続するように上層配線５０３ｅが形成されている。上層配線５０３ｅは、インターポーザ５０３ｂの貫通電極５０３ｆの形成位置と半田ボール５０４の形成位置に合わせて形成されている。
インターポーザ５０３ｂは、複数の貫通電極５０３ｆを介して下層基板５０３ａに形成された下層配線５０３ｄと、上層基板５０３ｃに形成された上層配線５０３ｅとを電気的に接続する。図２１に示すようにチップ基板５０３内にインターポーザ５０３ｂを適用することにより、プリント回路基板５０１の配線パターン（図示せず）を変更することなく、チップ基板５０３により高密度にＩＣチップ５０５を実装することが可能になる。
以上のように、貫通電極基板１００，２００をインターポーザ５０３ｂとして用いて電子回路基板５００を構成することにより、プリント回路基板５０１上により高密度にＩＣチップ５０５を実装することが可能になる。したがって、このような電子回路基板５００を電子機器に適用することにより、電子機器の小型化に寄与することができる。
なお、第３の実施の形態では、貫通電極基板１００，２００を電子回路基板５００のインターポーザ５０３ｂとして用いる例を示したが、これに限定するものではなく、例えば、携帯電話機、コンピュータ、ＩＣテスタ用のプローブカード等、高密度実装が望まれる様々な電子機器に適用することが可能である。
（第４の実施の形態）
本第４の実施の形態では、上記貫通孔１２のチルトに伴って樹脂層１０１に形成する開口１０１ａの位置を補正する処理について、図２３、図２４、図２５及び図２６を参照して説明する。上記第１の実施の形態では、貫通電極基板の中心部から距離が離れるに従って貫通孔１２のチルトが大きくなる場合に、補正関数（一次関数、又は二次関数）を用いて開口の形成位置を補正する場合を示した。本第４の実施の形態では、貫通電極基板内の位置に関わらず貫通孔１２のチルトがランダムに発生する場合に開口の形成位置を補正する場合ついて説明する。
まず、貫通孔１２のチルトがランダムに発生する場合について図２３及び図２４を参照して説明する。図２３は、樹脂層１０１を形成した貫通電極基板６００の断面図であり、複数の貫通電極１４のうち外周部に形成された貫通孔１２に形状の変形とチルトが発生した状態を示す。図中の領域Ａ及び領域Ｂを底面側から見た図を図２４に示す。図２４に示す領域Ａでは、貫通孔１２に形状の変形とチルトが発生した貫通電極１４の底面に対して、樹脂層１０１の開口１０１ａの形状が楕円形に変形して「踏み外し」が発生していることを示す。図２４に示す領域Ｂでは、貫通孔１２に形状の変形とチルトが発生した貫通電極１４の底面に対して、樹脂層１０１の開口１０１ａの形状が不定形に変形して「踏み外し」が発生していることを示す。このように、貫通電極基板６００では、貫通孔１２の変形に伴って貫通電極１４にランダムなチルトが発生した場合に、樹脂層１０１の開口１０１ａの形状が様々に変形して「踏み外し」が発生すると、貫通電極１４の底面とランド１５の電極パッドとの間の接触が一部外れるため、導通不良になる可能性がある。
＜チルトに伴う樹脂層の開口位置の補正＞
上記図２３及び図２４に示したような貫通孔１２のランダムなチルトに伴って、樹脂層１０１の開口１０１ａの形成位置がずれることに対応するため、各貫通孔１２のチルト量を測定して樹脂層１０１の開口１０１ａを形成する位置を補正する処理について、図２５及び図２６を参照して説明する。
図２５は、チルトした貫通孔１２に形成された貫通電極１４に対して樹脂層１０１に形成する開口１０１ａの位置を補正した貫通電極基板１００の断面を示す図である。図２６（Ａ）は、樹脂層１０１に形成する開口の位置を補正しない従来のマスクＡを示す図であり、図２６（Ｂ）は、樹脂層１０１に形成する開口１０１ａの位置を補正した本案のマスクＢを示す図である。
図２５において、貫通電極基板１００の中心部の座標を（０，０）とし、この基板中心部から樹脂層１０１の開口１０１ａの中心部までの距離として、設計上の距離を設計値ｄとし、実際の形成位置までの距離を距離ｒとしている。図２５及び図２６では、各開口位置の設計値ｄに対応する座標を（ｘｄ，ｙｄ）とし、補正後の各開口位置に対応する座標を（Ｘｒ，Ｘｒ）として示している。この場合、設計値ｄと距離ｒとの差分に基づいて、設計値ｄに対応する座標（ｘｄ，ｙｄ）を補正して、樹脂層１０１に形成する各開口位置を補正する座標（Ｘｒ，Ｘｒ）を求めている。
以上のように、設計値ｄと距離ｒとの差分に基づいて、樹脂層１０１に形成する各開口位置を補正する座標（Ｘｒ，Ｘｒ）を求め、この座標（Ｘｒ，Ｘｒ）を用いて樹脂層１０１に開口１１ａを形成することにより、図２６（Ｂ）に示す補正後のマスクＢが得られる。したがって、貫通孔１２がランダムにチルトする場合であっても、各開口位置の設計値ｄと実際の形成位置までの距離ｒとの差分に基づいて、樹脂層１０１に形成する各開口位置を補正する座標（Ｘｒ，Ｘｒ）を求めことにより、樹脂層１０１に形成する各開口１０１ａの形成位置を適宜補正することが可能になる。その結果、ウエハに複数のチップ状の貫通電極基板２００を形成する際に、電極パッドの「踏み外し」や「断線」による不良チップの発生を低減でき、歩留まりの向上が可能になる。
（第５の実施の形態）
本第５の実施の形態では、上記開口の形成位置を補正する補正関数について説明する。上記第１の実施の形態では、一次関数と二次関数の例について説明したが、本第５の実施の形態では、各種補正関数の例を図２７及び図２８を参照して説明する。
図２７（Ａ）は補正関数として一次関数を例示するグラフである。図２７（Ａ）において縦軸は補正量を示し、横軸は開口の形成位置として貫通電極基板の中心から外周までの範囲を示す。この場合、開口の形成位置に対する補正量は、貫通電極基板の中心から外周に向かうにしたがって連続的に増加する。この補正関数を用いて各開口の形成位置を補正する場合、樹脂層に形成する各開口の形成位置は、貫通電極基板の中心から外周に向かうにしたがって徐々に外周方向に広がるように形成される。すなわち、図１０（Ｂ）に示したように補正される。
図２７（Ｂ）は補正関数として段階的に補正量を設定する関数を例示するグラフである。図２７（Ｂ）において縦軸は補正量を示し、横軸は開口の形成位置として貫通電極基板の中心から外周までの範囲を示す。この場合、開口の形成位置に対する補正量は、貫通電極基板の中心から外周までの範囲において、図中に示す領域Ａ、領域Ｂ、領域Ｃ、及び領域Ｄ毎に段階的に増加する。この補正関数を用いて各開口の形成位置を補正する場合、樹脂層に形成する各開口の形成位置は、貫通電極基板の中心から外周までの範囲において、領域Ａ、領域Ｂ、領域Ｃ、及び領域Ｄ毎に段階的に外周方向に広がるように形成される。
図２７（Ｃ）は補正関数として局所的に補正量を設定する関数を例示するグラフである。図２７（Ｃ）において縦軸は補正量を示し、横軸は開口の形成位置として貫通電極基板の中心から外周までの範囲を示す。この場合、開口の形成位置に対する補正量は、貫通電極基板の中心から外周までの範囲において、図中に示す領域Ｂにおいて局所的に増加する。この補正関数を用いて各開口の形成位置を補正する場合、樹脂層に形成する各開口の形成位置は、貫通電極基板の中心から外周までの範囲において、領域Ｂにおいて局所的に外周方向に広がるように形成される。
以上のように、上記開口の形成位置を補正する補正関数として、図２７（Ａ）、（Ｂ）及び（Ｃ）に示した補正関数を適用してもよい。したがって、これらの補正関数を予め用意しておくことにより、貫通電極基板を製造する際に、貫通孔に発生するチルトの状態を把握して、開口の形成位置を補正する補正関数を適宜選択することが可能になる。
図２８（Ａ）及び（Ｂ）は開口が形成される貫通電極基板の領域毎に補正関数を変更する場合を例示するグラフである。図２８（Ａ）において縦軸は補正量を示し、横軸は開口の形成位置として貫通電極基板の中心から外周までの範囲を示す。この場合、開口の形成位置に対する補正量は、貫通電極基板の中心から外周までの範囲において、図中に示す領域Ａは「補正無し」とし、領域Ｂは「一定値補正」とし、領域Ｃは「リニア補正」とし、領域Ｄは「二次曲線補正」とし、領域Ｅは「ランダム補正」としている。リニア補正では、開口の形成位置は上記一次関数に基づく補正量で補正される。一定値補正では、開口の形成位置は一定の補正量で補正される。二次曲線補正では、開口の形成位置は上記二次関数に基づく補正量で補正される。ランダム補正では、上記図２６に示した各開口位置の設計値ｄと実際の形成位置までの距離ｒとの差分に基づいて、樹脂層に形成する各開口位置を補正する座標（Ｘｒ，Ｘｒ）を求めことにより補正される。
図２８（Ｂ）において縦軸は補正量を示し、横軸は開口の形成位置として貫通電極基板の中心から外周までの範囲を示す。この場合、開口の形成位置に対する補正量は、貫通電極基板の中心から外周までの範囲において、その中心が図中に示す領域Ｂ´と領域Ｃ´の間にあり、領域Ａは「補正無し」とし、領域Ｂ及び領域Ｂ´は「一定値補正」とし、領域Ｃ及び領域Ｃ´は「リニア補正」とし、領域Ｄ及び領域Ｄ´は「二次曲線補正」とし、領域Ｅ及び領域Ｅ´は「ランダム補正」としている。なお、「一定値補正」は、シリコン基板の面内に形成される貫通電極基板の形成位置に関わらず一定の補正量で各開口位置を補正することである。
以上のように、上記開口の形成位置を補正する補正関数は、図２８（Ａ）及び（Ｂ）に示したように、その領域毎に変更することにより、樹脂層に形成する各開口の形成位置を領域毎に適宜補正することが可能になる。その結果、ウエハに複数のチップ状の貫通電極基板２００を形成する際に、電極パッドの「踏み外し」や「断線」による不良チップの発生を低減でき、歩留まりの向上が可能になる。例えば、貫通電極基板を製造する際に用いられるドライエッチングでは、シリコン基板の面内においてイオンシースの分布が異なる場合があり、シリコン基板内に形成される貫通電極基板の形成位置毎に貫通孔のチルト量が変化する虞がある。このような場合、例えば、シリコン基板の面内において、チルト量が小さい領域に対して上記「一定値補正」又は「リニア補正」を適用し、チルト量が大きい領域に対して上記「二次曲線補正」又は「ランダム補正」を適用することにより、シリコン基板の面内において樹脂層に形成する各開口の形成位置を適宜補正することが可能になる。
なお、上記第５の実施の形態では、一つの貫通電極基板内の領域毎に補正関数を変更する例を示したが、これに限るものではない。例えば、ウエハ内で面付けされる複数の貫通電極基板の形成領域毎に、貫通電極基板内の貫通孔に発生するチルトの傾向を把握し、その貫通電極基板の形成領域毎に上記「補正無し」、「一定値補正」、「リニア補正」、「二次曲線補正」、「ランダム補正」を適宜適用するようにしてもよい。この場合、例えば、図２９に示すウエハ７００において、図９に示したウエハ３００面内に形成された複数のチップ状の貫通電極基板１００よりも多くのチップ状の貫通電極基板６００を形成して、中央部に形成された１６チップを良品として切り出すことが可能になる。その結果、貫通電極基板の歩留まりが向上し、製造コストを低減することが可能になる。
（第６の実施の形態）
本第６の実施の形態では、上記第１、第２及び第４の実施の形態に示した貫通電極基板１００、２００、６００をインターポーザとして用いたセンサデバイスを搭載する電子回路基板の例を説明する。
図３０は、センサデバイスを搭載したドーターボードの構成例を示す斜視図である。図３０において、ドーターボード７００は、センサ用ボード７０１上に、上記第１、第２及び第４の実施の形態に示した貫通電極基板１００、２００、６００をインターポーザとして用いて構成したセンサデバイス７０２が搭載されている。なお、センサデバイス７０２は、例えば、上記第３の実施の形態において図２１に示したように、下層基板５０３ａとインターポーザ５０３ｂと上層基板５０３ｃからなるチップ基板５０３を備えてもよい。
図３１は、図３０に示したドーターボード７００を搭載したコントロールボード８００の構成例を示す斜視図である。図３１において、コントロールボード８００は、マザーボード８０１上に、ＩＣチップ８０２とドーターボード７００が搭載されている。
以上のように、貫通電極基板１００、２００、６００をインターポーザとして用いて構成したセンサデバイス７０２を構成し、このセンサデバイス７０２を搭載したドーターボード７００を構成することにより、マザーボード８０１上により高密度にＩＣチップ８０２を実装することが可能になる。したがって、このようなコントロールボード８００を電子機器に適用することにより、電子機器の小型化に寄与することができる。
ここで、コントロールボード８００を搭載した電子機器として携帯型情報端末９００を図３２に示す。図３２は、携帯型情報端末９００の構成例を示す斜視図である。図３２において、携帯型情報端末９００は、ディスプレイ部９０１と、キーボード部９０２と、から構成される。コントロールボード８００は、キーボード部９０２の内部に実装されている。携帯型情報端末９００は、その内部に各種プログラムを記憶し、各種プログラムにより通信処理や情報処理等を実行する機能を有する。この携帯型情報端末９００では、コントロールボード８００上のセンサデバイス７０２により検出される力学量（例えば、加速度）をアプリケーションプログラムで利用することにより、例えば、落下時の加速度を検出して電源をオフさせる等の機能を付加することが可能になる。
上記のようにコントロールボード８００を携帯型端末機に実装することにより、新たな機能を実現することができ、携帯型情報端末機の利便性や信頼性を向上させることが可能になる。
１１…シリコン基板、１２…貫通孔、１３…絶縁膜、１４…貫通電極、１５…ランド、１００，２００，６００…貫通電極基板、１０１，２０１…樹脂層、１０１ａ…開口。

Claims (16)

  1. 複数の貫通孔を有する基材と、
    前記複数の貫通孔内に各々充填された複数の貫通電極と、
    前記基材の一方の面上に配置され、絶縁性樹脂である第１の絶縁層と、を備え、
    前記第１の絶縁層は、前記複数の貫通電極を各々露出する複数の第１の開口部を有し、
    前記複数の貫通孔の一部は、前記基材の一方の面から他方の面にかけて傾斜しており、傾斜した前記貫通孔の前記第１の絶縁層側における開口の位置に合わせて、前記貫通電極の一部を露出させる前記複数の第１の開口部が各々配置され、前記第１の絶縁層が当該開口の端部を覆っていることを特徴とする貫通電極基板。
  2. 前記複数の第１の開口部において、少なくとも一部の前記第１の開口部の中心位置は、傾斜した前記貫通孔の中心位置から離れていることを特徴とする請求項１記載の貫通電極基板。
  3. 前記基材の他方の面上に配置され、絶縁性樹脂である第２の絶縁層を備え、
    前記第２の絶縁層は、前記複数の貫通電極を各々露出する複数の第２の開口部を有し、
    傾斜した前記貫通孔の前記第２の絶縁層側における開口の位置に合わせて、前記貫通電極の一部を露出させる前記第２の開口部が配置され、前記第２の絶縁層が当該開口の端部を覆っていることを特徴とする請求項１又は２記載の貫通電極基板。
  4. 少なくとも一つの前記第１の開口部の中心位置と、当該第１の開口部が露出する前記貫通電極を前記基材の前記他方の面の側で露出する前記第２の開口部の中心位置とは離れていることを特徴とする請求項３に記載の貫通電極基板。
  5. 前記複数の貫通孔の各内壁に配置された第３の絶縁層を備えることを特徴とする請求項１乃至４の何れか一項に記載の貫通電極基板。
  6. 前記第３の絶縁層は絶縁性樹脂からなることを特徴とする請求項５に記載の貫通電極基板。
  7. 基材に複数の貫通孔を形成し、前記複数の貫通孔内に導電材料を充填して複数の貫通電極を形成する貫通電極基板の製造方法であって、
    前記基材の一方の面上に第１の絶縁層を形成し、
    前記第１の絶縁層に、前記複数の貫通電極の各々に対応し、前記貫通電極を露出する複数の第１の開口部を形成し、
    前記複数の貫通孔のうちの傾斜した貫通孔の開口位置のずれ量と前記基材の中心位置との関係を用いて前記複数の第１の開口部の位置を補正することを特徴とする貫通電極基板の製造方法。
  8. 前記基材の他方の面上に第２の絶縁層を形成し、
    前記第２の絶縁層に、前記複数の貫通電極を露出する複数の第２の開口部を形成し、
    前記複数の貫通孔のうちの傾斜した貫通孔の開口位置のずれ量と前記基材の中心位置からの各距離との関係を用いて前記複数の第２の開口部の形成位置を補正することを特徴とする請求項７記載の貫通電極基板の製造方法。
  9. 前記複数の貫通孔の各内壁に第３の絶縁層を形成し、前記第３の絶縁層上に導電材料を形成することを特徴とする請求項７又は８記載の貫通電極基板の製造方法。
  10. 前記第１の絶縁層、前記第２の絶縁層、及び前記第３の絶縁層のいずれかは、絶縁性樹脂を用いて形成することを特徴とする請求項７乃至９の何れか一項に記載の貫通電極基板の製造方法。
  11. 前記傾斜した貫通孔の開口位置のずれ量と前記基材の中心位置との関係を表す補正関数を用いて前記複数の第１の開口部の位置を補正することを特徴とする請求項７記載の貫通電極基板の製造方法。
  12. 前記傾斜した貫通孔の開口位置のずれ量と前記基材の中心位置との関係を表す補正関数を用いて前記複数の第２の開口部の位置を補正することを特徴とする請求項８記載の貫通電極基板の製造方法。
  13. 前記基材の前記一方の面又は前記他方の面を前記中心位置から外周に向かって複数の領域に分割し、該複数の領域毎に前記複数の第１の開口部の位置又は前記複数の第２の開口部の位置を補正する前記補正関数を異ならせることを特徴とする請求項１１又は１２に記載の貫通電極の製造方法。
  14. 前記補正関数は、一定値補正、リニア補正、二次曲線補正、又はランダム補正を用いることを特徴とする請求項１１乃至１３の何れか一項に記載の貫通電極の製造方法。
  15. 請求項１乃至６の何れか一項に記載の貫通電極基板と、
    前記貫通電極基板の一方の面上に配置され、前記貫通電極と電気的に接続された第１の基板と、
    前記貫通電極基板の他方の面上に配置され、前記貫通電極と電気的に接続された第２の基板と、
    前記第１の基板の面上に配置され、当該第１の基板と電気的に接続されたプリント回路基板と、
    前記第２の基板の面上に配置され、当該第２の基板と電気的に接続されたＩＣチップと、を備え、
    前記プリント回路基板と前記ＩＣチップは、前記第１の基板、前記貫通電極基板、及び前記第２の基板を介して電気的に接続されたことを特徴とする電子回路基板。
  16. 請求項１５記載の電子回路基板を備えることを特徴とする電子機器。
JP2010175286A 2009-09-09 2010-08-04 貫通電極基板及びその製造方法 Active JP5644242B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010175286A JP5644242B2 (ja) 2009-09-09 2010-08-04 貫通電極基板及びその製造方法
US12/875,644 US8544169B2 (en) 2009-09-09 2010-09-03 Method of manufacturing a through-hole electrode substrate
US13/966,633 US9443788B2 (en) 2009-09-09 2013-08-14 Through-hole electrode substrate
US15/214,532 US10014244B2 (en) 2009-09-09 2016-07-20 Through-hole electrode substrate
US15/994,006 US10600728B2 (en) 2009-09-09 2018-05-31 Through-hole electrode substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009208374 2009-09-09
JP2009208374 2009-09-09
JP2010175286A JP5644242B2 (ja) 2009-09-09 2010-08-04 貫通電極基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011082496A JP2011082496A (ja) 2011-04-21
JP5644242B2 true JP5644242B2 (ja) 2014-12-24

Family

ID=43646812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010175286A Active JP5644242B2 (ja) 2009-09-09 2010-08-04 貫通電極基板及びその製造方法

Country Status (2)

Country Link
US (4) US8544169B2 (ja)
JP (1) JP5644242B2 (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
TWI370532B (en) * 2009-11-12 2012-08-11 Ind Tech Res Inst Chip package structure and method for fabricating the same
EP2539933B1 (de) * 2010-02-22 2016-02-17 Interposers GmbH Verfahren zum herstellen eines halbleitermoduls
US8742477B1 (en) * 2010-12-06 2014-06-03 Xilinx, Inc. Elliptical through silicon vias for active interposers
TWI441305B (zh) * 2010-12-21 2014-06-11 Ind Tech Res Inst 半導體裝置
US8487425B2 (en) * 2011-06-23 2013-07-16 International Business Machines Corporation Optimized annular copper TSV
US8946072B2 (en) * 2012-02-02 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. No-flow underfill for package with interposer frame
US9386701B2 (en) * 2012-11-30 2016-07-05 Samsung Electro-Mechanics Co., Ltd. Electronic component embedded printed circuit board
TWI633640B (zh) 2013-12-16 2018-08-21 新力股份有限公司 Semiconductor element, method of manufacturing semiconductor element, and electronic device
US9287123B2 (en) 2014-04-28 2016-03-15 Varian Semiconductor Equipment Associates, Inc. Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films
US10115701B2 (en) * 2014-06-26 2018-10-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias by backside via reveal with CMP
WO2016051781A1 (ja) 2014-10-03 2016-04-07 日本板硝子株式会社 貫通電極付ガラス基板の製造方法及びガラス基板
TWI557819B (zh) * 2014-12-04 2016-11-11 欣興電子股份有限公司 中介板及其製造方法
US9691634B2 (en) 2015-04-02 2017-06-27 Abexl Inc. Method for creating through-connected vias and conductors on a substrate
US10593562B2 (en) 2015-04-02 2020-03-17 Samtec, Inc. Method for creating through-connected vias and conductors on a substrate
KR102327738B1 (ko) * 2015-06-18 2021-11-17 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
US20190259696A1 (en) * 2016-08-04 2019-08-22 Dai Nippon Printing Co., Ltd. Through electrode substrate and mounting substrate
KR101953962B1 (ko) * 2017-01-09 2019-03-04 서울대학교산학협력단 비아를 포함하는 신축성 기판 형성 방법 및 비아를 가지는 신축성 기판
US10178755B2 (en) * 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10515912B2 (en) * 2017-09-24 2019-12-24 Intel Corporation Integrated circuit packages
FR3076659B1 (fr) * 2018-01-05 2020-07-17 Stmicroelectronics (Grenoble 2) Sas Entretoise isolante de reprise de contacts
TWI706452B (zh) * 2019-04-11 2020-10-01 台灣茂矽電子股份有限公司 閘結構之製造方法及閘結構
CN110033470B (zh) * 2019-04-17 2021-08-24 英特尔产品（成都）有限公司 一种晶圆边缘管芯判定方法及系统
CN112967941B (zh) * 2019-12-12 2022-04-26 长鑫存储技术有限公司 电容孔倾斜检测与反馈的方法、系统及存储介质
JP7327535B2 (ja) * 2020-02-25 2023-08-16 大日本印刷株式会社 貫通電極基板
CN111415587B (zh) * 2020-03-31 2022-04-19 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
US20230140738A1 (en) * 2021-10-30 2023-05-04 Raymond Won Bae Microelectronic test and package interface substrates, devices, and methods of manufacture thereof alignment improvement of interconnect on buildup redistribution layers

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5036431A (en) * 1988-03-03 1991-07-30 Ibiden Co., Ltd. Package for surface mounted components
JPH06260441A (ja) * 1993-03-03 1994-09-16 Nec Corp 半導体装置の製造方法
JPH08203998A (ja) * 1995-01-20 1996-08-09 Sony Corp 多層配線の形成方法
JPH08330469A (ja) * 1995-05-30 1996-12-13 Hitachi Ltd 半導体装置用配線基板およびその製造方法
JP2000252599A (ja) 1999-02-25 2000-09-14 Alps Electric Co Ltd プリント基板
US6459039B1 (en) * 2000-06-19 2002-10-01 International Business Machines Corporation Method and apparatus to manufacture an electronic package with direct wiring pattern
JP2002026520A (ja) 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 多層配線基板及びその製造方法
JP3789803B2 (ja) * 2001-01-30 2006-06-28 日本特殊陶業株式会社 配線基板およびその製造方法
JP3896038B2 (ja) * 2002-05-27 2007-03-22 株式会社東芝 積層型半導体モジュール
US7034854B2 (en) * 2002-11-12 2006-04-25 Nanoink, Inc. Methods and apparatus for ink delivery to nanolithographic probe systems
JP2005243831A (ja) * 2004-02-25 2005-09-08 Ngk Spark Plug Co Ltd セラミック配線基板及びその製造方法、並びにそれを用いた部品実装済み配線基板
JP4373866B2 (ja) * 2004-07-16 2009-11-25 三洋電機株式会社 半導体装置の製造方法
JP2006216712A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
JP4984316B2 (ja) * 2005-08-18 2012-07-25 セイコーエプソン株式会社 半導体装置、電気光学装置及び電子機器
JP4716819B2 (ja) * 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
JP2007096246A (ja) * 2005-08-30 2007-04-12 Kyocera Corp 配線基板およびそれを用いた電子装置
JP4564434B2 (ja) * 2005-09-30 2010-10-20 Ｏｋｉセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
TW200746940A (en) * 2005-10-14 2007-12-16 Ibiden Co Ltd Printed wiring board
US20070299218A1 (en) * 2006-06-22 2007-12-27 Syh-Tau Yeh Solder-resistant flexible thermosetting epoxy resin system
TWI370833B (en) * 2006-12-29 2012-08-21 Ind Tech Res Inst Composition with high transparency, high thermal-resistant, and low coefficient of thermal expansion, and flexible transparent film and optoelectronic device employing the same
US7863189B2 (en) * 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
JP5237607B2 (ja) * 2007-10-25 2013-07-17 新光電気工業株式会社 基板の製造方法
JP5079456B2 (ja) * 2007-11-06 2012-11-21 新光電気工業株式会社 半導体装置及びその製造方法
JP5125470B2 (ja) * 2007-12-13 2013-01-23 富士通株式会社 配線基板及びその製造方法
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP4450071B2 (ja) * 2007-12-28 2010-04-14 Ｔｄｋ株式会社 電子部品
WO2009113198A1 (ja) * 2008-03-14 2009-09-17 イビデン株式会社 インターポーザー及びインターポーザーの製造方法
KR101002680B1 (ko) * 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP5471268B2 (ja) * 2008-12-26 2014-04-16 大日本印刷株式会社 貫通電極基板及びその製造方法
JP5280945B2 (ja) * 2009-06-19 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法

Also Published As

Publication number Publication date
JP2011082496A (ja) 2011-04-21
US20110056740A1 (en) 2011-03-10
US20180277471A1 (en) 2018-09-27
US8544169B2 (en) 2013-10-01
US20160329273A1 (en) 2016-11-10
US10014244B2 (en) 2018-07-03
US9443788B2 (en) 2016-09-13
US10600728B2 (en) 2020-03-24
US20130328214A1 (en) 2013-12-12

Similar Documents

Publication Publication Date Title
JP5644242B2 (ja) 貫通電極基板及びその製造方法
JP5471268B2 (ja) 貫通電極基板及びその製造方法
US9385056B2 (en) Packaging substrate having embedded interposer and fabrication method thereof
JP5532394B2 (ja) 半導体装置及び回路基板並びに電子機器
US9257379B2 (en) Coreless packaging substrate and method of fabricating the same
US10008466B2 (en) Semiconductor device and manufacturing method thereof
JP2010157690A (ja) 電子部品実装用基板及び電子部品実装用基板の製造方法
JP5362569B2 (ja) インターポーザー及びインターポーザーの製造方法
US20170280560A1 (en) Printed circuit board and semiconductor package including the same
TWI699861B (zh) 用於預防焊錫橋接之互連結構及相關系統及方法
JP5017872B2 (ja) 半導体装置及びその製造方法
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
JP6557953B2 (ja) 構造体及びその製造方法
JP2010245509A (ja) 半導体装置
US10129980B2 (en) Circuit board and electronic component device
JP4900508B2 (ja) 貫通電極基板及びその製造方法
KR101932727B1 (ko) 범프 구조물, 이를 갖는 반도체 패키지 및 이의 제조 방법
KR20130126171A (ko) 범프 구조물 및 이의 형성 방법
JP2008047710A (ja) 半導体基板、半導体装置およびこれらの製造方法
TWI336936B (en) Ic substrate and the method for manufacturing the same
JP2014135505A (ja) 半導体装置及び回路基板並びに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141007

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141020

R150 Certificate of patent or registration of utility model

Ref document number: 5644242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150