JP2007096246A - 配線基板およびそれを用いた電子装置 - Google Patents

配線基板およびそれを用いた電子装置 Download PDF

Info

Publication number
JP2007096246A
JP2007096246A JP2005370991A JP2005370991A JP2007096246A JP 2007096246 A JP2007096246 A JP 2007096246A JP 2005370991 A JP2005370991 A JP 2005370991A JP 2005370991 A JP2005370991 A JP 2005370991A JP 2007096246 A JP2007096246 A JP 2007096246A
Authority
JP
Japan
Prior art keywords
electrode pads
wiring board
conductors
electrode
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005370991A
Other languages
English (en)
Inventor
Tadashi Miyawaki
匡史 宮脇
Kazuhito Imuta
一仁 藺牟田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005370991A priority Critical patent/JP2007096246A/ja
Publication of JP2007096246A publication Critical patent/JP2007096246A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】絶縁基体の一方主面に形成された電極パッドから他方主面に形成された電極パッドまで、ノイズの影響を受けたり与えたりすることを抑制可能で、信号の電圧降下の少ない、信号の伝送特性に優れた配線基板を提供する。
【解決手段】絶縁基体2と、絶縁基体2の一方の主面上に配される複数の第1電極パッド3と、複数の第1電極パッド3に対応し、少なくとも隣り合う第1電極パッド3の離間距離より離間距離が大きくなるよう、絶縁基体2の他方の主面上に配される複数の第2電極パッド4と、複数の第1電極パッド3と複数の第2電極パッド4とを電気的に接続するための複数の導体6と、を備え、少なくとも隣り合う第2電極パッド4とそれらに対応する第1電極パッド3間を電気的に接続する導体6は、少なくとも一部において互いに傾斜角が異なっている。
【選択図】 図1

Description

本発明は配線基板に関し、より詳細には半導体集積回路素子を収容するための半導体素子収納用パッケージ等の電子部品収納用パッケージや、半導体集積回路等の電気的な検査をするためのプローブカードや、コンピュータ,ルータ等の中央処理装置等に使用される配線基板に関するものである。
従来、例えば半導体素子や容量素子等の電子部品を搭載するための配線基板は、電気絶縁材料からなる絶縁層を複数積層して形成された絶縁基体と、絶縁基体の両主面に配列形成された複数の電極パッドと、一方主面の電極パッドから絶縁基体の内部を経て、他方主面の電極パッドにかけて形成された貫通導体とを有する構造である。貫通導体は、絶縁層に形成された信号用や接地用等の複数の配線導体と接続されており、このような貫通導体を介して、電極パッドと配線導体とは電気的に接続されている。このような従来の配線基板の断面図を図9に示す。
図9において、11は配線基板、12は絶縁基体、13、14は電極パッド、16は貫通導体、17は配線導体をそれぞれ示しており、絶縁基体12の一方主面に電子部品を載置し、電子部品の各電極を絶縁基体12の一方主面に形成した電極パッド13に接続して、必要に応じて電子部品を蓋体や封止用樹脂等で封止することにより、パワーアンプモジュール等の電子装置が形成される。
この電子装置は、絶縁基体12に形成した他方主面の電極パッド14を外部電気回路にはんだ等を介して接続することにより、外部の電気回路と電気的に接続される。あるいは図9に示すように支持用配線基板Q上に絶縁基体12を積層して用いることもできる。
近年、配線基板11の上面に搭載される電子部品の小型化に応じて、電子部品が接続される電極パッド13、14や貫通導体16を高密度で形成する必要が生じている。
特開2001−237547号公報
しかしながら、従来の配線基板において電子部品の小型化や外部電気回路の多様な配線に対応するため、多数の電極パッドや貫通導体等を高密度で形成する際に発生するノイズの影響をそれらが互いに受け、あるいは、一方主面の電極パッドから他方主面の電極パッドへ信号を伝送する際に信号の電圧降下が大きくなり、信号を正確に伝送することができなくなるという問題があった。
このような問題は、特にパワーアンプモジュールや中央処理装置等の電子装置において伝送される高周波信号の周波数が約800MHz〜2GHz程度に進んできているため、より顕著なものとなってきている。
本発明は、上記従来の技術の問題を解決するために完成されたものであり、その目的は、絶縁基体の一方主面に形成された電極パッドから他方主面に形成された電極パッドまで、ノイズの影響を受けたり与えたりすることを抑制可能で、信号の電圧降下の少ない、信号の伝送特性に優れた配線基板を提供することにある。
本発明の配線基板は、絶縁基体と、該絶縁基体の一方の主面上に配される複数の第1電極パッドと、該複数の第1電極パッドに対応し、少なくとも隣り合う前記第1電極パッドの離間距離より離間距離が大きくなるよう、前記絶縁基体の他方の主面上に配される複数の第2電極パッドと、前記複数の第1電極パッドと前記複数の第2電極パッドとを電気的に接続するための複数の導体と、を備え、前記少なくとも隣り合う前記第2電極パッドとそれらに対応する第1電極パッド間を電気的に接続する導体は、厚み方向の少なくとも一部において互いに非平行であることを特徴とする。
また、本発明の配線基板によれば、前記第2電極パッドは、平面透視において、対応する第1電極パッドよりも、前記複数の第1電極パッドにより構成される第1電極パッド群の中心からの離間距離が大きくなるように配されていることを特徴とする。
また、本発明の配線基板によれば、前記絶縁基体は複数の絶縁層を積層してなり、前記複数の導体のうち少なくとも一つは、少なくとも前記複数の絶縁層の二層以上を直線的に貫通するように形成されていることを特徴とする。
また、本発明の配線基板によれば、前記複数の導体のうち少なくとも一つは、前記複数の絶縁層の全てを直線的に貫通するように形成されていることを特徴とする。
また、本発明の配線基板によれば、前記絶縁基体の厚さ方向に対して交差する方向に延びる部位の前記導体は、平面透視において前記第1電極パッド群の中心からの離間距離が大きい位置に形成される導体ほど、前記厚さ方向に対する傾斜角度が大きいことを特徴とする。
また、本発明の配線基板によれば、前記複数の導体は、前記第1電極パッド群の中央領域に接続された導体より前記第1電極パッド群の外周領域に接続された導体の方が太いことを特徴とする。
また、本発明の配線基板によれば、前記複数の第1電極パッドまたは前記複数の第2電極パッドは、前記複数の導体に接合される部位に凹部が設けられており、前記凹部の最深部が前記凹部の開口部の中心から偏った位置に形成されていることを特徴とする。
また、本発明の配線基板によれば、前記複数の第1電極パッドまたは前記複数の第2電極パッドは、前記複数の導体に接合される部位に凸部が設けられており、前記凸部の中心軸が前記絶縁基体の厚み方向に対して傾斜していることを特徴とする。
また、本発明の配線基板によれば、前記複数の第2電極パッドの面積が、前記複数の第1電極パッドの面積より大きく、前記複数の導体の前記第2電極パッドに接続されている面積が、前記複数の導体の前記第1電極パッドに接続されている面積より大きいことを特徴とする。
また、本発明の配線基板によれば、前記複数の導体は、前記複数の第1の電極パッドから前記複数の第2の電極パッドに向かって、横断面積が漸次大きくなっていることを特徴とする。
また、本発明の配線基板によれば、前記絶縁層はセラミックスを含んで構成されることを特徴とする。
また、本発明の配線基板によれば、前記複数の絶縁層は、ポリイミド樹脂を含んでなる1または複数の第1絶縁層と、シロキサン変性ポリアミドイミド樹脂または前記第1絶縁層に含まれるポリイミド樹脂より融点の低い熱可塑性ポリイミド樹脂を含んでなる1または複数の第2絶縁層と、を有することを特徴とする。
本発明の電子装置は、上記本発明の配線基板と該配線基板の一方の主面上に搭載された電子部品とを具備してなることを特徴とする。
本発明の配線基板は、少なくとも隣り合う第2電極パッドとそれらに対応する第1電極パッド間を電気的に接続する導体が、厚み方向の少なくとも一部において互いに非平行に形成されているため、ノイズの影響や信号の電圧降下を抑制することができ、信号の伝送特性に優れた配線基板とすることが可能となる。つまり、断面視で絶縁基体を斜めに横切る導体を用いることによって、絶縁基体内部に多数の貫通導体や配線導体等を引き回すことなく隣り合う第2電極パッドの離間距離を対応する第1電極パッドの離間距離よりも大きくし、さらに、第1電極パッドから第2電極パッドまで短い距離で電気的に接続できるため、電子部品の小型化等に対応するとともに配線基板に生じる信号の電圧降下やノイズそのものを抑制することができる。
本発明の配線基板は、第2電極パッドが、平面透視において、対応する第1電極パッドよりも、複数の第1電極パッドにより構成される第1電極パッド群の中心からの離間距離が大きくなるように配されていることにより、第1電極パッドを高密度に形成し、電子部品の小型化等に対応することが可能な配線基板とすることができる。つまり、高密度に配置された第1電極パッド群を互いに間隔の広い第2電極パッド群に導体で引き出す際、従来では導体を絶縁基体に垂直な方向の貫通導体と、絶縁基体に平行な方向の配線導体とを用いて構成していたため、隣接する貫通導体同士が平行となり、高密度に形成しようとした場合には絶縁基体の貫通導体同士の間に位置する部位が薄くなり、強度が弱く、熱膨張係数差による応力によって絶縁破壊が生じやすくなり、高密度化が困難であった。しかしながら、本発明では、導体の少なくとも一部において傾斜が異なっているので、高密度に第1電極パッドを配置したとしても、隣接する導体同士は互いに間隔が広くなるように傾斜し、よって、絶縁基体の導体間に位置する部位は十分な強度を有することとなり、高密度化が向上できる。
本発明の配線基板は、複数の導体のうち少なくとも一つが、少なくとも複数の絶縁層の二層以上を直線的に貫通するように形成されていることにより、第1電極パッドから第2電極パッドまで、短い距離で信号を伝達でき、より一層電圧降下を少なく信号を伝達できる。
本発明の配線基板は、複数の導体のうち少なくとも一つが、複数の絶縁層の全てを直線的に貫通するように形成されていることにより、第1電極パッドから第2電極パッドまで、最短で信号を伝達でき、より一層電圧降下を少なく信号を伝達できる。
本発明の配線基板は、絶縁基体の厚さ方向に対して交差する方向に延びる部位の導体が、平面透視において第1電極パッド群の中心からの離間距離が大きい位置に形成される導体ほど、厚さ方向に対する傾斜角度が大きいことから、絶縁基体の一方主面側に近い位置に形成される導体をより接近させて形成し、電子部品の小型化や電子部品が接続される電極パッド等の高密度化に対応することができる。
本発明の配線基板は、複数の導体が第1電極パッド群の中央領域に接続された導体より第1電極パッド群の外周領域に接続された導体の方が太いことにより、複数の導体のうち第1電極パッド群の外周領域に接続された導体の抵抗値を低減させることができる。
本発明の配線基板は、凹部の最深部が凹部の開口部の中心から偏った位置に形成されていることにより、凹部に導体が入り込み、半導体素子実装後、配線基板のあらゆる方向に生じようとする応力を緩和できるため、導体と電極パッドとの接合強度を向上させることができる。
本発明の配線基板は、複数の第1電極パッドまたは複数の第2電極パッドは、複数の導体に接合される部位に凸部が設けられており、凸部の中心軸が絶縁基体の厚み方向に対して傾斜していることにより、導体に凸部が入り込み、半導体素子実装後、配線基板のあらゆる方向に生じようとする応力を緩和できるため、導体と電極パッドとの接合強度を向上させることができる。
本発明の配線基板は、複数の第2電極パッドの面積が、複数の第1電極パッドの面積より大きく、複数の導体の第2電極パッドに接続されている面積が、複数の導体の第1電極パッドに接続されている面積より大きいことにより、導体の抵抗値を低減させることができ、導体を伝わる信号の電圧降下を低減させることが可能となる。また、本発明の配線基板は、このような構成により、複数の第1電極パッドおよび複数の第2電極パッド間の放熱特性を向上させることができ、電子部品から発せられた熱を、複数の第2電極パッドに接続された外部回路基板に効率よく伝えることが可能となる。
本発明の配線基板において、複数の導体が、複数の第1の電極パッドから複数の第2の電極パッドに向かって、横断面積が漸次大きくなっていることにより、電気特性および放熱特性をさらに向上させることができる。
本発明の配線基板は、絶縁層がセラミックスを含んで構成されることから、樹脂で形成される場合と比べて、ワイヤボンディングやバンプ等を用いて電子部品を絶縁基体上に搭載する際に、絶縁基体の表面の機械的、熱的強度が強くなる。よって、熱や応力等により搭載部が沈み込むことが抑制され、接続の信頼性が向上する。
本発明の配線基板は、複数の絶縁層が、ポリイミド樹脂を含んでなる1または複数の第1絶縁層と、シロキサン変性ポリアミドイミド樹脂または第1絶縁層に含まれるポリイミド樹脂より融点の低い熱可塑性ポリイミド樹脂を含んでなる1または複数の第2絶縁層とを有することから、耐熱性の高い配線基板とすることができ、信号の伝送特性の優れた高信頼のものとすることができる。
本発明の電子装置は、上記本発明の配線基板と、該配線基板の一方の主面上に搭載された電子部品とを具備してなることにより、信号の伝送特性の優れた高信頼のものとなる。
本発明の配線基板を添付の図面に基づき詳細に説明する。図1(a)、図6(a)はそれぞれ本発明の配線基板の実施の形態の一例を示す平面図であり、図1(b)は図1(a)のA−A’における断面図、図6(b)は図6(a)のB−B’における断面図である。また、図8は、本発明の配線基板に電子部品を搭載した実施の形態の一例を示す断面図である。これらの図において、1は配線基板、2は絶縁基体、3は第1電極パッド、4は第2電極パッド、5は絶縁層、6は導体、7は貫通孔、8は半田、Pは支持用配線基板、Mは電子部品を示している。また、xは隣接する第1の電極パッド間の距離、dは隣接する第1電極パッドに対応して隣接する第2電極パッド間の距離を示す。
本発明の配線基板1は、絶縁基体2と、絶縁基体2の一方の主面上に配される複数の第1電極パッド3と、複数の第1電極パッド3に対応し、少なくとも隣り合う第1電極パッド3の離間距離より離間距離が大きくなるよう、絶縁基体2の他方の主面上に配される複数の第2電極パッド4と、複数の第1電極パッド3と複数の第2電極パッド4とを電気的に接続するための複数の導体6とから主に成る。
絶縁基体2は、低温焼成ガラスセラミックス,酸化アルミニウム質焼結体,ムライト質焼結体等の酸化物系セラミックス、表面に酸化物膜を有する窒化アルミニウム質焼結体,炭化珪素質焼結体等の非酸化物系セラミックス、ポリイミド樹脂、エポキシ樹脂等の樹脂、ガラス繊維から成る基材にエポキシ樹脂を含浸させたガラスエポキシ樹脂、あるいはガラス繊維から成る基材にビスマレイミドトリアジン樹脂を含浸させたもの等の電気絶縁材料から成る。
絶縁基体2が、例えば酸化アルミニウム質焼結体から成る場合、酸化アルミニウム,酸化珪素,酸化マグネシウム,酸化カルシウム等のセラミック原料粉末に適当な有機バインダ,溶剤を添加混合して泥漿状となすとともに、これをドクターブレード法等を採用してシート状となすことにより複数枚のセラミックグリーンシートを得て、しかる後、セラミックグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともにこれを複数枚積層し、最後にこの積層されたセラミックグリーンシートを還元雰囲気中、約1600℃の温度で焼成する。
また、絶縁基体2が、例えば低温焼成ガラスセラミックスから成る場合には、例えば上述の酸化アルミニウム質焼結体から成る場合の製作法において主成分の原料粉末にアルミナ,ガラスを用い、約900℃で焼成する。
このような絶縁基体2には導体6により充填された貫通孔7が形成されている。貫通孔7は、絶縁基体2の一部を研磨や切削加工、エッチング等で除去することにより形成したり、あるいは、絶縁基体2に3次元レーザ等を用い絶縁基体2の所望の部位を除去して貫通孔7とする方法などで形成することもできる。そして、貫通孔7の内部をスパッタリング法や真空蒸着法、めっき法等を用いてあるいは金属粉末に有機溶剤,樹脂バインダ等を添加して作製した金属ペーストを、貫通孔7の内部に印刷塗布,充填することにより形成される。また、導体6は絶縁基体2の表面に、スパッタリング法や真空蒸着法、めっき法、印刷塗布方法等により形成された配線導体を含んでもよい。
このようにして、貫通孔7,導体6を形成することにより絶縁基体2を得る。なお、絶縁基体2は、一層でも複数層でもよく、異なる材料から成る絶縁層5を複数積層してもよい。例えば、絶縁フィルム層と絶縁性接着剤層とから構成することもでき、絶縁フィルム層はポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,フッ素樹脂等から、絶縁性接着剤層はシロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂等から形成することができる。
このようにして形成された絶縁基体2は、半導体素子や容量素子,圧電振動子等の電子部品を搭載,支持するための基体として機能し、通常、後述するように第1電極パッド3が形成される一方主面(図1(b)の例では上面)に電子部品Mが搭載される。
絶縁基体2の一方主面には複数の第1電極パッド3、絶縁基体2の他方の主面(図1(b)の例では下面)には複数の第2電極パッド4が少なくとも隣り合う第2電極パッド4の離間距離dが、それらに対応する第1電極パッド3の離間距離xより大きくなるように配置されており、図1において、第1電極パッド3は電子部品等接続用のパッドとして、第2の電極パッド4は配線基板1の外部接続用のパッドとして機能しており、導体バンプ等を介して外部電気回路基板の回路配線と電気的に接続される。あるいは、プリント配線基板等からなる支持用配線基板Pの電極等に接合されることによって、電子部品Mが外部電気回路基板や支持用配線基板Pと電気的に接続される。
また、第1、第2電極パッド3,4および導体6は、銅(Cu),金(Au),アルミニウム(Al),ニッケル(Ni),クロム(Cr),モリブデン(Mo),タングステン(W),チタン(Ti)およびそれらの合金等の金属材料から成り、少なくとも隣り合う第2電極パッド4とそれらに対応する第1電極パッド3間を電気的に接続する導体6は、厚み方向の少なくとも一部において互いに非平行である。なお、ここで非平行であるというのは、導体6の中心軸が互いに、厚み方向に対し異なる方向に傾斜している、あるいは導体6の中心軸が互いに、厚み方向に対し異なる傾斜角を有していることを示す。すなわち、絶縁基体2の厚み方向における同じ深さ位置で隣り合う導体6が互いに非平行となっていることを示しており、好ましくは、一方の導体が他方の導体に対し5度以上傾斜しているのがよい。
このように本発明の配線基板1においては、絶縁基体2の内部に断面視で絶縁層5を斜めに横切る導体6が形成されているため、絶縁基体2の内部を多数の貫通導体や配線導体等を引き回して電気的に接続する必要なく、少なくとも1方向において隣り合う第2電極パッドの離間距離dが、それらに対応する第1電極パッドの離間距離xより大きく形成でき、さらに、第1電極パッド3から第2電極パッド4までを短い距離で電気的に接続することができる。よって、絶縁基体2の一方主面に搭載される電子部品Mの小型化や電子部品Mの電極の高密度化等に対応し、第1、第2電極パッド3,4や導体6に生じるノイズそのものを抑制することができ、信号の伝送特性に優れた配線基板1とすることができる。
また、好ましくは、第2電極パッド4が、平面透視において、対応する第1電極パッド3よりも、複数の第1電極パッド3により構成される第1電極パッド群の中心からの離間距離が大きくなるように配されているのがよい。つまり、高密度に配置された第1電極パッド群を互いに間隔の広い第2電極パッド群に導体で引き出す際、従来では導体を絶縁基体12に垂直な方向の貫通導体16と、絶縁基体12に平行な方向の配線導体17とを用いて構成していたため、隣接する貫通導体16同士が平行となり、高密度に形成しようとした場合には絶縁基体12の貫通導体16同士の間に位置する部位が薄く弱くなって、熱膨張係数差による応力により絶縁破壊が生じやすくなり、高密度化が困難であったが、上述のように導体6の少なくとも一部の傾斜を異ならせることにより、隣接する導体6同士の間隔が広くなり、よって、第1電極パッド3を高密度に配置したとしても、絶縁基体2の導体6間に位置する部位は十分な強度を有し、高密度化を向上することができる。例えば、このような配線基板1をプローブ基板に用いる場合、プローブピンが接続される第1電極パッド3の配列は高密度に形成し、第2電極パッド4の配列は接続される外部の電気回路に対応するように形成することができ、半導体集積回路等の電気的な検査を高信頼に行えるプローブカードとすることができる。ここで、第1電極パッド群とは、配線基板1に搭載される電子部品Mの電極に合わせて、あるいはプローブピンに合わせて配列形成された第1電極パッド3の集合体のことであり、例えば列状や格子状、千鳥状の配列として形成されている。また、第1電極パッド群の中心とは、上述の第1電極パッド群の外周に位置する第1電極パッド同士を結んで得られる図形の重心をさす。
また、複数の導体6のうち少なくとも一つは、少なくとも複数の絶縁層5の二層以上を直線的に貫通するように形成されているのが好ましい。二層以上を直線的に貫通することにより、第1電極パッドから第2電極パッドまで不要な配線導体を介すことなく短い距離で信号を伝達でき、より一層電圧降下を少なく信号を伝達できる。
また、さらに好ましくは、複数の導体6のうち少なくとも一つは、複数の絶縁層5の全てを直線的に貫通するように形成されるのがよい。全層を直線的に貫通することにより、第1電極パッド3から第2電極パッド4まで、最短で信号を伝達でき、より一層電圧降下を少なく信号を伝達できる。
また、好ましくは、絶縁基体2の厚さ方向に対して交差する方向に延びる部位の導体6において、平面透視で第1電極パッド群の中心からの離間距離が大きい位置に形成される導体6ほど、厚さ方向に対する傾斜角度が大きくなるように形成されているのがよい。このように断面視で絶縁基体2の主面に対する傾斜角が大きくなるよう導体6を形成することで、絶縁基体2の一方主面側に近い位置に形成される導体6をより接近させて形成し電子部品Mの小型化や電子部品Mが接続される電極パッド等の高密度化に対応することができる。
図2に示すように、本発明の配線基板において、複数の導体6は、第1電極パッド群の中央領域に接続された導体6aより第1電極パッド群の外周領域に接続された導体6bの方が太い。本発明は、このような構成により、複数の導体6のうち絶縁基体2の外周領域に形成された導体6bの抵抗値を低減させることができる。
また、図3(a)の要部拡大図に示すよう、本発明の配線基板において、複数の第1電極パッド3または複数の第2電極パッド4は、複数の導体6に接合される部位に凹部8が設けられており、凹部8の最深部が凹部8の開口部の中心から偏った位置に形成されている。または、図3(b)の要部拡大図に示すよう、本発明の配線基板において、複数の第1電極パッド3または複数の第2電極パッド4は、複数の導体6に接合される部位に凸部9が設けられており、凸部9の中心軸Lが絶縁基体2の厚み方向に対して傾斜している。換言すると、本発明は、凹部8が絶縁基体2の外方向に傾斜していることにより、または、凸部9が絶縁基体2の中心方向に傾斜していることにより、凹部8に導体6が入り込み、または、導体6に凸部9が入り込み、半導体素子実装後、配線基板のあらゆる方向に生じようとする応力を緩和できるため、導体6と第1、第2の電極パッド3、4との接合強度を向上させることができる。ここで、中心軸Lとは、凸部9の厚みが最も厚い部位(凸部9の頂部)と平面視で凸部9の幅が最も広い位置の中心(つまり凸部9の根元の中心)とを結ぶ直線のことをいう。
また、図4(a)、図4(b)に示すように複数の導体6に接合される部位の中心から偏った位置に凹部8または凸部9が設けられると、仮に半導体素子の実装後に配線基板にどのような応力が加わっても凹部8または凸部9の中心にかかる応力を緩和でき、導体6と第1、第2の電極パッド3、4との接続信頼性をさらに向上させることができる。
図5に示すように、本発明の配線基板において、複数の第2電極パッド4の面積が、複数の第1電極パッド3の面積より大きく、複数の導体6の第2電極パッド4に接続されている面積が、複数の導体6の第1電極パッド3に接続されている面積より大きい。
本発明の配線基板は、このような構成により、導体6の抵抗値を低減させることができ、導体6を伝わる信号の電圧降下を低減させることが可能となる。また、本発明の配線基板は、このような構成により、複数の第1電極パッド3および複数の第2電極パッド4間の放熱特性を向上させることができ、電子部品から発せられた熱を、複数の第2電極パッド4に接続された外部回路基板に効率よく伝えることが可能となる。このように、本発明の構成により、電気特性および放熱特性を向上させた配線基板を実現することができる。
また、図5に示すように、本発明の配線基板において、複数の導体6は、複数の第1の電極パッド3から複数の第2の電極パッド4に向かって、横断面積が漸次大きくなっている。本発明の配線基板は、このような構成により、電気特性および放熱特性をさらに向上させることができる。
また、必要に応じて隣り合う導体6の間に、配線導体を形成してもよい。これにより、絶縁層を多層積層することなく所望の位置に第1、第2電極パッド3,4を形成することができる。
このような配線導体は、W,Mo,Cu,銀(Ag)等の導体により形成されており、例えば、めっき法やスパッタリング法、真空蒸着法等によってTi等から成る密着金属層、Ti−W等から成る拡散防止層、Cu等から成る主導体層を順次成膜し、フォトリソグラフィ法およびエッチング法によりパターン加工する方法や、あるいは金属ペーストを印刷塗布方法を用いたメタライズ法等により絶縁基体2の内部に形成される。
なお、第1、第2電極パッド3,4および導体6は、横断面形状が円形状または楕円形状等の角部のない形状であることが好ましい。角部があると、その角部に、第1、第2電極パッド3,4および導体6と絶縁基体2との熱膨張係数の差に起因する熱応力等の応力が集中し、角部から導体6、第1、第2電極パッド3,4、絶縁基体2、または導体6と絶縁基体2との接合界面等に、亀裂等の機械的な破壊が生じやすくなり、配線基板1の外部接続等の長期信頼性が劣化するおそれがある。
また、第1、第2電極パッド3,4および導体6は、より大きな熱応力等の作用する絶縁基体2の外側に位置するものほど、内側に位置するものよりも平面視で面積の大きい形状(横断面形状)としておくことが好ましい。
また、好ましくは絶縁基体2が、酸化アルミニウム質焼結体,窒化アルミニウム質焼結体,ムライト質焼結体,窒化珪素質焼結体,炭化珪素質焼結体,ガラスセラミックス焼結体等のセラミックスから成る絶縁層5を含んで成るのがよい。樹脂のみで形成される絶縁基体2と比べて、ワイヤボンディングやバンプ等を用いて電子部品Mを絶縁基体2上に搭載する際に、絶縁基体2の表面の機械的、熱的強度が強くなり、熱や応力等による搭載部の沈み込みを抑制でき、接続の信頼性が向上する。
また、絶縁基体2を異なる材料からなる第1絶縁層と第2絶縁層とで構成してもよく、例えば、第1絶縁層と第2絶縁層との組み合わせとして、第1絶縁層をポリイミド樹脂からなる絶縁フィルム層、第2絶縁層をシロキサン変性ポリアミドイミド樹脂から成る絶縁性接着剤層とするのが好ましい。この組み合わせによれば、シロキサン変性ポリアミドイミド樹脂とポリイミド樹脂との接着性が良好であり、さらにこれら樹脂は耐熱性が高いため、配線基板1をプリント基板等に実装する際、耐半田耐熱性等が良好なものとなる。
また、より好ましくは、第1絶縁層をポリイミド樹脂とし、第2絶縁層を第1絶縁層よりも融点が低い熱可塑性のポリイミド樹脂とすることにより、さらに耐熱性が高い配線基板1とすることができ、第1絶縁層と第2絶縁層との線膨張係数差を小さくして線膨張係数の差による応力を低くし、配線導体と貫通導体6との界面に生じる応力を小さくできる。また、配線基板1の全体の反りを低減することができるため、一方主面に実装される電子部品Mの小型化にもよりよく対応でき、信号の伝送特性を優れた配線基板1とすることができる。
また、第1、第2電極パッド3,4および導体6は、その露出表面にNi,Au等のめっき層を被着させておくことが好ましい。例えば、厚さが1〜10μm程度のNiめっき層と、厚さが0.05〜2μm程度のAuめっき層とを順次被着させておくと、第1、第2電極パッド3,4および導体6の酸化腐食を効果的に防止することができるとともに、第1、第2電極パッド3,4に対する導体バンプ等との濡れ性を良好とすることができる。この場合、第1電極パッド3と第2電極パッド4に被着させるめっき層とは、同じ層構成、同じ厚みとする必要はなく、使用目的等に応じて、層構成や厚みを変えるようにしてもよい。
また、図1と図6の実施の形態を比較する場合、図1の配線基板における導体6は、平面透視で絶縁基体2の中心から絶縁基体2の外方に向かって放射状に形成され、全ての隣り合う第2電極パッド4の離間距離dが、それらに対応する第1電極パッド3の離間距離xより大きく形成されている。よって、図1の配線基板は隣接する全ての導体6同士の間隔が広く形成されるため、図6の配線基板よりも、絶縁基体の導体間に位置する部位が十分な強度を有するため好ましい。
次に、本発明の配線基板1の製造方法例を示す。例えば、まず、上述のような方法等によって貫通孔7の内部を導体6で充填した絶縁基体2を準備し、次に複数の第1電極パッド3を絶縁基体2の一方主面に、複数の第2電極パッド4を絶縁基体2の他方主面に、金属材料をスパッタリング法,蒸着法,めっき法等の薄膜形成技術、あるいは金属粉末に有機溶剤,樹脂バインダ等を添加して作製した金属ペーストを厚膜印刷塗布する技術等用いて導体6と接続されるよう形成する。なお、第1、第2電極パッド3,4を形成する位置は、少なくとも隣り合う第2電極パッド4の離間距離dが、それらに対応する第1電極パッド3の離間距離xより大きくなるよう配置する。このような方法により、ノイズの影響を抑制した、信号の伝送特性に優れた本発明の配線基板1とすることができる。
また、絶縁基体2を形成する方法としては、例えばガラスエポキシ樹脂から成る場合は、例えばガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ貫通孔7を形成後、貫通孔7の埋め込みを印刷法等により行い、この導体6の形成されたエポキシ樹脂前駆体を所定の温度で熱硬化させることによって形成する方法等もある。
また、絶縁基体2に貫通孔7を形成する方法として、絶縁基体2がセラミックスからなる場合、焼成前のセラミックスグリーンシートに炭酸ガス(二酸化炭素)レーザやYAGレーザ等のレーザで貫通孔7を形成する方法がある。特に、貫通孔7の開口の径が小さい場合、貫通孔7の内壁面の角度をコントロールすることが容易で貫通孔7の内壁面が滑らかに加工される紫外線レーザ等で形成することが望ましい。
また、貫通孔7に形成される導体6は、例えば、無電解めっきにて下地となる導体を貫通孔7に形成した後、電解めっきにより金属材料からなる導体6を埋め込み、絶縁基体2の各主面より飛び出た導体6を各主面の高さと均一になるよう研磨することで、貫通導体6を形成する方法等もある。
かくして、図8に示すように上記構成の配線基板1の一方の主面上に半田8等を介して電子部品Mをフリップチップ実装等により搭載することによって、信号の伝送特性の優れた高信頼な電子装置となる。
あるいは、第1電極パッド3の上面にプローブピンを接続し、配線基板1を外部電気回路に電気的および機械的に接続することによって、半導体集積回路等の電気的な検査をするためのプローブカードとすることもできる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。
例えば、図7(a)に平面透視図で、(b)に断面図で示すように複数層積層した絶縁層5からなる絶縁基体2を貫通するように貫通孔7を形成してもよい。
また、第1電極パッド3と第2電極パッド4とを接続する導体6は、絶縁基体2を貫通する貫通導体のみからなるものであってもよく、絶縁基体2の主面と平行な配線導体と絶縁層5を貫通する貫通導体との組み合わせであってもよい。さらに、この導体6の一部と成る配線導体は、絶縁基体2を構成する絶縁層5間に形成されていてもよい。
(a)本発明の配線基板の実施の形態の一例を示す平面図、(b)は(a)のA−A’における断面図である。 本発明の配線基板の実施の形態の他の例を示す断面図である。 (a)(b)本発明の配線基板の実施の形態の他の例を示す要部拡大断面図である。 (a)(b)本発明の配線基板の実施の形態の他の例を示す断面図である。 本発明の配線基板の実施の形態の他の例を示す断面図である。 (a)本発明の配線基板の実施の形態の他の例を示す平面図、(b)は(a)のB−B’における断面図である。 (a)本発明の配線基板の実施の形態の他の例を示す平面図、(b)は(a)のC−C’における断面図である。 本発明の電子装置の実施の形態の一例を示す断面図である。 従来の配線基板の断面図である。
符号の説明
1:配線基板
2:絶縁基体
3:第1電極パッド
4:第2電極パッド
6:導体

Claims (13)

  1. 絶縁基体と、該絶縁基体の一方の主面上に配される複数の第1電極パッドと、該複数の第1電極パッドに対応し、少なくとも隣り合う前記第1電極パッドの離間距離より離間距離が大きくなるよう、前記絶縁基体の他方の主面上に配される複数の第2電極パッドと、前記複数の第1電極パッドと前記複数の第2電極パッドとを電気的に接続するための複数の導体とを備え、前記少なくとも隣り合う前記第2電極パッドとそれらに対応する第1電極パッド間を電気的に接続する導体は、厚み方向の少なくとも一部において互いに非平行であることを特徴とする、配線基板。
  2. 前記第2電極パッドは、平面透視において、対応する第1電極パッドよりも、前記複数の第1電極パッドにより構成される第1電極パッド群の中心からの離間距離が大きくなるように配されていることを特徴とする、請求項1に記載の配線基板。
  3. 前記絶縁基体は複数の絶縁層を積層してなり、前記複数の導体のうち少なくとも一つは、少なくとも前記複数の絶縁層の二層以上を直線的に貫通するように形成されていることを特徴とする、請求項1または2に記載の配線基板。
  4. 前記複数の導体のうち少なくとも一つは、前記複数の絶縁層の全てを直線的に貫通するように形成されていることを特徴とする、請求項1から3のいずれかに記載の配線基板。
  5. 前記絶縁基体の厚さ方向に対して交差する方向に延びる部位の前記導体は、平面透視において前記第1電極パッド群の中心からの離間距離が大きい位置に形成される導体ほど、前記厚さ方向に対する傾斜角度が大きいことを特徴とする、請求項2から4のいずれかに記載の配線基板。
  6. 前記複数の導体は、前記第1電極パッド群の中央領域に接続された導体より前記第1電極パッド群の外周領域に接続された導体の方が太いことを特徴とする請求項2から5のいずれかに記載の配線基板。
  7. 前記複数の第1電極パッドまたは前記複数の第2電極パッドは、前記複数の導体に接合される部位に凹部が設けられており、前記凹部の最深部が前記凹部の開口部の中心から偏った位置に形成されていることを特徴とする請求項1から6のいずれかに記載の配線基板。
  8. 前記複数の第1電極パッドまたは前記複数の第2電極パッドは、前記複数の導体に接合される部位に凸部が設けられており、前記凸部の中心軸が前記絶縁基体の厚み方向に対して傾斜していることを特徴とする請求項1から6のいずれかに記載の配線基板。
  9. 前記複数の第2電極パッドの面積が、前記複数の第1電極パッドの面積より大きく、前記複数の導体の前記第2電極パッドに接続されている面積が、前記複数の導体の前記第1電極パッドに接続されている面積より大きいことを特徴とする請求項1から8のいずれかに記載の配線基板。
  10. 前記複数の導体は、前記複数の第1の電極パッドから前記複数の第2の電極パッドに向かって、横断面積が漸次大きくなっていることを特徴とする請求項9記載の配線基板。
  11. 前記絶縁層はセラミックスを含んで構成されることを特徴とする、請求項1から10のいずれかに記載の配線基板。
  12. 前記複数の絶縁層は、ポリイミド樹脂を含んでなる1または複数の第1絶縁層と、シロキサン変性ポリアミドイミド樹脂または前記第1絶縁層に含まれるポリイミド樹脂より融点の低い熱可塑性ポリイミド樹脂を含んでなる1または複数の第2絶縁層と、を有することを特徴とする、請求項1から11のいずれかに記載の配線基板。
  13. 請求項1乃至請求項12のいずれかに記載の配線基板と、該配線基板の一方の主面上に搭載された電子部品とを具備してなる電子装置。
JP2005370991A 2005-08-30 2005-12-22 配線基板およびそれを用いた電子装置 Pending JP2007096246A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005370991A JP2007096246A (ja) 2005-08-30 2005-12-22 配線基板およびそれを用いた電子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005249321 2005-08-30
JP2005370991A JP2007096246A (ja) 2005-08-30 2005-12-22 配線基板およびそれを用いた電子装置

Publications (1)

Publication Number Publication Date
JP2007096246A true JP2007096246A (ja) 2007-04-12

Family

ID=37981524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005370991A Pending JP2007096246A (ja) 2005-08-30 2005-12-22 配線基板およびそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP2007096246A (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300481A (ja) * 2007-05-30 2008-12-11 Micronics Japan Co Ltd 半導体検査装置
WO2009119745A1 (ja) * 2008-03-28 2009-10-01 日本電気株式会社 配線基板、半導体パッケージおよび配線基板の製造方法
WO2011004559A1 (ja) * 2009-07-10 2011-01-13 株式会社フジクラ 貫通配線基板及びその製造方法
JP2011082496A (ja) * 2009-09-09 2011-04-21 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法
WO2011048858A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法
WO2011048862A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法
CN102088127A (zh) * 2009-12-07 2011-06-08 株式会社村田制作所 高频模块
WO2011078345A1 (ja) * 2009-12-25 2011-06-30 株式会社フジクラ 貫通配線基板及びその製造方法
JP2011242240A (ja) * 2010-05-18 2011-12-01 Dainippon Printing Co Ltd マイクロチップ及びその製造方法
CN102422414A (zh) * 2009-04-28 2012-04-18 株式会社藤仓 器件安装构造以及器件安装方法
WO2012067177A1 (ja) * 2010-11-17 2012-05-24 株式会社フジクラ 配線板及びその製造方法
JP2013511137A (ja) * 2009-11-12 2013-03-28 エーティーアイ・テクノロジーズ・ユーエルシー オフセットされたビアを伴う回路板
CN103026486A (zh) * 2010-07-26 2013-04-03 浜松光子学株式会社 中介物的制造方法
JP2016045092A (ja) * 2014-08-22 2016-04-04 大日本印刷株式会社 プローブカード及びそれを用いた半導体装置の製造方法
WO2022025128A1 (ja) * 2020-07-29 2022-02-03 京セラ株式会社 回路基板及びプローブカード

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008300481A (ja) * 2007-05-30 2008-12-11 Micronics Japan Co Ltd 半導体検査装置
WO2009119745A1 (ja) * 2008-03-28 2009-10-01 日本電気株式会社 配線基板、半導体パッケージおよび配線基板の製造方法
CN102422414A (zh) * 2009-04-28 2012-04-18 株式会社藤仓 器件安装构造以及器件安装方法
WO2011004559A1 (ja) * 2009-07-10 2011-01-13 株式会社フジクラ 貫通配線基板及びその製造方法
CN102474983A (zh) * 2009-07-10 2012-05-23 株式会社藤仓 贯通布线基板及其制造方法
JP2011082496A (ja) * 2009-09-09 2011-04-21 Dainippon Printing Co Ltd 貫通電極基板及びその製造方法
US10600728B2 (en) 2009-09-09 2020-03-24 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
US10014244B2 (en) 2009-09-09 2018-07-03 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
US9443788B2 (en) 2009-09-09 2016-09-13 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
WO2011048858A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法
WO2011048862A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法
JP5085788B2 (ja) * 2009-10-23 2012-11-28 株式会社フジクラ デバイス実装構造
CN102577637A (zh) * 2009-10-23 2012-07-11 株式会社藤仓 器件安装结构以及器件安装方法
CN102598879A (zh) * 2009-10-23 2012-07-18 株式会社藤仓 器件安装结构以及器件安装方法
US20120205148A1 (en) * 2009-10-23 2012-08-16 Fujikura Ltd. Device packaging structure and device packaging method
JP5085787B2 (ja) * 2009-10-23 2012-11-28 株式会社フジクラ デバイス実装構造の製造方法
JP2013511137A (ja) * 2009-11-12 2013-03-28 エーティーアイ・テクノロジーズ・ユーエルシー オフセットされたビアを伴う回路板
US9084348B2 (en) 2009-12-07 2015-07-14 Murata Manufacturing Co., Ltd. High-frequency module
CN102088127A (zh) * 2009-12-07 2011-06-08 株式会社村田制作所 高频模块
JP2011134982A (ja) * 2009-12-25 2011-07-07 Fujikura Ltd 貫通配線基板及びその製造方法
WO2011078345A1 (ja) * 2009-12-25 2011-06-30 株式会社フジクラ 貫通配線基板及びその製造方法
JP2011242240A (ja) * 2010-05-18 2011-12-01 Dainippon Printing Co Ltd マイクロチップ及びその製造方法
CN103026486A (zh) * 2010-07-26 2013-04-03 浜松光子学株式会社 中介物的制造方法
WO2012067177A1 (ja) * 2010-11-17 2012-05-24 株式会社フジクラ 配線板及びその製造方法
JPWO2012067177A1 (ja) * 2010-11-17 2014-05-12 株式会社フジクラ 配線板及びその製造方法
JP2016045092A (ja) * 2014-08-22 2016-04-04 大日本印刷株式会社 プローブカード及びそれを用いた半導体装置の製造方法
WO2022025128A1 (ja) * 2020-07-29 2022-02-03 京セラ株式会社 回路基板及びプローブカード
JP7550227B2 (ja) 2020-07-29 2024-09-12 京セラ株式会社 回路基板及びプローブカード

Similar Documents

Publication Publication Date Title
JP2007096246A (ja) 配線基板およびそれを用いた電子装置
JP2014127678A (ja) 配線基板および電子装置
JP6030370B2 (ja) 配線基板および電子装置
JP4460341B2 (ja) 配線基板およびその製造方法
JP6133901B2 (ja) 配線基板、電子装置および発光装置
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP2007234663A (ja) 配線基板及びそれを用いた電子装置
JP2006270082A (ja) 配線基板及びそれを用いた電子装置
JP6271882B2 (ja) 配線基板および電子装置
JP4817835B2 (ja) 配線基板
JP2006185958A (ja) 電子部品収納用パッケージおよび電子装置
JP5996971B2 (ja) 多層配線基板およびそれを用いたプローブカード
JP4373841B2 (ja) 配線基板
JP4986500B2 (ja) 積層基板、電子装置およびこれらの製造方法。
JP6698301B2 (ja) 配線基板、電子装置および電子モジュール
JP7550227B2 (ja) 回路基板及びプローブカード
JP2006066648A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP6174327B2 (ja) 電子素子搭載用基板および電子装置
JP4467341B2 (ja) 多層配線基板の製造方法
JP2007234659A (ja) 基板およびそれを用いた電子装置
JP7424821B2 (ja) 電子部品搭載用パッケージ、電子装置および電子モジュール
WO2024024945A1 (ja) 回路基板、半導体装置及び電子モジュール
JP3909285B2 (ja) 配線基板
JP2006147932A (ja) 多層配線基板及びその製造方法
JP2002043762A (ja) 多層配線基板